JP5776574B2 - エンジン制御用のセンサ信号の処理装置 - Google Patents

Description

本発明は、エンジン制御用のセンサ信号の処理装置に関する。

車両用エンジンの制御において、クランク角度に応じたきめ細かな制御を行う場合には、クランク角度に同期した正確なセンサ信号を取得することが要求される。一方、センサから得るセンサ信号によりエンジンを制御する際に、マイクロコンピュータなどの制御装置で処理するのにデジタル信号に変換することが必要となる。この場合、センサから出力されるアナログのセンサ信号をデジタル信号に変換する関係でアンチエイリアシングフィルタとしてのアナログフィルタを介した状態で信号処理をする。このとき、センサ信号をアナログフィルタでフィルタリングすると位相遅れが発生するので、これを補正する必要がある。このような補正をする方法として、例えば特許文献１に示される技術がある。

特開２００８−１６９７２８号公報

上記した技術では、デジタルフィルタにより遅れを補正する構成を採用しているが、アナログフィルタ回路を構成するディスクリート部品は初期公差や、温度公差、あるいは耐久公差があるためアナログフィルタ回路の遅延時間を一律に決定することができない。このため、デジタルフィルタを用いた構成では、これらの公差を補償する補正処理はできないという課題がある。

本発明は、上記事情を考慮してなされたもので、その目的は、センサ信号をアナログフィルタによりフィルタリングした際に発生する遅延を補正する際に、アナログフィルタを構成する部品の初期公差や、温度公差あるいは経年などの耐久公差による遅延時間の変化を考慮した補正をすることができるようにしたセンサ信号の処理装置を提供することにある。

請求項１のエンジン制御用のセンサ信号の処理装置は、車両のエンジンを制御するために用いられるセンサからのセンサ信号が入力されるアナログフィルタ回路と、前記アナログフィルタ回路が出力するアナログのセンサ信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記アナログフィルタ回路への入力時及び出力時の前記センサ信号からフィルタリングによる遅延時間を検出する遅延時間検出手段と、前記遅延時間検出手段により検出された前記遅延時間の情報を用いて前記Ａ／Ｄ変換手段が出力するデジタル信号の位相遅れを補正する補正手段とを備える。
そして、前記車両のエンジンを制御するために用いられる複数のセンサが設けられ、前記センサ信号が入力される前記アナログフィルタ回路および前記Ａ／Ｄ変換手段は、前記複数のセンサのそれぞれに対応して複数設けられ、前記遅延時間検出手段は、前記複数のアナログフィルタ回路のうちの一つに入力されるセンサ信号について前記遅延時間を検出するように設けられ、前記補正手段は、前記遅延時間検出手段により検出された前記遅延時間の情報を用いてすべての前記Ａ／Ｄ変換手段が出力するデジタル信号の位相遅れを補正する。

これにより、センサからのセンサ信号に対して、Ａ／Ｄ変換後に必要な遅延時間の補正をする場合に、アナログフィルタ回路の遅延時間を直接検出しているので、温度変動やばらつきあるいは経年変化に対する位相遅れの補正を確実に行える。

第１実施形態を示す全体の電気的構成図 アナログフィルタ回路の入力信号および出力信号の波形図 遅延時間の検出と補正処理のフローチャート 第２実施形態を示す遅延時間の検出と補正処理のフローチャート 第３実施形態を示す全体の電気的構成図 遅延時間の検出と補正処理のフローチャート 第４実施形態を示す遅延時間の検出と補正処理のフローチャート

（第１実施形態）
以下、第１実施形態について図１〜図３を参照して説明する。
図１において、エンジン制御用のセンサ信号の処理装置である電子制御装置１は、エンジンの回転状態を検出するセンサであるＣＰＳ（cylinder pressure sensor）２およびシリンダの回転位置を検出するＮＥ（number of engine speed）センサ３からのセンサ信号を入力してこれを処理する。ＣＰＳ２は、シリンダの回転に伴う内圧のセンサ信号を回転軸の２回転分を１周期（クランク角度で７２０°ＣＡ（crank angle））として出力する。ＮＥセンサ３は、クランク角度で１°ＣＡ毎にピークを有する角度信号を出力する。

電子制御装置１は、マイクロコンピュータ４を主体として構成されるもので、マイクロコンピュータ４は、入力段にＡ／Ｄ変換手段であるＡ／Ｄ変換回路４ａおよび遅延時間検出手段であるインプットキャプチャ４ｂを備えている。Ａ／Ｄ変換回路４ａにはアナログフィルタ回路５が接続され、抵抗６ａおよびコンデンサ６ｂからなる入力回路６を介してＣＰＳ２に接続されている。

アナログフィルタ回路５は、入力段にバッファ回路５ａが設けられ、その出力側に抵抗５ｂ、５ｃ、コンデンサ５ｄ、５ｅからなるローパスフィルタが設けられ、出力段にバッファ回路５ｆが設けられたディスクリート部品による構成である。アナログフィルタ回路５は、ＣＰＳ２からのセンサ信号を入力すると所定の低域周波数を通過させてＡ／Ｄ変換回路４ａに入力するもので、Ａ／Ｄ変換に先立って高い周波数領域の信号をカットするアンチエイリアシングフィルタ機能を担うものである。

インプットキャプチャ４ｂには、比較手段としての比較回路７が接続されている。比較回路７は、２個の比較器７ａ、７ｂを備えると共に、基準電圧Ｖｓを生成する抵抗７ｃ、７ｄを備えている。一方の比較器７ａは、入力回路６の出力信号Ｓ１が入力され、基準電圧Ｖｓと比較してインプットキャプチャ４ｂに入力する。他方の比較器７ｂは、アナログフィルタ回路５の出力信号Ｓ２が入力され、基準電圧Ｖｓと比較してインプットキャプチャ４ｂに入力する。

ＮＥセンサ３の出力端子は、抵抗８ａ、８ｂおよびコンデンサ８ｃからなる入力回路８を介して波形整形回路９に接続される。波形整形回路９は、比較器９ａおよび抵抗９ｂ、９ｃからなり、ＮＥセンサ３のセンサ信号を比較器９ａにおいて抵抗９ｂ、９ｃにより設定される基準電圧Ｖｐと比較して波形整形した信号をマイクロコンピュータ４に入力する。これにより、マイクロコンピュータ４は、ＮＥセンサ３からクランク角度にして１°ＣＡ毎に角度信号が入力される。

また、図示はしていないが、この他に、エンジンの温度を検出する温度検出信号および気筒判別信号が電子制御装置１に入力されるようになっており、マイクロコンピュータ４に入力される。

次に、上記構成の作用について図２および３も参照して説明する。
アナログフィルタ回路５は、前述のようにＡ／Ｄ変換回路４ａの入力段のアンチエイリアシングを行うもので、センサ信号に重畳されている所定周波数以上の高周波信号をカットする。実際には、センサ信号の周波数に対して非常に高い周波数で、しかも振幅は小さいので、入力信号Ｓ１と出力信号Ｓ２との間で位相の差は発生するが、波形としては大きく変化することはない。

アナログフィルタ回路５を介してＣＰＳ２のセンサ信号をマイクロコンピュータ４に入力する際に発生する遅延時間（位相遅れ）Ｔｄは、アナログフィルタ回路５への入力信号Ｓ１と出力信号Ｓ２とから位相差を直接検出している。図２（ｃ）には、入力信号Ｓ１と出力信号Ｓ２を示している。これらから遅延時間（位相遅れ）Ｔｄを検出するために、マイクロコンピュータ４ではインプットキャプチャ４ｂを用いる。そして、それに先立って比較回路７により波形整形を行う。

比較回路７では、基準電圧Ｖｓとして電源電圧Ｖｄを抵抗７ｃ、７ｄにより分圧して生成し、これを各比較器７ａ、７ｂに設定している。各比較器７ａ、７ｂでは、入力信号Ｓ１および出力信号Ｓ２が基準電圧Ｖｓを超えるとハイレベルの信号を出力する。マイクロコンピュータ４のインプットキャプチャ４ｂは、比較器７ａ、７ｂからの信号が入力されると、それらの信号の立ち上がりタイミングを検出し、両者の立ち上がり時刻の差から位相差を検出する。検出した位相差（遅延時間Ｔｄ）のデータは内部のＲＡＭなどのメモリに記憶され、後述する補正の際に読み出して使用する。

一方、アナログフィルタ回路５からのアナログの出力信号Ｓ２は、マイクロコンピュータ４のＡ／Ｄ変換回路４ａに入力され、所定のタイミングでＡ／Ｄ変換してデジタル信号を得る。マイクロコンピュータ４は、ＮＥセンサ３から波形整形回路９を介して入力されるクランク角度の１°ＣＡ毎の検出信号のうち、５°ＣＡ毎の信号に対応してＡ／Ｄ変換処理を行う。そして、この時得られたデジタル信号について、前述のようにしてメモリに記憶した遅延時間Ｔｄのデータに基づいて、信号の位相遅れを補正する。マイクロコンピュータ４は、このようにして得られたＣＰＳ２からの信号に基づいて、エンジンの制御を行う。

次に、上記の遅延時間検出と補正の処理動作について図３のフローチャートを参照して説明する。
図３に示すフローチャートは、マイクロコンピュータ４が実行する処理内容である。マイクロコンピュータ４は、ＮＥセンサ３から入力されるクランク角度１°ＣＡ毎の信号に応じてフローチャートを実行するようにプログラムされている。

すなわち、マイクロコンピュータ４は、プログラムを開始すると、まず、クランク角度のカウンタを加算して１°ＣＡ分進角させ（Ａ１）、進めたクランク角度のカウンタ値が５の倍数から「１」減じた値（＝（５×ｉ−１）°ＣＡか？）であるか否かを判定する（Ａ２）。この角度に該当しない場合には、続いてクランク角度のカウンタ値が５の倍数（５×ｉ）であるか否かを判断し（Ａ３）、ここでも該当しない場合には処理を終了する。

そして、クランク角度のカウンタ値が（５×ｉ−１）°ＣＡとなって、マイクロコンピュータ４がステップＡ２で「ＹＥＳ」と判断すると、比較回路７から入力される信号をインプットキャプチャ４ｂによりエッジの検出を行う（Ａ４）。アナログフィルタ回路５への入力信号Ｓ１と出力信号Ｓ２とがそれぞれ比較回路７で基準電圧Ｖｓと比較され、その比較結果である波形整形された信号がインプットキャプチャ４ｂに入力されると、その立ち上がりタイミングのエッジが検出される。マイクロコンピュータ４は、それらのエッジの時間差を遅延時間Ｔｄとして算出し（Ａ５）、これを内部に設けられたメモリであるＲＡＭに記憶させ（Ａ６）、プログラムを終了する。

次に、クランク角度のカウンタ値が１°ＣＡ進んで、（５×ｉ）°ＣＡとなって、マイクロコンピュータ４がステップＡ３で「ＹＥＳ」と判断すると、アナログフィルタ回路５を通過してアンチエイリアシングのフィルタリングがされた出力信号Ｓ２を取り込み（Ａ７）、Ａ／Ｄ変換回路４ａによりデジタル信号に変換する（Ａ８）。この後、マイクロコンピュータ４は、ＲＡＭから先に記憶した遅延時間Ｔｄを読み出し（Ａ９）、この遅延時間ＴｄのデータによりＡ／Ｄ変換により得られたデジタル信号の位相遅れを補正し（Ａ１０）、処理を終了する。

以後、クランク角度のカウンタ値が（５×ｉ−１）°ＣＡあるいは（５×ｉ）°ＣＡとなる毎に、マイクロコンピュータ４は、上記の処理を繰り返し実行し、クランク角度５°ＣＡ毎にアナログフィルタ回路５の出力信号をＡ／Ｄ変換して遅延時間の補正を行う。これにより、アナログフィルタ回路５を構成する各部品の初期公差・温度公差・耐久公差による位相遅れが発生する場合でも、その都度その遅延時間Ｔｄを検出して補正をすることにより、クランク角度に正確に同期したＣＰＳ２のセンサ信号を取得することが可能となる。

このような本実施形態によれば、入力されるセンサ信号に対し、アナログフィルタ回路５の通過前後の信号Ｓ１、Ｓ２を比較回路７で比較し、マイクロコンピュータ４のインプットキャプチャ４ｂにより立ち上がりタイミングを検出して両者の位相差を遅延時間（位相遅れ時間）Ｔｄとして算出し内部のメモリであるＲＡＭへ保存する。ＲＡＭに保存された遅延時間Ｔｄを使用してＡ／Ｄ変換されたデジタル信号を補正することで、アナログフィルタ回路５に用いる抵抗５ｂ、５ｃ、コンデンサ５ｄ、５ｅの特性にかかわらず、正確に位相補正をすることができる。また、これによって、アナログフィルタ回路５に用いる抵抗５ｂ、５ｃ、コンデンサ５ｄ、５ｅの調整をすることなく、安価に位相補正の精度を向上させることができる。

また、上記実施形態によれば、アナログフィルタ回路５の出力信号Ｓ２の遅延時間Ｔｄについて、Ａ／Ｄ変換を実施する毎にこれに先立って遅延時間Ｔｄを検出するようにしているので、アナログフィルタ回路５を構成する部品の公差に起因した遅延時間Ｔｄの変動に確実に追随してＣＰＳ２のセンサ信号の補正をすることができる。
そして、アナログフィルタ回路５の入力信号Ｓ１および出力信号Ｓ２について、比較回路７により波形整形をした信号としてマイクロコンピュータ４に入力するので、簡単且つ安価な構成で遅延時間Ｔｄを正確に検出することができる。

また、マイクロコンピュータ４においては、比較回路７からの信号をインプットキャプチャ４ｂにより入力してエッジを検出するので、マイクロコンピュータ４が備えている機能を利用して迅速に検出動作を行え、ソフトウエア処理をすることに比べて開始タイミングが遅れることに起因した不具合の発生を回避できる。

（第２実施形態）
図４は本発明の第２実施形態を示すもので、第１実施形態とは、遅延時間Ｔｄの検出動作とＣＰＳ２のセンサ信号の補正動作とを同時に行うようにしたところが異なる。
すなわち、マイクロコンピュータ４は、クランク角度が１°ＣＡ進む毎にプログラムを実行してカウント値を加算する（Ｂ１）が、カウンタ値が（５×ｉ）°ＣＡとなって、マイクロコンピュータ４がステップＢ２で「ＹＥＳ」と判断すると、第１実施形態と同様にして比較回路７から入力される信号をインプットキャプチャ４ｂによりエッジの検出を行い（Ｂ３）、それらのエッジの時間差を遅延時間Ｔｄとして算出する（Ｂ４）。

この後、マイクロコンピュータ４は、アナログフィルタ回路５を通過してアンチエイリアシングのフィルタリングがされた出力信号Ｓ２を取り込み（Ｂ５）、Ａ／Ｄ変換回路４ａによりデジタル信号に変換する（Ｂ６）。この後、マイクロコンピュータ４は、ステップＢ４で算出した遅延時間ＴｄのデータによりＡ／Ｄ変換により得られたデジタル信号を補正し（Ｂ７）、処理を終了する。
以後、クランク角度のカウンタ値が（５×ｉ）°ＣＡとなる毎に、マイクロコンピュータ４は、上記の処理を繰り返し実行し、アナログフィルタ回路５の出力信号をＡ／Ｄ変換して遅延時間の補正を行う。

このような第２実施形態によっても、第１の実施形態と同様の作用効果を得ることができる。
また、この実施形態では、遅延時間Ｔｄの検出動作とセンサ信号の補正の処理を一括して行うので、他のクランク角度のカウント値のときにマイクロコンピュータ４の処理負担を軽減でき、これにより他の処理を実行することができる。

（第３実施形態）
図５および図６は本発明の第３実施形態を示すもので、第１実施形態と異なるところは、エンジンの制御に用いる複数のセンサが設けられる構成としたところである。
図５において、全体構成としては、図１の第１実施形態の構成に比べて、電子制御装置１ａは、センサとしてのＣＰＳ２に加えて、他のセンサとして３個のＣＰＳ１０〜１２を設けている。これは、例えばエンジンが４気筒の場合に、各気筒に対応してＣＰＳが設けられている状況に対応している。そして、増設した３個のＣＰＳ１０〜１２のそれぞれに対応してアナログフィルタ回路１３〜１５が設けられている。さらに、マイクロコンピュータ４の内部には、増設した各ＣＰＳ１０〜１２に対応してＡ／Ｄ変換回路４ｃ〜４ｅが増設されている。

なお、これらＣＰＳ１０〜１２を増設したことに対して、遅延時間を検出するためのインプットキャプチャ４ｂは増設せずそのままの構成とし、ＣＰＳ２に対応したものを設けているだけである。例えば、ＣＰＳ２、１０〜１２に対応して設けられたアナログフィルタ回路５、１３〜１５のそれぞれを構成している各部品の温度公差・耐久公差による位相遅れが大きく異ならない範囲である場合には、一つのアナログフィルタ回路５の遅延時間Ｔｄを代表して計測することをもってすべての遅延時間Ｔｄとして補正をすることができる。

マイクロコンピュータ４は、各気筒に対応したＣＰＳ２、１０〜１２のそれぞれについて、第１実施形態と同様の遅延時間検出と補正処理を実施する。図６（ａ）に示すように、各気筒に設けられたＣＰＳ２のセンサ信号について、マイクロコンピュータ４は、各気筒のクランク角度のカウンタ値が（５×ｉ−１）°ＣＡになると、ＣＰＳ２の遅延時間Ｔｄを算出して（Ｃ１〜Ｃ６）、プログラムを終了する。その後、各気筒のクランク角度のカウンタ値が１°ＣＡ進んで、（５×ｉ）°ＣＡとなると、マイクロコンピュータ４は、ステップＣ３で「ＹＥＳ」と判断し、各ＣＰＳ２、１０〜１２についてアナログフィルタ回路５、１３〜１５を通過してアンチエイリアシングのフィルタリングがされた出力信号を取り込み（図６（ｂ）〜（ｅ）、Ｄ１ａ〜Ｄ１ｄ）、Ａ／Ｄ変換回路４ａ、４ｃ〜４ｅによりデジタル信号に変換する（図６（ｂ）〜（ｅ）、Ｄ２ａ〜Ｄ２ｄ）。この後、マイクロコンピュータ４は、ＲＡＭから先に記憶した遅延時間Ｔｄを読み出し（図６（ｂ）〜（ｅ）、Ｄ３ａ〜Ｄ３ｄ）、この遅延時間ＴｄのデータによりＡ／Ｄ変換により得られたデジタル信号を補正し（図６（ｂ）〜（ｅ）、Ｄ４ａ〜Ｄ４ｄ）、処理を終了する。

以後、各気筒について、クランク角度のカウンタ値が（５×ｉ−１）°ＣＡあるいは（５×ｉ）°ＣＡとなる毎に、マイクロコンピュータ４は、上記の処理を繰り返し実行し、クランク角度５°ＣＡ毎にアナログフィルタ回路５、１３〜１５の出力信号をＡ／Ｄ変換して遅延時間の補正を行う。これにより、アナログフィルタ回路５、１３〜１５を構成する各部品の温度公差・耐久公差による位相遅れが発生する場合でも、その都度その遅延時間Ｔｄを検出して補正をすることにより、クランク角度に正確に同期したＣＰＳ２のセンサ信号を取得することが可能となる。

このような本実施形態によれば、各気筒に対応して設けられたＣＰＳ２、１０〜１２について、一つのＣＰＳ２の遅延時間を検出してＲＡＭに保存し、４個のＣＰＳ２、１０〜１２のセンサ信号に対し、アナログフィルタ回路５の遅延時間Ｔｄを使用してＡ／Ｄ変換されたデジタル信号を補正することで、各アナログフィルタ回路５、１３〜１５に用いる部品の特性にかかわらず、正確に位相補正をすることができる。

（第４実施形態）
図７は本発明の第４実施形態を示すもので、以下第１実施形態と異なる部分について説明する。この実施形態においては、第１実施形態と同じタイミングで遅延時間Ｔｄの算出処理と補正処理を行うが、遅延時間Ｔｄの算出過程において複数回の遅延時間情報の平均値を再計算してこれを遅延時間Ｔｄ（ａｖｅ）として利用するようにしている。

マイクロコンピュータ４は、図７のプログラムを開始すると、クランク角度のカウンタ値が（５×ｉ−１）°ＣＡになったときに（Ｅ１〜Ｅ３を実行して、Ｅ２で「ＹＥＳ」）、ＣＰＳ２のセンサ信号が通過するアナログフィルタ回路５の出力を取り込んで遅延時間Ｔｄを算出する（Ｅ４、Ｅ５）。マイクロコンピュータ４は、この後、これまでに検出した遅延時間Ｔｄのデータの平均遅延時間Ｔｄ（ａｖｅ）を読み出し（Ｅ７）、この平均遅延時間Ｔｄ（ａｖｅ）と検出した遅延時間Ｔｄにより平均遅延時間Ｔｄ（ａｖｅ）を再計算し（Ｅ７）、これをＲＡＭに記憶する（Ｅ８）。

次に、クランク角度のカウンタ値が１°ＣＡ進んで、（５×ｉ）°ＣＡとなったときには（Ｅ３で「ＹＥＳ」）、マイクロコンピュータ４は、前述同様に、アナログフィルタ回路５の出力信号Ｓ２を取り込み（Ｅ９）、Ａ／Ｄ変換回路４ａによりデジタル信号に変換する（Ｅ１０）。続いて、マイクロコンピュータ４は、ＲＡＭに記憶した平均遅延時間Ｔｄ（ａｖｅ）を読み出し（Ｅ１１）、Ａ／Ｄ変換により得られたデジタル信号を補正して（Ｅ１２）、処理を終了する。

これにより、過去に検出した複数回の遅延時間Ｔｄのデータの平均値を求めることで、偶発的なノイズなどによる遅延時間Ｔｄの変動を吸収して遅延時間Ｔｄのデータの検出精度を高めることができ、遅延時間の補正を確実に行うことができる。
上記の場合、平均遅延時間Ｔｄ（ａｖｅ）の再計算処理では、過去の一定時間（例えば５分間）の平均遅延時間の情報を使用し、新たに算出した遅延時間Ｔｄの値との平均値を計算する方法や、あるいは過去の所定回数の遅延時間Ｔｄのデータの平均値を再計算する方法などがある。また、Ａ／Ｄ変換処理に先立って複数回の遅延時間検出処理を行い、その平均値を算出することで平均遅延時間Ｔｄ（ａｖｅ）とすることもできる。

このような第４実施形態によっても第１実施形態と同様の効果を得ることができると共に、さらに、精度の高い遅延時間の検出を行なってＡ／Ｄ変換したデジタル信号の補正処理を行うことができる。

（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上記各実施形態では、アナログフィルタ回路５で発生する遅延時間の検出を、Ａ／Ｄ変換を実施する毎に行う場合を示したが、これに限らず、例えば、アナログフィルタ回路５を構成する部品の遅延時間特性として比較的変化が少ない場合には、一度検出した遅延時間のデータを複数回の補正の処理に使用することもできる。この場合には、遅延時間の特性が急激な変化をすることがなく、比較的安定していることが条件となる。これによって、遅延時間の検出の頻度をたとえば一定時間毎に行うなどの条件を設定することができ、マイクロコンピュータ４による遅延時間の検出処理の負担を軽減させることができる。

Ａ／Ｄ変換手段は、マイクロコンピュータ４に付随するＡ／Ｄ変換回路４ａを用いる構成としたが、マイクロコンピュータ４とは別途にＡ／Ｄ変換回路を設ける構成としても良い。
第３実施形態においては、複数のアナログフィルタ回路５、１３〜１５に対して１個のアナログフィルタ回路の遅延時間を検出して補正しているが、各アナログフィルタ回路５、１３〜１５に対応して個別に遅延時間を検出してそれぞれのセンサ信号について補正する構成としても良い。

Ａ／Ｄ変換を行うタイミングを、クランク角度にして５°ＣＡ間隔としているが、これ以外に、１０°ＣＡや２０°ＣＡなど適宜の角度で実施することができる。
センサとしてＣＰＳ２の場合を示したが、他のエンジン制御に用いるセンサのセンサ信号の遅延時間の補正にも適用することができる。センサとしては、例えば、ノックセンサなどに適用できる。

図面中、１、１ａは電子制御装置（センサ信号の処理装置）、２、１０〜１２はＣＰＳ（センサ）、３はＮＥセンサ、４はマイクロコンピュータ（補正手段）、４ａ、４ｃ〜４ｅはＡ／Ｄ変換回路（Ａ／Ｄ変換手段）、４ｂはインプットキャプチャ（遅延時間検出手段）、５、１３〜１５はアナログフィルタ回路、７は比較回路（比較手段）である。

Claims (9)

1. 車両のエンジンを制御するために用いられるセンサからのセンサ信号が入力されるアナログフィルタ回路と、
   前記アナログフィルタ回路が出力するアナログのセンサ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
   前記アナログフィルタ回路への入力時及び出力時の前記センサ信号からフィルタリングによる遅延時間を検出する遅延時間検出手段と、
   前記遅延時間検出手段により検出された前記遅延時間の情報を用いて前記Ａ／Ｄ変換手段が出力するデジタル信号の位相遅れを補正する補正手段と、
   を備え、
   前記車両のエンジンを制御するために用いられる複数のセンサが設けられ、
   前記センサ信号が入力される前記アナログフィルタ回路および前記Ａ／Ｄ変換手段は、前記複数のセンサのそれぞれに対応して複数設けられ、
   前記遅延時間検出手段は、前記複数のアナログフィルタ回路のうちの一つに入力されるセンサ信号について前記遅延時間を検出するように設けられ、
   前記補正手段は、前記遅延時間検出手段により検出された前記遅延時間の情報を用いてすべての前記Ａ／Ｄ変換手段が出力するデジタル信号の位相遅れを補正することを特徴とするエンジン制御用のセンサ信号の処理装置。
2. 請求項１に記載のエンジン制御用のセンサ信号の処理装置において、
   前記エンジンの回転を検出する回転センサのセンサ信号を入力し、エンジンの回転角度信号を取得する回転角度検出手段を設け、
   前記Ａ／Ｄ変換手段は、前記回転角度検出手段が検出する所定回転角度毎に検出する回転角度信号のタイミングでアナログのセンサ信号をデジタル信号に変換し、
   前記遅延時間検出手段は、前記回転角度検出手段が所定回転角度毎に検出する回転角度信号のタイミングで前記遅延時間の検出を行うことを特徴とするエンジン制御用のセンサ信号の処理装置。
3. 請求項１に記載のエンジン制御用のセンサ信号の処理装置において、
   前記エンジンの回転を検出する回転センサのセンサ信号を入力し、エンジンの回転角度信号を取得する回転角度検出手段を設け、
   前記Ａ／Ｄ変換手段は、前記回転角度検出手段が検出する所定回転角度毎に検出する回転角度信号のタイミングでアナログのセンサ信号をデジタル信号に変換し、
   前記遅延時間検出手段は、一定時間が経過した後に、前記回転角度検出手段が回転角度の信号を検出したときに前記遅延時間の検出を行うことを特徴とするエンジン制御用のセンサ信号の処理装置。
4. 請求項２または３に記載のエンジン制御用のセンサ信号の処理装置において、
   前記遅延時間検出手段は、前記Ａ／Ｄ変換手段による変換処理と同じタイミングで前記遅延時間の検出を行うことを特徴とするエンジン制御用のセンサ信号の処理装置。
5. 請求項２または３に記載のエンジン制御用のセンサ信号の処理装置において、
   前記遅延時間検出手段は、前記Ａ／Ｄ変換手段による変換処理に先行して検出される回転角度の信号のタイミングで前記遅延時間の検出を行うことを特徴とするエンジン制御用のセンサ信号の処理装置。
6. 請求項１に記載のエンジン制御用のセンサ信号の処理装置において、
   前記エンジンの回転を検出する回転センサのセンサ信号を入力し、エンジンの回転角度信号を取得する回転角度検出手段を設け、
   前記Ａ／Ｄ変換手段は、前記回転角度検出手段が検出する所定回転角度毎に検出する回転角度信号のタイミングでアナログのセンサ信号をデジタル信号に変換し、
   前記遅延時間検出手段は、前記回転角度検出手段による回転角度の信号の複数回の検出時に前記遅延時間の検出を行い、得られた複数個の前記遅延時間を平均することで遅延時間を算出することを特徴とするエンジン制御用のセンサ信号の処理装置。
7. 請求項１ないし６のいずれかに記載のエンジン制御用のセンサ信号の処理装置において、
   前記遅延時間検出手段は、前記アナログフィルタ回路への入力時及び出力時の前記センサ信号をそれぞれ所定の基準レベルと比較する比較手段を備え、前記比較手段による比較結果出力から前記遅延時間を検出することを特徴とするエンジン制御用のセンサ信号の処理装置。
8. 請求項７に記載のエンジン制御用のセンサ信号の処理装置において、
   前記遅延時間検出手段は、インプットキャプチャ機能を備え、前記比較手段の比較結果出力を前記インプットキャプチャ機能により捕捉することを特徴とするエンジン制御用のセンサ信号の処理装置。
9. 請求項１ないし８のいずれかに記載のエンジン制御用のセンサ信号の処理装置において、
   前記センサは、筒内圧センサ（ＣＰＳ；cylinder pressure sensor）であることを特徴とするエンジン制御用のセンサ信号の処理装置。

Images