JP5778463B2 - 電源装置 - Google Patents

Description

本発明は、例えば、半導体ウェハ、磁気ディスク、液晶パネル等のターゲットに対し、スパッタによる成膜を形成するための成膜製造装置の真空チャンバ等に使用されるプラズマ発生用等の電源装置に関するものである。

従来のプラズマ発生用等の電源装置は、例えば、下記の特許文献２、３に記載されているように、直流（以下「ＤＣ」という。）の入力電力をスイッチングして高電圧のＤＣ電力に変換し、このＤＣ電力を放電負荷としての成膜製造装置の真空チャンバ等へ与えるコンバータを備えている。コンバータは、例えば、ＤＣ入力電力をスイッチングして交流（以下「ＡＣ」という。）に変換するスイッチング回路と、このスイッチング回路における出力電圧のレベルを変換する変圧器（以下「トランス」という。）と、このトランスの出力電力を整流する整流回路と、この整流回路の出力電力を平滑するインダクタ（Ｌ）及びキャパシタ（Ｃ）からなる平滑回路とにより構成されている。

真空チャンバ側等では、マグネット部分の配置、カソード表面の状態、絶縁部分の製造方法、ターゲットの品質、スパッタガスの種類等の種々の原因により、プラズマの異常放電が発生することがある。異常放電が発生すると、半導体ウェハ、磁気ディスク等のターゲット上に放電痕を残すことがあり、歩留まりを低下させる。

異常放電を防止するために、特許文献１の技術では、コンバータ中の平滑回路の出力側に、インダクタ及びキャパシタにより構成されるＬＣ共振回路を接続している。ＬＣ共振回路は、異常放電発生時に共振電流を発生させ、共振時に発生する逆バイアスにより、放電負荷に逆電圧をかけて異常放電を消弧する機能を有している。

このような出力側にＬＣ共振回路が接続されたプラズマ発生用等の電源装置では、放電負荷において異常放電が発生すると、ＬＣ共振回路の出力端子が短絡状態になる。そのため、従来の異常放電検出回路では、ＬＣ共振回路の出力電圧と出力電流に閾値を用い、出力電圧が閾値以下、且つ出力電流が閾値以上の時には、異常放電が発生したと判定し、その発生回数をカウントすることにより、異常放電の発生の検出と発生回数を検出している。

特開平８−２２２３９８号公報 特開２００５−１４９７６１号公報 特開２００７−１６９７１０号公報

しかしながら、従来のプラズマ発生用等の電源装置における異常放電検出回路では、平滑回路の出力電圧と出力電流を監視し、出力電圧が閾値以下、且つ出力電流が閾値以上の時には、異常放電が発生したと判定し、その発生回数をカウントしているので、以下の（ａ）〜（ｃ）のような課題があった。

（ａ） 従来の異常放電検出回路では、例えば、平滑回路中に電流測定用のシャント抵抗を挿入し、このシャント抵抗により、平滑回路の出力電流を検出している。しかし、シャント抵抗は、ＬＣ共振回路の前段に位置する平滑回路中に挿入され、このシャント抵抗により、平滑回路を構成するインダクタとキャパシタのリプル電流（脈動電流）を検出しているので、異常放電時にＬＣ共振回路に発生する共振電流を正しく検出できない。

（ｂ） 放電負荷の条件によっては、短時間（例えば、１μｓｅｃ程度）で消滅する自己消弧性の異常放電がある。シャント抵抗により検出される検出電流は微弱なため、演算増幅器（以下「オペアンプ」という。）等でその検出電流を増幅する必要がある。しかし、検出電流をオペアンプ等で増幅した場合、検出結果に遅れ（例えば、１５μｓｅｃ程）が生じ、高速な検出ができない。そのため、自己消弧性の異常放電のように、放電時間が数μｓｅｃと短い場合は、異常放電の発生回数を正しくカウントできないことがある。

（ｃ） 出力電圧は高電圧であるため、回路構成部品の損傷等を防止するために、出力電流及び出力電圧を検出する部分と、異常放電の発生回数をカウントする制御部とを、絶縁しなければならない。そのため、絶縁アンプ等が必要になり、回路が煩雑及び高コストとなる。

本発明の電源装置は、ＤＣ入力電圧をスイッチングして一定レベルのＤＣ電圧に変換し、ＤＣ出力電圧を出力するコンバータと、前記コンバータの出力側と放電負荷との間に設けられる第１のインダクタと前記放電負荷に対して並列に接続されるキャパシタとを有し、前記コンバータの前記出力電圧を入力し、前記出力電圧を前記放電負荷へ供給すると共に、前記放電負荷における異常放電の発生時に前記第１のインダクタ及び前記キャパシタにより共振電流を発生して前記放電負荷に逆電圧を印加するＬＣ共振回路と、前記放電負荷と並列になるように前記キャパシタと直列に接続され、前記共振電流のＡＣ成分を検出して電流検出結果を出力する変流器（以下「ＣＴ」という。）と、前記電流検出結果を電圧レベルに変換し、変換された前記電圧レベルが閾値を超えた回数をカウントして前記異常放電の発生回数を検出する異常放電検出回路と、を備えたことを特徴とする。

前記異常放電検出回路は、例えば、前記電流検出結果を前記電圧レベルに変換する電圧レベル変換部と、変換された前記電圧レベルを前記閾値と比較し、前記電圧レベルが前記閾値を超えた場合には、前記放電負荷に前記異常放電が発生したと判定して異常放電判定結果を出力する比較部と、前記異常放電判定結果の出力回数をカウントして前記異常放電の前記発生回数を求めるカウント部とを有している。

本発明の電源装置によれば、コンバータの出力側にＬＣ共振回路が接続されているので、真空チャンバ等の放電負荷の異常放電によりＬＣ共振回路の出力端子が短絡状態になって共振電流が発生する。この時の共振電流のＡＣ成分を、放電負荷と並列になるようにキャパシタと直列に接続されたＣＴにより検出し、異常放電検出回路によって異常放電の発生回数をカウントしているので、次の（１）、（２）のような効果がある。

（１） 異常放電時にＬＣ共振回路に発生する共振電流を、高速で、且つ正確に検出できるので、異常放電の発生回数を精度良くカウントできる。そのため、カウント回数に対するメンテナンス時期を各成膜製造装置等にて設定することにより、放電負荷のメンテナンス時期を的確に検知することができる。

（２） ＣＴにより共振電流を検出しているので、電源出力部に対してＣＴのみで絶縁が図れる。そのため、回路構成が簡単になって低コスト化が可能になる。

図１は本発明の実施例１における電源装置を示す概略の構成図である。 図２は図１（ｂ）中のＬＣ共振回路３０及び異常放電検出回路６０の構成例を示す回路図である。 図３は図１（ｂ）中のスイッチング回路２３内のＮＭＯＳ２３ａ〜２３ｄにおけるドレイン・ソース間電圧Ｖｄｓを示す動作波形図である。 図４は従来の異常放電検出回路における異常放電発生回数のカウント方法を示す波形図である。 図５は図２の異常放電発生時の出力電圧、出力電流（共振電流）及び異常放電判定結果を示す波形図である。 図６は図２の自己消弧性の異常放電発生時の出力電圧、出力電流（共振電流）及び異常放電判定結果を示す波形図である。 図７は本発明の実施例２におけるＬＣ共振回路及び異常放電検出回路の構成例を示す回路図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１（ａ）、（ｂ）は、本発明の実施例１における電源装置（例えば、プラズマ発生用の電源装置）を示す概略の構成図であり、同図（ａ）は電源装置全体の構成ブロック図、更に、同図（ｂ）は同図（ａ）中のコンバータ、ＬＣ共振回路及び異常放電検出回路の回路図である。

図１（ａ）に示すように、本実施例１のプラズマ発生用の電源装置は、ＡＣ電圧（例えば、３φ２００Ｖ）Ｖｉｎを入力する入力ラインフィルタ１を有している。入力ラインフィルタ１は、入力されるＡＣ電圧Ｖｉｎのノイズを除去する回路であり、インダクタ及びキャパシタ等により構成されている。入力ラインフィルタ１の出力側には、整流突防回路１０を介して、コンパレータ２０が接続されている。

整流突防回路１０は、後段のコンパレータ２０内における入力キャパシタの初充電及びＤＣ化を行う回路であり、入力ラインフィルタ１の出力側に接続された整流部１１と、この整流部１１の出力側に接続された突入電流防止部１２とを有している。突入電流防止部１２は、整流部１１に対して直列に接続された１つ又は複数の過電流抑制用の抵抗１２ａ，１２ｂと、この抵抗１２ａ，１２ｂに対して並列に接続されたＭＯＳトランジスタ等のスイッチング素子１２ｃとを有している。

整流部１１は、入力ラインフィルタ１の出力電圧を全波整流する回路であり、例えば、ブリッジ接続された４つの整流用ダイオードにより構成され、この出力側に、突入電流防止部１２が接続されている。突入電流防止部１２において、抵抗１２ａ，１２ｂは、電源投入時における整流部１１の出力電流を抑制するものである。スイッチング素子１２ｃは、電源投入時にオフ状態となり、整流部１１の出力電流を抵抗１２ａ，１２ｂを通してコンバータ２０内の入力キャパシタへ供給させ、その入力キャパシタの充電後にオン状態になって抵抗１２ａ，１２ｂ間を短絡するものである。

コンバータ２０は、突入電流防止部１２のＤＣ出力電圧を入力し、このＤＣ入力電圧をスイッチングして一定レベルのＤＣ電圧に変換し、ＤＣ出力電圧を出力する回路であり、この出力側に、ＬＣ共振回路３０が接続されている。ＬＣ共振回路３０は、コンバータ２０のＤＣ出力電圧を入力し、このＤＣ出力電圧を放電負荷（例えば、成膜製造装置の真空チャンバ）４０へ供給すると共に、その放電負荷４０における異常放電の発生時に共振電流を発生して放電負荷４０に逆電圧を印加し、その異常放電を消弧するための回路である。

整流突防回路１０内のスイッチング素子１２ｃ、及びコンバータ２０内のスイッチング素子は、制御部５０の制御によってオン／オフ動作を行う構成になっている。即ち、制御部５０は、ＬＣ共振回路３０の出力電圧又は出力電流に基づき、その出力電圧が一定となるように、又は、その出力電圧が０〜１０００Ｖ程度の定電圧、あるいは放電負荷４０に応じて定電力となるように、スイッチング素子１２ｃ及びコンバータ２０内のスイッチング素子をオン／オフ制御を行う機能を有している。

図１（ｂ）に示すように、コンバータ２０は、入力電圧Ｖ１用の入力端子２１ａ，２１ｂ、入力キャパシタ（例えば、電解コンデンサ）２２、スイッチング回路２３、トランス２４、整流回路２５、及び平滑回路２６を有し、これらが縦続接続されている。

入力端子２１ａ，２１ｂは、突入電流防止部１２から与えられるＤＣ入力電圧Ｖ１を入力する端子であり、これには、電解コンデンサ２２を介してスイッチング回路２３が接続されている。スイッチング回路２３は、ブリッジ接続された４つのスイッチング素子（例えば、ＮチャネルＭＯＳトランジスタ、以下「ＮＭＯＳ」という。）２３ａ，２３ｂ，２３ｃ，２３ｄにより、ＤＣ入力電圧Ｖ１をスイッチングしてＡＣ電圧に変換する回路であり、この出力側に、トランス２４が接続されている。

トランス２４は、スイッチング回路２３から出力されるＡＣ出力電圧の電圧レベルを変換するものであり、スイッチング回路２３の出力側に接続された１次巻数ｎ１の１次巻線２４ａと、２次巻数ｎ２の２次巻線２４ｂとを有している。２次巻線２４ｂには、整流回路２５が接続されている。

整流回路２５は、２次巻線２４ｂのＡＣ出力電圧を全波整流する回路であり、ブリッジ接続された４つの整流用ダイオード２５ａ，２５ｂ，２５ｃ，２５ｄにより構成され、この出力側に、平滑回路２６が接続されている。平滑回路２６は、整流回路２５のＤＣ出力電圧を平滑する回路であり、ダイオード２５ｃのカソードとダイオード２５ｄのアノードとの間に直列に接続された第２のインダクタ２６ａ及びキャパシタ２６ｂにより構成されている。キャパシタ２６ｂとダイオード２５ｄのアノードとの間には、電流測定用のシャント抵抗２６ｃが接続されている。

平滑回路２６の出力側には、ＬＣ共振回路３０が接続されている。ＬＣ共振回路３０は、第２のインダクタ２６ａとＤＣ出力電圧Ｖｏｕｔ用の出力端子３２ａとの間に接続された第１のインダクタ３１と、平滑回路２６内のキャパシタ２６ｂと、グランドＧＮＤ側の出力端子３２ｂとにより構成されている。このＬＣ共振回路３０の出力端子３２ａ，３２ｂには、放電負荷４０が接続される。

ＬＣ共振回路３０内において、キャパシタ２６ｂとグランドＧＮＤ側の出力端子３２ｂとの間には、共振電流検出用のＣＴ５９が接続されている。ＣＴ５９は、放電負荷４０における異常放電の発生時にＬＣ共振回路３０に生じる共振電流のＡＣ成分を検出して電流検出結果を出力するものであり、これには、異常放電検出回路６０が接続されている。異常放電検出回路６０は、ＣＴ５９の電流検出結果を電圧レベルに変換し、この変換された電圧レベルが閾値を超えた回数をカウントして放電負荷４０における異常放電の発生回数を検出する回路である。

図２は、図１（ｂ）中のＬＣ共振回路３０及び異常放電検出回路６０の構成例を示す回路図である。

異常放電検出回路６０は、電圧レベル変換部（例えば、抵抗）６１と、比較部（例えば、電圧比較器であるコンパレータ）６２と、カウント部（例えば、マイクロコンピュータ、以下「マイコン」という。）６３とにより構成されている。

抵抗６１は、ＣＴ５９の２つの出力端子間に接続され、そのＣＴ５９の電流検出結果を電圧レベルに変換するものであり、この出力側に、コンパレータ６２が接続されている。コンパレータ６２は、抵抗６１により変換された電圧レベルを閾値（例えば、閾値電圧）Ｖｒｅｆ）と比較し、その電圧レベルが閾値電圧Ｖｒｅｆを超えた場合には、放電負荷４０に異常放電が発生したと判定して異常放電判定結果を出力する回路であり、この出力側に、マイコン６３が接続されている。マイコン６３は、コンパレータ６２からの異常放電判定結果の出力回数をカウントして前記異常放電の発生回数を求める機能を有している。

（電源装置の全体の動作）
図１（ａ）において、３φ２００ＶのＡＣ電圧Ｖｉｎが入力ラインフィルタ１に入力されると、そのＡＣ電圧Ｖｉｎのノイズが、入力ラインフィルタ１にて除去され、ノイズが除去されたＡＣ電圧Ｖｉｎが整流突防回路１０へ入力される。整流突防回路１０に入力されたＡＣ電圧Ｖｉｎは、整流部１１にて全波整流される。この際、制御部５０の制御により、突入電流防止部１２内のスイッチング素子１２ｃがオフ状態になっている。そのため、整流後のＤＣ電流により、突入電流防止部１２内の抵抗１２ａ，１２ｂを介して、図１（ｂ）に示すコンバータ２０内の入力側電解コンデンサ２２が初期充電される。電解コンデンサ２２への大きな突入電流は、抵抗１２ａ，１２ｂにより抑制される。

電解コンデンサ２２の充電完了後、制御部５０の制御によってスイッチング素子１２ｃがオン状態になり、整流部１１にて整流されたＤＣ電圧が、オン状態のスイッチング素子１２ｃを通して、コンバータ２０へ入力される。コンバータ２０に入力されたＤＣ電圧は、一定レベルのＤＣ電圧に変換され、ＬＣ共振回路３０を介して、放電負荷４０へ供給される。これにより、放電負荷４０が所定の動作を行う。

（コンバータ及びＬＣ共振回路の動作）
図１（ｂ）のコンバータ２０において、スイッチング回路２３内のＮＭＯＳ２３ａ，２３ｂ，２３ｃ，２３ｄは、制御部５０によりオン／オフ制御され、例えば、数十ｋＨｚにてオン／オフ動作を繰り返し、高周波のＡＣ電圧を作る。この高周波のＡＣ電圧は、トランス２４により電圧レベルが変換され、整流回路２５により全波整流された後、平滑回路２６のインダクタ２６ａ及びキャパシタ２６ｂにより平滑される。平滑されたＤＣ電圧Ｖｏｕｔは、ＬＣ共振回路３０を介して、出力端子３２ａ，３２ｂから出力され、放電負荷４０へ供給される。

図３は、図１（ｂ）中のスイッチング回路２３内のＮＭＯＳ２３ａ〜２３ｄにおけるドレイン・ソース間電圧Ｖｄｓを示す動作波形図である。

制御部５０の制御により、ＮＭＯＳ２３ａ，２３ｄがオン状態になると、突入電流防止部１２から供給されたＤＣ入力電圧Ｖｉｎが、入力端子２１ａ→ＮＭＯＳ２３ａ→トランス２４の１次巻線２４ａ→ＮＭＯＳ２３ｄ→入力端子２１ｂの経路で印加され、１次巻線２４ａが励磁される。又、制御部５０の制御により、ＮＭＯＳ２３ｂ，２３ｃがオン状態になると、突入電流防止部１２から供給されたＤＣ入力電圧Ｖｉｎが、入力端子２１ａ→ＮＭＯＳ２３ｃ→トランス２４の１次巻線２４ａ→ＮＭＯＳ２３ｂ→入力端子２１ｂの経路で印加され、前記とは逆向きに１次巻線２４ａが励磁される。

制御部５０の制御により、ＮＭＯＳ２３ａ，２３ｄとＮＭＯＳ２３ｂ，２３ｃとが交互にオン／オフ動作を繰り返すことにより、ＤＣ入力電圧ＶｉｎがＡＣ電圧に変換され、トランス２４を介してＤＣ的な絶縁が行われ、このトランス２４の２次巻線２４ｂ側にエネルギーが伝達される。伝達されたエネルギーは、整流回路２５で整流され、平滑回路２６にて平滑された後、出力端子３２ａ，３２ｂからＤＣ出力電圧Ｖｏｕｔが出力されて放電負荷４０に供給される。

この際、制御部５０の制御により、ＮＭＯＳ２３ａ，２３ｂに対してＮＭＯＳ２３ｃ，２３ｄの位相θ１，θ２を変化させることにより、トランス２４に励磁される時間ｔ１，ｔ２が変化し、出力電圧Ｖｏｕｔが一定となるように制御される。

出力電圧Ｖｏｕｔは、次式（１）にて表される。
Ｖｏｕｔ＝Ｖｉｎ×Ｄ×ｎ２／ｎ１ ・・・（１）
但し、デューティ；Ｄ＝ｔ１／ｆ＝ｔ２／ｆ
ｎ１；トランス２４の１次巻数
ｎ２；トランス２４の２次巻数
ｆ；ＮＭＯＳ２３ａ〜２３ｄのオン／オフ周波数

放電負荷４０に異常放電が発生した場合には、出力端子３２ａ，３２ｂ間が短絡状態になる。すると、ＬＣ共振回路３０のインダクタ３１及びキャパシタ２６ｂにより、共振電流が発生する。この時に発生する逆バイアスにより、放電負荷４０に逆電圧が印加されるので、異常放電が消弧する。

（異常放電検出回路の動作）
図４は、従来の異常放電検出回路における異常放電発生回数のカウント方法を示す波形図である。

図４において、横軸は時間軸（２０μｓｅｃ／ｄｉｖ（目盛））、縦軸のＶｏｕｔは出力電圧（２００Ｖ（ボルト）／ｄｉｖ）、Ｉｏｕｔは出力電流（５Ａ（アンペア）／ｄｉｖ）、Ｖｄは検出電圧（５Ｖ／ｄｉｖ）、及びＩｄは検出電流（５Ａ／ｄｉｖ）である。

図２において、シャント抵抗２６ｃに対して図示しない電圧計を接続し、シャント抵抗２６ｃの抵抗値Ｒと電圧計の電圧値Ｖとから、シャント抵抗２６ｃを流れる電流値Ｉ（＝Ｖ／Ｒ）を検出できる。従来の異常放電検出回路では、例えば、シャント抵抗２６ｃを用いて出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔを監視し、図４に示すように、出力電圧Ｖｏｕｔがある閾値（例えば、１５０Ｖ）以下、且つ出力電流Ｉｏｕｔがある閾値（例えば、１．２Ａ以上の時に、放電負荷４０で異常放電が発生したと判定し、この判定結果をカウントして異常放電の発生回数を求めている。

つまり、従来のカウント方法では、検出部としてのシャント抵抗２６ｃで出力電流Ｉｏｕｔを検出しているが、その検出部がＬＣ共振回路３０の外の平滑回路２６内にあるため、インダクタ２６ａとキャパシタ２６ｂのリプル電流を検出しており、異常放電時に発生するＬＣ共振回路３０の共振電流を正しく検出できない。しかも、シャント抵抗２６ｃを用いた検出電流Ｉｄは微弱なため、オペアンプ等で増幅した場合、１５μｓｅｃ程の遅れが発生する。そのため、高速な検出ができず、異常放電が数μｓｅｃと短い場合には、異常放電の発生回数をカウントできないことがある。その上、出力電圧Ｖｏｕｔが高電圧のため、出力電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔを検出する検出部と、カウントを行う制御部とを絶縁しなければならないが、そのために絶縁アンプ等が必要になるので、回路構成が煩雑で、コスト高になる。

このような問題を解決するために、本実施例１の異常放電検出回路６０では、図２に示すように、ＬＣ共振回路３０内にＣＴ５９を挿入している。そのため、放電負荷４０にて異常放電が発生すると、出力端子３２ａ，３２ｂ間が短絡状態となり、インダクタ３１及びキャパシタ２６ｂにより構成されるＬＣ共振回路３０において、共振電流（Ｉｏｕｔ）が発生する。この時の共振周波数ｆ２は、インダクタ３１のインダクタンス値Ｌ２と、キャパシタ２６ｂのキャパシタンス値Ｃ２とで決まり、次式（２）で表せる。
ｆ２＝１／［２×π×√（Ｌ２×Ｃ２）］ ・・・（２）

又、共振電流（ＡＣ成分）のピーク値Ｉｐは、インダクタ３１のインダクタンス値Ｌ２、キャパシタ２６ｂのキャパシタンス値Ｃ２、及び出力電圧Ｖｏｕｔにて求められ、次式（３）となる。
Ｉｐ＝Ｖｏｕｔ／√（Ｌ２／Ｃ２） ・・・（３）

共振電流（Ｉｏｕｔ）はＡＣであるため、ＣＴ５９の巻数比、及び２次側に接続された抵抗６１により電圧に変換される。変換された電圧は、コンパレータ６２によって閾値電圧Ｖｒｅｆと比較される。この比較結果がある閾値（基準）を超えると、コンパレータ６２から異常放電判定結果Ｓ６２がマイコン６３へ出力される。マイコン６３では、入力される異常放電判定結果Ｓ６２の出力回数をカウントして、異常放電の発生回数を検出する。

図５は、図２の異常放電発生時の出力電圧、出力電流（共振電流）及び異常放電判定結果を示す波形図である。この波形図の横軸は時間軸（５μｓｅｃ／ｄｉｖ）、縦軸のＶｏｕｔは出力電圧（５０Ｖ／ｄｉｖ）、Ｉｏｕｔは出力電流（共振電流、１Ａ／ｄｉｖ）、及びＳ６２はコンパレータ６２から出力される異常放電判定結果（５Ｖ／ｄｉｖ）である。

この図５は、ＬＣ共振回路３０に生じる出力電流（共振電流）Ｉｏｕｔに対する検出閾値を約２Ａとした時の波形図である。この波形図から明らかなように、出力電流（共振電流）Ｉｏｕｔに対しほぼ遅延無く、異常放電の発生を検出できている。

図６は、図２の自己消弧性の異常放電（異常放電時に異常放電が途中で消えた状態）発生時の出力電圧、出力電流（共振電流）及び異常放電判定結果を示す波形図である。この波形図の横軸は時間軸（１μｓｅｃ／ｄｉｖ）、縦軸のＶｏｕｔは出力電圧（５０Ｖ／ｄｉｖ）、Ｉｏｕｔは出力電流（共振電流、１Ａ／ｄｉｖ）、及びＳ６２はコンパレータ６２から出力される異常放電判定結果（５Ｖ／ｄｉｖ）である。

この図６は、ＬＣ共振回路３０に生じる出力電流（共振電流）Ｉｏｕｔに対する検出閾値を約２Ａとした時の波形図である。この波形図から明らかなように、閾値２Ａに対し１μｓｅｃ未満の遅れにて検出を行っており、従来に比べて高速化が図れている。

このように、本実施例１では、ＬＣ共振回路３０内にＣＴ５９を挿入し、異常放電検出回路６０によって異常放電の発生回数を検出している。そのため、ＣＴ５９の巻数比及び接続される抵抗６１により、簡単に絶縁を施して検出電流から検出電圧に変換することができる。更に、回路構成が簡単なため、高速での検出も実現できる。

電源装置の使用者は、使用する装置の条件に応じた異常放電の回数を設定し、マイコン６３のカウント値を観測することにより、放電負荷４０のメンテナンス時期を知ることができる。

（実施例１の効果）
本実施例１の電源装置によれば、コンバータ２０の出力側にＬＣ共振回路３０が接続されているので、放電負荷４０の異常放電によりＬＣ共振回路３０の出力端子３２ａ，３２ｂ間が短絡状態になって共振電流が発生する。この時の共振電流のＡＣ成分を、放電負荷４０と並列になるようにキャパシタ２６ｂと直列に接続されたＣＴ５９により検出し、異常放電検出回路６０によって異常放電の発生回数をカウントしているので、次の（１）、（２）のような効果がある。

（１） 異常放電時にＬＣ共振回路３０に発生する共振電流を、高速で、且つ正確に検出できるので、異常放電の発生回数をマイコン６３にて精度良くカウントできる。そのため、カウント回数に対するメンテナンス時期を各成膜製造装置等にて設定することにより、真空チャンバ等の放電負荷４０のメンテナンス時期を的確に検知することができる。

（２） ＣＴ５９により共振電流を検出しているので、電源出力部に対してＣＴ５９のみで絶縁が図れる。そのため、回路構成が簡単になって低コスト化が可能になる。

図７は、本発明の実施例２におけるＬＣ共振回路及び異常放電検出回路の構成例を示す回路図であり、実施例１を示す図２中の要素と共通の要素には共通の符号が付されている。

本実施例２の異常放電検出回路６０Ａでは、実施例１の異常放電検出回路６０における電圧レベル変換部としての抵抗６１に代えて、整流用ダイオード６４と抵抗６１とにより、電圧レベル変換部が構成されている。即ち、ＣＴ５９と抵抗６１との間に、整流用ダイオード６４が追加されている。

図５に示すように、放電負荷４０に異常放電が発生すると、ＬＣ共振回路３０に共振電流（Ｉｏｕｔ）が流れる。この共振電流（Ｉｏｕｔ）は、異常放電発生時に約＋２Ａまで立ち上がった後に降下し、０Ａを通過して約−０．８Ａまでアンダシュートし、徐々に０Ａへと消弧して行く。このようなアンダシュートが発生すると、これがＣＴ５９により検出され、抵抗６１にて電圧変換された負電圧がコンパレータ６２に入力されるので、誤検出のおそれがある。

そこで、本実施例２では、ＣＴ５９から出力される負電流をダイオード６４にて遮断し、正電流のみを抵抗６４にて電圧に変換するようにしている。そのため、コンパレータ６２における誤検出を防止でき、マイコン６３にて、より精度良く異常放電の発生回数を検出できる。

（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。

（ａ） 実施例２の異常放電検出回路６０Ａでは、ＣＴ５９と抵抗６１との間に整流用ダイオード６４を接続しているが、これに代えて、その整流用ダイオード６４を、抵抗６１とコンパレータ６２との間に接続しても良い。これにより、実施例２とほぼ同様の作用効果が得られる。

（ｂ） 図１の電源装置における整流突防回路１０及びコンバータ２０等は、図示以外の回路構成に変更しても良い。例えば、コンバータ２０中のスイッチング回路２３は、ＮＭＯＳ２３ａ〜２３ｄ以外の他のスイッチング素子（例えば、ＰチャネルＭＯＳトランジスタ、バイポーラトランジスタ等）を用いて構成しても良い。更に、各スイッチング素子と並列に回生用ダイオードを付加する等、他の回路部品を追加しても良い。

（ｃ） 図２及び図７において、マイコン６３に代えて、カウンタを設けても良い。

（ｄ） 実施例１、２では、プラズマ発生用の電源装置について説明したが、本発明は、プラズマ発生用以外の電源装置にも適用できる。

１０ 整流突防回路
２０ コンバータ
２３ スイッチング回路
２４ トランス
２５ 整流回路
２６ 平滑回路
３０ ＬＣ共振回路
４０ 放電負荷
５０ 制御部
５９ ＣＴ
６０，６０Ａ 異常放電検出回路
６１ 抵抗
６２ コンパレータ
６３ マイコン

Claims (6)

1. 直流の入力電圧をスイッチングして一定レベルの直流電圧に変換し、直流の出力電圧を出力するコンバータと、
   前記コンバータの出力側と放電負荷との間に設けられる第１のインダクタと前記放電負荷に対して並列に接続されるキャパシタとを有し、前記コンバータの前記出力電圧を入力し、前記出力電圧を前記放電負荷へ供給すると共に、前記放電負荷における異常放電の発生時に前記第１のインダクタ及び前記キャパシタにより共振電流を発生して前記放電負荷に逆電圧を印加するＬＣ共振回路と、
   前記放電負荷と並列になるように前記キャパシタと直列に接続され、前記共振電流の交流成分を検出して電流検出結果を出力する変流器と、
   前記電流検出結果を電圧レベルに変換し、変換された前記電圧レベルが閾値を超えた回数をカウントして前記異常放電の発生回数を検出する異常放電検出回路と、
   を備えたことを特徴とする電源装置。
2. 前記コンバータは、
   前記直流の入力電圧をスイッチング素子によりスイッチングして交流電圧に変換するスイッチング回路と、
   変換された前記交流電圧の電圧レベルを変換する変圧器と、
   前記変圧器の出力電圧を整流する整流回路と、
   出力端が前記第１のインダクタの入力端側と接続される第２のインダクタと前記キャパシタとにより構成され、前記整流回路の出力電圧を平滑して前記直流の出力電圧を出力する平滑回路と、
   を有することを特徴とする請求項１記載の電源装置。
3. 前記異常放電検出回路は、
   前記電流検出結果を前記電圧レベルに変換する電圧レベル変換部と、
   変換された前記電圧レベルを前記閾値と比較し、前記電圧レベルが前記閾値を超えた場合には、前記放電負荷に前記異常放電が発生したと判定して異常放電判定結果を出力する比較部と、
   前記異常放電判定結果の出力回数をカウントして前記異常放電の前記発生回数を求めるカウント部と、
   を有することを特徴とする請求項１記載の電源装置。
4. 前記電圧レベル変換部は、
   前記電流検出結果を前記電圧レベルに変換する抵抗により構成されていることを特徴とする請求項３記載の電源装置。
5. 前記電圧レベル変換部は、
   前記電流検出結果を整流するダイオードと、
   整流された前記電流検出結果を前記電圧レベルに変換する抵抗と、
   により構成されていることを特徴とする請求項３記載の電源装置。
6. 前記電圧レベル変換部は、
   前記電流検出結果を前記電圧レベルに変換する抵抗と、
   変換された前記電圧レベルを整流するダイオードと、
   により構成されていることを特徴とする請求項３記載の電源装置。

Images