JP5791582B2

JP5791582B2 - スイッチング電源装置及びそれを用いた電源システム

Info

Publication number: JP5791582B2
Application number: JP2012250166A
Authority: JP
Inventors: 一宏堀井
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2012-11-14
Filing date: 2012-11-14
Publication date: 2015-10-07
Anticipated expiration: 2032-11-14
Also published as: JP2014099995A

Description

この発明は、並列運転が可能なスイッチング電源装置及びそれを用いた電源システムに関する。

スイッチングレギュレータやＤＣ−ＤＣコンバータ等のスイッチング電源装置は、一般に、主スイッチング素子のスイッチング動作により入力電圧を直流の出力電圧に変換して出力する電力変換部と、主スイッチング素子のオン時間及びオフ時間を規定する駆動パルスを生成し、その駆動パルスを用いて主スイッチング素子のオンオフを制御する制御部とを備えている。

複数台のスイッチング電源装置を並列運転し、共通の負荷に電力供給する電源システムを構築する場合、特定のスイッチング電源装置に負担が集中しないように、各スイッチング電源装置の出力電流を自動的にバランスさせる機能を備えたスイッチング電源装置が使用される。出力電流のバランス制御には様々な方式があるが、各スイッチング電源装置の制御部同士が連絡を取り合い、互いの出力電流の差が小さくなるように、各主スイッチング素子のオン時間及びオフ時間が調整される方式が用いられることが多い。

従来、例えば特許文献１に開示されているように、複数台のスイッチング電源装置の制御回路同士が連絡を取り合うため、外部接続用の電流バランス端子（CB端子）が電流バランス線により互いに連結された並列運転電源システムがある。各スイッチング電源装置の制御回路は、自己の出力電流をアナログ電圧情報に変換し、そのアナログ電圧情報を電流バランス線を通じて交換し合い、互いの出力電流が歩み寄って等しくなるように主スイッチング素子をオンオフ制御する。

この並列運転電源システムは、同一構成のスイッチング電源装置を複数台用意して上記の配線を行えば、外部に特別な制御装置を設けなくても、自動的に出力電流のバランス制御を行うことができる。また、いわゆるN+1冗長運転も可能であり、１台が故障した場合に、残りの正常なスイッチング電源装置のみで、負荷に必要な出力電力を供給し続けることができる。

特開２００７−１４３２９２号公報

特許文献１のスイッチング電源装置及び並列運転電源システムの場合、スイッチング電源装置の出力電流のバランス制御がアナログ制御によって行われるので、バランス制御用の回路の構成が複雑化し、部品点数が多くなる。また、特許文献１の図２に記載されたバランス制御用の回路では、２つのオペアンプと複数の抵抗を用いて微小電圧を増幅しており、実用レベルのバランス精度を実現するためには、低オフセットのオペアンプと高精度な抵抗を使用しなければならず、部品コストが高くなる。さらに、出力電流のバランス制御が出力電圧の安定化制御に干渉して発振するのを防止するため、出力電流のバランス制御のゲイン及び位相特性の調整が重要であるが、実施例に記載されたバランス制御用の回路の構成では、各種の制約事項があるのでゲイン及び位相特性の調整を自由に行うことができない。

本発明は、上記背景技術に鑑みて成されたものであり、出力電流の制御を容易に行うことができ、シンプルな構成のスイッチング電源装置及びそれを用いた電源システムを提供することを目的とする。

請求項１記載の発明は、入力端に供給される直流又は交流の入力電圧を主スイッチング素子のスイッチング動作によって変換し、出力端に接続される負荷に出力電圧及び出力電流を供給する電力変換部と、前記主スイッチング素子のオン時間及びオフ時間を規定する駆動パルスを生成し、その駆動パルスを用いて前記主スイッチング素子のオンオフを制御する制御部と、を備えたスイッチング電源装置であって、前記出力電圧又はそれに相当する電圧を検出して自己電圧信号を出力する電圧検出回路と、前記出力電流又はそれに相当する電流を検出して自己電流信号を出力する電流検出回路とが設けられ、前記制御部には、前記自己電圧信号と所定の電圧目標値との差が小さくなるように前記駆動パルスを生成し、前記主スイッチング素子に向けて出力する駆動パルス出力部と、前記駆動パルス出力部の前記電圧目標値を規定する電圧制御情報を出力すると共に、前記自己電流信号に対応した電流制御情報を出力する電圧目標値設定部と、前記電流制御情報に対応した直流の電流制御電圧を生成し出力する電流制御電圧出力部と、前記電流制御電圧出力部の出力を外部に接続可能にする電流制御用端子とが設けられ、前記電圧目標値設定部は、前記電流制御用端子の電圧を検出し、前記電流制御情報に基づいて生成されるべき前記電流制御電圧と一致しない場合、その電圧差に応じて前記電圧目標値を補正する前記電圧制御情報を出力し、前記主スイッチング素子が前記補正後の電圧目標値に基づいてオンオフすることによって、前記電流制御情報に基づいて生成されるべき前記電流制御電圧が前記電流制御用端子電圧に近づき、前記電圧差が一定以下に小さくなるスイッチング電源装置である。

請求項２記載の発明は、請求項１記載のスイッチング電源装置であって、前記電流制御電圧出力部は、一定周期でハイレベルとローレベルとを繰り返すパルス電圧を出力するパルス発生回路と、前記パルス電圧を平滑して前記直流の電流制御電圧に変換するローパスフィルタである平滑回路とで構成され、前記パルス発生回路は、前記電流制御情報に基づいて、前記パルス電圧のハイレベル及びローレベルの時比率を決定するスイッチング電源装置である。

請求項３記載の発明は、請求項１記載のスイッチング電源装置であって、前記電流制御電圧出力部は、一定周期でハイレベルとローレベルとを繰り返すパルス電圧を出力するパルス発生回路と、前記パルス電圧を平滑して前記直流の電流制御電圧に変換するローパスフィルタである平滑回路と、入力端が前記平滑回路の出力に接続され出力端が前記電流制御用端子に接続された増幅回路とで構成され、前記パルス発生回路は、前記電流制御情報に基づいて、前記パルス電圧のハイレベル及びローレベルの時比率を決定するスイッチング電源装置である。

請求項４記載の発明は、請求項３記載のスイッチング電源装置であって、前記増幅回路がエミッタフォロア回路であるスイッチング電源装置である。

請求項５記載の発明は、請求項１記載のスイッチング電源装置であって、前記電流制御電圧出力部は、デジタル信号である前記電流制御情報に対応した前記直流の電流制御電圧を、所定の出力インピーダンスを介して出力するデジタル−アナログ変換器であるスイッチング電源装置である。

請求項６記載の発明は、請求項１記載のスイッチング電源装置であって、前記電流制御電圧出力部は、デジタル信号である前記電流制御情報に対応した前記直流の電流制御電圧を出力するデジタル−アナログ変換器と、入力端が前記デジタル−アナログ変換器の出力に接続され出力端が前記電流制御用端子に接続された増幅回路とで構成されているスイッチング電源装置である。

請求項７記載の発明は、請求項６記載のスイッチング電源装置であって、前記増幅回路がエミッタフォロア回路であるスイッチング電源装置である。

請求項８記載の発明は、請求項１乃至７のいずれか記載のスイッチング電源装置であって、前記電圧目標値設定部はデジタルプロセッサ内に設けられ、前記デジタルプロセッサに記録されたプログラムを書き換えることによって、前記電圧目標値、及び前記電圧目標値を補正する際の補正量を変更することができるスイッチング電源装置である。

請求項９記載の発明は、請求項１乃至７のいずれか記載のスイッチング電源装置を複数台使用した電源システムであって、前記複数台のスイッチング電源装置は、前記出力端が互いに並列に接続され、前記電流制御用端子同士が互いに連結され、前記各電圧目標値設定部は、自己の前記電流制御用端子を観測してその電圧を検出し、その電流制御用端子電圧と自己の前記電流制御電圧との差に応じて自己の前記電圧目標値を補正する前記電圧制御情報を出力し、前記各主スイッチング素子が前記補正された自己の電圧目標値に基づいてオンオフすることによって、前記複数台のスイッチング電源装置の前記各出力電流が均等化される電源システムである。

請求項１０記載の発明は、請求項９記載の電源システムであって、前記各電圧目標値設定部は、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第一基準値（正の値）以上の場合に、自己の前記電圧目標値を補正して低下させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する電源システムである。

請求項１１記載の発明は、請求項９記載の電源システムであって、前記各電圧目標値設定部は、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第二基準値（負の値）以下の場合に、自己の前記電圧目標値を補正して上昇させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する電源システムである。

請求項１２記載の発明は、請求項９記載の電源システムであって、前記各電圧目標値設定部は、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第一基準値（正の値）以上の場合に、自己の前記電圧目標値を補正して低下させる旨の前記電圧制御情報を出力し、第二基準値（負の値）以下の場合に、自己の前記電圧目標値を補正して上昇させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する電源システムである。

請求項１３記載の発明は、請求項８記載のスイッチング電源装置を複数台使用した電源システムであって、前記複数台のスイッチング電源装置は、前記出力端が互いに並列に接続され、前記電流制御用端子同士が互いに連結され、複数台のうちの１台がマスタ電源、その他がスレーブ電源であり、前記マスタ電源は、前記電圧目標値を補正する際の補正量がゼロに設定され、前記スレーブ電源は、前記電圧目標値を補正する際の補正量がゼロ以外の値に設定され、前記各スレーブ電源の電圧目標値設定部は、自己の前記電流制御用端子を観測してその電圧を検出し、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第一基準値（正の値）以上の場合に、設定された前記補正量の分だけ自己の前記電圧目標値を低下させる旨の前記電圧制御情報を出力し、第二基準値（負の値）以下の場合に、設定された前記補正量の分だけ自己の前記電圧目標値を上昇させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する電源システムである。

本発明のスイッチング電源装置は、出力電流制御用の回路の部品点数を従来よりも格段に少なくすることができる。また、電圧目標値設定部をデジタルプロセッサ内に設けることによって、プログラム（補正パラメータ）を書き換えるだけで、使用部品の個体差（特性のばらつき）によって発生する電流バランスの誤差をキャンセルして、制御の精度を向上させたり、出力電流バランスの制御のゲイン及び位相特性を自在に調整したりすることが可能になる。また、スイッチング電源装置を単体で使用する際、電流制御用端子に対して外部から所定の直流電圧を印加して電流制御用端子電圧を規定することによって、スイッチング電源装置を定電流電源として使用することも可能である。

本発明の電源システムは、上記のスイッチング電源装置を複数台用意して並列運転する構成なので、各スイッチング電源装置の出力電流が精度よく均等化され、同時にN+1冗長運転も実現できる。また、電圧目標値設定部をデジタルプロセッサ内に設けたスイッチング電源装置を使用し、１台のプログラムを書き換えてマスタ電源に設定すれば、マスタ電源の電圧目標値を変更することによって、全てのスイッチング電源装置の出力電圧を一律に可変するマスタ・スレーブ運転も可能である。

本発明の第一実施形態の電源システムを示す回路図である。第一実施形態の電源システムに使用されているスイッチング電源装置の内部構成を示す回路図である。図２の電圧目標値設定部が出力する電圧制御情報の補正量を説明するグラフ（ａ）、変形例のグラフ（ｂ）である。図２のパルス発生器の動作を説明するタイムチャートである。図２の電圧目標値設定部が出力する電流制御情報を説明するグラフ（ａ）、変形例のグラフ（ｂ）である。第一実施形態の電源システムの動作を説明するフローチャートである。本発明の第二実施形態の電源システムに使用されているスイッチング電源装置の内部構成を示す回路図である。図７の電圧目標値設定部が出力する電圧制御情報の補正量を説明するグラフ（ａ）、変形例のグラフ（ｂ）である。図７の増幅回路の内部構成を示す回路図（ａ）、変形例の回路図（ｂ）である。第二実施形態の電源システムの動作を説明するフローチャートである。第二実施形態の電源システムにおけるCB端子の周辺の回路動作を説明する回路図である。本発明の第三実施形態の電源システムに使用されているスイッチング電源装置の内部構成を示す回路図である。図１２の電圧目標値設定部が出力する電圧制御情報の補正量を説明するグラフ（ａ）、変形例のグラフ（ｂ）である。図１２の増幅回路の内部構成を示す回路図（ａ）、変形例の回路図（ｂ）である。第三実施形態の電源システムの動作を説明するフローチャートである。第三実施形態の電源システムにおけるCB端子の周辺の回路動作を説明する回路図である。本発明の第四実施形態の電源システムに使用されているスイッチング電源装置の内部構成を示す回路図である。増幅回路の変形例を示す回路図である。電流制御電圧出力部の変形例を説明する回路図である。

以下、本発明のスイッチング電源装置及びそれを用いた電源システムの第一実施形態について、図１〜図６に基づいて説明する。この実施形態の電源システム１０は、図１に示すように、１つの直流入力電源１２から電力の供給を受け、１つの負荷１４に所定の電圧及び電流を出力するシステムであり、第一実施形態のスイッチング電源装置１６が２台使用されている。以下、必要に応じて、各スイッチング電源装置の符号の末尾に、スイッチング電源装置の台数番号を表わす(1)，(2)の符号を付して区別し、その他の関係する各構成についても、符号の末尾に(1)，(2)を付して区別する。

スイッチング電源装置１６は、図２に示すように、電力変換部１８、電圧検出回路２０、電流検出回路２２及び制御部２４を備えている。

電力変換部１８は、一対の入力端子であるIN端子の間に供給された直流の入力電圧Viを断続する主スイッチング素子２６と、主スイッチング素子２６と相補的にオンオフして上記の断続電圧を整流する整流素子２７とを備え、さらに、上記の整流電圧を平滑して直流の出力電圧Voを出力するローパスフィルタである出力平滑回路２８とを備えている。ここでは、主スイッチング素子２６、整流素子２７は、いずれもＮチャネルのＭＯＳ型ＦＥＴである。出力平滑回路２８は、インダクタ２８ａとコンデンサ２８ｂとで構成されるローパスフィルタであり、出力端子である一対のOUT端子にコンデンサ２８ｂの両端が引き出され、外部接続される負荷１４に出力電圧Vo、出力電流Ioを供給する。出力電圧Voは、スイッチング素子２６がスイッチングするオン時間及びオフ時間によって決まる。

電圧検出回路２０は、出力電圧Vo又はこれに相当する電圧を検出する回路である。例えば、一対のOUT端子の間に２つの抵抗を直列に接続し、中点に発生する電圧を自己電圧信号Vaとして出力する。他の方法として、出力平滑回路２８のインダクタ２８ａに補助巻線を設け、補助巻線に発生する電圧を利用して自己電圧信号Vaを得る方法も考えられる。

電流検出回路２２は、出力電流Io又はこれに相当する電流を検出する回路である。例えば、出力平滑回路２８のコンデンサ２８ｂとOUT端子とを結ぶラインに電流検出用の抵抗を挿入し、出力電流Ioが流れることによって発生する電圧降下を検出し、自己電流信号Iaとして出力する。他の方法として、主スイッチング素子２６に流れるスイッチング電流を、カレントトランス（又は抵抗）を介して電圧に変換し、その波高値又は平均値を検出して自己電流信号Iaを得る方法も考えられる。

制御部２４は、主スイッチング素子２６のオン時間及びオフ時間を規定する駆動パルスVgを生成し、その駆動パルスVgで主スイッチング素子２６のオンオフを制御する回路ブロックであり、駆動パルス出力部３０、電圧目標値設定部３２、電流制御電圧出力部３４を備えている。

駆動パルス出力部３０は、自己電圧信号Vaと所定の電圧目標値Vrとの差を反転増幅する誤差増幅器３０ａと、一定周期の基準三角波電圧を出力する三角波発生回路３０ｂとを備え、さらに、誤差増幅器３０ａの出力電圧と基準三角波電圧とを比較してパルス幅変調を行う比較器３０ｃを備えている。駆動パルスVgは、図示しないバッファ回路等を通じて主スイッチング素子２６の駆動端子に入力される。駆動パルス出力部３０は、自己電圧信号Vaと所定の電圧目標値Vrとの差が小さくなるように駆動パルスVgのオン時間及びオフ時間を可変調整し、前記主スイッチング素子に向けて出力する。

また、この駆動パルス出力部３０は、整流素子２７を駆動する機能も備えており、駆動パルスVgのロジックを逆転させた反転パルスを出力する反転器３０ｄが設けられ、反転パルスが、バッファ回路等を通じて整流素子２７の駆動端子に入力される。整流素子２７がダイオード素子の場合は、駆動回路は不要であり、反転器３０ｄを省略することができる。

電圧目標値設定部３２は、ここではデジタルプロセッサ内に設けられ、駆動パルス出力部３０の電圧目標値Vrを規定する電圧制御情報Svを出力すると共に、自己電流信号Iaに対応した電流制御情報Siを出力する機能を備えている。電圧目標値設定部３２は、通常、電圧目標値Vrをデフォルト値Vr0にする旨の電圧制御情報Svを出力する。そして、電流制御用ライン３６（以下、CBライン３６と言う。）の電圧（CBライン電圧Vbm）を検出し、図３（ａ）に示す所定の条件を満たした場合に、直前の電圧目標値Vrを補正量Vk1,Vk2だけ変化させる旨の電圧制御情報Svを出力する。電圧目標値Vrを補正するか否かの判断は、CBライン電圧Vbmを取得（サンプリング）する毎に繰り返し行われる。電圧制御情報Sv及び電流制御情報Siについては、後で詳しく説明する。

電流制御電圧出力部３４は、電圧目標値設定部３２が出力した電流制御情報Siに基づいてパルス電圧V38を生成するパルス発生器３８と、パルス電圧V38を平滑して出力する平滑回路４０とを備えている。

パルス発生器３８は、電圧目標値設定部３２と同様にデジタルプロセッサ内に設けられ、ここでは、クロック、カウンタ、パルス出力回路等を組み合わせて構成されたデジタルPWMにより、周期と時比率Dutyが制御されたパルス電圧V38を出力する。以下、パルス発生器３８の動作を図４に基づいて説明する。

カウンタにはクロック信号が供給されており、カウンタがクロック数をカウントする。カウンタのカウント値がゼロにリセットされると、パルス発生器３８の出力であるパルス電圧V38がハイレベルになる。その後、パルス電圧V38がハイレベルの状態でカウントが継続され、カウント値が第一レジスタ設定値D1に達すると、パルス電圧V38がローレベルに転じ、さらにカウント値が第二レジスタ設定値D2に達するとカウンタがリセットされ、パルス電圧V38がハイレベルに転じる。パルス発生器３８は、上記の動作を繰り返すことによって、ハイレベルとローレベルを繰り返すパルス電圧V38を発生させる。従って、パルス電圧V38の周期と時比率Dutyは、第一及び第二レジスタ設定値D1，D2によって定めることができる。例えば、「D1=50、D2＝100」のときは、時比率Duty＝0.5のパルス電圧V38を出力する。

パルス発生器３８は、ローレベルが0V、ハイレベルがVh（例えば5V）のパルスを発生する。第二レジスタ設定値D2は固定されており、パルス電圧V38の周期は一定である。第一レジスタ設定値D1は、電圧目標値設定部３２が出力した電流制御情報Siによって規定され、その電流制御情報Siは、電流検出回路２２で検出された自己電流信号Iaに対応して変化する。したがって、パルス電圧V38の時比率Dutyは、自己電流信号Iaに対応して変化する。ここでは、図５（ａ）に示すように、自己電流信号Iaと時比率Duty（及び電流制御情報Si）との関係が一次関数で定義され、「Ia=0Aのとき、Si=Duty＝0」、「Ia=10Aのとき、Si=Duty＝1.0」となっている。なお、この関係は一次関数以外の関数で定義されていてもよく、例えば、図５（ｂ）に示すように、曲線的な関数でも構わない。

平滑回路４０は、抵抗４０ａとコンデンサ４０ｂとで成るローパスフィルタであり、コンデンサ４０ｂのプラス出力がCBライン３６に接続され、CBライン３６には、CBライン３６を外部に接続可能にする電流制御用端子（以下、CB端子と言う。）が設けられている。平滑回路４０は、パルス電圧V38を平滑して直流の電圧を生成し、CBライン３６に向けて出力する。CB端子が開放されているとき、平滑回路４０の出力には、パルス電圧V38の波高値Vhに時比率dutyを乗算して求まる直流の電流制御電圧Vboが発生する。抵抗４０ａは、インダクタに置き換えても構わない。

次に、電圧目標値設定部３２が出力する電圧制御情報Svについて説明する。電圧目標値設定部３２は、CBライン電圧Vbmを検出し、電流制御情報Siに基づいて生成されるべき電流制御電圧Vbo（＝Vh×Duty）と一致しない場合、その電圧差に応じて、電圧目標値Vrを補正する旨の電圧制御情報Svを出力する。

ここでは、図３（ａ）に示すように、電圧差ΔVb（＝Vbo−Vbm）が第一基準値k1（k1＞0）以上のときは、直前の電圧目標値Vrを補正量Vk1だけ低下させる旨の電圧制御情報Svを出力する。電圧差ΔVbが第二基準値−k2（k2＞0）以下のときは、直前の電圧目標値Vrを補正量Vk2だけ上昇させる旨の電圧制御情報Svを出力する。それ以外のときは電圧目標値Vrを補正せず、直前の値が維持されるように電圧制御情報Svを出力する。電圧目標値Vrを補正するか否かの判断は、CBライン電圧Vbmを取得（サンプリング）する毎に繰り返し行う。

一般的には、第一及び第二基準値k1，k2を同じ値（例えば0.1）に設定し、補正量Vk1，Vk2を同じ値にするとよい。なお、図３（ａ）では、電圧差ΔVbの絶対値が基準値k1，k2以上の範囲で補正量Vk1，Vk2が一定の値になっているが、図３（ｂ）に示すように。電圧差ΔVbの絶対値が大きくなるにつれて、補正量Vk1，Vk2が徐々に大きくなるようにしてもよい。

電源システム１０は、上述したスイッチング電源装置１６(1)，１６(2)の２台で構成され、図１に示すように、IN(1)，IN(2)端子が入力電源１２の両端に接続され、OUT(1)，OUT(2)端子が共通の負荷１４に対して互いに並列に接続され、並列運転を行う構成になっている。さらに、CB(1)，CB(2)端子も互いに連結されている。負荷１４に流れ込む負荷電流Io(all)は、スイッチング電源装置１６(1)，１６(2)の出力電流Io(1)，Io(2)を合計した電流であり、ここでは常に一定の値であるとする。

次に、電源システム１０の動作について、図６のフローチャートに基づいて説明する。ここでスイッチング電源１６(1)，１６(2)は、２台で合計9Aの負荷電流Io(all)を出力しており、初期状態で、一方の出力電流Io(1)が5A、他方の出力電流Io(2)が4Aであり、バランスがとれていないとする。

まず、各スイッチング電源装置１６は、電圧目標値設定部３２が電流検出回路２２で測定された自己電流信号Iaを取得し、図５（ａ）に示す関係に基づき、自己電流信号Iaに対応する制御情報Siを作成する。（ステップS11，S12）。次に、「CB端子が開放された状態で、パルス発生器３８が制御情報Siに基づいて生成したパルス電圧V38を出力した」と仮定し、この場合に平滑回路４０から出力されるべき直流の電流制御電圧Vboを予測演算する（ステップS13）。

スイッチング電源装置１６(1)の場合、出力電流Io(1)＝Ia(1)=5Aなので、パルス発生器３８(1)の第一レジスタ設定値D1を50にする旨の電流制御情報Si(1)が作成される（ステップS11，S12）。そして、「CB(1)端子が開放された状態で、パルス発生器３８(1)から波高値Vh=5V、時比率Duty=0.5のパルス電圧V38(1)が出力された」と仮定し、電流制御電圧Vbo(1)として、波高値Vhに時比率Dutyを乗算した2.5Vが算出される（ステップS13）。

一方、スイッチング電源装置１６(2)の場合、出力電流Io(2)＝Ia(2)=4Aなので、パルス発生器３８(2)の第一レジスタ設定値D1を40にする旨の電流制御情報Si(2)が作成される（ステップS11，S12）。そして、「CB(2)端子が開放された状態で、パルス発生器３８(2)から波高値Vh=5V、時比率Duty=0.4のパルス電圧V38(2)が出力された」と仮定し、電流制御電圧Vbo(2)として、波高値Vhに時比率Dutyを乗算した2.0Vが算出される（ステップS13）。

次に、各スイッチング電源装置１６の電圧目標値設定部３２が、ステップS12で作成した電流制御情報Siを出力し、パルス発生器３８が発生したパルス電圧V38が平滑回路４０で平滑され、CBライン３６に向けて出力される。（ステップS14）。その結果、CB(1)端子とCB(2)端子が互いに連結されているので、CBライン電圧Vbm(1)，Vbm(2)が等しくなり、その電圧値は、上記の電流制御電圧Vbo(1)=2.5V、Vbo(2)=2.0Vの平均値である2.25Vとなる。

次に、各スイッチング電源装置１６は、電圧目標値設定部３２がCBライン電圧Vbmを検出し、ステップS13で算出した電流制御電圧Vboと比較する（ステップS15，S16）。スイッチング電源装置１６(1)の場合、ΔVb(1)=Vbo(1)−Vbm(1)=0.25Vであり、k1=0.1よりも大きいので、条件A1を満たす。一方、スイッチング電源装置１６(2)の場合、ΔVb(2)=Vbo(2)−Vbm(2)=−0.25Vであり、−k2=−0.1よりも小さいので、条件A2を満たす。

次に、スイッチング電源装置１６(1)は、条件A1を満たすのでステップS17に進み、電圧目標値設定部３２(1)が、図３（ａ）の関係に基づき、直前の電圧目標値Vrを補正量Vk1だけ低下させる旨の電圧制御情報Sv1(1)を作成し出力する。その結果、主スイッチング素子２６(1)のオン時間が短くなって出力電流Io(1)が減少し、当初の5Aが例えば4.8Aになる。

一方、スイッチング電源装置１６(2)は、条件A2を満たすのでステップS18に進み、電圧目標値設定部３２(2)が、図３（ａ）の関係に基づき、直前の電圧目標値Vrを補正量Vk2だけ上昇させる旨の電圧制御情報Sv1(2)を作成し出力する。その結果、主スイッチング素子２６(2)のオン時間が長くなって出力電流Io(2)が増加し、当初の4Aが例えば4.2Aになる。負荷電流Io(all)は、9Aで一定である。

その後、上記のステップS11〜S18を何回か繰り返すうちに、出力電流Io(1)が5Aから徐々に減少し、出力電流Io(2)が4Aから徐々に増加し、やがてスイッチング電源装置１６(1)，１６(2)の双方が条件Bを満たすようになり、出力電流Io(1)，Io(2)が約4.5Aに収束してバランスされ、スイッチング電源装置１６(1)，１６(2)の負担がほぼ均等化される。

ここで、出力電流バランスの精度について説明する。図３（ａ）のグラフから分かるように、第一規定値及び第二規定値の絶対値であるk1，k2を小さくすると、電圧差ΔVbの小さいときでもステップS17，S18が行われるようになるので、電流バランスの精度を相対的に高くすることができる。ただし、あまり小さくし過ぎると、各出力電流Io(1)，Io(2)が収束するまでの時間が長くなる等、新たな弊害が発生するおそれがあるので注意する必要がある。また、スイッチング電源装置１６の内部素子の特性ばらつきがあると、出力電流バランスの精度が悪くなるが、この問題については、スイッチング電源装置１６を組み立てた後に試験を行い、各スイッチング電源装置１６の電気特性のばらつき具合を測定し、必要に応じて電圧目標値設定部３２に記録されたプログラムを書き換えるとよい（例えば、取得した自己電流信号Iaを補正する、図３に示す電圧制御情報Svに関する特性を補正する、図５に示す電流制御情報Siに関する特性を補正する）。電圧目標値設定部をデジタルプロセッサ内に設けると、ソフトの変更だけでキャリブレーションを行うことができ、出力電流バランスの精度を容易に確保することができる。

また、バランス制御の速度は、図３（ａ）の補正量Vk1，Vk2を大きくすれば、バランス制御のゲインが高くなるので、高速になる。ただし、あまり大きくし過ぎると、バランス制御系が発振するおそれがあるので注意が必要である。この場合、図３（ｂ）に示すように、ΔVbの絶対値が大きいときは補正量Vk1，Vk2を大きくしておき、ΔVbの絶対値が小さくなると補正量Vk1，Vk2を小さくなるように設定すれば、出力電流Io(1)，Io(2)を緩やかに収束させることができるので、発振の問題を回避しつつ、バランス制御の高速化を実現することができる。

以上説明したように、スイッチング電源装置１６は、従来に比べて、出力電流制御用の回路を構成する部品の点数を格段に少なくすることができる。また、電圧目標値設定部３２がデジタルプロセッサ内に設けてあるので、プログラムを書き換えるだけで、使用部品の個体差をキャンセルし出力電流Ioの制御の精度を向上させたり、電流制御のゲイン及び位相特性を自在に調整したりすることができる。また、スイッチング電源装置１６を単体で使用する際、CB端子に対して外部から所定の直流電圧を印加してCBライン電圧Vbmを規定することにより、スイッチング電源装置１６を定電流電源として使用することも可能である。

また、電源システム１０は、スイッチング電源装置１６を２台用意して並列運転する構成なので、各スイッチング電源装置１６の出力電流Ioが精度よく均等化される。また、並列台数が３台以上でも、上記と同様に出力電流Ioのバランス制御が行われ、それと同時に、N+1冗長運転も実現できる。

次に、本発明の第二実施形態のスイッチング電源装置及びそれを用いた電源システムについて、図７〜図１１に基づいて説明する。ここで、第一実施形態と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システムは、図１の電源システム１０とほぼ同様の構成であるが、上記のスイッチング電源装置１６に代えて第二実施形態のスイッチング電源装置４２が２台使用されている。

スイッチング電源装置４２は、図７に示すように、上記の電圧目標値設定部３２に代えて電圧目標値設定部４４が設けられ、上記の電流制御電圧出力部３４に代えて電流制御電圧出力部４６が設けられている。その他の構成は同じである。以下、構成の異なる部分について説明する。

電圧目標値設定部４４は、ここではデジタルプロセッサ内に設けられ、駆動パルス出力部３０の電圧目標値Vrを規定する電圧制御情報Svを出力すると共に、自己電流信号Iaに対応した電流制御情報Siを出力する機能を備えている。電圧目標値設定部４４は、通常、電圧目標値Vrをデフォルト値Vr0にする旨の電圧制御情報Svを出力する。そして、CBライン３６の電圧（CBライン電圧Vbm）を検出し、図８（ａ）に示す所定の条件を満たす場合に、直前の電圧目標値Vrを補正量Vk2だけ変化させる旨の電圧制御情報Svを出力する。電圧目標値Vrを補正するか否かの判断は、CBライン電圧Vbmを取得（サンプリング）する毎に繰り返し行われる。電圧制御情報Svについては、後で詳しく説明する。電流制御情報Siについては、上記と同様である。

電流制御電圧出力部４６は、電圧目標値設定部４４が出力した電流制御情報Siに基づいてパルス電圧V38を生成するパルス発生器３８と、パルス電圧V38を平滑して出力する平滑回路４０と、平滑回路４０の出力を増幅する増幅回路４８を備えている。すなわち、上記の電流制御電圧出力部３４の構成に加えて、新たに増幅回路４８が設けられている。

増幅回路４８はエミッタフォロアの一種であり、図９（ａ）に示すように、ベースが平滑回路４０の出力端に接続され、コレクタが直流電源Vccに接続されたＮＰＮ型の出力トランジスタ５０と、出力トランジスタ５０のエミッタとグランドとの間に接続された出力抵抗５２とで構成され、出力トランジスタ５０のエミッタがCBライン３６に接続されている。したがって、出力トランジスタ５０のベース・エミッタ間飽和電圧が小さいとして無視すれば、増幅回路４８は、平滑回路４０が出力する直流の電流制御電圧Vboを、CBライン３６に向けて出力することができる（電圧増幅率は１倍）。なお、出力トランジスタ５０のベース・エミッタ間飽和電圧の影響をキャンセルして温度補償を行う場合、図９（ｂ）に示すように、出力トランジスタ５０のベース側にＰＮＰ型の補助トランジスタ５４と補助抵抗５６とを設けるとよい。

次に、電圧目標値設定部４４が出力する電圧制御情報Svについて説明する。電圧目標値設定部４４は、CBライン電圧Vbmを検出し、電流制御情報Siに基づいて生成されるべき電流制御電圧Vbo（＝Vh×Duty）と一致しない場合、その電圧差に応じて、電圧目標値Vrを補正する旨の電圧制御情報Svを出力する。

ここでは、図８（ａ）に示すように、電圧差ΔVbが第二基準値−k2（k2＞0）以下のときに、直前の電圧目標値Vrを補正量Vk2だけ上昇させる旨の電圧制御情報Svを出力する。それ以外のときは電圧目標値Vrを補正せず、直前の値が維持されるように電圧制御情報Svを出力する。電圧目標値Vrを補正するか否かの判断は、CBライン電圧Vbmを取得（サンプリング）する毎に繰り返し行う。

補正量Vk2については、図８（ｂ）に示すように、電圧差ΔVbが負の方向に大きくなるにつれて、徐々に大きくなるようにしてもよい。なお、スイッチング電源装置４２の場合、電圧差ΔVbが正の値にならないので、第一基準値k1及び補正量Vk1が規定されていない。

第二実施形態の電源システムは、上述したスイッチング電源装置４２(1)，４２(2)の２台で構成され、図１と同様に、IN(1)，IN(2)端子が入力電源１２の両端に接続され、OUT(1)，OUT(2)端子が共通の負荷１４に対して互いに並列に接続され、並列運転を行う構成になっている。さらに、CB(1)，CB(2)端子も互いに連結されている。負荷１４に流れ込む負荷電流Io(all)は、スイッチング電源装置４２(1)，４２(2)の出力電流Io(1)，Io(2)を合計した電流であり、ここでは常に一定の値であるとする。

次に、この電源システムの動作について、図１０のフローチャートに基づいて説明する。ここでスイッチング電源４２(1)，４２(2)は、２台で合計9Aの負荷電流Io(all)を出力しており、初期状態で、一方の出力電流Io(1)が5A、他方の出力電流Io(2)が4Aであり、バランスがとれていないとする。また、出力トランジスタ５０(1)，５０(2)のベース・エミッタ間飽和電圧は十分小さいとして無視する。

図１０のフローチャートの各ステップは、上述した図６のフローチャートと同様のステップについては同一の符号が付してあり、異なる点は、「条件A1の場合のステップS17」が削除されている点である。以下、各ステップについて順番に説明する。

まず、ステップS11,S12が行われ、スイッチング電源装置４２(1)の場合、出力電流Io(1)＝Ia(1)=5Aなので、図５（ａ）の関係に基づき、パルス発生器３８(1)の第一レジスタ設定値D1を50にする旨の電流制御情報Si(1)が作成される。そして、「CB(1)端子が開放された状態で、パルス発生器３８(1)から波高値Vh=5V、時比率Duty=0.5のパルス電圧V38(1)が出力された」と仮定し、電流制御電圧Vbo(1)として、波高値Vhに時比率Dutyを乗算した2.5Vが算出される（ステップS13）。

一方、スイッチング電源装置４２(2)の場合、出力電流Io(2)＝Ia(2)=4Aなので、パルス発生器３８(2)の第一レジスタ設定値D1を40にする旨の電流制御情報Si(2)が作成される（ステップS11，S12）。そして、「CB(2)端子が開放された状態で、パルス発生器３８(2)から波高値Vh=5V、時比率Duty=0.5のパルス電圧V38(2)が出力された」と仮定し、電流制御電圧Vbo(2)として、波高値Vhに時比率Dutyを乗算した2.0Vが算出される（ステップS13）。

次に、各スイッチング電源装置４２の電圧目標値設定部４４が、ステップS12で作成した電流制御情報Siを出力し、パルス発生器３８が生成したパルス電圧V38が平滑回路４０で平滑され、増幅回路４８を介してCBライン３６に向けて出力可能になる。（ステップS14）。

増幅回路４８(1)，４８(2)は、CB(1)端子とCB(2)端子が互いに連結されているので、図１１に示すように、ベース電位が高い出力トランジスタ５０(1)だけが導通する。したがって、トランジスタ５０(1)側の電流制御電圧Vbo(1)=2.5VだけがCBライン３６(1)，３６(2)に現れ、CBライン電圧Vbm(1)，Vbm(2)が共に2.5Vとなる。このとき、出力抵抗５２(1)，５２(2)に流れる電流は、全て直流電源Vcc(1)から出力トランジスタ５０(1)を通じて供給される。

次に、ステップS15，S16を行い、各電圧目標値設定部４４がCBライン電圧Vbmを検出し、ステップS13で算出した電流制御電圧Vboと比較する。スイッチング電源装置１６(2)の場合、ΔVb(2)=Vbo(2)−Vbm(2)=−0.5Vであり、−k2=−0.1よりも小さいので、条件A2を満たす。一方、スイッチング電源装置４２(1)の場合、ΔVb(1)=Vbo(1)−Vbm(1)≒0Vであり、−k2=−0.1よりも大きいので、条件Bを満たす。

次に、スイッチング電源装置４２(2)は、条件A2を満たすのでステップS18に進み、電圧目標値設定部４４(2)が、図８（ａ）の関係に基づき、直前の電圧目標値Vrを補正量Vk2だけ上昇させる旨の電圧制御情報Sv1(2)を作成し出力する。その結果、主スイッチング素子２６(2)のオン時間が長くなって出力電流Io(2)が増加し、当初の4Aが例えば4.1Aになる。

一方、スイッチング電源装置４２(1)は、条件Bを満たすので、電圧目標値設定部４４(1)は、図８（ａ）の関係に基づき、電圧目標値Vrを補正せずに直前の値を維持させる。したがって、出力電流Io(1)を自発的に変化させる動作は行われない。ただし、負荷電流Io(all)は9Aで一定であり、9Aのうちの4.1Aを出力電流Io(2)が受け持つことになるので、受動的に出力電流Io(1)が4.9Aに減少する。

その後、上記のステップS11〜S16，S18を何回か繰り返すうちに、出力電流Io(1)が5Aから徐々に減少し、出力電流Io(2)が4Aから徐々に増加し、やがてスイッチング電源装置４２(1)，４２(2)の双方が条件Bを満たすようになり、出力電流Io(1)，Io(2)がそれぞれ約4.5Aに収束してバランスされ、スイッチング電源装置４２(1)，４２(2)の負担がほぼ均等化される。

以上説明したように、第二実施形態のスイッチング電源装置４２及びこれを用いた電源システムは、上記のスイッチング電源装置１６及び電源システム１０と同様の作用効果を得ることができ、さらに、並列運転するスイッチング電源装置４２の台数が多い場合でも容易に対応できるという利点がある。例えば、第一実施形態のスイッチング電源装置１６を並列運転した場合、特定の１台の電流制御電圧出力部３４(k)が、他の全ての電流制御電圧出力部３４(2)〜３４(n)に向かって電流を流さなければならない状況を考えると、１台当たりの負担を一定以下に抑えるため、並列運転の台数nを制限する必要がある。これに対して、スイッチング電源装置４２及びこれを用いた電源システムの場合、増幅回路４８の電流増幅作用によって、並列運転の台数nが多くても対応することができる。

また、この電源システムは、負荷１４の直近の電圧（出力電圧Vo）が上昇する方向にのみ制御が行われるので、負荷１４が過渡的な電圧低下を嫌うような場合に有利である。例えば、第一実施形態の電源システム１０の場合、スイッチング電源装置１６が出力電圧Voを低下させる機能を持っているため、電流のバランス制御を行う過程で電流バランスの制御系に外乱が入ると（例えば、CBライン３６にノイズが侵入すると）、出力電圧Voが不必要に低下して負荷１４に悪影響を与える可能性がある。これに対して、この実施形態の電源システムの場合、この種の外乱が入ったとしても、出力電圧Voが低下しないので安心である。

なお、スイッチング電源装置４２を用いた電源システムの場合、主体的に出力電流Ioの制御を行うのが一方のスイッチング電源装置４２だけなので、図１の電源システム１０に比べると、バランス制御が収束するまでの時間が相対的に長くなる。この点については、上述したように、補正量Vk2を大きくしてバランス制御のゲインを高くする等して、制御の高速化を図るとよい。

次に、本発明の第三実施形態のスイッチング電源装置及びそれを用いた電源システムについて、図１２〜図１６に基づいて説明する。ここで、第一実施形態と同様の構成は、同一の符号を付して説明を省略する。第三実施形態の電源システムは、図１の電源システム１０とほぼ同様の構成であるが、上記のスイッチング電源装置１６に代えて第三実施形態のスイッチング電源装置５８が２台使用されている。

スイッチング電源装置５８は、図１２に示すように、上記の電圧目標値設定部３２に代えて電圧目標値設定部６０が設けられ、上記の電流制御電圧出力部３４に代えて電流制御電圧出力部６２が設けられている。その他の構成は同じである。以下、構成の異なる部分について説明する。

電圧目標値設定部６０は、ここではデジタルプロセッサ内に設けられ、駆動パルス出力部３０の電圧目標値Vrを規定する電圧制御情報Svを出力すると共に、自己電流信号Iaに対応した電流制御情報Siを出力する機能を備えている。電圧目標値設定部６０は、通常、電圧目標値Vrをデフォルト値Vr0にする旨の電圧制御情報Svを出力する。そして、CBライン３６の電圧（CBライン電圧Vbm）を検出し、図１３（ａ）に示す所定の条件を満たす場合に、直前の電圧目標値Vrを補正量Vk1だけ変化させる旨の電圧制御情報Svを出力する。電圧目標値Vrを補正するか否かの判断は、CBライン電圧Vbmを取得（サンプリング）する毎に繰り返し行われる。電圧制御情報Svについては、後で詳しく説明する。電流制御情報Siについては、上記と同様である。

電流制御電圧出力部６２は、電圧目標値設定部６０が出力した電流制御情報Siに基づいてパルス電圧V38を生成するパルス発生器３８と、パルス電圧V38を平滑して出力する平滑回路４０と、平滑回路４０の出力を増幅する増幅回路６４を備えている。すなわち、上記の電流制御電圧出力部３４の構成に加えて、新たに増幅回路６４が設けられている。

増幅回路６４はエミッタフォロアの一種であり、図１４（ａ）に示すように、ベースが平滑回路４０の出力端に接続され、コレクタがグランドに接続されたＰＮＰ型の出力トランジスタ６６と、出力トランジスタ６６のエミッタと直流電源Vccとの間に接続された出力抵抗６８とで構成され、出力トランジスタ６６のエミッタがCBライン３６に接続されている。したがって、出力トランジスタ６６のベース・エミッタ間飽和電圧が小さいとして無視すれば、増幅回路６４は、平滑回路４０が出力する直流の電流制御電圧Vboを、CBライン３６に向けて出力することができる（電圧増幅率は１倍）。なお、出力トランジスタ６６のベース・エミッタ間飽和電圧の影響をキャンセルして温度補償を行う場合、図１４（ｂ）に示すように、出力トランジスタ６６のベース側にＮＰＮ型の補助トランジスタ７０と補助抵抗７２とを設けるとよい。

次に、電圧目標値設定部６０が出力する電圧制御情報Svについて説明する。電圧目標値設定部６６は、CBライン電圧Vbmを検出し、電流制御情報Siに基づいて生成されるべき電流制御電圧Vbo（＝Vh×Duty）と一致しない場合、その電圧差に応じて、電圧目標値Vrを補正する旨の電圧制御情報Svを出力する。

ここでは、図１３（ａ）に示すように、電圧差ΔVbが第一基準値k1（k1＞0）以上のときに、直前の電圧目標値Vrを補正量Vk1だけ低下させる旨の電圧制御情報Svを出力する。それ以外のときは電圧目標値Vrを補正せず、直前の値が維持されるように電圧制御情報Svを出力する。電圧目標値Vrを補正するか否かの判断は、CBライン電圧Vbmを取得（サンプリング）する毎に繰り返し行う。

補正量Vk1については、図１３（ｂ）に示すように、電圧差ΔVbが正の方向に大きくなるにつれて、徐々に大きくなるようにしてもよい。なお、スイッチング電源装置５８の場合、電圧差ΔVbが負の値にならないので、第二基準値k2及び補正量Vk2が規定されていない。

第三実施形態の電源システムは、上述したスイッチング電源装置５８(1)，５８(2)の２台で構成され、図１と同様に、IN(1)，IN(2)端子が入力電源１２の両端に接続され、OUT(1)，OUT(2)端子が共通の負荷１４に対して互いに並列に接続され、並列運転を行う構成になっている。さらに、CB(1)，CB(2)端子も互いに連結されている。負荷１４に流れ込む負荷電流Io(all)は、スイッチング電源装置５８(1)，５８(2)の出力電流Io(1)，Io(2)を合計した電流であり、ここでは常に一定の値であるとする。

次に、この電源システムの動作について、図１５のフローチャートに基づいて説明する。ここでスイッチング電源５８(1)，５８(2)は、２台で合計9Aの負荷電流Io(all)を出力しており、初期状態で、一方の出力電流Io(1)が5A、他方の出力電流Io(2)が4Aであり、バランスがとれていないとする。また、出力トランジスタ６６(1)，６６(2)のベース・エミッタ間飽和電圧は十分小さいとして無視する。

図１５のフローチャートの各ステップは、上述した図６のフローチャートと同様のステップについては同一の符号が付してあり、異なる点は、「条件A2の場合のステップS18」が削除されている点である。以下、各ステップについて順番に説明する。

まず、ステップS11,S12が行われ、スイッチング電源装置５８(1)の場合、出力電流Io(1)＝Ia(1)=5Aなので、図５（ａ）の関係に基づき、パルス発生器３８(1)の第一レジスタ設定値D1を50にする旨の電流制御情報Si(1)が作成される。そして、「CB(1)端子が開放された状態で、パルス発生器３８(1)から波高値Vh=5V、時比率Duty=0.5のパルス電圧V38(1)が出力された」と仮定し、電流制御電圧Vbo(1)として、波高値Vhに時比率Dutyを乗算した2.5Vが算出される（ステップS13）。

一方、スイッチング電源装置５８(2)の場合、出力電流Io(2)＝Ia(2)=4Aなので、パルス発生器３８(2)の第一レジスタ設定値D1を40にする旨の電流制御情報Si(2)が作成される（ステップS11，S12）。そして、「CB(2)端子が開放された状態で、パルス発生器３８(2)から波高値Vh=5V、時比率Duty=0.5のパルス電圧V38(2)が出力された」と仮定し、電流制御電圧Vbo(2)として、波高値Vhに時比率Dutyを乗算した2.0Vが算出される（ステップS13）。

次に、各スイッチング電源装置５８の電圧目標値設定部６０が、ステップS12で作成した電流制御情報Siを出力し、パルス発生器３８が生成したパルス電圧V38が平滑回路４０で平滑され、増幅回路６４を介してCBライン３６に向けて出力可能になる。（ステップS14）。

増幅回路６４(1)，６４(2)は、CB(1)端子とCB(2)端子が互いに連結されているので、図１６に示すように、ベース電位が低い出力トランジスタ６６(2)だけが導通する。したがって、トランジスタ６６(2)側の電流制御電圧Vbo(2)=2.0VだけがCBライン３６(1)，３６(2)に現れ、CBライン電圧Vbm(1)，Vbm(2)が共に2.0Vとなる。このとき、出力抵抗６８(1)，６８(2)に流れる電流は、全て出力トランジスタ６６(2)のコレクタ電流となって増幅回路６４(2)に流れ込む。

次に、ステップS15，S16を行い、各電圧目標値設定部６０がCBライン電圧Vbmを検出し、ステップS13で算出した電流制御電圧Vboと比較する。スイッチング電源装置５８(1)の場合、ΔVb(1)=Vbo(1)−Vbm(1)=0.5Vであり、k1=0.1よりも大きいので、条件A1を満たす。一方、スイッチング電源装置５８(2)の場合、ΔVb(2)=Vbo(2)−Vbm(2)≒0Vであり、k1=0.1よりも小さいので、条件Bを満たす。

次に、スイッチング電源装置５８(1)は、条件A1を満たすのでステップS17に進み、電圧目標値設定部６０(1)が、図１３（ａ）の関係に基づき、直前の電圧目標値Vrを補正量Vk1だけ低下させる旨の電圧制御情報Sv1(1)を作成し出力する。その結果、主スイッチング素子２６(1)のオン時間が短くなって出力電流Io(1)が減少し、当初の5Aが例えば4.9Aになる。

一方、スイッチング電源装置５８(2)は、条件Bを満たすので、電圧目標値設定部６０(2)は、図１３（ａ）の関係に基づき、電圧目標値Vrを補正せずに直前の値を維持させる。したがって、出力電流Io(2)を自発的に変化させる動作は行われない。ただし、負荷電流Io(all)は9Aで一定であり、9Aのうちの4.9Aを出力電流Io(1)が受け持つことになるので、受動的に出力電流Io(2)が4.1Aに増加する。

その後、上記のステップS11〜S17を何回か繰り返すうちに、出力電流Io(1)が5Aから徐々に減少し、出力電流Io(2)が4Aから徐々に増加し、やがてスイッチング電源装置５８(1)，５８(2)の双方が条件Bを満たすようになり、出力電流Io(1)，Io(2)がそれぞれ約4.5Aに収束してバランスされ、スイッチング電源装置５８(1)，５８(2)の負担がほぼ均等化される。

以上説明したように、第三実施形態のスイッチング電源装置５８及びこれを用いた電源システムは、第二実施形態のスイッチング電源装置４２及びそれを用いた電源システムと同様の作用効果を得ることができる。

また、この電源システムは、負荷１４の直近の電圧（出力電圧Vo）が低下する方向にのみ制御が行われるので、負荷１４が過渡的な電圧上昇を嫌うような場合に有利である。例えば、他の実施形態の電源システムの場合、スイッチング電源装置１６，４２が出力電圧Voを上昇させる機能を持っているため、電流バランスの制御系に外乱が入ると（例えば、CBライン３６にノイズが侵入すると）、出力電圧Voが不必要に上昇して負荷１４に悪影響を与える可能性がある。これに対して、この実施形態の電源システムの場合、この種の外乱が入ったとしても、出力電圧Voが上昇しないので安心である。

次に、本発明の第四実施形態のスイッチング電源装置及びそれを用いた電源システムについて、図１７に基づいて説明する。ここで、第一実施形態と同様の構成は、同一の符号を付して説明を省略する。第四実施形態の電源システムは、図１の電源システム１０とほぼ同様の構成であるが、上記のスイッチング電源装置１６に代えて第四実施形態のスイッチング電源装置７４が２台使用されている。

スイッチング電源装置７４は、図１７に示すように、上記の電圧目標値設定部３２に代えて電圧目標値設定部７６が設けられ、上記の電流制御電圧出力部３４に代えて電流制御電圧出力部７８が設けられている。その他の構成は同じである。以下、構成の異なる部分について説明する。

電圧目標値設定部７８は、ここではデジタルプロセッサ内に設けられ、駆動パルス出力部３０の電圧目標値Vrを規定する電圧制御情報Svを出力すると共に、自己電流信号Iaに対応した電流制御情報Siを出力する機能を備えている。電圧目標値設定部７８は、電圧目標値設定部３２と同様に、図３（ａ）の関係に基づく電圧制御情報Svを出力する。一方、電流制御情報Siは、後述する電流制御電圧出力部７８が生成すべき電流制御電圧Vboを直接的に指定する情報である。

電流制御電圧出力部７８は、電圧目標値設定部３２が出力したデジタル信号である電流制御情報Siを直流の電圧（電流制御電圧Vbo）に変換して出力するデジタル・アナログ変換器であり、図１７に示すように、理想的なデジタル・アナログ変換器１７ａと出力インピーダンス７８ｂとで表わされる。デジタル・アナログ変換器７８ａは、電流制御情報Siに基づいて、自己電流信号Iaに対応した（例えば比例した）電流制御電圧Vboを生成し、所定の出力インピーダンス７８ａを介してCBライン３６に向けて出力する。

第四実施形態の電源システムは、上述したスイッチング電源装置７４(1)，７４(2)の２台で構成され、図１と同様に、IN(1)，IN(2)端子が入力電源１２の両端に接続され、OUT(1)，OUT(2)端子が共通の負荷１４に対して互いに並列に接続され、並列運転を行う構成になっている。さらに、CB(1)，CB(2)端子も互いに連結されている。

この電源システムは、上記の電源システム１０と同様に、図６のフローチャートに従って出力電流Io(1)，Io(2)のバランス制御が行われる。

以上説明したように、第四実施形態のスイッチング電源装置７４及びこれを用いた電源システムは、上記のスイッチング電源装置１６及び電源システム１０と同様の作用効果を得ることができる。

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、電力変換回路は、降圧チョッパ方式のコンバータに限定されず、その他のチョッパ方式、シングルエンディッドフォワード方式、フライバック方式、ブリッジ方式のコンバータでもよい。また、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータのいずれであってもよいし、入出力絶縁型か非絶縁型かも問わない。ただし、入出力絶縁型の場合、制御部内の各部、電圧検出回路、電流検出回路を、それぞれ入力側ブロックと出力側ブロックに区分して絶縁し、入力側及び出力側ブロックの間の信号や情報のやり取りについては、入出力が絶縁された信号伝達素子（例えば、フォトカプラ、フォトリレー、トランス、コンデンサ等）を通じて行うとよい。

また、スイッチング電源装置の駆動パルス出力部は、駆動パルス出力部３０のようにアナログ信号処理によってパルス幅変調を行う構成にしてもよいが、デジタル信号処理によってパルス幅変調を行う構成にしても構わない。

また、図２のスイッチング電源装置１６は、図３（ａ）もしくは図３（ｂ）の関係に基づいて動作する電圧目標値設定部３２が使用されているが、図８（ａ）もしくは図８（ｂ）の関係に基づいて動作する電圧目標値設定部４４に置き換えることができる。この場合、第一実施形態の電源システム１０は、図１０のフローチャートに従って出力電流のバランス制御が行われる。同様に、電圧目標値設定部３２を、図１３（ａ）もしくは図１３（ｂ）の関係に基づいて動作する電圧目標値設定部６０に置き換えることができる。この場合、第一実施形態の電源システム１０は、図１５のフローチャートに従って出力電流のバランス制御が行われる。

また、図７のスイッチング電源装置４２は、図８（ａ）の関係に基づいて動作する電圧目標値設定部４４が使用されているが、図３（ａ）の関係に基づいて動作する電圧目標値設定部３２に置き換えることができる。この場合、増幅回路４８が設けられている関係で電圧差ΔVbが正の値にならないので、スイッチング電源装置４２としての動作は実質的に同じである。同様に、図１２のスイッチング電源装置５８は、図１３（ａ）の関係に基づいて動作する電圧目標値設定部６０が使用されているが、図３（ａ）の関係に基づいて動作する電圧目標値設定部３２に置き換えることができる。この場合、増幅回路６４が設けられている関係で電圧差ΔVbが負の値にならないので、スイッチング電源装置５８としての動作は実質的に同じである。したがって、電圧目標値設定部３２に置き換えた電源システムの場合も、それぞれ、図１０、図１５のフローチャートに従って、出力電流のバランス制御が行われる。

また、増幅回路は、上記の増幅回路４８，６４のようなエミッタフォロアに限定されず、オペアンプ等を使用して構成してもよい。例えば、図１８に示す増幅回路８０は、オペアンプとダイオードとで構成された逆流防止機能付きボルテージフォロアであり、トランジスタ等で構成された増幅回路４８と同様の機能及び動作を実現することができる。

また、図１７のスイッチング電源装置７４は、電流制御電圧出力部７８の内部が、デジタル・アナログ変換器７８ａが出力インピーダンス７８ｂを介して電流制御電圧Vboを出力するという構成であるが、図１９に示すように、デジタル・アナログ変換器７８ａが増幅回路８２を介して電流制御電圧Vboを出力するという構成に変更してもよい。増幅回路８２は、例えば上記の増幅回路４８，６４，８０等と同じものでよい。

また、図２のスイッチング電源装置１６を並列運転させる電源システムを構成し、特定の１台を「補正量Vk1，Vk2＝ゼロ」に設定してマスタ電源とし、その他を「補正量Vk1，Vk2＝ゼロ以外の値」に設定してスレーブ電源とすることによって、いわゆるマスタ・スレーブ運転が可能になる。マスタ電源は、電圧目標値Vrがデフォルト値Vr0に維持されるので、出力電圧Voがデフォルト値Vr0に基づいて定まる一定の値に保持される。そして、各スレーブ電源が自己の電圧目標値Vrを変化させることによって全てのスイッチング電源装置（マスタ電源及びスレーブ電源）の出力電流がバランスされ、その結果、各スレーブ電源の出力電圧Voがマスタ電源の出力電圧Voに近づく。したがって、マスタ電源の電圧目標値設定部３２に記録されているデフォルト値Vr0を書き換えることによって、全てのスイッチング電源装置の出力電圧Voを一律に可変することができる。

また、図９（ａ）や図１４（ａ）のような増幅回路を用いる場合において、トランジスタのベース・エミッタ間飽和電圧の値や温度特性が無視できない場合には、電流制御電圧Vboを予測演算する際に、ベース・エミッタ間飽和電圧の影響を含めた形で予測演算を行えばよい。

１０電源システム
１６，４２，５８，７４スイッチング電源装置
１８電力変換部
２０電圧検出回路
２２電流検出回路
２４制御部
２６主スイッチング素子
３０駆動パルス出力部
３２，４４，６０，７６電圧目標値設定部
３４，４６，６２，７８電流制御電圧出力部
３６ CBライン
３８パルス発生器
４０平滑回路
４８，６４，８０，８２増幅回路

Claims

入力端に供給される直流又は交流の入力電圧を主スイッチング素子のスイッチング動作によって変換し、出力端に接続される負荷に出力電圧及び出力電流を供給する電力変換部と、前記主スイッチング素子のオン時間及びオフ時間を規定する駆動パルスを生成し、その駆動パルスを用いて前記主スイッチング素子のオンオフを制御する制御部と、を備えたスイッチング電源装置において、
前記出力電圧又はそれに相当する電圧を検出して自己電圧信号を出力する電圧検出回路と、前記出力電流又はそれに相当する電流を検出して自己電流信号を出力する電流検出回路とが設けられ、
前記制御部には、前記自己電圧信号と所定の電圧目標値との差が小さくなるように前記駆動パルスを生成し、前記主スイッチング素子に向けて出力する駆動パルス出力部と、前記駆動パルス出力部の前記電圧目標値を規定する電圧制御情報を出力すると共に、前記自己電流信号に対応した電流制御情報を出力する電圧目標値設定部と、前記電流制御情報に対応した直流の電流制御電圧を生成し出力する電流制御電圧出力部と、前記電流制御電圧出力部の出力を外部に接続可能にする電流制御用端子とが設けられ、
前記電圧目標値設定部は、前記電流制御用端子の電圧を検出し、前記電流制御情報に基づいて生成されるべき前記電流制御電圧と一致しない場合、その電圧差に応じて前記電圧目標値を補正する前記電圧制御情報を出力し、前記主スイッチング素子が前記補正後の電圧目標値に基づいてオンオフすることによって、前記電流制御情報に基づいて生成されるべき前記電流制御電圧が前記電流制御用端子電圧に近づき、前記電圧差が一定以下に小さくなることを特徴とするスイッチング電源装置。
前記電流制御電圧出力部は、一定周期でハイレベルとローレベルとを繰り返すパルス電圧を出力するパルス発生回路と、前記パルス電圧を平滑して前記直流の電流制御電圧に変換するローパスフィルタである平滑回路とで構成され、前記パルス発生回路は、前記電流制御情報に基づいて、前記パルス電圧のハイレベル及びローレベルの時比率を決定する請求項1記載のスイッチング電源装置。
前記電流制御電圧出力部は、一定周期でハイレベルとローレベルとを繰り返すパルス電圧を出力するパルス発生回路と、前記パルス電圧を平滑して前記直流の電流制御電圧に変換するローパスフィルタである平滑回路と、入力端が前記平滑回路の出力に接続され出力端が前記電流制御用端子に接続された増幅回路とで構成され、前記パルス発生回路は、前記電流制御情報に基づいて、前記パルス電圧のハイレベル及びローレベルの時比率を決定する請求項1記載のスイッチング電源装置。
前記増幅回路は、エミッタフォロア回路である請求項３記載のスイッチング電源装置。
前記電流制御電圧出力部は、デジタル信号である前記電流制御情報に対応した前記直流の電流制御電圧を、所定の出力インピーダンスを介して出力するデジタル−アナログ変換器である請求項1記載のスイッチング電源装置。
前記電流制御電圧出力部は、デジタル信号である前記電流制御情報に対応した前記直流の電流制御電圧を出力するデジタル−アナログ変換器と、入力端が前記デジタル−アナログ変換器の出力に接続され出力端が前記電流制御用端子に接続された増幅回路とで構成されている請求項1記載のスイッチング電源装置。
前記増幅回路は、エミッタフォロア回路である請求項６記載のスイッチング電源装置。
前記電圧目標値設定部はデジタルプロセッサ内に設けられ、前記デジタルプロセッサに記録されたプログラムを書き換えることによって、前記電圧目標値、及び前記電圧目標値を補正する際の補正量を変更することができる請求項１乃至７のいずれか記載のスイッチング電源装置。
請求項１乃至７のいずれか記載のスイッチング電源装置を複数台使用した電源システムであって、前記複数台のスイッチング電源装置は、前記出力端が互いに並列に接続され、前記電流制御用端子同士が互いに連結され、
前記各電圧目標値設定部は、自己の前記電流制御用端子を観測してその電圧を検出し、その電流制御用端子電圧と自己の前記電流制御電圧との差に応じて自己の前記電圧目標値を補正する前記電圧制御情報を出力し、前記各主スイッチング素子が前記補正された自己の電圧目標値に基づいてオンオフすることによって、前記複数台のスイッチング電源装置の前記各出力電流が均等化されることを特徴とする電源システム。
前記各電圧目標値設定部は、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第一基準値（正の値）以上の場合に、自己の前記電圧目標値を補正して低下させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する請求項９記載の電源システム。
前記各電圧目標値設定部は、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第二基準値（負の値）以下の場合に、自己の前記電圧目標値を補正して上昇させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する請求項９記載の電源システム。
前記各電圧目標値設定部は、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第一基準値（正の値）以上の場合に、自己の前記電圧目標値を補正して低下させる旨の前記電圧制御情報を出力し、第二基準値（負の値）以下の場合に、自己の前記電圧目標値を補正して上昇させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力する請求項９記載の電源システム。
請求項８記載のスイッチング電源装置を複数台使用した電源システムであって、前記複数台のスイッチング電源装置は、前記出力端が互いに並列に接続され、前記電流制御用端子同士が互いに連結され、
複数台のうちの１台がマスタ電源、その他がスレーブ電源であり、前記マスタ電源は、前記電圧目標値を補正する際の補正量がゼロに設定され、前記スレーブ電源は、前記電圧目標値を補正する際の補正量がゼロ以外の値に設定され、
前記各スレーブ電源の電圧目標値設定部は、自己の前記電流制御用端子を観測してその電圧を検出し、自己の前記電流制御電圧から自己の前記電流制御用端子電圧を引き算した値が、第一基準値（正の値）以上の場合に、設定された前記補正量の分だけ自己の前記電圧目標値を低下させる旨の前記電圧制御情報を出力し、第二基準値（負の値）以下の場合に、設定された前記補正量の分だけ自己の前記電圧目標値を上昇させる旨の前記電圧制御情報を出力し、それ以外の場合は、自己の前記電圧目標値が維持されるように前記電圧制御情報を出力することを特徴とする電源システム。