JP5809100B2

JP5809100B2 - コンパレータ

Info

Publication number: JP5809100B2
Application number: JP2012097364A
Authority: JP
Inventors: 三宅　博之; 博之三宅
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-04-28
Filing date: 2012-04-23
Publication date: 2015-11-10
Anticipated expiration: 2032-04-23
Also published as: US9935622B2; JP6334770B2; JP2012239161A; JP6122475B2; JP2016007075A; US20120274361A1; JP2017147736A

Description

コンパレータに関する。特にチョッパ型のコンパレータに関する。更に、チョッパ型のコンパレータを用いた半導体装置に関する。また、当該半導体装置を用いた電子機器に関する。

コンパレータ（比較回路）には、差動増幅器（オペアンプ）を用いたものの他に、チョッパ型のコンパレータ（チョッパーインバータコンパレータ、インバータチョッパ型コンパレータ等ともいう）が広く利用されている。特許文献１（特許文献１中、図１参照）において、図９に示すようなチョッパ型のコンパレータが使用されている。

図９において、チョッパ型のコンパレータは、インバータ２６２１、容量素子２６２２、スイッチ２６２４、スイッチ２６２５、及びスイッチ２６２６を有する。スイッチ２６２４はインバータ２６２１と並列に電気的に接続される。インバータ２６２１の出力端子は、チョッパ型のコンパレータの出力端子（図中、ＯＵＴと表記）と電気的に接続されている。インバータ２６２１の入力端子は、容量素子２６２２の一対の電極のうちの一方と電気的に接続されている。ここで、インバータ２６２１の入力端子、または容量素子２６２２の一対の電極のうちの一方をノードＭ（図中、Ｍと表記）とする。容量素子２６２２の一対の電極のうちの他方は、スイッチ２６２６を介して、チョッパ型のコンパレータの入力端子（図中、ＩＮと表記）と電気的に接続され、且つスイッチ２６２５を介して、参照電位が与えられる端子ＶＲと電気的に接続される。

図９に示したチョッパ型のコンパレータでは、スイッチ２６２６をオフ状態とし、スイッチ２６２５をオン状態とし、且つスイッチ２６２４をオン状態として、端子ＶＲに参照電位Ｖｒｅｆを入力する。こうして、ノードＭの電位をインバータ２６２１のしきい値電圧（以下、Ｖｔｈｉともいう）に設定する。ここで、インバータ２６２１のしきい値電圧とは、インバータ２６２１の入力電位と出力電位が等しくなる際の入力電位（または出力電位）に相当する。ノードＭの電位をＶｔｈｉに設定することを初期化ともいう。なお、初期化の動作は、容量素子２６２２の一対の電極間に所定の電圧（以下、基準電圧Ｖｃともいう）を保持させる動作ということもできる。ここで、基準電圧Ｖｃは参照電位Ｖｒｅｆからしきい値電圧Ｖｔｈｉを引いた値となる。

初期化した後、スイッチ２６２６をオン状態とし、スイッチ２６２５をオフ状態とし、且つスイッチ２６２４をオフ状態として、入力端子ＩＮに信号電位（以下、Ｖｉｎともいう）を入力する。信号電位ＶｉｎがＶｔｈｉよりも高い電位（ハイレベルの電位：以下、ＶｉｎＨという）であると、インバータ２６２１の出力電位はローレベルとなり、出力端子ＯＵＴからローレベルの電位（以下、ＶｏｕｔＬという）が出力される。信号電位ＶｉｎがＶｔｈｉよりも低い電位（ローレベルの電位：以下、ＶｉｎＬという）であると、インバータ２６２１の出力電位はハイレベルとなり、出力端子ＯＵＴからハイレベルの電位（以下、ＶｏｕｔＨという）が出力される。このように、入力端子ＩＮから入力された信号に応じた信号を出力端子ＯＵＴから出力する動作を通常動作と呼ぶ。

以上のとおり、チョッパ型のコンパレータは動作する。

特開２００３−２３３４２号公報

特許文献１に開示されたようなチョッパ型のコンパレータでは、スイッチ２６２４を構成するトランジスタのオフ電流が問題となる。当該オフ電流（リーク電流）は、オフ状態を選択されたスイッチ２６２４を介して流れる。当該リーク電流によって、ノードＭから電荷が流出またはノードＭに電荷が流入する。こうして、初期化を行った後、時間が経過する程に、容量素子２６２２に保持された基準電圧Ｖｃは変化してしまう。基準電圧Ｖｃが大きく変化すると、入力端子ＩＮに入力された信号電位Ｖｉｎを対応するレベルの電位に変換して出力端子ＯＵＴから出力することができなくなる。

具体的には、初期化を行った後、基準電圧Ｖｃが変化することによってノードＭの電位が低下して、低下分がＶｉｎＨとしきい値電圧Ｖｔｈｉの差分よりも大きくなると、入力端子ＩＮに入力された信号電位ＶｉｎがＶｉｎＨであったときに、出力端子ＯＵＴからＶｏｕｔＬを出力することができなくなる。また、初期化を行った後、基準電圧Ｖｃが変化することによってノードＭの電位が上昇して、上昇分がしきい値電圧ＶｔｈｉとＶｉｎＬの差分よりも大きくなると、入力端子ＩＮに入力された信号電位ＶｉｎがＶｉｎＬであったときに、出力端子ＯＵＴからＶｏｕｔＨを出力することができなくなる。つまり、初期化を行った後、スイッチ２６２４を介して流れるリーク電流によって基準電圧Ｖｃが大きく変化すると、コンパレータとして正常に機能しなくなり、誤作動の原因となる。

例えば、ＶｉｎＨとＶｉｎＬの（概略）中間の電位がＶｔｈｉとなる様にＶｉｎＨとＶｉｎＬの値を設定したとき、基準電圧Ｖｃが変化することによるノードＭの電位の変動が信号電位Ｖｉｎの振幅電圧（ＶｉｎＨとＶｉｎＬの差分）の半分よりも大きくなると、入力端子ＩＮに入力された信号電位Ｖｉｎを所定のレベルの電位に変換して出力端子ＯＵＴから出力することができなくなる。つまり、コンパレータとして正常に機能しなくなり、誤作動の原因となる。

そのため、上記誤作動を防止するために、所定の期間毎に、頻繁に初期化を行う必要がある。なお、初期化を行っている間は、コンパレータとしての動作（通常動作）を行うことができない。そのため、通常動作を行うタイミングが制限される（駆動方法の自由度が低い等ともいう）。なお、上記コンパレータを少なくとも２つ設け、一方のコンパレータにおいて初期化を行っている間は、他方のコンパレータにおいて通常動作を行う手法があるが、動作が複雑になり、且つ回路面積も増大する。

そこで上記に鑑み、より信頼性が高い、新たな構成のチョッパ型のコンパレータを提供することを課題とする。また、このようなコンパレータを用いた、より信頼性の高い半導体装置を提供することを課題とする。

本発明のコンパレータの一態様は、インバータと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、入力された信号電位を対応するレベルの電位に変換して出力信号とする。インバータの入力端子と出力端子とは、第１のスイッチを介して電気的に接続される。インバータの入力端子は、容量素子の一対の電極のうちの一方と電気的に接続される。容量素子の一対の電極のうちの他方は、第２のスイッチを介して参照電位が与えられる。信号電位は第３のスイッチを介して容量素子の一対の電極のうちの他方に与えられる。インバータの出力端子から出力される電位を出力信号とする。ここで、第１のスイッチは、オフ電流が極めて小さいトランジスタを用いて構成される。

本発明のコンパレータの一態様は、クロックドインバータと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、入力された信号電位を対応するレベルの電位に変換して出力信号とする。クロックドインバータは、クロック信号に同期して、入力端子に入力された信号を反転させて出力端子から出力する。クロックドインバータの入力端子と出力端子とは、第１のスイッチを介して電気的に接続される。クロックドインバータの入力端子は、容量素子の一対の電極のうちの一方と電気的に接続される。容量素子の一対の電極のうちの他方は、第２のスイッチを介して参照電位が与えられる。信号電位は第３のスイッチを介して容量素子の一対の電極のうちの他方に与えられる。クロックドインバータの出力端子から出力される電位を出力信号とする。ここで、第１のスイッチは、オフ電流が極めて小さいトランジスタを用いて構成される。

ここで、トランジスタのオフ電流とは、ｎチャネル型トランジスタにおいては、ドレインをソースよりも高い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０Ｖ以下であるときに、ソースとドレインの間に流れる電流のことを意味する。或いは、ｐチャネル型トランジスタにおいては、ドレインをソースよりも低い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０Ｖ以上であるときに、ソースとドレインの間に流れる電流のことを意味する。

第１のスイッチは、互いに並列に電気的に接続された複数のトランジスタを用いて構成され、複数のトランジスタそれぞれをオフ電流が極めて小さいトランジスタとしてもよい。そして、当該複数のトランジスタは、互いに重なる様に配置されていてもよい。当該複数のトランジスタのチャネル幅は（概略）等しい構成とすることができる。当該複数のトランジスタのチャネル長は（概略）等しい構成とすることができる。

第１のスイッチは、互いに直列に電気的に接続された複数のトランジスタを用いて構成され、複数のトランジスタそれぞれをオフ電流が極めて小さいトランジスタとしてもよい。そして、当該複数のトランジスタは、互いに重なる様に配置されていてもよい。当該複数のトランジスタのチャネル長は（概略）等しい構成とすることができる。当該複数のトランジスタのチャネル幅は（概略）等しい構成とすることができる。なお、互いに直列に電気的に接続された複数のトランジスタは、マルチゲート型のトランジスタということもできる。

第１のスイッチは、複数のマルチゲート型のトランジスタが互いに並列に電気的に接続した構成とし、複数のマルチゲート型のトランジスタそれぞれをオフ電流が極めて小さいトランジスタとしてもよい。

ここで、オフ電流が極めて小さいトランジスタとしては、シリコンよりも広いバンドギャップを有する半導体でなる層や基板中にチャネルが形成されるトランジスタを用いることができる。シリコンよりも広いバンドギャップを有する半導体として化合物半導体があり、例えば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が極めて小さいトランジスタとして、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。

また、インバータ、第２のスイッチ、及び第３のスイッチのうち少なくとも１つは、チャネルがシリコン層またはシリコン基板に形成されるトランジスタを用いて構成され、当該トランジスタは、第１のスイッチを構成するトランジスタと重なる様に設けられていてもよい。

第１のスイッチをオフ電流が極めて小さいトランジスタを用いて構成するため、オフ状態を選択された第１のスイッチを介して流れる電流（リーク電流）を抑制することができる。こうして、初期化を行った後、容量素子に保持された電圧の変動を抑制し、コンパレータの誤作動を低減することができる。また、初期化を行う頻度を低減することができ、駆動方法の自由度が高い。

また、オン状態を選択された第１のスイッチを介して流れる電流を大きくする、即ち第１のスイッチを構成するトランジスタをオン電流の大きなトランジスタとすることによって、初期化の動作を高速に行うことができる。ここで、トランジスタのオン電流を増大させるには、トランジスタのチャネル幅を大きくすることによって達成することができる。しかし、チャネル幅が大きくなる程、トランジスタの発熱の問題が顕著となる。そこで、互いに並列に電気的に接続された複数のトランジスタを用いて第１のスイッチを構成する。こうして、オン状態を選択された第１のスイッチを介して流れる電流を大きくしつつ、第１のスイッチを構成する複数のトランジスタの発熱を抑制することができる。そのため、コンパレータの信頼性を損なうことなく、初期化の動作をより高速に行うことができる。また、当該複数のトランジスタを重ねて配置することによって、第１のスイッチが占める面積の増大を抑制しつつ、オン状態を選択された第１のスイッチを介して流れる電流を大きくすることができる。そのため、コンパレータの信頼性を損なうことなく、回路面積の増大を抑制し、且つ、初期化の動作をより高速に行うことができる。

なお、互いに直列に電気的に接続された複数のトランジスタを用いて第１のスイッチを構成することによって、オフ状態を選択された第１のスイッチを介して流れる電流（リーク電流）を更に抑制することができる。そのため、初期化の頻度を更に低減することができる。また、当該複数のトランジスタを重ねて配置することによって、第１のスイッチが占める面積の増大を抑制しつつ、オフ状態を選択された第１のスイッチを介して流れる電流（リーク電流）を更に抑制することができる。そのため、回路面積の増大を抑制し、且つ、初期化の頻度を更に低減することができる。

なお、互いに並列に電気的に接続した複数のマルチゲート型のトランジスタを用いて第１のスイッチを構成することによって、オン状態を選択された第１のスイッチを介して流れる電流を大きくしつつ、第１のスイッチを構成する複数のトランジスタの発熱を抑制し、且つオフ状態を選択された第１のスイッチを介して流れる電流（リーク電流）を抑制することができる。そのため、コンパレータの信頼性を損なうことなく、初期化の動作をより高速に行い、且つ、初期化の頻度を更に低減することができる。また、当該複数のマルチゲート型のトランジスタを重ねて配置することによって、第１のスイッチが占める面積の増大を抑制しつつ、オン状態を選択された第１のスイッチを介して流れる電流を大きくすることができる。そのため、コンパレータの信頼性を損なうことなく、回路面積の増大を抑制し、初期化の動作をより高速に行い、且つ、初期化の頻度を更に低減することができる。

こうして、より信頼性の高いコンパレータが得られる。また当該コンパレータを用いることによって、より信頼性の高い半導体装置が得られる。

チョッパ型のコンパレータの構成を示す回路図、及び断面図。チョッパ型のコンパレータの構成を示す回路図、及び断面図。チョッパ型のコンパレータの構成を示す回路図、及び断面図。コンパレータの作製工程を示す図。コンパレータの作製工程を示す図。コンパレータの作製工程を示す図。携帯用の電子機器のブロック図。電子書籍のブロック図。従来のチョッパ型のコンパレータの構成を示す回路図。酸化物半導体層の構造を説明する図。酸化物半導体層の構造を説明する図。酸化物半導体層の構造を説明する図。酸化物半導体膜の成膜時基板加熱温度と欠陥密度の関係を示すグラフ。理想的な酸化物半導体層をチャネルに用いたトランジスタの移動度を示すグラフ。

以下では、実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。

なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。

「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

回路図上は独立している構成要素どうしが電気的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。

（実施の形態１）
本発明のチョッパ型のコンパレータの一態様について説明する。

（コンパレータの構成）
図１（Ａ）は、本発明のチョッパ型のコンパレータの回路図の一態様である。図１（Ａ）において、チョッパ型のコンパレータ１０００は、スイッチ１６２４、スイッチ１６２５、スイッチ１６２６と、インバータ１６２１、容量素子１６２２を有する。スイッチ１６２４はインバータ１６２１と並列に電気的に接続される。インバータ１６２１の出力端子は、チョッパ型のコンパレータ１０００の出力端子（図中、ＯＵＴと表記）と電気的に接続されている。インバータ１６２１の入力端子は、容量素子１６２２の一対の電極のうちの一方と電気的に接続されている。ここで、インバータ１６２１の入力端子、または容量素子１６２２の一対の電極のうちの一方をノードＭ（図中、Ｍと表記）とする。容量素子１６２２の一対の電極のうちの他方は、スイッチ１６２６を介して、チョッパ型のコンパレータ１０００の入力端子（図中、ＩＮと表記）と電気的に接続され、且つスイッチ１６２５を介して、参照電位が与えられる端子ＶＲと電気的に接続される。

ここで、スイッチ１６２４は、オフ電流が極めて小さいトランジスタを用いて構成される。図１（Ａ）では、トランジスタ１１を用いて構成されている。トランジスタとしては、例えば、酸化物半導体層にチャネルが形成されるトランジスタを用いることができる。図１（Ａ）では、トランジスタ１１はチャネルが酸化物半導体層に形成されるトランジスタであることを示すため、「ＯＳ」の符号を付している。トランジスタ１１のゲートは端子ＯＳＧと電気的に接続され、制御信号が入力される。当該制御信号によって、トランジスタ１１のオン状態またはオフ状態が選択される。即ち、当該制御信号によって、スイッチ１６２４のオン状態またはオフ状態が選択される。

なお、インバータ１６２１の代わりに、クロック信号に同期して入力された信号を反転して出力する、クロックドインバータを用いてもよい。スイッチ１６２５、スイッチ１６２６、インバータ１６２１は、トランジスタを用いて構成することができる。当該トランジスタは、任意の構成のトランジスタとすることができる。例えば、スイッチ１６２５、スイッチ１６２６、インバータ１６２１は、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。

（コンパレータの駆動方法）
図１（Ａ）に示したチョッパ型のコンパレータ１０００の駆動方法について説明する。スイッチ１６２６をオフ状態とし、スイッチ１６２５をオン状態とし、且つスイッチ１６２４をオン状態として、端子ＶＲに参照電位Ｖｒｅｆを入力する。こうして、ノードＭの電位をインバータ１６２１のしきい値電圧（以下、Ｖｔｈｉともいう）に設定する。ここで、インバータ１６２１のしきい値電圧とは、インバータ１６２１の入力電位と出力電位が等しくなる際の入力電位（または出力電位）に相当する。ノードＭの電位をＶｔｈｉに設定することを、初期化ともいう。なお、初期化の動作は、容量素子１６２２の一対の電極間に所定の電圧（以下、基準電圧Ｖｃともいう）を保持させる動作ということもできる。ここで、基準電圧Ｖｃは参照電位Ｖｒｅｆからしきい値電圧Ｖｔｈｉを引いた値となる。

初期化した後、スイッチ１６２６をオン状態とし、スイッチ１６２５をオフ状態とし、且つスイッチ１６２４をオフ状態として、入力端子ＩＮに信号電位（以下、Ｖｉｎともいう）を入力する。信号電位ＶｉｎがＶｔｈｉよりも高い電位（ハイレベルの電位：以下、ＶｉｎＨという）であると、インバータ１６２１の出力電位はローレベルとなり、出力端子ＯＵＴからローレベルの電位（以下、ＶｏｕｔＬという）が出力される。信号電位ＶｉｎがＶｔｈｉよりも低い電位（ローレベルの電位：以下、ＶｉｎＬという）であると、インバータ１６２１の出力電位はハイレベルとなり、出力端子ＯＵＴからハイレベルの電位（以下、ＶｏｕｔＨという）が出力される。このように、入力端子ＩＮから入力された信号に応じた信号を出力端子ＯＵＴから出力する動作を通常動作と呼ぶ。

以上のとおり、チョッパ型のコンパレータ１０００は動作する。

スイッチ１６２４をオフ電流が極めて小さいトランジスタ１１を用いて構成するため、オフ状態を選択されたスイッチ１６２４を介して流れる電流（リーク電流）を抑制することができる。こうして、初期化を行った後、容量素子１６２２に保持された基準電圧Ｖｃの変動を抑制し、コンパレータ１０００の誤作動を低減することができる。また、コンパレータ１０００では初期化を行う頻度を低減することができ、駆動方法の自由度を高くすることができる。

（コンパレータの断面構成）
図１（Ａ）に示したコンパレータ１０００のより具体的な構成の一例について説明する。図１（Ｂ）は、図１（Ａ）に示したコンパレータ１０００の構成を示した断面図である。図１（Ｂ）では、スイッチ１６２４を構成するトランジスタ１１と、インバータ１６２１を構成するトランジスタ１３３を代表で示す。

基板７００上に絶縁膜７０１が設けられ、絶縁膜７０１上にトランジスタ１３３が形成されている。トランジスタ１３３は、チャネル形成領域７１０と、不純物領域７０９とを有する半導体層と、ゲート絶縁膜として機能する絶縁膜７０３と、ゲート電極７０７とを有する。当該半導体層は、例えば、シリコン層とすることができる。なお、トランジスタ１３３は、チャネルが単結晶半導体基板に形成されるトランジスタであってもよい。単結晶半導体基板としては、例えばシリコン基板を用いることができる。トランジスタ１３３上に、絶縁膜７１２及び絶縁膜７１３が設けられ、その上にトランジスタ１１が形成されている。トランジスタ１１は、チャネル形成領域を含む領域９０９と、高濃度領域９０８とを有する酸化物半導体層と、ゲート絶縁膜として機能する絶縁層７１８と、ゲート電極７２２と、サイドウォールとして機能する絶縁物７２１ａ及び絶縁物７２１ｂと、ソース電極及びドレイン電極として機能する導電層７１９及び導電層７２０とを有する。トランジスタ１１上には、絶縁膜７２４が形成され、絶縁膜７２４上には、配線７２６が形成され、配線７２６上には絶縁膜７２７が形成されている。

図１（Ｂ）に示す様に、スイッチ１６２４を構成するトランジスタ１１は、コンパレータ１０００を構成するその他のトランジスタと重ねて配置することができる。例えば、インバータ１６２１を構成するトランジスタ１３３と重ねて配置することができる。こうして、コンパレータ１０００は、回路面積の増大を抑制しつつ、初期化を行う頻度を低減することができ、駆動方法の自由度を高くすることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態２）
本発明のチョッパ型のコンパレータの別の一態様について説明する。図２（Ａ）は、本発明のチョッパ型のコンパレータの回路図の一態様である。

図２（Ａ）に記載のチョッパ型のコンパレータ１０００は、図１（Ａ）で示したチョッパ型のコンパレータ１０００とは、スイッチ１６２４として、トランジスタ１１ａとトランジスタ１１ｂを互いに並列に電気的に接続している点が異なり、その他の構成については図１（Ａ）と同様であるため説明は省略する。なお、スイッチ１６２４は、２つのトランジスタでなる構成に限定されず、複数のトランジスタを互いに並列に電気的に接続した構成とすることができる。こうして、スイッチ１６２４を介して流れる電流の電流値を大きくすることが可能となり、初期化の動作を効率良く行うことができる。また、個々のトランジスタの発熱を抑制することができる。

図２（Ａ）におけるコンパレータ１０００の駆動方法については、図１（Ａ）に示したコンパレータ１０００の駆動方法と同様であるため、説明は省略する。

（コンパレータの断面構成）
図２（Ａ）に示したコンパレータ１０００のより具体的な構成の一例について説明する。図２（Ｂ）は、図２（Ａ）に示したコンパレータ１０００の構成を示した断面図である。図２（Ｂ）では、スイッチ１６２４を構成するトランジスタ１１ａ及びトランジスタ１１ｂと、インバータ１６２１を構成するトランジスタ１３３を代表で示す。トランジスタ１１ａ及びトランジスタ１１ｂはそれぞれ、図１（Ｂ）に示したトランジスタ１１と同様の構成とすることができる。なお、図１（Ｂ）と同じ部分は説明を省略する。トランジスタ１１ｂ上には、絶縁膜７２４ｂが形成され、絶縁膜７２４ｂ上には配線７２６ｂが形成され、配線７２６ｂ上には絶縁膜７２７ｂが形成されている。

図２（Ｂ）に示すように、スイッチ１６２４を構成するトランジスタ１１ａ及びトランジスタ１１ｂは、コンパレータ１０００を構成するその他のトランジスタと重ねて配置することができる。例えば、インバータ１６２１を構成するトランジスタ１３３と重ねて配置することができる。また、トランジスタ１１ａ及びトランジスタ１１ｂも重ねて配置することができる。こうして、コンパレータ１０００は、回路面積の増大を抑制しつつ、初期化の動作を効率良く行い、また初期化を行う頻度を低減することができ、駆動方法の自由度を高くすることができる。

（実施の形態３）
本発明のチョッパ型のコンパレータの別の一態様について説明する。図３（Ａ）は、本発明のチョッパ型のコンパレータの回路図の一態様である。

図３（Ａ）に記載のチョッパ型のコンパレータ１０００は、図１（Ａ）で示したチョッパ型のコンパレータ１０００とは、スイッチ１６２４として、トランジスタ１１ａとトランジスタ１１ｃを直列に電気的に接続し、トランジスタ１１ｂとトランジスタ１１ｄを直列に電気的に接続し、更に、トランジスタ１１ａとトランジスタ１１ｃでなる回路と、トランジスタ１１ｂとトランジスタ１１ｄでなる回路とを並列に接続している点が異なる。その他の構成については図１（Ａ）と同様であるため説明は省略する。なお、スイッチ１６２４は、４つのトランジスタでなる構成に限定されず、複数のトランジスタを互いに直列且つ並列に電気的に接続した構成とすることができる。この構成は、マルチゲート型のトランジスタが並列に電気的に接続された構成ということもできる。こうして、スイッチ１６２４を介して流れる電流の電流値を大きくすることが可能となり、初期化の動作を効率良く行うことができる。また、個々のトランジスタの発熱を抑制することができる。更に、スイッチ１６２４を介して流れる電流（リーク電流）を更に抑制することができるので、初期化の頻度を更に低減することができる。

なお、スイッチ１６２４は、４つのトランジスタでなる構成に限定されず、複数のトランジスタを互いに直列に電気的に接続した構成とすることもできる。この構成は、マルチゲート型のトランジスタを用いた構成と考えることもできる。こうして、スイッチ１６２４を介して流れる電流（リーク電流）を更に抑制することができるので、初期化の頻度を更に低減することができる。

図３（Ａ）におけるコンパレータ１０００の駆動方法については、図１（Ａ）に示したコンパレータ１０００の駆動方法と同様であるため、説明は省略する。

（コンパレータの断面構成）
図３（Ａ）に示したコンパレータ１０００のより具体的な構成の一例について説明する。図３（Ｂ）は、図３（Ａ）に示したコンパレータ１０００の構成を示した断面図である。図３（Ｂ）では、スイッチ１６２４を構成するトランジスタ１１ａ、トランジスタ１１ｂ、トランジスタ１１ｃ及びトランジスタ１１ｄと、インバータ１６２１を構成するトランジスタ１３３を代表で示す。トランジスタ１１ａ、トランジスタ１１ｂ、トランジスタ１１ｃ及びトランジスタ１１ｄはそれぞれ、図１（Ｂ）に示したトランジスタ１１と同様の構成とすることができる。なお、図２（Ｂ）と同じ部分は説明を省略する。ここで、トランジスタ１１ａとトランジスタ１１ｃとにおいて、高濃度領域９０８ａｃを共有している。また、トランジスタ１１ａ及びトランジスタ１１ｃにおいて、導電層７２０ａｃを共有している。この構成によって、トランジスタ１１ａ及びトランジスタ１１ｃの占める面積をより小さくすることができる。トランジスタ１１ｂとトランジスタ１１ｄとにおいて、高濃度領域９０８ｂｄを共有している。また、トランジスタ１１ｂ及びトランジスタ１１ｄにおいて、導電層７２０ｂｄを共有している。この構成によって、トランジスタ１１ｂ及びトランジスタ１１ｄの占める面積をより小さくすることができる。

図３（Ｂ）に示す様に、スイッチ１６２４を構成するトランジスタ１１ａ、トランジスタ１１ｂ、トランジスタ１１ｃ及びトランジスタ１１ｄは、コンパレータ１０００を構成するその他のトランジスタと重ねて配置することができる。例えば、インバータ１６２１を構成するトランジスタ１３３と重ねて配置することができる。また、トランジスタ１１ａ及びトランジスタ１１ｃと、トランジスタ１１ｂ及びトランジスタ１１ｄとを重ねて配置することができる。こうして、コンパレータ１０００は、回路面積の増大を抑制しつつ、初期化の動作を効率良く行い、また初期化を行う頻度を更に低減することができ、駆動方法の自由度を高くすることができる。

（実施の形態４）
コンパレータの作製方法について説明する。本実施の形態では、図１（Ａ）に示したコンパレータ１０００のうち、チャネルが酸化物半導体層に形成されるトランジスタ１１、容量素子１６２２、及びインバータ１６２１を構成するトランジスタ１３３を例に挙げて、コンパレータ１０００の作製方法について説明する。インバータ１６２１を相補型トランジスタによって構成する場合には、トランジスタ１３３と極性が異なる別のトランジスタを設けることになる。ここで、トランジスタ１３３は、チャネルがシリコン層に形成されるトランジスタである場合を例に挙げる。

なお、コンパレータ１０００の有するその他トランジスタ（例えば、スイッチ１６２６やスイッチ１６２５を構成するトランジスタ）は、トランジスタ１３３と同様に作製することができる。

まず、図４（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板から分離された半導体膜７０２とを形成する。

基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。

また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、以下、トランジスタ１３３の作製方法について説明する。なお、具体的な単結晶の半導体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であるボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ／ｃｍ^２以上５００Ｎ／ｃｍ^２以下、好ましくは１１Ｎ／ｃｍ^２以上２０Ｎ／ｃｍ^２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成することができる。

半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、所定の形状にエッチング加工する前の半導体膜に対して行っても良いし、所定の形状にエッチング加工した後の半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、所定の形状にエッチング加工する前の半導体膜に対して、又は所定の形状にエッチング加工した後の半導体膜７０２に対しても行っても良い。

なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発明はこの構成に限定されない。例えば、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）等により素子分離したバルクの半導体基板を用いてもよい。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプ加熱結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温加熱法を組み合わせた結晶化法を用いても良い。

次に、図４（Ｂ）に示すように、半導体膜７０２を用いて半導体層７０４を形成する。そして、半導体層７０４上にゲート絶縁膜として機能する絶縁膜７０３を形成する。

絶縁膜７０３は、例えば、プラズマＣＶＤ法又はスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、又は積層させることで、形成することができる。

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。

絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、酸化珪素を含む単層の絶縁膜を、絶縁膜７０３として用いる。

次いで、図４（Ｃ）に示すように、ゲート電極７０７を形成する。

ゲート電極７０７は、導電膜を形成した後、該導電膜を所定の形状に加工することで、形成することができる。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。又は、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。

なお、本実施の形態ではゲート電極７０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。ゲート電極７０７は積層された複数の導電膜で形成されていても良い。

２つの導電膜の組み合わせとして、１層目に窒化タンタル又はタンタルを、２層目にタングステンを用いることができる。上記例の他に、２つの導電膜の組み合わせとして、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。

３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

また、ゲート電極７０７に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。

なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また、ゲート電極７０７は、導電膜を形成後、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。

次に、図４（Ｄ）に示すように、ゲート電極７０７をマスクとして一導電性を付与する不純物元素を半導体層７０４に添加することで、ゲート電極７０７と重なるチャネル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９とが、半導体層７０４に形成される。

本実施の形態では、半導体層７０４にｐ型の導電性を付与する不純物元素（例えば硼素）を添加する場合を例に挙げる。

次いで、図５（Ａ）に示すように、絶縁膜７０３、ゲート電極７０７を覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線の重なりに起因する寄生容量を更に低減することが可能である。

本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７上に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形成していても良い。

次いで、図５（Ｂ）に示すように、絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエッチング処理を行うことにより、絶縁膜７１３の上面を平坦化する。なお、後に形成されるトランジスタ１１の特性を向上させるために、絶縁膜７１３の表面は可能な限り平坦にしておくことが好ましい。

以上の工程により、トランジスタ１３３を形成することができる。

次いで、トランジスタ１１の作製方法について説明する。まず、図５（Ｃ）に示すように、絶縁膜７１３上に酸化物半導体層７１６を形成する。

酸化物半導体層７１６としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ_２を含ませてもよい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。また例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、ＩＧＺＯと呼ぶことができる。

また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比でＩｎ：Ｓｎ：Ｚｎが、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。

また、酸化物半導体層７１６は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。

また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比でＩｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝３：４〜１５：２）となる酸化物ターゲットを用いる。例えば、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとなる酸化物ターゲットを用いる。

なお、酸化物半導体層７１６は、電子供与体（ドナー）となる水分又は水素などの不純物が低減されることが好ましい。具体的には、酸化物半導体層７１６は、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃｍ^３以下、より好ましくは５×１０^１７／ｃｍ^３以下、更に好ましくは１×１０^１６／ｃｍ^３以下である。

ここで、酸化物半導体層７１６中の、水素濃度の分析について触れておく。酸化物半導体層中の水素濃度測定は、二次イオン質量分析法で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる層との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、層中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる層が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる層の厚さが小さい場合、隣接する層内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該層が存在する領域における、水素濃度の極大値又は極小値を、当該層中の水素濃度として採用する。更に、当該層が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。

酸化物半導体層７１６は、絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタリング法により形成することができる。

スパッタリング法を用いて酸化物半導体層７１６を作製する場合には、ターゲット中の水素濃度のみならず、チャンバー内に存在する水、水素を極力低減しておくことが重要である。具体的には、当該形成以前にチャンバー内をベークする、チャンバー内に導入されるガス中の水、水素濃度を低減する、及びチャンバーからガスの排気する排気系における逆流を防止するなどを行うことが効果的である。

また、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、絶縁膜７１３の表面に付着している塵埃を除去してもよい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１３までが形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱離し排気してもよい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜７１７の成膜前に基板７００にも同様に行ってもよい。

本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタリング法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。

本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。

また、スパッタリング装置の処理室のリークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。

また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。

なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ^＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０^１８／ｃｍ^３以下、より好ましくは１×１０^１７／ｃｍ^３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０^１６／ｃｍ^３以下、好ましくは１×１０^１６／ｃｍ^３以下、更に好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。

酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

ＣＡＡＣ−ＯＳ膜に含まれる結晶構造の一例について図１０乃至図１２を用いて詳細に説明する。なお、特に断りがない限り、図１０乃至図１２は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１０において、丸で囲まれたＯ原子は４配位のＯ原子を示し、二重丸で囲まれたＯ原子は３配位のＯ原子を示す。

図１０（Ａ）に、１個の６配位のＩｎ原子と、Ｉｎ原子に近接の６個の４配位の酸素原子（以下４配位のＯ原子）と、を有する構造を示す。Ｉｎ原子が１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図１０（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１０（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子がある。図１０（Ａ）に示すサブユニットは電荷が０である。

図１０（Ｂ）に、１個の５配位のＧａ原子と、Ｇａ原子に近接の３個の３配位の酸素原子（以下３配位のＯ原子）と、Ｇａ原子に近接の２個の４配位のＯ原子と、を有する構造を示す。３配位のＯ原子は、いずれもａｂ面に存在する。図１０（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯ原子がある。また、Ｉｎ原子も５配位をとるため、図１０（Ｂ）に示す構造をとりうる。図１０（Ｂ）に示すサブユニットは電荷が０である。

図１０（Ｃ）に、１個の４配位のＺｎ原子と、Ｚｎ原子に近接の４個の４配位のＯ原子と、による構造を示す。図１０（Ｃ）の上半分には１個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子がある。または、図１０（Ｃ）の上半分に３個の４配位のＯ原子があり、下半分に１個の４配位のＯ原子があってもよい。図１０（Ｃ）に示すサブユニットは電荷が０である。

図１０（Ｄ）に、１個の６配位のＳｎ原子と、Ｓｎ原子に近接の６個の４配位のＯ原子と、を有する構造を示す。図１０（Ｄ）の上半分には３個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子がある。図１０（Ｄ）に示すサブユニットは電荷が＋１となる。

図１０（Ｅ）に、２個のＺｎ原子を含むサブユニットを示す。図１０（Ｅ）の上半分には１個の４配位のＯ原子があり、下半分には１個の４配位のＯ原子がある。図１０（Ｅ）に示すサブユニットは電荷が−１となる。

ここでは、サブユニットのいくつかの集合体を１グループと呼び、グループのいくつかの集合体を１ユニットと呼ぶ。

ここで、これらのサブユニット同士結合する規則について説明する。図１０（Ａ）に示す６配位のＩｎ原子の上半分の３個のＯ原子は下方向にそれぞれ３個の近接Ｉｎ原子を有し、下半分の３個のＯ原子は上方向にそれぞれ３個の近接Ｉｎ原子を有する。図１０（Ｂ）に示す５配位のＧａ原子の上半分の１個のＯ原子は下方向に１個の近接Ｇａ原子を有し、下半分の１個のＯ原子は上方向に１個の近接Ｇａ原子を有する。図１０（Ｃ）に示す４配位のＺｎ原子の上半分の１個のＯ原子は下方向に１個の近接Ｚｎ原子を有し、下半分の３個のＯ原子は上方向にそれぞれ３個の近接Ｚｎ原子を有する。この様に、金属原子の上方向の４配位のＯ原子の数と、そのＯ原子の下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯ原子の数と、そのＯ原子の上方向にある近接金属原子の数は等しい。Ｏ原子は４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯ原子の数と、別の金属原子の下方向にある４配位のＯ原子の数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯ原子を介して結合する場合、４配位のＯ原子が３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。

これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯ原子を介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。

図１１（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。図１１（Ｂ）に、３つのグループで構成されるユニットを示す。なお、図１１（Ｃ）は、図１１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。

図１１（Ａ）においては、簡単のため、３配位のＯ原子は省略し、４配位のＯは個数のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子があることを丸枠の３として示している。同様に、図１１（Ａ）において、Ｉｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯ原子があり、丸枠の１として示している。また、同様に、図１１（Ａ）において、下半分には１個の４配位のＯ原子があり、上半分には３個の４配位のＯ原子があるＺｎ原子と、上半分には１個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子があるＺｎ原子とを示している。

図１１（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯ原子が１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個の４配位のＯ原子があるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯ原子があるＺｎ原子２個からなるサブユニットと結合し、このサブユニットの下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子と結合している構成である。グループのいくつかを結合して１ユニットを構成する。

ここで、３配位のＯ原子および４配位のＯ原子の場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｓｎ（５配位または６配位）原子の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎ原子を含むサブユニットは電荷が＋１となる。そのため、Ｓｎ原子を含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１０（Ｅ）に示すように、２個のＺｎ原子を含むサブユニットが挙げられる。例えば、Ｓｎ原子を含むサブユニットが１個に対し、２個のＺｎ原子を含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。

また、Ｉｎ原子は５配位および６配位のいずれもとることができるものとする。具体的には、図１１（Ｂ）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ_２ＳｎＺｎ_３Ｏ_８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ_２ＳｎＺｎ_２Ｏ_７（ＺｎＯ）_ｍ（ｍは０または自然数。）とする組成式で表すことができる。

また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚｎ−Ｏ系酸化物などを用いた場合も同様である。

例えば、図１２（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。

図１２（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯ原子が１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯ原子を介して、４配位のＯ原子が１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧａ原子の下半分の１個の４配位のＯ原子を介して、４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合している構成である。グループのいくつかを結合して１ユニットを構成する。

図１２（Ｂ）に３つのグループで構成されるユニットを示す。なお、図１２（Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。

ここで、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｇａ（５配位）原子の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ原子、Ｚｎ原子およびＧａ原子のいずれかを含むサブユニットは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、図１２（Ａ）に示したグループに限定されず、Ｉｎ原子、Ｇａ原子、Ｚｎ原子の配列が異なるグループを組み合わせたユニットも取りうる。

ＣＡＡＣ−ＯＳ膜は、スパッタリング法によって作製することができる。ターゲット材料は上述のとおりの材料を用いることができる。スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。

また、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、ＣＡＡＣ−ＯＳ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。

また、ＣＡＡＣ−ＯＳ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。

また、ＣＡＡＣ−ＯＳ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ−ＯＳ膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ−ＯＳ膜における結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ−ＯＳ膜が成膜される前に当該被成膜表面に対して化学機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。

なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水酸基を含む）が含まれていることがある。本発明の一態様では、酸化物半導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜に加熱処理を施す。

酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分又は水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

以上の工程により、酸化物半導体膜中の水素の濃度を低減することができる。

こうして酸化物半導体膜中の水分又は水素を脱離させた後、酸化物半導体膜（または、これを用いて形成した酸化物半導体層）に酸素を添加（供給）する。こうして、酸化物半導体膜（酸化物半導体層）中やその界面等における酸素欠陥を低減し、酸化物半導体層をｉ型化又はｉ型に限りなく近くすることができる。

酸素の添加は、例えば、酸化物半導体膜（または、これを用いて形成した酸化物半導体層）に接して化学量論的組成比より酸素が多い領域を有する絶縁膜を形成し、その後加熱することによって行うことができる。こうして、絶縁膜中の過剰な酸素を酸化物半導体膜（酸化物半導体層）に供給することができる。こうして、酸化物半導体膜（酸化物半導体層）を酸素を過剰に含む状態とすることができる。過剰に含まれる酸素は、例えば、酸化物半導体膜（酸化物半導体層）を構成する結晶の格子間に存在する。

なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜（酸化物半導体層）に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜（酸化物半導体層）に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜（酸化物半導体層）を挟む構成とすることで、上記効果をより高めることができる。

ここで、化学量論的組成比より酸素が多い領域を有する絶縁膜は、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。なお、当該絶縁膜は、水分や、水素などの不純物を極力含まないことが望ましい。絶縁膜に水素が含まれると、その水素が酸化物半導体膜（酸化物半導体層）へ侵入し、又は水素が酸化物半導体膜（酸化物半導体層）中の酸素を引き抜き、酸化物半導体膜が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。また、絶縁膜には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜（酸化物半導体層）に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、酸化物半導体膜（酸化物半導体層）と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜（酸化物半導体層）内や他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜（酸化物半導体層）に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜（酸化物半導体層）に接するのを防ぐことができる。

また、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、酸素雰囲気下で酸化物半導体膜（酸化物半導体層）に加熱処理を施すことによっておこなってもよい。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

或いは、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、イオン注入法又はイオンドーピング法などを用い行ってもよい。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜（酸化物半導体層）に添加すれば良い。

上述のように形成した酸化物半導体膜をエッチングして酸化物半導体層７１６を形成する。または、上述のように形成した酸化物半導体層によって酸化物半導体層７１６を形成する。

次いで、図５（Ｄ）に示すように、酸化物半導体層７１６上に絶縁膜７１７を形成する。なお、上述した化学量論的組成比より酸素が多い領域を有する絶縁膜として絶縁膜７１７を用いてもよい。そして、絶縁膜７１７上において、酸化物半導体層７１６と重なる位置にゲート電極７２２を形成する。そして、ゲート電極７２２上に絶縁膜７２１を形成する。

また、ゲート電極７２２は、絶縁膜７１７上に導電膜を形成した後、該導電膜をエッチング加工することで形成することができる。ゲート電極７２２は、ゲート電極７０７と同様の材料を用いて形成することが可能である。

ゲート電極７２２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタリング法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工することで、ゲート電極７２２を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

次いで、異方性の高いエッチング方法により基板７００の表面に垂直な方向のエッチング処理を行うことによって、図６（Ａ）に示すように、ゲート電極７２２の側面に設けられサイドウォールとして機能する絶縁物７２１ａ及び絶縁物７２１ｂと、ゲート電極７２２、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分に残存しゲート絶縁膜として機能する絶縁層７１８と、が形成される。

そして、図６（Ｂ）に示すように、ゲート電極７２２、絶縁物７２１ａ及び絶縁物７２１ｂをマスクとして酸化物半導体層７１６にｎ型の導電性を付与するドーパントを添加し、一対の高濃度領域９０８と、その間の領域９０９とを形成する。なお、領域９０９のうち、絶縁層７１８を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域となる。高濃度領域９０８を形成するためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる。例えば、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、５×１０^１９／ｃｍ^３以上１×１０^２２／ｃｍ^３以下であることが望ましい。ｎ型の導電性を付与するドーパントが添加されている高濃度領域９０８は、酸化物半導体層７１６中の他の領域に比べて導電性が高くなる。

なお、図６（Ｂ）では、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分の酸化物半導体層７１６には導電性を付与するドーパントが添加されない構成を示したがこれに限定されない。図５（Ｄ）において、ゲート電極７２２を形成した後、導電性を付与するドーパントを添加することによって、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分の酸化物半導体層７１６に不純物領域を形成してもよい。また、図５（Ｄ）において、ゲート電極７２２を形成した後、導電性を付与するドーパントを添加（第１の添加）し、更に、図６（Ｂ）において、絶縁物７２１ａ及び絶縁物７２１ｂを形成した後、導電性を付与するドーパントを添加（第２の添加）することによって、絶縁物７２１ａ及び絶縁物７２１ｂと重なる部分に低濃度領域を形成してもよい。当該低濃度領域は、高濃度領域９０８よりも導電性を付与する不純物元素の濃度が低い。

そして、図６（Ｃ）に示すように、高濃度領域９０８と接する導電層７１９及び導電層７２０を形成する。導電層７１９及び導電層７２０は、ソース電極又はドレイン電極として機能する。

具体的に、導電層７１９及び導電層７２０は、スパッタリング法や真空蒸着法で導電膜を形成した後、該導電膜を所定の形状に加工することで、形成することができる。

導電層７１９及び導電層７２０となる導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。

また、導電層７１９及び導電層７２０となる導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電層７１９及び導電層７２０に用いることで、絶縁膜７１３、絶縁物７２１ａ、及び絶縁物７２１ｂと、導電層７１９及び導電層７２０との密着性を高めることができる。

また、導電層７１９及び導電層７２０となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛又は前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。

本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしても良い。

なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

こうしてトランジスタ１１が形成される。トランジスタ１１では、高濃度領域９０８を設けることで、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げることができる。

そして、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げることで、トランジスタ１１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、トランジスタ１１の微細化により、コンパレータ１０００を小型化することができる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層７１６に用いた場合、窒素を添加した後、３００℃以上６００℃以下で１時間程度加熱処理を施すことにより、高濃度領域９０８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域９０８中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９０８の導電性を高め、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度を、１×１０^２０／ｃｍ^３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。

また、高濃度領域９０８と、ソース電極又はドレイン電極として機能する導電層７１９及び導電層７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。

例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのエッチング加工と、導電層７１９及び導電層７２０を形成するためのエッチング加工とを一括で行うようにしても良い。

ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、高濃度領域９０８と導電層７１９及び導電層７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。

トランジスタ１１は、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）と、ゲート電極７２２とが重なっていない。すなわち、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）とゲート電極７２２との間には、絶縁層７１８の膜厚よりも大きい間隔が設けられている。よって、トランジスタ１１は、ソース電極及びドレイン電極とゲート電極との間に形成される寄生容量を小さく抑えることができるので、高速動作を実現することができる。

なお、トランジスタ１１として、チャネルが酸化物半導体層に形成されるトランジスタに限定されず、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むトランジスタを用いることもできる。このような半導体材料としては、酸化物半導体の他に、例えば、炭化シリコン、窒化ガリウムなどが挙げられる。このような半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。

また、トランジスタ１１はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。

なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、絶縁層７１８が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。

第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。

例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。

また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。

例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。

酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化又はｉ型に限りなく近くすることができる。

なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果をより高めることができる。

また、酸化物半導体層７１６の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。

また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。

次に、図６（Ｄ）に示すように、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁膜７２４には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁膜７２４の誘電率を低くすることにより、配線や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることができるためである。なお、本実施の形態では、絶縁膜７２４を単層構造としているが、本発明の一態様はこれに限定されず、２層以上の積層構造としても良い。

次に、絶縁膜７２４に開口部を形成し、導電層７２０の一部を露出させる。その後、絶縁膜７２４上に、上記開口部において導電層７２０と接する配線７２６を形成する。

配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をエッチング加工することによって形成される。また、導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、又はこれらを複数組み合わせた材料を用いてもよい。

より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは導電層７２０）との接触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。

次に、配線７２６を覆うように絶縁膜７２７を形成する。更に絶縁膜７２７上に導電膜を形成し、当該導電膜をエッチング加工することによって導電層７３０１を形成する。その後、導電層７３０１を覆うように絶縁膜７３０２を形成し、絶縁膜７３０２上に導電膜７３０３を形成する。こうして容量素子１６２２を形成することができる。容量素子１６２２の一対の電極のうちの一方が導電層７３０１に対応し、一対の電極のうちの他方が導電膜７３０３に対応し、誘電体層が絶縁膜７３０２に対応する。ここで、絶縁膜７２７、導電層７３０１、絶縁膜７３０２、導電膜７３０３の材料は、その他絶縁膜や導電層と同様の材料を用いることができる。

上述した一連の工程により、コンパレータ１０００を作製することができる。

（実施の形態５）
本実施の形態では、酸化物半導体層にチャネルが形成されるトランジスタの電界効果移動度について説明する。

酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。

半導体本来の移動度をμ_０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、下記式で表現できる。

ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、下記式で表される。

ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎはチャネルのキャリア面密度、Ｃ_ｏｘは単位面積当たりの容量、Ｖ_ｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。

線形領域におけるドレイン電流Ｉ_ｄは、下記式で表される。

ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。また、Ｖ_ｄはドレイン電圧である。上式の両辺をＶｇで割り、更に両辺の対数を取ると、下記式となる。

この右辺はＶ_ｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩ_ｄ―Ｖ_ｇ特性から、欠陥密度を評価できる。

欠陥密度は酸化物半導体の成膜時の基板温度に依存する。図１３は基板加熱温度と欠陥密度の関係を示す。酸化物半導体としては、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のものを用いた。基板加熱温度が高いものは室温で成膜したものよりも欠陥密度が低下することが示される。

このようにして求めた欠陥密度等をもとに、上記（数１）および上記（数２）よりμ_０＝８０ｃｍ^２／Ｖｓが導出される。欠陥の多い酸化物半導体（Ｎ＝１．５×１０^１２／ｃｍ^２程度）では、移動度は１０ｃｍ^２／Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い理想的な酸化物半導体の移動度は８０ｃｍ^２／Ｖｓとなる。

ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁物との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁物界面からｘだけ離れた場所における移動度μ_１は、下記式で表される。

ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂおよびｌは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝２．３８×１０^７ｃｍ／ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と上記（数５）の第２項が増加するため、移動度μ_１は低下することがわかる。

半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ_２を計算した結果を図１４に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、ＳｅｎｔａｕｒｕｓＤｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、３．１５電子ボルト、４．６電子ボルト、１５、３０ｎｍとした。さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁物の厚さは３０ｎｍ、比誘電率は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖ_ｄは０．１Ｖである。

図１４で示されるように、ゲート電圧１Ｖ強で移動度５０ｃｍ^２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。

本発明の一態様に係るチョッパ型のコンパレータを用いた半導体装置を利用することで、装置を小型化し、信頼性の高い電子機器を提供することが可能である。

本発明の一態様に係る半導体装置は、表示装置、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係るチョッパ型のコンパレータを用いた半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。

本発明の一態様に係るチョッパ型のコンパレータを用いた半導体装置を、携帯電話、スマートフォン、電子書籍などの携帯用の電子機器に応用した場合について説明する。

図７は、携帯用の電子機器のブロック図である。図７に示す携帯用の電子機器はＲＦ回路４２１、アナログベースバンド回路４２２、デジタルベースバンド回路４２３、バッテリー４２４、電源回路４２５、アプリケーションプロセッサ４２６、フラッシュメモリ４３０、ディスプレイコントローラ４３１、メモリ回路４３２、ディスプレイ４３３、タッチセンサ４３９、音声回路４３７、キーボード４３８などより構成されている。ディスプレイ４３３は表示部４３４、ソースドライバ４３５、ゲートドライバ４３６によって構成されている。アプリケーションプロセッサ４２６はＣＰＵ４２７、ＤＳＰ４２８、インターフェース４２９を有している。例えば、ＲＦ回路４２１、アナログベースバンド回路４２２、デジタルベースバンド回路４２３、電源回路４２５、アプリケーションプロセッサ４２６、フラッシュメモリ４３０、ディスプレイコントローラ４３１、メモリ回路４３２、ディスプレイ４３３、タッチセンサ４３９、音声回路４３７、のいずれかまたは全てに上記実施の形態で示したチョッパ型のコンパレータを用いた半導体装置を採用することによって、電子機器を小型化し、信頼性を高めることができる。

図８は電子書籍のブロック図である。電子書籍はバッテリー４５１、電源回路４５２、マイクロプロセッサ４５３、フラッシュメモリ４５４、音声回路４５５、キーボード４５６、メモリ回路４５７、タッチパネル４５８、ディスプレイ４５９、ディスプレイコントローラ４６０によって構成される。マイクロプロセッサ４５３はＣＰＵ４６１、ＤＳＰ４６２、インターフェース４６３を有している。例えば、電源回路４５２、ＣＰＵ４６１、ＤＳＰ４６２、インターフェース４６３、フラッシュメモリ４５４、音声回路４５５、メモリ回路４５７、タッチパネル４５８、ディスプレイ４５９、ディスプレイコントローラ４６０のいずれかまたは全てに上記実施の形態で示したチョッパ型のコンパレータを用いた半導体装置を採用することで、電子書籍を小型化し、信頼性を高めることができる。

本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。

１１トランジスタ
１１ａトランジスタ
１１ｂトランジスタ
１１ｃトランジスタ
１１ｄトランジスタ
１３３トランジスタ
４２１ＲＦ回路
４２２アナログベースバンド回路
４２３デジタルベースバンド回路
４２４バッテリー
４２５電源回路
４２６アプリケーションプロセッサ
４２７ＣＰＵ
４２８ＤＳＰ
４２９インターフェース
４３０フラッシュメモリ
４３１ディスプレイコントローラ
４３２メモリ回路
４３３ディスプレイ
４３４表示部
４３５ソースドライバ
４３６ゲートドライバ
４３７音声回路
４３８キーボード
４３９タッチセンサ
４５１バッテリー
４５２電源回路
４５３マイクロプロセッサ
４５４フラッシュメモリ
４５５音声回路
４５６キーボード
４５７メモリ回路
４５８タッチパネル
４５９ディスプレイ
４６０ディスプレイコントローラ
４６１ＣＰＵ
４６２ＤＳＰ
４６３インターフェース
７００基板
７０１絶縁膜
７０２半導体膜
７０３絶縁膜
７０４半導体層
７０７ゲート電極
７０９不純物領域
７１０チャネル形成領域
７１２絶縁膜
７１３絶縁膜
７１６酸化物半導体層
７１７絶縁膜
７１８絶縁層
７１９導電層
７２０導電層
７２１絶縁膜
７２２ゲート電極
７２４絶縁膜
７２６配線
７２７絶縁膜
９０８高濃度領域
９０９領域
１０００コンパレータ
１６２１インバータ
１６２２容量素子
１６２４スイッチ
１６２５スイッチ
１６２６スイッチ
２６２１インバータ
２６２２容量素子
２６２４スイッチ
２６２５スイッチ
２６２６スイッチ
７２１ａ絶縁物
７２１ｂ絶縁物
７２４ｂ絶縁膜
７２６ｂ配線
７２７ｂ絶縁膜
７３０１導電層
７３０２絶縁膜
７３０３導電膜
７２０ａｃ導電層
７２０ｂｄ導電層
９０８ａｃ高濃度領域
９０８ｂｄ高濃度領域

Claims

インバータと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、
前記インバータの入力端子と出力端子とは、前記第１のスイッチを介して電気的に接続され、
前記インバータの入力端子は、前記容量素子の一対の電極のうちの一方と電気的に接続され、
前記容量素子の一対の電極のうちの他方は、前記第２のスイッチを介して参照電位が与えられ、
入力された信号電位は前記第３のスイッチを介して前記容量素子の一対の電極のうちの他方に与えられ、
前記インバータの出力端子から出力される電位を出力信号とし、
前記第１のスイッチは、チャネルが第１の酸化物半導体層に形成される第１のトランジスタと、チャネルが第２の酸化物半導体層に形成される第２のトランジスタと、を用いて構成され、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方とは電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方とは電気的に接続され、
前記インバータ、前記第２のスイッチ、及び前記第３のスイッチのうち少なくとも１つは、チャネルがシリコン層またはシリコン基板に形成される第３のトランジスタを用いて構成され、
前記第３のトランジスタのゲートの上方に、第１の絶縁層を有し、
前記第１の絶縁層の上方に、前記第１のトランジスタを有し、
前記第１のトランジスタのゲートの上方に、第２の絶縁層を有し、
前記第２の絶縁層の上方に、前記第２のトランジスタを有し、
前記第２のトランジスタのゲートの上方に、第３の絶縁層を有し、
前記第３の絶縁層の上方に、前記容量素子を有することを特徴とするコンパレータ。