Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5815330B2 - Semiconductor substrate analysis method - Google Patents
[go: Go Back, main page]

JP5815330B2 - Semiconductor substrate analysis method - Google Patents

Semiconductor substrate analysis method Download PDF

Info

Publication number
JP5815330B2
JP5815330B2 JP2011183365A JP2011183365A JP5815330B2 JP 5815330 B2 JP5815330 B2 JP 5815330B2 JP 2011183365 A JP2011183365 A JP 2011183365A JP 2011183365 A JP2011183365 A JP 2011183365A JP 5815330 B2 JP5815330 B2 JP 5815330B2
Authority
JP
Japan
Prior art keywords
layer
lifetime
semiconductor substrate
primary mode
relationship
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011183365A
Other languages
Japanese (ja)
Other versions
JP2012080086A (en
Inventor
聡始 篠原
聡始 篠原
一哉 花岡
一哉 花岡
英樹 津屋
英樹 津屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011183365A priority Critical patent/JP5815330B2/en
Publication of JP2012080086A publication Critical patent/JP2012080086A/en
Application granted granted Critical
Publication of JP5815330B2 publication Critical patent/JP5815330B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

技術分野は、半導体基板の解析方法に関する。また、SOI基板の作製方法に関する。   The technical field relates to a method for analyzing a semiconductor substrate. Further, the present invention relates to a method for manufacturing an SOI substrate.

内部構造の無い単層構造のシリコン基板の解析方法として、μ−PCD(μ波光伝導減衰)法により得られた過剰キャリア密度の時間変化(減衰曲線)から、シリコン基板のライフタイム(バルクライフタイムともいう)を測定する手法が知られている。(特許文献1参照)。   As a method for analyzing a silicon substrate with a single-layer structure without an internal structure, the lifetime of the silicon substrate (bulk lifetime) is obtained from the time change (decay curve) of the excess carrier density obtained by the μ-PCD (μ-wave photoconductive decay) method. A method for measuring (also called) is known. (See Patent Document 1).

ライフタイムは、半導体のエネルギーギャップ中の欠陥準位の大小を示す指標の一つである。エネルギーギャップ中の特に深い位置に欠陥準位が存在すると、キャリアは欠陥準位を介して再結合(消滅)してしまう。ライフタイムはキャリアが生成されてから欠陥準位を介した再結合によって消滅するまでの時間(寿命)の目安である。欠陥準位が多いほど再結合の頻度が増加するため、ライフタイムは減少する。   The lifetime is one of the indices indicating the size of defect levels in the semiconductor energy gap. When a defect level exists in a particularly deep position in the energy gap, carriers are recombined (disappeared) through the defect level. The lifetime is a measure of the time (lifetime) from the generation of carriers to the disappearance by recombination through the defect level. Since the frequency of recombination increases as the defect level increases, the lifetime decreases.

また、μ−PCD法は、半導体基板等のサンプルを非破壊的に解析することができるため、ライフタイム測定法として有効な手法である。以下にその原理を説明する。   Further, the μ-PCD method is an effective technique for measuring a lifetime because it can analyze a sample such as a semiconductor substrate nondestructively. The principle will be described below.

サンプルの表面にレーザとマイクロ波(μ波ともいう)を同時に照射する。レーザ照射によってサンプル中に過剰キャリアが生成される。そして、レーザ照射を止めるとエネルギーギャップ中の欠陥準位を介した再結合により、一定時間後に熱平衡状態のキャリア密度に戻る。ここで、キャリア密度とμ波の反射率との相関を利用し、反射されたマイクロ波を検波することで、減衰中のキャリア密度の時間変化を追うことができる。   The surface of the sample is irradiated with a laser and a microwave (also called a μ wave) at the same time. Excess carriers are generated in the sample by laser irradiation. When the laser irradiation is stopped, the carrier density returns to a thermal equilibrium state after a certain time due to recombination via defect levels in the energy gap. Here, by utilizing the correlation between the carrier density and the reflectance of the μ wave and detecting the reflected microwave, it is possible to follow the time change of the carrier density during the attenuation.

特開昭59−55013号公報JP 59-55013 A

しかしながら、μ−PCD法を用いた複数層構造(多層構造ともいう)を有する半導体基板の解析の試みは無かった。例えば、表面近傍にDZ(Denuded Zone)層を有し、内部にIG(Intrinsic Gettering)層を有する半導体基板について、各層のバルクライフタイム及び表面再結合速度の分離評価法、又はDZ層の厚さの測定法は提案されていない。   However, there has been no attempt to analyze a semiconductor substrate having a multi-layer structure (also referred to as a multilayer structure) using the μ-PCD method. For example, for a semiconductor substrate having a DZ (denuded zone) layer in the vicinity of the surface and an IG (intrinsic gettering) layer inside, a separation evaluation method for the bulk lifetime and surface recombination velocity of each layer, or the thickness of the DZ layer No measurement method has been proposed.

そこで、本発明の一態様は、複数層構造を有する半導体基板において、μ−PCD法によりバルクライフタイムを測定することを目的の一とする。   In view of the above, an object of one embodiment of the present invention is to measure bulk lifetime by a μ-PCD method in a semiconductor substrate having a multilayer structure.

また、本発明の一態様は、表面にDZ層を有する半導体基板において、μ−PCD法により該DZ層の厚さを測定することを目的の一とする。   Another object of one embodiment of the present invention is to measure the thickness of a DZ layer by a μ-PCD method in a semiconductor substrate having a DZ layer on the surface.

複数層構造の半導体基板について、実験によるμ−PCD法の結果と、シミュレーションによるμ−PCD法の結果とを重ね合わせる(フィッティングともいう)ことで、解析を行うものである。   With respect to a semiconductor substrate having a multi-layer structure, an analysis is performed by superimposing a result of an experimental μ-PCD method and a result of a μ-PCD method by simulation (also referred to as fitting).

本発明の一態様は、IG層が露出された第1の半導体基板に対して、IG層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτA1を測定する工程と、少なくとも一方の面にDZ層を有する第2の半導体基板に対して、DZ層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτB1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第1の関係を測定する工程と、ライフタイムτA1を用いたシミュレーションにより、第2の半導体基板と同じ構造のモデルに対して、DZ層側を照射面としてμ−PCD法を行い、該DZ層の厚さ及び表面再結合速度を変化させた際の、一次モードのライフタイムτC1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第2の関係を求める工程と、第1の関係と、第2の関係とを重ね合わせ、第2の半導体基板におけるDZ層の厚さを測定する工程とを有する半導体基板の解析方法である。 One embodiment of the present invention includes performing a μ-PCD method on the first semiconductor substrate from which the IG layer is exposed, using the IG layer side as an irradiation surface, and measuring the lifetime τ A1 of the primary mode, A μ-PCD method is performed on the second semiconductor substrate having the DZ layer on one side, with the DZ layer side as the irradiation surface, and the lifetime of the primary mode τ B1 and the primary mode with respect to the carrier density of all modes. measuring a first relation between the reciprocal R B ratio of carrier density, by simulation using the lifetime tau A1, the irradiation surface with respect to the model of the same structure as the second semiconductor substrate, the DZ layer side The lifetime of the primary mode τ C1 and the carrier density of the primary mode relative to the carrier density of all modes when the μ-PCD method is performed and the thickness and surface recombination velocity of the DZ layer are changed. A step of obtaining a second relationship with a reciprocal number RC of the ratio, and a step of superimposing the first relationship and the second relationship and measuring the thickness of the DZ layer in the second semiconductor substrate. This is a method for analyzing a semiconductor substrate.

また、本発明の他の一態様は、IG層が露出された第1の半導体基板に対して、IG層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτA1を測定する工程と、少なくとも一方の面にDZ層を有し、且つ、表面処理条件の異なる複数枚の第2の半導体基板に対して、各々DZ層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτB1と、全モードのキャリア密度に対する一次モードのキャリア密度の割合の逆数Rとの第1の関係を測定する工程と、ライフタイムτA1を用いたシミュレーションにより、第2の半導体基板と同じ構造のモデルに対して、DZ層側を照射面としてμ−PCD法を行い、該DZ層の厚さ及び表面再結合速度を変化させた際の、一次モードのライフタイムτC1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第2の関係を求める工程と、第1の関係と、第2の関係とを重ね合わせ、第2の半導体基板における前記DZ層の厚さを測定する工程とを有する半導体基板の解析方法である。 In another embodiment of the present invention, the μ-PCD method is performed on the first semiconductor substrate from which the IG layer is exposed, using the IG layer side as an irradiation surface, and the lifetime τ A1 of the primary mode is measured. A primary mode is performed by performing a μ-PCD method on a plurality of second semiconductor substrates having a DZ layer on at least one surface and having different surface treatment conditions, with each DZ layer side as an irradiation surface. And measuring the first relationship between the lifetime τ B1 of the first mode and the reciprocal R B of the ratio of the carrier density of the primary mode to the carrier density of all modes, and the second semiconductor by simulation using the lifetime τ A1 For the model having the same structure as the substrate, the μ-PCD method is performed with the DZ layer side as the irradiation surface, and the lifetime τ C1 of the first mode when the thickness of the DZ layer and the surface recombination velocity are changed are , All modes The step of obtaining a second relationship with a reciprocal RC of the ratio of the carrier density of the primary mode to the carrier density, the first relationship, and the second relationship are overlapped, and the DZ layer in the second semiconductor substrate And a method of measuring the thickness of the semiconductor substrate.

なお、上記第1の半導体基板のDZ層、及び、上記複数枚の第2の半導体基板のDZ層は、半導体基板を不活性雰囲気中又は水素雰囲気中でアニールすることにより形成してもよい。   Note that the DZ layer of the first semiconductor substrate and the DZ layers of the plurality of second semiconductor substrates may be formed by annealing the semiconductor substrate in an inert atmosphere or a hydrogen atmosphere.

また、上記第1の半導体基板、及び、上記複数の第2の半導体基板として、シリコン基板を用いてもよい。   In addition, a silicon substrate may be used as the first semiconductor substrate and the plurality of second semiconductor substrates.

本発明の一態様は、非破壊的に半導体基板の解析を行うことができる。   According to one embodiment of the present invention, a semiconductor substrate can be analyzed nondestructively.

また、本発明の一態様は、半導体基板におけるDZ層の厚さを測定することができる。   Further, according to one embodiment of the present invention, the thickness of the DZ layer in the semiconductor substrate can be measured.

減衰曲線の一例を示す図。The figure which shows an example of an attenuation curve. 半導体基板の解析方法の一例を示す図。The figure which shows an example of the analysis method of a semiconductor substrate. 半導体基板を解析方法の一例を示す図。The figure which shows an example of the analysis method of a semiconductor substrate. μ−PCD法の結果の一例を示す図。The figure which shows an example of the result of a μ-PCD method. 半導体基板の解析方法の一例を示す図。The figure which shows an example of the analysis method of a semiconductor substrate. μ−PCD法の結果の一例を示す図。The figure which shows an example of the result of a μ-PCD method. μ−PCD法の結果の一例を示す図。The figure which shows an example of the result of a μ-PCD method. μ−PCD法の結果の一例を示す図。The figure which shows an example of the result of a μ-PCD method. 半導体基板の解析方法の一例を示す図。The figure which shows an example of the analysis method of a semiconductor substrate. SOI基板の作製方法を示す図。10A and 10B illustrate a method for manufacturing an SOI substrate.

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.

(実施の形態1)
本実施の形態では、複数層構造を有する半導体基板の解析方法の一例について説明する。解析は、次の工程A〜工程Dによって行われる。
(Embodiment 1)
In this embodiment, an example of a method for analyzing a semiconductor substrate having a multi-layer structure will be described. The analysis is performed by the following steps A to D.

<工程A>
実験により半導体基板のライフタイムを測定する。IG層が露出された半導体基板に対し、IG層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτA1を測定する。
<工程B>
工程Aとは異なる実験により半導体基板のライフタイム等を測定する。少なくとも一方の面にDZ層を有する半導体基板に対し、DZ層側を照射面としてμ−PCD法を行う。そして、一次モードのライフタイムτB1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの関係(第1の関係ともいう)を測定する。
<工程C>
シミュレーションにより半導体基板のライフタイム等を求める。工程Aで測定されたライフタイムτA1を用い、工程Bで用いた半導体基板と同じ構造のモデルに対して、DZ層側を照射面としてμ−PCD法のシミュレーションを行う。そして、一次モードのライフタイムτC1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとを求める。更に、DZ層の厚さ及び表面再結合速度を変化させた際の、ライフタイムτC1と割合の逆数Rとの関係(第2の関係ともいう)を求める。
<工程D>
工程Bにおける実験の結果(第1の関係)と、工程Cにおけるシミュレーションの結果(第2の関係)とを重ね合わせ、工程Bで用いた半導体基板におけるDZ層の厚さを測定する。
<Process A>
The lifetime of the semiconductor substrate is measured by experiment. The μ-PCD method is performed on the semiconductor substrate from which the IG layer is exposed, using the IG layer side as an irradiation surface, and the lifetime τ A1 of the primary mode is measured.
<Process B>
The lifetime of the semiconductor substrate is measured by an experiment different from the process A. A μ-PCD method is performed on a semiconductor substrate having a DZ layer on at least one surface, with the DZ layer side as an irradiation surface. Then, measured between lifetime tau B1 of the primary mode, the relationship between the reciprocal R B ratio of the carrier density of the primary mode for the carrier density in all modes (also referred to as a first relationship).
<Process C>
The lifetime of the semiconductor substrate is obtained by simulation. Using the lifetime τ A1 measured in the process A, a μ-PCD method simulation is performed on the model having the same structure as the semiconductor substrate used in the process B with the DZ layer side as an irradiation surface. Then, the lifetime τ C1 of the primary mode and the reciprocal RC of the ratio of the carrier density of the primary mode to the carrier density of all modes are obtained. Further, a relationship (also referred to as a second relationship) between the lifetime τ C1 and the reciprocal number RC of the ratio when the thickness of the DZ layer and the surface recombination velocity are changed is obtained.
<Process D>
The result of the experiment in the process B (first relation) and the result of the simulation in the process C (second relation) are superimposed, and the thickness of the DZ layer in the semiconductor substrate used in the process B is measured.

本実施の形態では、上記一次モードのライフタイムτ(τA1、τB1、及びτC1)及び上記割合の逆数R(R及びR)が重要な役割を果たす。そこで、まず、ライフタイムτ及び割合の逆数Rを求める手法を説明し、次いで、各工程の具体例を説明する。 In the present embodiment, the lifetime τ 1A1 , τ B1 , and τ C1 ) of the first-order mode and the reciprocal R (R B and R C ) of the ratio play an important role. Therefore, first, a method for obtaining the lifetime τ 1 and the reciprocal R of the ratio will be described, and then specific examples of each process will be described.

<ライフタイムτ及び割合の逆数Rを求める手法>
図1は、μ−PCD法により生成された過剰少数キャリアの密度(キャリア密度ともいう)の時間変化を示している。得られる曲線は、減衰曲線と呼ばれている。縦軸はキャリア密度n(時間t=0における全モード(total)のキャリア密度を1に規格化したもの)の対数表示であり、横軸は時間t[μsec]である。
<Method for obtaining lifetime τ 1 and reciprocal R of ratio>
FIG. 1 shows a change over time in the density of excess minority carriers (also referred to as carrier density) generated by the μ-PCD method. The resulting curve is called the decay curve. The vertical axis is a logarithmic display of the carrier density n (the carrier density of all modes (total at time t = 0) is normalized to 1), and the horizontal axis is the time t [μsec].

図1では、全モード(実線、total:無限個の固有モードの重ね合わせ)と、一次モード(破線)とを示している。減衰曲線の後半は、対数表示ではほぼ直線である。これは、時間経過により、高次モードから速やかに減衰し、一次モードのみが残ることを意味している。   FIG. 1 shows all modes (solid line, total: superposition of an infinite number of eigenmodes) and a primary mode (dashed line). The second half of the attenuation curve is almost a straight line in logarithmic display. This means that with the passage of time, the high-order mode is quickly attenuated and only the primary mode remains.

図1から、各工程における一次モードのライフタイムτ、及び、割合の逆数Rを求めることができる。なお、一次モードライフタイムτとは、無限個の固有モードのうち、最も時定数の長いモードの時定数である。 From FIG. 1, it is possible to obtain the lifetime τ 1 of the primary mode and the reciprocal R of the ratio in each step. The primary mode lifetime τ 1 is the time constant of the mode with the longest time constant among the infinite number of eigenmodes.

まず、図1から一次モードのライフタイムτを求める。一次モードのライフタイムτは、一次モードの減衰曲線における直線部分の傾きの逆数に比例する。すなわち、該傾きを求めることで、一次モードのライフタイムτを求めることができる。 First, the lifetime τ 1 of the primary mode is obtained from FIG. The lifetime τ 1 of the primary mode is proportional to the reciprocal of the slope of the straight line portion in the attenuation curve of the primary mode. That is, by obtaining the inclination, the lifetime τ 1 of the primary mode can be obtained.

また、図1から割合の逆数Rを求める。該割合は、一次モードの減衰曲線における縦軸との切片である。すなわち、該切片を求めることで、割合の逆数Rを求めることができる。なお、一次モードの減衰曲線は、一次関数によって外挿されている。   Further, the reciprocal R of the ratio is obtained from FIG. The ratio is an intercept with the vertical axis in the attenuation curve of the first-order mode. That is, the inverse number R of the ratio can be obtained by obtaining the intercept. Note that the attenuation curve of the first-order mode is extrapolated by a first-order function.

上記の減衰曲線を用いる手法は、各工程に適用することができる。以下に、工程A〜工程Dの具体例を示す。   The method using the above attenuation curve can be applied to each step. Specific examples of Step A to Step D are shown below.

<工程Aの具体例>
工程Aでは、IG層が露出された半導体基板に対し、IG層側を照射面としてμ−PCD法を行い、半導体基板のライフタイムを測定する。すなわち、ライフタイムの実測値を得る。
<Specific example of step A>
In step A, the μ-PCD method is performed on the semiconductor substrate from which the IG layer is exposed, using the IG layer side as an irradiation surface, and the lifetime of the semiconductor substrate is measured. That is, the measured value of lifetime is obtained.

図2は、工程Aで用いる半導体基板の一例である。   FIG. 2 is an example of a semiconductor substrate used in step A.

図2(A)は、一方の面にDZ層DZ(厚さLDZ)を有するシリコン基板Siを示している。なお、x方向は、シリコン基板Siの深さ方向を示している。 FIG. 2A shows a silicon substrate Si having a DZ layer DZ (thickness L DZ ) on one surface. The x direction indicates the depth direction of the silicon substrate Si.

DZ層DZは、例えば、シリコン基板Siに対し、アルゴン、ヘリウム、窒素等の不活性雰囲気中、又は水素雰囲気中でアニールを施すことにより形成される。当該アニールを施すことで、シリコン基板Siの表面近傍の酸素等が外方拡散し、該表面近傍に結晶欠陥が少ない層(DZ層DZ)を形成することができる。DZ層DZの形成方法は、これに限定されない。   The DZ layer DZ is formed, for example, by annealing the silicon substrate Si in an inert atmosphere such as argon, helium, or nitrogen, or in a hydrogen atmosphere. By performing the annealing, oxygen or the like in the vicinity of the surface of the silicon substrate Si is diffused outward, and a layer with few crystal defects (DZ layer DZ) can be formed in the vicinity of the surface. The formation method of DZ layer DZ is not limited to this.

そして、表面近傍より内側(DZ層DZより内側)には、DZ層DZに比べて圧倒的に結晶欠陥の多い層(IG層IG)が形成される。すなわち、シリコン基板Siは、一方の面にDZ層DZを有し、他方の面及び内部にIG層IGを有する。   Then, a layer (IG layer IG) having an overwhelming number of crystal defects is formed inside the vicinity of the surface (inside the DZ layer DZ) compared to the DZ layer DZ. That is, the silicon substrate Si has a DZ layer DZ on one surface and an IG layer IG on the other surface and inside.

したがって、シリコン基板Siは、他方の面にはDZ層DZを有していない。このようなシリコン基板Siは、両面にDZ層を形成した後で、片方の面のDZ層を完全に除去するように削り取ることで得られる(図2(B))。   Therefore, the silicon substrate Si does not have the DZ layer DZ on the other surface. Such a silicon substrate Si can be obtained by forming a DZ layer on both sides and then scraping it so as to completely remove the DZ layer on one side (FIG. 2B).

なお、DZ層DZの膜厚(一般的に10μm以上50μm以下)は、シリコン基板Siの膜厚(一般的に500μm以上1mm以下)に比較して十分薄い。   The film thickness of the DZ layer DZ (generally 10 μm or more and 50 μm or less) is sufficiently thinner than the film thickness of the silicon substrate Si (generally 500 μm or more and 1 mm or less).

また、図2(C)のように、両面にDZ層DZを形成した後で、両面のDZ層DZを除去したシリコン基板Siを用いてもよい。この場合、シリコン基板Siは、IG層IGの単層構造になる。   Further, as shown in FIG. 2C, a silicon substrate Si from which the DZ layer DZ on both sides is removed after the DZ layer DZ is formed on both sides may be used. In this case, the silicon substrate Si has a single layer structure of the IG layer IG.

すなわち、工程Aでは、少なくとも一方の面のIG層IGが露出されたシリコン基板Siを用いることができる。   That is, in the process A, the silicon substrate Si from which the IG layer IG on at least one surface is exposed can be used.

また、半導体基板として、シリコン基板以外を用いることもできる。例えば、シリコンゲルマニウム基板又は炭化シリコン基板などの化合物半導体基板を用いてもよい。なお、単結晶半導体又は多結晶半導体などを用いることができる。   A semiconductor substrate other than a silicon substrate can also be used. For example, a compound semiconductor substrate such as a silicon germanium substrate or a silicon carbide substrate may be used. Note that a single crystal semiconductor, a polycrystalline semiconductor, or the like can be used.

本例では、図2(A)に示すシリコン基板Siに対し、IG層IG側を照射面としてμ−PCD法を行い、シリコン基板Siのライフタイムを測定する。すなわち、ライフタイムの実測値を得る。   In this example, the μ-PCD method is performed on the silicon substrate Si shown in FIG. 2A using the IG layer IG side as an irradiation surface, and the lifetime of the silicon substrate Si is measured. That is, the measured value of lifetime is obtained.

まず、図3の矢印に示すように、シリコン基板SiのIG層IG側を照射面とし、レーザ及びμ波を照射する。   First, as shown by the arrow in FIG. 3, the irradiation surface is the IG layer IG side of the silicon substrate Si, and laser and μ waves are irradiated.

そして、図4(A)のような減衰曲線を得る。上述した手法により、IG層IG側を照射面とした際の、一次モードのライフタイムτA1を求める。 Then, an attenuation curve as shown in FIG. By the method described above, the lifetime τ A1 of the primary mode when the IG layer IG side is the irradiation surface is obtained.

以上のように、工程Aでは、IG層側を照射面とした際の、ライフタイムτA1を測定することができる。 As described above, in the process A, the lifetime τ A1 when the IG layer side is the irradiation surface can be measured.

<工程Bの具体例>
工程Bでは、少なくとも一方の表面にDZ層を有する半導体基板に対し、DZ層側を照射面としてμ−PCD法を行い、半導体基板のライフタイムを測定する。すなわち、ライフタイム等の実測値を得る。
<Specific example of process B>
In step B, a μ-PCD method is performed on a semiconductor substrate having a DZ layer on at least one surface with the DZ layer side as an irradiation surface, and the lifetime of the semiconductor substrate is measured. That is, actual values such as lifetime are obtained.

図5は、工程Bで用いる半導体基板の一例である。   FIG. 5 is an example of a semiconductor substrate used in step B.

図5(A)は、両面にDZ層DZを有するシリコン基板Siを示している。DZ層DZの形成方法は、工程Aと同様に行えばよい。   FIG. 5A shows a silicon substrate Si having DZ layers DZ on both sides. The method for forming the DZ layer DZ may be performed in the same manner as in step A.

また、図5(B)のように、一方の面にDZ層DZを有するシリコン基板Siを用いてもよい。その場合、工程Aで使用した基板を用いることができる。   Further, as shown in FIG. 5B, a silicon substrate Si having a DZ layer DZ on one surface may be used. In that case, the substrate used in step A can be used.

すなわち、工程Bでは、少なくとも一方の面のDZ層DZを有するシリコン基板を用いることができる。   That is, in the process B, a silicon substrate having the DZ layer DZ on at least one surface can be used.

本例では、図5(A)のような両面にDZ層を有するシリコン基板Siを用いる。   In this example, a silicon substrate Si having DZ layers on both sides as shown in FIG.

まず、図5(C)の矢印のように、シリコン基板Siの一方の面を照射面として、レーザ及びμ波を照射する。すなわち、照射面はDZ層DZ側である。   First, as shown by an arrow in FIG. 5C, a laser and μ wave are irradiated using one surface of the silicon substrate Si as an irradiation surface. That is, the irradiated surface is on the DZ layer DZ side.

そして、図4(B)のような減衰曲線を得る。上述した手法により、DZ層DZ側を照射面とした際の、一次モードのライフタイムτB1、及び、全モードのキャリア密度に対する一次モードのキャリア密度の割合の逆数Rを求める。 Then, an attenuation curve as shown in FIG. The above-described method, when used as a radiation surface DZ layer DZ side, the lifetime tau B1 of the primary mode, and obtains the reciprocal R B ratio of the carrier density of the primary mode for the carrier density in all modes.

以上のように、工程Bでは、DZ層側を照射面とした際の、ライフタイムτB1及び割合の逆数Rを測定することができる。図6(A)に、得られたライフタイムτB1と割合の逆数Rとの関係(第1の関係という)を示す。図6(A)において、縦軸が割合の逆数Rであり、横軸が一次モードのライフタイムτB1[μsec]である。第1の関係は、工程Dにおいて用いられる。 As described above, in the step B, when used as a radiation surface DZ layer side, it is possible to measure the lifetime tau B1 and the proportion of the reciprocal R B. FIG. 6A shows a relationship (referred to as a first relationship) between the obtained lifetime τ B1 and the reciprocal number R B of the ratio. In FIG. 6A, the vertical axis represents the reciprocal number R B of the ratio, and the horizontal axis represents the lifetime τ B1 [μsec] of the primary mode. The first relationship is used in step D.

<工程Cの具体例>
工程Cでは、工程Aで測定したライフタイムτA1を用いて、工程Bの実験をシミュレーションにより行う。すなわち、ライフタイム等の計算値を得る。
<Specific example of process C>
In the process C, the experiment of the process B is performed by simulation using the lifetime τ A1 measured in the process A. That is, a calculated value such as lifetime is obtained.

シミュレーションに用いる半導体基板のモデルは、工程Bで用いた半導体基板と同じ構造のモデルとする。そのため、本例では工程Bと同じ図5(A)のモデルを用いる。なお、工程Bと同じ半導体基板のモデルであれば、図5(B)のようなモデルも用いることができる。すなわち、少なくとも一方の面にDZ層DZを有していればよい。   The model of the semiconductor substrate used for the simulation is a model having the same structure as that of the semiconductor substrate used in the process B. Therefore, in this example, the same model of FIG. Note that a model as shown in FIG. 5B can be used as long as it is the same model of the semiconductor substrate as in the process B. That is, it is only necessary to have the DZ layer DZ on at least one surface.

図5(C)のように、シリコン基板Siの一方の面を照射面としてμ−PCD法のシミュレーションを行う。すなわち、照射面はDZ層DZ側である   As shown in FIG. 5C, a μ-PCD method simulation is performed using one surface of the silicon substrate Si as an irradiation surface. That is, the irradiated surface is on the DZ layer DZ side.

ここで、DZ層DZ側を照射面とする場合、シリコン基板Siにおけるμ−PCD法のシミュレーションには、IG層IGのライフタイムτIG、DZ層DZのライフタイムτDZを与える必要がある。しかし、その代わりに、1/τIG−1/τDZ及びτIG、もしくは1/τIG−1/τDZ及びτDZのどちらかの組み合わせを与えても十分である。 Here, if the irradiation surface of DZ layer DZ side, to the simulation of mu-PCD method in the silicon substrate Si, it is necessary to give lifetime tau IG of IG layer IG, the lifetime tau DZ of DZ layer DZ. However, instead, it is sufficient to give either 1 / τ IG -1 / τ DZ and τ IG , or a combination of either 1 / τ IG -1 / τ DZ and τ DZ .

上述したように、DZ層DZの結晶欠陥は、IG層IGの結晶欠陥に比べてはるか少ない。そのため、ライフタイムτDZはライフタイムτIGに比べてはるかに大きい値となる。 As described above, the crystal defects of the DZ layer DZ are much smaller than the crystal defects of the IG layer IG. Therefore, the lifetime τ DZ is much larger than the lifetime τ IG .

したがって、1/τIG−1/τDZ=1/τIGという近似が成立する。 Therefore, the approximation 1 / τ IG −1 / τ DZ = 1 / τ IG holds.

ここで、IG層IGのライフタイムτIGとして、IG層IG側を照射面とした場合のμ−PCD法による結果(工程Aで得られ実測値τA1)を用いることが可能である(後述参照<τIG=τA1の導出過程>)。すなわち、τIG=τA1とすることができる。そのため、1/τIG−1/τDZ=1/τIG=1/τA1という近似が成立する。 Here, as the lifetime τ IG of the IG layer IG, it is possible to use the result (actual value τ A1 obtained in the step A) obtained by the μ-PCD method when the IG layer IG side is the irradiation surface (described later). Reference <Derivation Process of τ IG = τ A1 >). That is, it is possible to τ IG = τ A1. Therefore, the approximation 1 / τ IG −1 / τ DZ = 1 / τ IG = 1 / τ A1 holds.

そして、キャリア密度の微分方程式を解くことで、一次モードのライフタイムτC1と全モードのキャリア密度に対する一次モードのキャリア密度の割合の逆数Rを算出することができる(後述参照<微分方程式の解>)。 Then, by solving the differential equation of the carrier density, it is possible to calculate the reciprocal number RC of the ratio of the carrier density of the primary mode to the lifetime τ C1 of the primary mode and the carrier density of all modes (see later <Solution>).

また、DZ層DZ側を照射面とする場合、シリコン基板Siの一次モードのライフタイムは、DZ層の厚さLDZ、及び、シリコン基板Siの表面再結合速度Sに応じて変化する。なお、表面再結合速度Sは、半導体基板の表面状態を示す指標であり、表面処理(表面パッシベーションともいう)などにより変化する。 Further, when the irradiation surface is the DZ layer DZ side, the lifetime of the primary mode of the silicon substrate Si changes according to the thickness L DZ of the DZ layer and the surface recombination velocity S of the silicon substrate Si. The surface recombination velocity S is an index indicating the surface state of the semiconductor substrate, and varies depending on the surface treatment (also referred to as surface passivation).

そこで、本例では、DZ層の厚さLDZを30μm、40μm、及び50μmの3種、表面再結合速度Sを10cm/sec、20cm/sec、50cm/sec、100cm/sec、200cm/sec、500cm/sec、1000cm/sec、及び2000cm/secの8種とし、ライフタイムτC1と割合の逆数Rとの関係(第2の関係)を求める。図6(B)に、得られた第2の関係を示した。図6(B)において、縦軸が割合の逆数Rであり、横軸が一次モードのライフタイムτC1[μsec]である。 Therefore, in this example, the thickness L DZ of the DZ layer is three types of 30 μm, 40 μm, and 50 μm, and the surface recombination speed S is 10 cm / sec, 20 cm / sec, 50 cm / sec, 100 cm / sec, 200 cm / sec, Eight types of 500 cm / sec, 1000 cm / sec, and 2000 cm / sec are used, and the relationship (second relationship) between the lifetime τ C1 and the reciprocal number RC of the ratio is obtained. FIG. 6B shows the obtained second relationship. In FIG. 6B, the vertical axis represents the reciprocal number RC of the ratio, and the horizontal axis represents the lifetime τ C1 [μsec] of the primary mode.

なお、図6(B)において、3本の曲線は、3種のDZ層の厚さLDZの違いから得られる。また、各曲線における8個のデータは、8種の表面再結合速度Sの違いから得られる。第2の関係は、工程Dにおいて用いられる。 In FIG. 6B, the three curves are obtained from differences in the thicknesses L DZ of the three types of DZ layers. In addition, eight pieces of data in each curve are obtained from the difference in eight kinds of surface recombination rates S. The second relationship is used in step D.

なお、工程B及び工程Cの順序は、限定されない。したがって、工程Cの後に工程Bを行ってもよい。   In addition, the order of the process B and the process C is not limited. Therefore, step B may be performed after step C.

<工程Dの具体例>
工程Dでは、工程Bで得られた第1の関係(図6(A))と、工程Cで得られた第2の関係(図6(B))とを、重ね合わせる(図6(C))。
<Specific example of process D>
In step D, the first relationship obtained in step B (FIG. 6A) and the second relationship obtained in step C (FIG. 6B) are superimposed (FIG. 6C )).

図6(C)より、工程Bで用いたシリコン基板のDZ層の厚さLDZを推定することができる。本例では、DZ層の厚さLDZは、30μm〜40μmであると推定される。 From FIG. 6C, the thickness L DZ of the DZ layer of the silicon substrate used in the process B can be estimated. In this example, the thickness L DZ of the DZ layer is estimated to be 30 μm to 40 μm.

本実施の形態の方法を用いることで、複数層構造を有する半導体基板のライフタイム、又は、DZ層の厚さを非破壊的に測定することができる。   By using the method of this embodiment mode, the lifetime of a semiconductor substrate having a multi-layer structure or the thickness of a DZ layer can be measured nondestructively.

なお、工程CにおいてDZ層の厚さLDZをより細かく振ることで、図6(B)における曲線の本数を増やすことができる。そうすることで、より精度よくDZ層の厚さを測定することができる。 In Step C, the number of curves in FIG. 6B can be increased by finely shaking the thickness L DZ of the DZ layer. By doing so, the thickness of the DZ layer can be measured with higher accuracy.

また、本実施の形態では、複数層構造を有する半導体基板として、DZ層及びIG層を有するシリコン基板を用いたが、限定されない。結晶欠陥の数が異なる複数の層を有する半導体基板を解析することができる。   In this embodiment, a silicon substrate having a DZ layer and an IG layer is used as a semiconductor substrate having a multi-layer structure, but the present invention is not limited to this. A semiconductor substrate having a plurality of layers with different numbers of crystal defects can be analyzed.

<τIG=τA1の導出過程>
工程Cにおいて、τIG=τA1と近似したが、導出過程を以下に示す。
<Derivation process of τ IG = τ A1 >
In step C, the approximation is made as τ IG = τ A1, and the derivation process is shown below.

図8は、半導体基板のモデルとして図2(A)を用い、IG層IG側を照射面として、μ−PCD法のシミュレーションを行った結果である。すなわち、工程Aによる実験をシミュレーションにより行った結果である。なお、計算で得られた減衰曲線の直線部を外挿することでτを計算した。 FIG. 8 shows the result of the simulation of the μ-PCD method using FIG. 2A as the model of the semiconductor substrate and using the IG layer IG side as the irradiation surface. That is, it is a result of conducting an experiment by the process A by simulation. In addition, (tau) 1 was calculated by extrapolating the linear part of the attenuation | damping curve obtained by calculation.

このシミュレーションでは、IG層IGのライフタイムτIG=1μsecとし、表面再結合速度S及びDZ層の厚さLDZを広く変化させ、一次モードのライフタイムτを求めている。なお、縦軸が一次モードのライフタイムτであり、横軸が表面再結合速度Sである。 In this simulation, the lifetime τ IG of the IG layer IG is set to 1 μsec, the surface recombination velocity S and the thickness L DZ of the DZ layer are widely changed, and the lifetime τ 1 of the primary mode is obtained. The vertical axis represents the lifetime τ 1 of the primary mode, and the horizontal axis represents the surface recombination velocity S.

図8から、IG層IG側を照射面とした場合、ライフタイムτは、表面再結合速度S及びDZ層の厚さLDZによらず、ほぼ一定であることが認められる。すなわち、τ=τIGという近似が成立する。 From FIG. 8, it is recognized that when the IG layer IG side is the irradiated surface, the lifetime τ 1 is substantially constant regardless of the surface recombination velocity S and the thickness L DZ of the DZ layer. That is, the approximation τ 1 = τ IG holds.

したがって、工程Aより得られたライフタイムτA1を、IG層IGのライフライムτIGとして計算することができる。 Therefore, the lifetime τ A1 obtained from the process A can be calculated as the life lime τ IG of the IG layer IG.

以上より、工程CにおいてτIG=τA1とすることができる。 From the above, in step C, τ IG = τ A1 can be obtained.

<微分方程式の解>
工程Cにおいて、キャリア密度の微分方程式の解より各値を求めたが、算出過程は以下の通りである。
<Solution of differential equation>
In step C, each value was obtained from the solution of the differential equation of carrier density. The calculation process is as follows.

図9に示すように、シリコン基板Siにおいて、一方の面の座標をx、他方の面の座標を−x、DZ層DZとIG層IGとの界面の座標をx=x及びx=−x、−x≦x≦xをIG層IG、−x≦x≦−x及びx≦x≦xをDZ層DZとする。また、DZ層DZのバルクライフタイムをτDZ、IG層IGのバルクライフタイムをτIGとする。そして、シリコン基板Siの両面の表面再結合速度は等しい場合を考え、両者ともSとする。この構造はx=0について反転対称である。 As shown in FIG. 9, in the silicon substrate Si, the coordinate of one surface is x 2 , the coordinate of the other surface is −x 2 , and the coordinate of the interface between the DZ layer DZ and the IG layer IG is x = x 1 and x = −x 1 , −x 1 ≦ x ≦ x 1 is an IG layer IG, and −x 2 ≦ x ≦ −x 1 and x 1 ≦ x ≦ x 2 are DZ layers DZ. Further, the bulk lifetime of the DZ layer DZ is τ DZ , and the bulk lifetime of the IG layer IG is τ IG . Considering the case where the surface recombination speeds of both sides of the silicon substrate Si are equal, both are set to S. This structure is inversion symmetric with respect to x = 0.

ここで、レーザ照射によって得られる過剰少数キャリアに注目する。そして、キャリア密度が従う微分方程式として、数式1を用いる。なお、低水準注入を前提として拡散及び再結合の効果のみを含め、ドリフトは無視する。   Here, attention is focused on excess minority carriers obtained by laser irradiation. Then, Equation 1 is used as a differential equation that the carrier density follows. Note that drift is ignored, including only diffusion and recombination effects, assuming low level injection.

Figure 0005815330
Figure 0005815330

ここでDは少数キャリアの拡散定数である。また、右辺第二項のτはDZ層DZではτDZ、IG層IGではτIGとなるため、τがxに依存する点が単層構造を有する半導体基板と異なる。更に、表面における再結合を考慮した境界条件である数式2を課す。 Here, D is a diffusion constant of minority carriers. Further, τ b in the second term on the right side is τ DZ in the DZ layer DZ and τ IG in the IG layer IG, and therefore differs from a semiconductor substrate having a single layer structure in that τ b depends on x. Furthermore, Formula 2, which is a boundary condition considering recombination on the surface, is imposed.

Figure 0005815330
Figure 0005815330

更に、DZ層DZとIG層IGとの界面での境界条件として数式3を導入する。ここで、量子力学の類推から、DZ層DZとIG層IGとの界面でのキャリア密度、及びその一階微分がDZ層DZとIG層IGとの界面で連続的に繋がるものとした。   Furthermore, Formula 3 is introduced as a boundary condition at the interface between the DZ layer DZ and the IG layer IG. Here, from analogy of quantum mechanics, it is assumed that the carrier density at the interface between the DZ layer DZ and the IG layer IG and the first derivative thereof are continuously connected at the interface between the DZ layer DZ and the IG layer IG.

Figure 0005815330
Figure 0005815330

上記微分方程式を各種境界条件を課して解くと、離散的な時定数τで特徴付けられる無限個の固有モードが得られる。算出する一次モードライフタイムτとは、固有モードのうち、最も時定数の長いモードの時定数である。 When the differential equation is solved under various boundary conditions, infinite eigenmodes characterized by discrete time constants τ i are obtained. The calculated primary mode lifetime τ 1 is the time constant of the mode with the longest time constant among the eigenmodes.

そして、初期条件として時間t=0におけるキャリア注入プロファイルを与えれば、時間変化に対するシミュレーションを行うことができる。   If a carrier injection profile at time t = 0 is given as an initial condition, a simulation with respect to time change can be performed.

初期のキャリア注入プロファイルとしては、入射光の波長及びサンプルによって決まる吸収係数αを用いて、n(x,t=0)∝exp(−αx)と近似する。このプロファイルは、固有モードφの重ね合わせであるexp(−αx)=ΣAφによって表現される。なお、重ね合わせの形成Aは、φの直交関数の性質を用いて計算することができる。 The initial carrier injection profile is approximated to n (x, t = 0) ∝exp (−αx) using the absorption coefficient α determined by the wavelength of the incident light and the sample. This profile is represented by a superposition of eigenmodes φ i exp (-αx) = ΣA i φ i. The superposition formation A i can be calculated using the orthogonal function of φ i .

以上のことから、キャリア密度n(x,t)の解は、n(x,t)=ΣAφ(x)exp(−t/τ)となる。 From the above, the solution of the carrier density n (x, t) is n (x, t) = ΣA i φ i (x) exp (−t / τ i ).

更に、この解から、図1に示すような減衰曲線を求め、全モードのキャリア密度に対する一次モードのキャリア密度の割合の逆数Rを算出することができる。なお、キャリア密度は、xについて積分して用いる。 Further, from this solution, an attenuation curve as shown in FIG. 1 can be obtained, and the reciprocal RC of the ratio of the carrier density of the primary mode to the carrier density of all modes can be calculated. The carrier density is integrated with respect to x.

以上のように、ライフタイムτC1及び割合の逆数Rを求めることができる。 As described above, the lifetime τ C1 and the reciprocal number RC of the ratio can be obtained.

なお、工程Cでは、表面再結合速度S及びDZ層の厚さLDZを変え、ライフタイムτC1及び割合の逆数Rを求めている。 In step C, the surface recombination velocity S and the thickness L DZ of the DZ layer are changed to obtain the lifetime τ C1 and the reciprocal number RC of the ratio.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

(実施の形態2)
本実施の形態では、半導体基板の解析方法として、実施の形態1における工程Bの変形例を示す。
(Embodiment 2)
In the present embodiment, as a method for analyzing a semiconductor substrate, a modification of the process B in the first embodiment is shown.

<工程Bの変形例>
実施の形態1は、工程Bにおいて、1個のデータによりライフタイムτB1と割合の逆数Rとの関係(第1の関係)を得るものである。
<Modification of process B>
Embodiment 1, in step B, is to obtain the relationship between lifetime tau B1 and percentage of reciprocal R B by a single data (first relationship).

それに対し、本実施の形態では、複数個のデータにより第1の関係を得るものである。すなわち、工程Cで得られた第2の関係のように、第1の関係を表面再結合速度Sの変化に応じた曲線で示せばよい。   On the other hand, in the present embodiment, the first relationship is obtained from a plurality of data. That is, like the second relationship obtained in step C, the first relationship may be shown by a curve corresponding to the change in the surface recombination velocity S.

そこで、本例では、複数枚のシリコン基板を用いて実験を行う。用いるシリコン基板は、図2と同様である。なお、DZ層DZを形成する際、複数枚のシリコン基板においてプロセス条件を同一とし、DZ層の厚さを揃えておく。   Therefore, in this example, an experiment is performed using a plurality of silicon substrates. The silicon substrate used is the same as that shown in FIG. When forming the DZ layer DZ, the process conditions are the same for a plurality of silicon substrates, and the thickness of the DZ layer is made uniform.

そして、複数枚のシリコン基板に対し、それぞれ異なる条件で表面処理(表面パッシベーションともいう)を行う。表面処理条件を変えることで、各層のバルクライフタイムが変わらず表面再結合速度Sのみが変わるため、得られる第1の関係を表面再結合処理Sに応じた曲線で示すことができる。   Then, surface treatment (also referred to as surface passivation) is performed on a plurality of silicon substrates under different conditions. By changing the surface treatment conditions, the bulk lifetime of each layer does not change, and only the surface recombination velocity S changes. Therefore, the obtained first relationship can be shown by a curve corresponding to the surface recombination treatment S.

ここでは、4枚のシリコン基板に対し、表面処理として熱酸化処理を行う。そして、4枚のシリコン基板の表面に、それぞれ50nm、100nm、150nm、及び200nmの膜厚の酸化珪素膜を形成する。なお、シリコン基板の枚数及び酸化珪素膜の膜厚は、限定されない。   Here, thermal oxidation treatment is performed on the four silicon substrates as surface treatment. Then, silicon oxide films having thicknesses of 50 nm, 100 nm, 150 nm, and 200 nm are formed on the surfaces of the four silicon substrates, respectively. Note that the number of silicon substrates and the thickness of the silicon oxide film are not limited.

また、表面処理は、熱酸化処理に限定されず、表面再結合速度Sを変化させる処理を行えばよい。例えば、CVD法により絶縁層を設ける処理、塩酸酸化処理などを行ってもよい。   Further, the surface treatment is not limited to the thermal oxidation treatment, and a treatment for changing the surface recombination rate S may be performed. For example, a process for providing an insulating layer by a CVD method, a hydrochloric acid oxidation process, or the like may be performed.

そして、4枚のシリコン基板に対し、表面処理が行われたDZ層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτB1及び割合の逆数Rを測定する。そして、ライフタイムτB1と割合の逆数Rとの関係(第1の関係)を得る。図7(A)は、第1の関係を、曲線で示したものである。 Then, with respect to four silicon substrate, subjected to mu-PCD method DZ layer side surface treatment is performed as an irradiation surface, measuring the reciprocal R B lifetime tau B1 and proportions of the primary mode. Then, a relationship (first relationship) between the lifetime τ B1 and the reciprocal number R B of the ratio is obtained. FIG. 7A shows the first relationship with a curve.

そして、第1の関係(図7(A))と、工程Cで得られた第2の関係(図7(B))とを、重ね合わせる(図7(C))。なお、第2の関係は、実施の形態1の工程Cで得られたもの(図6(B))と同一である。   Then, the first relationship (FIG. 7A) and the second relationship obtained in step C (FIG. 7B) are overlapped (FIG. 7C). Note that the second relationship is the same as that obtained in Step C of Embodiment 1 (FIG. 6B).

図7(C)から、工程Bで用いた4枚のシリコン基板におけるDZ層の厚さを推定することができる。本例では、DZ層の厚さは、30μ〜40μであることが推定される。   From FIG. 7C, the thickness of the DZ layer in the four silicon substrates used in the process B can be estimated. In this example, the thickness of the DZ layer is estimated to be 30 μm to 40 μm.

本実施の形態では、複数枚のシリコン基板を用いているため、ライフタイムτB1と割合の逆数Rとの関係を曲線で示すことができる。そうすることで、より精度良くDZ層の厚さを測定することができる。 In this embodiment, the use of a plurality silicon substrate, it is possible to indicate the relationship between lifetime tau B1 and percentage of reciprocal R B by a curve. By doing so, the thickness of the DZ layer can be measured with higher accuracy.

また、工程CにおいてDZ層の厚さLDZをより細かく振ることで、図7(B)における曲線の本数を増やすことができる。そうすることで、より精度よくDZ層の厚さを測定することができる。 Further, the number of curves in FIG. 7B can be increased by finely shaking the thickness L DZ of the DZ layer in step C. By doing so, the thickness of the DZ layer can be measured with higher accuracy.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

(実施の形態3)
本実施の形態では、実施の形態1又は実施の形態2の方法により解析した半導体基板を用い、SOI(Silicon On Insulator)基板を作製する方法を示す。
(Embodiment 3)
In this embodiment, a method for manufacturing an SOI (Silicon On Insulator) substrate using the semiconductor substrate analyzed by the method of Embodiment 1 or 2 will be described.

まず、半導体基板101を準備する(図10(A))。半導体基板101は、実施の形態1又は実施の形態2の方法で解析されたものを用いる。   First, the semiconductor substrate 101 is prepared (FIG. 10A). As the semiconductor substrate 101, the one analyzed by the method of Embodiment 1 or Embodiment 2 is used.

次いで、半導体基板101にイオン103を照射し、所定の深さに損傷領域105を形成する(図10(B))。   Next, the semiconductor substrate 101 is irradiated with ions 103 to form a damaged region 105 at a predetermined depth (FIG. 10B).

損傷領域105は、電界で加速されたイオン(イオンビーム)103を半導体基板101に照射し、半導体基板101の表面から所定の深さにイオン103を導入することで、形成することができる。なお、DZ層の厚さが測定された半導体基板101を用いることで、DZ層の内部に損傷領域を形成するこができる。   The damaged region 105 can be formed by irradiating the semiconductor substrate 101 with ions (ion beams) 103 accelerated by an electric field and introducing the ions 103 to a predetermined depth from the surface of the semiconductor substrate 101. Note that a damaged region can be formed inside the DZ layer by using the semiconductor substrate 101 in which the thickness of the DZ layer is measured.

イオン103の照射は、水素、不活性元素(例えばヘリウム)又はハロゲン(例えばフッ素)等のイオンを用い、イオンドーピング法又はイオン注入法により行うことができる。   Irradiation with the ions 103 can be performed by ion doping or ion implantation using ions of hydrogen, an inert element (eg, helium), or halogen (eg, fluorine).

次に、支持基板107を準備する(図10(C))。   Next, the support substrate 107 is prepared (FIG. 10C).

支持基板107は、ガラス、プラスチック、セラミック、石英、サファイアなどの絶縁体でなる基板、シリコンなどの半導体でなる基板、金属やステンレスなどの導電体でなる基板を用いることができる   As the support substrate 107, a substrate made of an insulator such as glass, plastic, ceramic, quartz, or sapphire, a substrate made of a semiconductor such as silicon, or a substrate made of a conductor such as metal or stainless steel can be used.

次いで、半導体基板101と支持基板107とを、絶縁層109を介して貼り合わせる(図10(D))。貼り合わせは、半導体基板101の損傷領域105が形成された側を貼り合わせ面(接合面ともいう)として行う。   Next, the semiconductor substrate 101 and the supporting substrate 107 are attached to each other with the insulating layer 109 interposed therebetween (FIG. 10D). The bonding is performed using the side of the semiconductor substrate 101 where the damaged region 105 is formed as a bonding surface (also referred to as a bonding surface).

絶縁層109は、2つの基板を貼り合わせるための接合層として機能するものであり、半導体基板101上に形成してもよく、支持基板107上に形成してもよい。半導体基板101上に絶縁層109を形成する場合、上記イオン103の照射の前に絶縁層109を形成してもよい。   The insulating layer 109 functions as a bonding layer for bonding two substrates, and may be formed over the semiconductor substrate 101 or the support substrate 107. In the case where the insulating layer 109 is formed over the semiconductor substrate 101, the insulating layer 109 may be formed before the ion 103 irradiation.

絶縁層109は、CVD法により、酸化物又は窒化物等を、単層又は積層させて形成すればよい。具体的な材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコン等が挙げられる。   The insulating layer 109 may be formed by a single layer or a stack of oxides, nitrides, or the like by a CVD method. Specific examples of the material include silicon oxide, silicon nitride, silicon oxynitride, and silicon nitride oxide.

なお、酸化窒化シリコンとは、窒素よりも酸素の含有量が多いものであり、窒化酸化シリコンとは、酸素よりも窒素の含有量が多いものである。ここで、含有量の比較は、ラザフォード後方散乱法及び水素前方散乱法の測定結果に基づいて行うこととする。   Note that silicon oxynitride has a higher oxygen content than nitrogen, and silicon nitride oxide has a higher nitrogen content than oxygen. Here, the content is compared based on the measurement results of the Rutherford backscattering method and the hydrogen forward scattering method.

また、貼り合わせを行う前に、2つの基板の貼り合わせ面に表面処理を行ってもよい。表面処理を行うことで、親水性又は清浄性が向上し、貼り合わせの際の接合強度を向上させることができる。なお、表面処理は、2つの基板の少なくとも一方に行えばよい。また、絶縁層109が形成されている基板に表面処理を行う場合は、絶縁層109の表面に対して行う。   In addition, surface treatment may be performed on the bonding surfaces of the two substrates before bonding. By performing the surface treatment, hydrophilicity or cleanliness is improved, and bonding strength at the time of bonding can be improved. Note that the surface treatment may be performed on at least one of the two substrates. In addition, when surface treatment is performed on the substrate over which the insulating layer 109 is formed, the surface treatment is performed on the surface of the insulating layer 109.

次に、加熱処理を行い、損傷領域105において半導体基板101を分離(分断ともいう)する(図10(E))。該分離により、支持基板107上に、絶縁層109と、半導体基板101の一部からなる半導体層111と順に設けることができる。すなわち、支持基板107上に、半導体基板101の一部からなる半導体層111を転載することができる。   Next, heat treatment is performed, and the semiconductor substrate 101 is separated (also referred to as division) in the damaged region 105 (FIG. 10E). By the separation, the insulating layer 109 and the semiconductor layer 111 including a part of the semiconductor substrate 101 can be sequentially provided over the supporting substrate 107. That is, the semiconductor layer 111 including a part of the semiconductor substrate 101 can be transferred onto the support substrate 107.

なお、加熱処理は、300℃以上、且つ、支持基板107の歪み点未満の温度で行えばよい。   Note that the heat treatment may be performed at a temperature of 300 ° C. or higher and lower than the strain point of the support substrate 107.

このようにして、SOI基板113を作製することができる。   In this manner, the SOI substrate 113 can be manufactured.

実施の形態1又は実施の形態2の解析方法を用いることで、予め半導体基板のDZ層の厚さを測定することができる。そして、DZ層の内部に損傷領域を形成し、DZ層の一部を転載することで、結晶欠陥が少ない半導体層を得ることができる。   By using the analysis method of Embodiment 1 or Embodiment 2, the thickness of the DZ layer of the semiconductor substrate can be measured in advance. Then, by forming a damaged region inside the DZ layer and transferring a part of the DZ layer, a semiconductor layer with few crystal defects can be obtained.

なお、SOI基板とは、支持基板上に絶縁層を介して半導体層が設けられたものの総称であり、シリコン層を有する基板に限定されない。   Note that an SOI substrate is a general term for a semiconductor substrate provided with an insulating layer on a supporting substrate, and is not limited to a substrate having a silicon layer.

そして、このSOI基板を用いて、トランジスタ又はダイオード等の半導体装置を作成することができる。   A semiconductor device such as a transistor or a diode can be manufactured using this SOI substrate.

また、上記半導体素子を用いて、様々な電子機器を作製することができる。電子機器の一例としては、テレビ、パーソナルコンピュータ、ビデオカメラ、デジタルカメラ、ナビゲーションシステム又は携帯情報端末(携帯電話、電子書籍又は携帯型ゲーム機等)などの表示装置が挙げられる。これら表示装置の表示部又は周辺部に、上記半導体素子を用いた回路を設けることができる。   In addition, various electronic devices can be manufactured using the semiconductor element. Examples of the electronic device include a display device such as a television, a personal computer, a video camera, a digital camera, a navigation system, or a portable information terminal (such as a mobile phone, an electronic book, or a portable game machine). A circuit using the semiconductor element can be provided in a display portion or a peripheral portion of these display devices.

また、電子機器の他の一例としては、表示部を必須としないものでもよく、例えば、無線タグ、認証装置、照明装置又は空調機などの様々な装置が挙げられる。これらの装置に上記半導体素子を用いた回路を設けることができる。   Further, as another example of the electronic apparatus, a display unit may not be essential, and examples thereof include various devices such as a wireless tag, an authentication device, a lighting device, and an air conditioner. A circuit using the semiconductor element can be provided in these devices.

上記回路としては、画素回路、駆動回路、演算回路、センサ回路、電源回路又はメモリ回路など、上記半導体素子を用いることが可能な回路が挙げられる。   Examples of the circuit include a circuit that can use the semiconductor element, such as a pixel circuit, a driver circuit, an arithmetic circuit, a sensor circuit, a power supply circuit, or a memory circuit.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

101 半導体基板
103 イオン
105 損傷領域
107 支持基板
109 絶縁層
111 半導体層
113 SOI基板
101 Semiconductor substrate 103 Ion 105 Damaged region 107 Support substrate 109 Insulating layer 111 Semiconductor layer 113 SOI substrate

Claims (2)

IG層が露出された第1の半導体基板に対して、IG層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτA1を測定する工程と、
少なくとも一方の面にDZ層を有する第2の半導体基板に対して、DZ層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτB1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第1の関係を測定する工程と、
前記ライフタイムτA1を用いたシミュレーションにより、前記第2の半導体基板と同じ構造のモデルに対して、DZ層側を照射面としてμ−PCD法を行い、該DZ層の厚さ及び表面再結合速度を変化させた際の、一次モードのライフタイムτC1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第2の関係を求める工程と、
前記第1の関係と、前記第2の関係とを重ね合わせ、前記第2の半導体基板における前記DZ層の厚さを測定する工程とを有することを特徴とする半導体基板の解析方法。
Performing a μ-PCD method on the first semiconductor substrate from which the IG layer is exposed, using the IG layer side as an irradiation surface, and measuring the lifetime τ A1 of the primary mode;
A μ-PCD method is performed on a second semiconductor substrate having a DZ layer on at least one surface, with the DZ layer side as an irradiation surface, and the primary mode lifetime τ B1 and the primary mode with respect to the carrier density of all modes. Measuring a first relationship with a reciprocal number R B of the ratio of the carrier density of
Based on the simulation using the lifetime τ A1 , a μ-PCD method is performed on the model having the same structure as that of the second semiconductor substrate with the DZ layer side as an irradiation surface, and the thickness and surface recombination of the DZ layer Determining a second relationship between the lifetime of the primary mode τ C1 when the speed is changed and the reciprocal RC of the ratio of the carrier density of the primary mode to the carrier density of all modes;
A method for analyzing a semiconductor substrate, comprising: superimposing the first relationship and the second relationship and measuring a thickness of the DZ layer in the second semiconductor substrate.
IG層が露出された第1の半導体基板に対して、IG層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτA1を測定する工程と、
少なくとも一方の面にDZ層を有し、且つ、表面処理条件の異なる複数枚の第2の半導体基板に対して、各々DZ層側を照射面としてμ−PCD法を行い、一次モードのライフタイムτB1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第1の関係を測定する工程と、
前記ライフタイムτA1を用いたシミュレーションにより、前記第2の半導体基板と同じ構造のモデルに対して、DZ層側を照射面としてμ−PCD法を行い、該DZ層の厚さ及び表面再結合速度を変化させた際の、一次モードのライフタイムτC1と、全モードのキャリア密度に対する該一次モードのキャリア密度の割合の逆数Rとの第2の関係を求める工程と、
前記第1の関係と、前記第2の関係とを重ね合わせ、前記第2の半導体基板における前記DZ層の厚さを測定する工程とを有することを特徴とする半導体基板の解析方法。
Performing a μ-PCD method on the first semiconductor substrate from which the IG layer is exposed, using the IG layer side as an irradiation surface, and measuring the lifetime τ A1 of the primary mode;
A primary mode lifetime is obtained by performing a μ-PCD method on a plurality of second semiconductor substrates having a DZ layer on at least one surface and having different surface treatment conditions, with each DZ layer side as an irradiation surface. and tau B1, measuring a first relation between the reciprocal R B ratio of the carrier density of the primary mode for the carrier density in all modes,
Based on the simulation using the lifetime τ A1 , a μ-PCD method is performed on the model having the same structure as that of the second semiconductor substrate with the DZ layer side as an irradiation surface, and the thickness and surface recombination of the DZ layer Determining a second relationship between the lifetime of the primary mode τ C1 when the speed is changed and the reciprocal RC of the ratio of the carrier density of the primary mode to the carrier density of all modes;
A method for analyzing a semiconductor substrate, comprising: superimposing the first relationship and the second relationship and measuring a thickness of the DZ layer in the second semiconductor substrate.
JP2011183365A 2010-09-10 2011-08-25 Semiconductor substrate analysis method Expired - Fee Related JP5815330B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011183365A JP5815330B2 (en) 2010-09-10 2011-08-25 Semiconductor substrate analysis method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010202593 2010-09-10
JP2010202593 2010-09-10
JP2011183365A JP5815330B2 (en) 2010-09-10 2011-08-25 Semiconductor substrate analysis method

Publications (2)

Publication Number Publication Date
JP2012080086A JP2012080086A (en) 2012-04-19
JP5815330B2 true JP5815330B2 (en) 2015-11-17

Family

ID=46239920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011183365A Expired - Fee Related JP5815330B2 (en) 2010-09-10 2011-08-25 Semiconductor substrate analysis method

Country Status (1)

Country Link
JP (1) JP5815330B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198640A (en) * 1981-06-01 1982-12-06 Fujitsu Ltd Inspecton of semiconductor manufacturing process
JPH0697249A (en) * 1992-09-11 1994-04-08 Ikutoku Gakuen Method and device for evaluating silicon wafer

Also Published As

Publication number Publication date
JP2012080086A (en) 2012-04-19

Similar Documents

Publication Publication Date Title
US6759255B2 (en) Method and system for detecting metal contamination on a semiconductor wafer
JP3536203B2 (en) Method and apparatus for measuring crystal defects in wafer
US20150168326A1 (en) Method and device for testing semiconductor subtrates for radiofrequency application
US7507641B2 (en) Method of producing bonded wafer
US6620632B2 (en) Method for evaluating impurity concentrations in semiconductor substrates
JP5815330B2 (en) Semiconductor substrate analysis method
Ogawa et al. Interface and oxide trap states of SiO2/GaN metal–oxide–semiconductor capacitors and their effects on electrical properties evaluated by deep level transient spectroscopy
Wasyluk et al. Investigation of stress and structural damage in H and He implanted Ge using micro‐Raman mapping technique on bevelled samples
JP3452629B2 (en) Method and apparatus for evaluating silicon oxide film, and method and apparatus for manufacturing semiconductor device
Yoo et al. Room temperature photoluminescence and Raman characterization of interface characteristics of SiN/SiO2/Si prepared under various deposition techniques and conditions
JP2001228026A (en) Radiation temperature measurement method
JP5706776B2 (en) Semiconductor substrate evaluation method
De Salvador et al. Experimental evidence of B clustering in amorphous Si during ultrashallow junction formation
JP6369761B2 (en) Process for processing structures
JP4784192B2 (en) Evaluation method of silicon wafer
JP2013093434A (en) Method for analyzing semiconductor substrate
Geiler et al. Photoelastic stress evaluation and defect monitoring in 300-mm-wafer manufacturing
US6605482B2 (en) Process for monitoring the thickness of layers in a microelectronic device
JP3939179B2 (en) Fine particle detection device, fine particle production device
Uchida et al. Heat transport properties of alumina gate insulator films on Ge substrates fabricated by atomic layer deposition
JPH0982768A (en) Semiconductor wafer evaluation method
Arreola et al. Effect of O2 plasma on properties of electrolyte‐insulator‐semiconductor structures
Wang et al. Hydrogen Concentration Analysis in Sequentially Deposited Thin Films and Application of Surface Charge Analysis Techniques for Fast and Non-Destructive Characterization of PECVD Silicon Nitride
Abe et al. Annealing behavior of oxygen in-diffusion from SiO2 film to silicon substrate
JP5018053B2 (en) Semiconductor wafer evaluation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150924

R150 Certificate of patent or registration of utility model

Ref document number: 5815330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees