JP5825895B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置及びその駆動方法に関する。

液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。

透過型の液晶表示装置は、冷陰極蛍光ランプなどのバックライトを用い、液晶の光学変調作用を利用して、バックライトからの光が液晶を透過して液晶表示装置外部に出力される状態と、出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。

また、反射型の液晶表示装置は、液晶の光学変調作用を利用して、外光、即ち入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。

また、液晶表示装置の表示方法として、カラーフィルタ方式及びフィールドシーケンシャル方式が知られている。フィールドシーケンシャル方式によって表示を行う液晶表示装置は、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該異なる色を呈する複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成し、カラー表示を行っている。即ち、フィールドシーケンシャル方式は、特定色を呈する光毎に時間分割することで所望の色を形成する方式である。

特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の書き込みと、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。

特開２００９−４２４０５号公報

液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像表示を認識できる液晶表示装置を提供することを課題の一とする。

また、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供することを課題の一とする。

液晶層を介して入射する光を反射して表示を行う領域（反射領域）と、バックライトからの光を透過して表示を行う領域（透過領域）とを設け、透過モードと反射モードの切り換えを行うことのできる液晶表示装置とする。透過モードの場合には、透過領域の第１の画素電極に接続された第１のトランジスタを駆動し、反射領域の第２の画素電極に接続された第２のトランジスタをオフ状態とする。第１の画素電極は、光を透過する導電性材料で形成され、第２の画素電極は、光を反射する導電性材料で形成される。

また、透過モード時において、１フレーム毎もしくは複数フレーム毎に、反射領域の第２の画素電極に接続された第２のトランジスタをオン状態とする期間を設け、反射領域に黒の画像信号を保持させる。透過モード時に、反射領域に黒の画像信号を保持させることで、外光が反射領域で反射されることによるコントラストの低下を防ぐことができる。

一つの画素に反射領域と透過領域を設け、画像信号を供給するための信号線を、反射領域と透過領域で共用とすることで、１画素当たりの配線本数を減らすことができる。具体的には、信号線に透過領域が有する第１のトランジスタを接続し、反射領域が有する第２のトランジスタは、第１のトランジスタを介して信号線に接続する。反射モードの場合には、第１のトランジスタと第２のトランジスタをオン状態とすることで、信号線から反射領域に画像信号を供給する。

また、透過領域の表示においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行う新規のフィールドシーケンシャル方式を用いる。なお、バックライトの光源としては、冷陰極蛍光ランプよりも消費電力を低減でき、光の強弱を調節できる発光ダイオード（ＬＥＤ）を複数用いる。

新規のフィールドシーケンシャル方式は、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）を低減することができる。

本明細書で開示する本発明の一態様は、画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、バックライトを有し、そのバックライトが、異なる色相の光を発する複数の光源を有する。そして、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、光源の駆動方法を切り換える。

フルカラー画像の表示を行う場合は、新規のフィールドシーケンシャル方式を利用した透過モードとし、画素部を複数の領域に分割し、領域ごとに上記光源の点灯を制御する。具体的には、画素部は、第１の領域及び第２の領域を少なくとも有し、前記第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、前記第２の領域にも異なる色相を有する前記複数の光が、前記第１の輪番とは異なる第２の輪番に従い、順次供給される。

モノクロ画像の表示を行う場合は、光源からの光の供給を停止して反射モードとし、画素部の反射領域全体、或いは領域ごとに、外部からの光を利用して静止画表示または動画表示を行う。

さらに、本発明の一態様では、上記モノクロ画像が静止画である場合に、モノクロ画像が動画である場合よりも、その駆動周波数を低くする。そして、本発明の一態様では、駆動周波数を低くするために、液晶表示装置の画素部に、液晶素子と、当該液晶素子に与えられる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）とを設ける。オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くしても、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。

本発明の一態様は、異なる色相の光を発する複数の光源と、複数の画素を有する画素部とを有し、画素は、光を透過する第１の画素電極と、光を反射する第２の画素電極と、第１のトランジスタと、第２のトランジスタを有し、第１のトランジスタのソースまたはドレインの一方は、信号線と電気的に接続し、第１のトランジスタのソースまたはドレインの他方は、第１の画素電極と、第２のトランジスタのソースまたはドレインの一方と電気的に接続し、第２のトランジスタのソースまたはドレインの他方は、第２の画素電極と電気的に接続することを特徴とする液晶表示装置である。

本発明の一態様は、画素部を複数の領域に分割し、複数の領域ごとに、異なる色相の光を発する複数の光源の点灯を制御し、第１のトランジスタを駆動して、第１の画素電極と重なる液晶層に電圧を印加してカラー表示を行い、複数の光源の消灯する期間に、第１のトランジスタ及び第２のトランジスタを駆動して、第２の画素電極と重なる液晶層に電圧を印加してモノクロ表示を行う上記液晶表示装置である。

本発明の一態様は、画素部を少なくとも第１の領域及び第２の領域に分割し、第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する複数の光が、第１の輪番とは異なる第２の輪番に従い、順次供給されることを特徴とする上記液晶表示装置である。

上記トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、液晶素子に与えられる電圧を保持するためのスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子からの電荷のリークを防ぐことができる。

上記画素部は、入力されるフルカラー画像信号の電圧に従って液晶層の透過率が制御される領域と、該領域と重なる液晶層への電圧の保持を制御する第１のトランジスタと、入力されるモノクロ画像信号の電圧に従って液晶層の反射率が制御される領域と、該領域と重なる液晶層への電圧の保持を制御する第２のトランジスタを有する。そして、第１及び第２のトランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広く、真性キャリア密度がシリコンよりも低い半導体材料を含んでいる。

なお、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低減することによりｉ型（真性）の酸化物半導体又はｉ型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。ｉ型化または実質的にｉ型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。

また、高純度化された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃｍ^３以下、より好ましくは５×１０^１７／ｃｍ^３以下、さらに好ましくは１×１０^１６／ｃｍ^３以下とする。

また、ホール効果測定により測定できるｉ型化または実質的にｉ型化された酸化物半導体のキャリア密度は、１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満である。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。ｉ型化または実質的にｉ型化された酸化物半導体を用いることにより、トランジスタのオフ電流を下げることができる。

ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。

具体的に、ｉ型化または実質的にｉ型化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタにｉ型化または実質的にｉ型化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、ｉ型化または実質的にｉ型化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、ｉ型化または実質的にｉ型化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。

なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｇａ系酸化物半導体や、Ｉｎ系酸化物半導体、Ｓｎ系酸化物半導体、Ｚｎ系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、酸化珪素を含んでいてもよい。なお、酸化物半導体は非晶質でもよく、一部または全部が結晶化していてもよい。

酸化物半導体に、結晶性を有する酸化物半導体を用いる場合は、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下の表面上に形成するとよい。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。

酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＺｎを含有する酸化物半導体である。さらに、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、ランタノイドを含有させてもよい。また、酸化物半導体を高純度化するため、脱水化または脱水素化は有効である。

本明細書において、酸化物半導体は、例えば、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記することができる。ここで、Ｍは、Ｓｎ、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。

液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を実現できる。例えば、動画を表示する場合には透過モードとし、静止画を表示する場合には反射モードにする。

透過モード時に、反射領域を黒表示とすることで、外光が反射領域で反射されることによるコントラストの低下を防ぐことができる。

オフ電流の極めて小さいトランジスタを用い、液晶素子に与えられる電圧が保持される期間を長くすることができ、例えば、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、静止画の表示における消費電力を低減した液晶表示装置を実現することができる。

液晶表示装置の構成を示すブロック図。 パネルと画素の構成を示す図。 液晶表示装置とバックライトの動作を模式的に示した図。 各領域に供給される光の色相の一例を、模式的に示す 各領域に供給される光の消灯の一例を、模式的に示す図。 走査線駆動回路の構成を示す図。 第ｘのパルス出力回路２０＿ｘを、模式的に示した図。 パルス出力回路の構成と、そのタイミングチャートを示す図。 走査線駆動回路のタイミングチャートを示す図。 走査線駆動回路のタイミングチャートを示す図。 信号線駆動回路の構成を示す図。 信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図。 選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図。 選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図。 パルス出力回路の構成を示す図。 パルス出力回路の構成を示す図。 トランジスタの作製方法を示す断面図。 トランジスタの断面図。 トランジスタの断面図。 液晶表示装置の作製方法を示す断面図。 液晶表示装置の作製方法を示す図。 画素の上面図及び断面図の一例。 画素の上面図の一例。 液晶表示装置の上面図及び断面図。 ディスペンサ方式により液晶層を形成する例を説明する図。 液晶表示装置の構成を示す斜視図。 電子機器の図。 トランジスタの断面図。 酸化物半導体層の一形態を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本実施の形態では、静止画モードと動画モードを有する液晶表示装置について図１を用いて説明する。なお、本明細書において、表示装置が表示装置に入力する画像信号を静止画と判断しておこなう動作を静止画モード、動画と判断して行う動作を動画モードというものとする。

本実施の形態の液晶表示装置４００は、複数の画像メモリ４０１と、画像データ選択回路４０２と、セレクタ４０３と、ＣＰＵ４０４と、コントローラ４０５と、パネル４０６と、バックライト４０７と、バックライト制御回路４０８とを有する。

複数の画像メモリ４０１には、液晶表示装置４００に入力された、フルカラー画像に対応する画像データ（フルカラー画像データ４１０）が記憶される。上記フルカラー画像データ４１０には、複数の色相にそれぞれ対応する画像データが含まれている。複数の各画像メモリ４０１には、各色相に対応する画像データがそれぞれ記憶されている。

画像メモリ４０１は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。

画像データ選択回路４０２は、コントローラ４０５からの命令に従って複数の画像メモリ４０１に記憶されている、各色相に対応するフルカラー画像データを読み出し、セレクタ４０３に送る。

また、液晶表示装置４００には、モノクロ画像に対応する画像データ（モノクロ画像データ４１１）も入力される。入力されたモノクロ画像データ４１１は、セレクタ４０３に入力される。

なお、異なる色相の色を呈する光源を複数用い、各色の階調により表示される画像をフルカラー画像とする。また、光源を消灯し、反射電極により表示される画像をモノクロ画像とする。

また、本実施の形態では、モノクロ画像データ４１１が直接セレクタ４０３に入力される構成を示しているが、本発明はこの構成に限定されない。フルカラー画像データ４１０と同様に、モノクロ画像データ４１１も、画像メモリ４０１において一旦記憶し、画像データ選択回路４０２において読み出すようにしても良い。この場合、セレクタ４０３が画像データ選択回路４０２に含まれる構成となる。

また、モノクロ画像データ４１１は、フルカラー画像データ４１０を液晶表示装置４００において合成することで、作製されていても良い。

ＣＰＵ４０４は、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、セレクタ４０３とコントローラ４０５の動作が切り替わるように制御する。

具体的に、フルカラー画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたフルカラー画像データ４１０を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、フルカラー画像データ４１０に同期した駆動信号またはフルカラー画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。

或いは、モノクロ画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたモノクロ画像データ４１１を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、モノクロ画像データ４１１に同期した駆動信号またはモノクロ画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。

パネル４０６は、各画素に液晶素子を有する画素部４１２と、走査線駆動回路４１４、信号線駆動回路４１３などの駆動回路とを有する。セレクタ４０３からのフルカラー画像データ４１０またはモノクロ画像データ４１１は、信号線駆動回路４１３に与えられる。また、コントローラ４０５からの駆動信号または電源電位は、走査線駆動回路４１４、信号線駆動回路４１３に与えられる。

なお、駆動信号には、信号線駆動回路４１３の動作を制御する信号線駆動回路用スタートパルス信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、走査線駆動回路４１４の動作を制御する走査線駆動回路用スタートパルス信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）などが含まれる。

バックライト４０７には、色相の異なる光を発する複数の光源が配置されている。コントローラ４０５は、バックライト制御回路４０８を介してバックライト４０７が有する光源の駆動を制御する。

なお、フルカラー画像の表示とモノクロ画像の表示の切り替えは、人為的に行うことができる。この場合、入力装置４２０を液晶表示装置４００に設け、入力装置４２０からの信号に従って、ＣＰＵ４０４が上記切り替えを制御するようにすれば良い。例えば、使用者が液晶表示装置４００に設けられたスイッチ等によって、フルカラー画像の表示とモノクロ画像の表示の切り替えを制御する。

また、本実施の形態で例示される液晶表示装置４００は、測光回路４２１を有していても良い。測光回路４２１は液晶表示装置４００が使用されている環境の明るさを測定する回路である。そして、測光回路４２１において検知された明るさに従って、ＣＰＵ４０４がフルカラー画像の表示とモノクロ画像の表示の切り替えを制御しても良い。

例えば、本実施の形態で例示される液晶表示装置４００を薄暗い環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がフルカラー画像の表示を選択し、明るい環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がモノクロ画像の表示を選択しても良い。なお、測光回路４２１にあらかじめ閾値を設定し、使用環境の明るさが閾値を下回ると、バックライトが点灯するように設定してもよい。

次いで、本発明の一態様に係る液晶表示装置の、パネルの具体的な構成について、一例を挙げて説明する。

図２（Ａ）は、液晶表示装置の構成例を示す図である。図２（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２を有する。本発明の一態様では、画素部１０が複数の領域に分割されている。具体的には、図２（Ａ）では、画素部１０が、３つの領域（領域１０１、領域１０２、領域１０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素１５を有する。

また、画素部１０には、走査線駆動回路１１によって電位が制御されるｍ本の走査線ＧＬと、信号線駆動回路１２によって電位が制御されるｎ本の信号線ＳＬと、端子６１乃至端子６３に接続されるイネーブル線ＥＮＲが設けられている。そして、ｍ本の走査線ＧＬは、画素部１０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図２（Ａ）の場合、画素部１０が３つの領域に分割されているので、ｍ本の走査線ＧＬも３つのグループに分割されている。そして、各グループに属する走査線ＧＬは、当該グループに対応する領域が有する複数の画素１５に、接続されている。具体的に、各走査線ＧＬは、各領域においてマトリクス状に配設された複数の画素１５のうち、いずれかの行に配設されたｎ個の画素１５に接続される。

図２（Ａ）では、領域１０１が有するイネーブル線ＥＮＲが端子６１に接続され、領域１０２が有するイネーブル線ＥＮＲが端子６２に接続され、領域１０３が有するイネーブル線ＥＮＲが端子６３に接続される構成を示している。イネーブル線ＥＮＲに接続する端子を画素部１０の各領域毎に設けることで、端子を介してイネーブル線ＥＮＲに供給する電位を、各領域毎に制御することができる。また、端子６１乃至端子６３は、それぞれを複数設けてもよい。特に液晶表示装置が大画面化または高精細化すると、配線抵抗の増加による電圧降下が起きやすくなるが、端子６１乃至端子６３をそれぞれ複数分散させて設けることにより、配線抵抗の増加による電圧降下を起きにくくすることができる。また、画素部１０が有する全てのイネーブル線ＥＮＲを１つの端子に接続する構成とすることもできる。

また、各信号線ＳＬは、上記領域に係わらず、画素部１０においてｍ行ｎ列に配設された複数の画素１５のうち、いずれかの列に配設されたｍ個の画素１５に接続される。

図２（Ｂ）は、図２（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。

また、画素１５は、透光性を有する導電膜で形成された画素電極を介してバックライトの光を透過する透過領域１３と、反射電極が液晶層を介して入射する光を反射する反射領域１４に大別される。透過領域１３は、第１の画素トランジスタ１６ａ、第１の液晶素子１８ａ、第１の容量素子１７ａを有する。第１の画素トランジスタ１６ａは、ゲートが走査線ＧＬに接続され、ソース又はドレインの一方となる第１端子が信号線ＳＬに接続され、ソース又はドレインの他方となる第２端子が、第１の液晶素子１８ａの一方の電極及び第１の容量素子１７ａの第１の電極に接続される。第１の液晶素子１８ａの他方の電極は、共通電極に接続される。第１の容量素子１７ａの第２の電極は、容量線に接続される。第１の容量素子１７ａは、第１の液晶素子１８ａに与えられた電圧を保持するための保持容量として機能する。

また、反射領域１４は、第２の画素トランジスタ１６ｂ、第２の液晶素子１８ｂ、第２の容量素子１７ｂを有する。第２の画素トランジスタ１６ｂは、ゲートがイネーブル線ＥＮＲに接続され、ソース又はドレインの一方となる第１端子が、第１の画素トランジスタ１６ａの第２端子に接続され、ソース又はドレインの他方となる第２端子が、第２の液晶素子１８ｂの一方の電極及び第２の容量素子１７ｂの第１の電極に接続される。第２の液晶素子１８ｂの他方の電極は、共通電極に接続される。第２の容量素子１７ｂの第２の電極は、容量線に接続される。第２の容量素子１７ｂは、第２の液晶素子１８ｂに与えられた電圧を保持するための保持容量として機能する。

なお、本実施の形態で示す画素１５は、反射領域１４を用いて画像を表示する場合に、透過領域１３が有する第１の容量素子１７ａを、反射領域１４が有する第２の液晶素子１８ｂに与えられた電圧を保持するための保持容量として用いることができる。このため、保持容量のレイアウト面積を小さくすることができる。

なお、図２において、走査線ＧＬは、走査線駆動回路１１により駆動される。また信号線ＳＬは、信号線駆動回路１２により画像信号が供給される。

一般に、フィールドシーケンシャル方式の駆動を行う場合、駆動回路を非常に高い周波数で動作させる必要がある。画素への画像信号の書き込み時間を短くするため、透過領域１３が有する第１の容量素子１７ａの容量を小さくする必要がある。静止画表示を行う場合は、反射領域１４が有する第２の容量素子１７ｂの容量を大きくすることで、画像の表示を長時間維持することができる。しかしながら、容量素子に接続されるトランジスタのオフ電流が大きいと、画像信号を確実に保持させるため、第１の容量素子１７ａ及び第２の容量素子１７ｂの容量を必要以上に大きくせざるをえない。

このため、第１の画素トランジスタ１６ａ及び第２の画素トランジスタ１６ｂは、酸化物半導体層を有するトランジスタで構成することが好ましい。酸化物半導体層を有するトランジスタはオフ電流が極めて小さいため、第１の容量素子１７ａ及び第２の容量素子１７ｂの容量を小さくすることが可能となる。特に、第２の画素トランジスタ１６ｂとしてオフ電流の極めて小さいトランジスタを用いることで、第２の液晶素子１８ｂに与えられる電圧が保持される期間を長く確保することができるため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１０への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したような、高純度化された酸化物半導体膜を活性層として用いたトランジスタを第２の画素トランジスタ１６ｂに用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。

また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすといった効果もある。

また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、第２の液晶素子１８ｂに第２の容量素子１７ｂを接続しなくても、表示される画質が低下するのを防ぐことができる。

なお、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体であれば、第１の画素トランジスタ１６ａ及び第２の画素トランジスタ１６ｂは、酸化物半導体層を有するトランジスタに限定されず、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体を有するトランジスタで構成してもよい。

また、第１の液晶素子１８ａ、及び第２の液晶素子１８ｂは、それぞれ画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶を含んだ液晶層とを有している。

液晶層に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。

また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを適用することが可能である。

画素１５は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。

また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、第２の画素トランジスタ１６ｂのソース電極とドレイン電極の電位差が大きくなる。よって、第２の画素トランジスタ１６ｂは、閾値電圧がシフトするなどの特性劣化が生じやすい。また、第２の液晶素子１８ｂに保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本実施の形態では、第２の画素トランジスタ１６ｂに、酸化物半導体などの半導体を用いているので、第２の画素トランジスタ１６ｂの耐圧性を高め、オフ電流を著しく低くすることができる。よって、シリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、第２の画素トランジスタ１６ｂの劣化を防ぎ、第２の液晶素子１８ｂに保持されている電圧を維持することができる。

次いで、パネルの動作の一例について、バックライトの動作とともに説明する。図３は、液晶表示装置とバックライトの動作を模式的に示した図である。図３に示すように、本発明の一態様に係る液晶表示装置の動作は、フルカラー画像を表示する期間（フルカラー画像表示期間３０１）と、モノクロ画像の動画を表示する期間（モノクロ動画表示期間３０２）と、モノクロ画像の静止画を表示する期間（モノクロ静止画表示期間３０３）とに大別される。

フルカラー画像表示期間３０１では、複数のサブフレーム期間により１フレーム期間が構成されている。そして、サブフレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、フルカラー画像表示期間３０１では、駆動回路は動作している状態にある。また、フルカラー画像表示期間３０１では、バックライトにより画素部に供給される光の色相が、サブフレーム期間ごとに切り換わる。そして、各色相に対応した画像信号を画素部へ順に書き込んでいき、１フレーム期間内に全ての色相に対応した画像信号を書き込むことで１画像が形成される。そのため、フルカラー画像表示期間３０１では、１フレーム期間における画素部への画像信号の書き込み回数は複数回であり、その数はバックライトから供給される光の色相の数により決まる。

モノクロ動画表示期間３０２では、フルカラー画像表示期間３０１と同様に、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、モノクロ動画表示期間３０２では、駆動回路は動作している状態にある。また、モノクロ動画表示期間３０２では、バックライトにより画素部に供給される光の色相が、フレーム期間ごとに切り換わることがなく、一の色相の光が連続して画素部に供給される。そして、１フレーム期間内に、その一の色相に対応した画像信号を画素部へ順に書き込むことで、１画像が形成される。そのため、モノクロ動画表示期間３０２では、１フレーム期間における画素部への画像信号の書き込み回数は１回となる。

モノクロ静止画表示期間３０３では、フルカラー画像表示期間３０１と同様に、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。しかし、フルカラー画像表示期間３０１やモノクロ動画表示期間３０２とは異なり、画素部への画像信号の書き込み時に駆動回路に駆動信号が供給され、書き込みが終了した後は駆動回路への駆動信号の供給が停止する。よって、モノクロ静止画表示期間３０３では、画像信号の書き込み時以外は駆動回路が非動作の状態にある。また、モノクロ静止画表示期間３０３では、バックライトは消灯させている。そして、１フレーム期間内に画像信号を画素部へ順に書き込むことで、１画像が形成される。そのため、モノクロ静止画表示期間３０３では、１フレーム期間における画素部への画像信号の書き込み回数は１回となる。

なお、モノクロ動画表示期間３０２では、フリッカ等の画像のちらつきが視認されるのを防ぐために、１秒間に６０フレーム期間以上設けることが望ましい。モノクロ静止画表示期間３０３では、１フレーム期間を極端に長く、例えば１分以上とすることができる。１フレーム期間を長くすることで、駆動回路が非動作の期間を長くすることができるので、液晶表示装置の消費電力を低減させることができる。

また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がない。よって、カラーフィルタを用いた液晶表示装置に比べて、コストを低減できる。

なお、フルカラー画像表示期間３０１では、１フレーム期間において、画素部の各領域に色相の異なる複数の光を順次供給する。図４に、各領域に供給される光の色相の一例を、模式的に示す。なお、図４では、図２（Ａ）に示したように、画素部が３つの領域に分割されている場合を例示している。さらに、図４では、画素部に、バックライトから赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が供給される場合を例示している。

まず、図４（Ａ）に、最初のサブフレーム期間において、領域１０１に赤（Ｒ）の光、領域１０２に緑（Ｇ）の光、領域１０３に青（Ｂ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｂ）に、次のサブフレーム期間において、領域１０１に緑（Ｇ）の光、領域１０２に青（Ｂ）の光、領域１０３に赤（Ｒ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｃ）に、さらに次のサブフレーム期間において、領域１０１に青（Ｂ）の光、領域１０２に赤（Ｒ）の光、領域１０３に緑（Ｇ）の光が、それぞれ供給されている様子を示す。

そして、上記全てのサブフレーム期間が終了することで、１フレーム期間が終了する。１フレーム期間において、各領域に供給される光の色相が一巡することで、フルカラーの画像を表示することができる。なお、各領域に着目すると、領域１０１では、供給される光の色相が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に変化している。また、領域１０２では、供給される光の色相が、緑（Ｇ）、青（Ｂ）、赤（Ｒ）の順に変化している。また、領域１０３では、供給される光の色相が、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の順に変化している。よって、各領域には、異なる色相を有する複数の光が、互いに異なる輪番に従い順次供給されていることが分かる。

なお、図４では、各サブフレーム期間において、一の領域に対し一の色相の光だけが供給されている例を示しているが、本発明の一態様はこの構成に限定されない。例えば、各領域内において、画像信号の書き込みが終了した部分から順に供給される光の色相を切り換えていくようにしても良い。この場合、各色相の光が照射される照射領域と、画素部が分割されることで形成される領域とは必ずしも一致しない。

また、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３では、異なる色相を有する複数の光は全て消灯する。図５に、各領域における光の消灯の一例を、模式的に示す。なお、図５では、図２（Ａ）に示したように画素部を３つの領域に分割した場合を例に挙げている。図５に示すように領域１０１、領域１０２、及び領域１０３ではバックライトは全て消灯している。

＜走査線駆動回路１１の構成例＞
図６は、図２（Ａ）に示す走査線駆動回路１１の構成例を示す図である。図６に示す走査線駆動回路１１は、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍを有している。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍから出力される選択信号は、それぞれｍ本の走査線ＧＬ（走査線ＧＬ１乃至走査線ＧＬｍ）に供給される。

また、走査線駆動回路１１には、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）と、走査線駆動回路用スタートパルス信号（ＧＳＰ）とが、駆動信号として供給されている。

なお、図６では、第１のパルス出力回路２０＿１乃至第ｊのパルス出力回路２０＿ｊ（ｊは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線ＧＬ１乃至走査線ＧＬｊに接続されている場合を例示している。また、図６では、第ｊ＋１のパルス出力回路２０＿ｊ＋１乃至第２ｊのパルス出力回路２０＿２ｊが、領域１０２に配設された走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに接続されている場合を例示している。また、図６では、第２ｊ＋１のパルス出力回路２０＿２ｊ＋１乃至第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線ＧＬ２ｊ＋１乃至走査線ＧＬｍに接続されている場合を例示している。

第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス信号（ＧＳＰ）に従って動作を開始し、パルスが順次シフトした選択信号を出力する。

第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍには、同一の構成を有する回路を適用することができる。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍの具体的な接続関係について、図７を参照して説明する。

図７は、第ｘのパルス出力回路２０＿ｘ（ｘは、ｍ以下の自然数）を、模式的に示した図である。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１乃至端子２７を有する。なお、端子２１乃至端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。

まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス信号（ＧＳＰ）を供給する配線に接続され、第２のパルス出力回路２０＿２乃至第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に接続される。

次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）（ａは、ｍ／４以下の自然数）の端子２２は、走査線駆動回路用第１クロック信号（ＧＣＫ１）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２２は、走査線駆動回路用第２クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２２は、走査線駆動回路用第３クロック信号（ＧＣＫ３）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２２は、走査線駆動回路用第４クロック信号（ＧＣＫ４）を供給する配線に接続される。

次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）の端子２３は、走査線駆動回路用第２クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２３は、走査線駆動回路用第３クロック信号（ＧＣＫ３）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２３は、走査線駆動回路用第４クロック信号（ＧＣＫ４）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２３は、走査線駆動回路用第１クロック信号（ＧＣＫ１）を供給する配線に接続される。

次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路２０＿（２ｂ−１）（ｂは、ｊ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に接続され、第２ｂのパルス出力回路２０＿２ｂの端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に接続され、第（２ｃ−１）のパルス出力回路２０＿（２ｃ−１）（ｃは、（ｊ／２＋１）以上ｊ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に接続され、第２ｃのパルス出力回路２０＿２ｃの端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に接続され、第（２ｄ−１）のパルス出力回路２０＿（２ｄ−１）（ｄは、（ｊ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に接続され、第２ｄのパルス出力回路２０＿２ｄの端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に接続される。

次いで、端子２５について述べる。第ｘのパルス出力回路２０＿ｘの端子２５は、ｘ行目に配設された走査線ＧＬｘに接続される。

次いで、端子２６について述べる。第ｙのパルス出力回路２０＿ｙ（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路２０＿（ｙ＋１）の端子２７に接続され、第ｍのパルス出力回路２０＿ｍの端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）が設けられている場合に、第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）の端子２７から出力される信号に相当する。具体的に、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）を設けること、又は外部から当該信号を直接入力することなどによって、第ｍのパルス出力回路２０＿ｍに供給することができる。

各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。

＜パルス出力回路の構成例１＞
次いで、図８（Ａ）に、図７に示す第ｘのパルス出力回路２０＿ｘの、具体的な構成の一例を示す。図８（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。

トランジスタ３１は、そのゲート電極が端子２１に接続されている。また、トランジスタ３１は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。

トランジスタ３２は、そのゲート電極がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。トランジスタ３２は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。

トランジスタ３３は、その第１端子が端子２２に接続され、その第２端子が端子２７に接続されている。

トランジスタ３４は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２７に接続されている。

トランジスタ３５は、そのゲート電極が端子２１に接続されている。また、トランジスタ３５は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。

トランジスタ３６は、そのゲート電極が端子２６に接続されている。また、トランジスタ３６は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３６の第１端子が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。

トランジスタ３７は、そのゲート電極が端子２３に接続されている。また、トランジスタ３７は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３７の第１端子が、電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。

トランジスタ３８は、その第１端子が端子２４に接続され、その第２端子が端子２５に接続されている。

トランジスタ３９は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２５に接続されている。

次いで、図８（Ｂ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの一例を示す。なお、図８（Ｂ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／２にそれぞれ相当する。

図８（Ａ）に示したパルス出力回路は、期間ｔ１及び期間ｔ２において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。

次いで、期間ｔ３において、端子２１及び端子２４に入力される電位がハイレベル、端子２２、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からローレベルの電位が出力される。

次いで、期間ｔ４において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。

次いで、期間ｔ５及び期間ｔ６において、端子２２に入力される電位がハイレベル、端子２１、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からハイレベルの電位が出力される。

次いで、期間ｔ７において、端子２３及び端子２６に入力される電位がハイレベル、端子２１、端子２２、及び端子２４に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。

次いで、図８（Ｃ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの、別の一例を示す。なお、図８（Ｃ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／３にそれぞれ相当する。

図８（Ａ）に示したパルス出力回路は、期間ｔ１乃至期間ｔ３において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。

次いで、期間ｔ４乃至期間ｔ６において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。

＜フルカラー画像表示期間３０１における走査線駆動回路の動作例＞
次いで、図６、図７、図８（Ａ）を用いて説明した走査線駆動回路１１を例に挙げて、図３において示したフルカラー画像表示期間３０１における、走査線駆動回路１１の動作について説明する。

図９に、フルカラー画像表示期間３０１における、走査線駆動回路１１のタイミングチャートの一例を示す。図９では、サブフレーム期間ＳＦ１、サブフレーム期間ＳＦ２、サブフレーム期間ＳＦ３、サブフレーム期間ＳＦＫが、１フレーム期間に設けられている場合を例示している。そして、サブフレーム期間ＳＦ１のタイミングチャートを、図９に代表例として示している。なお、図９では、ｍ＝３ｊの場合を例示している。

図９では、走査線ＧＬ１乃至走査線ＧＬｊは、領域１０１の画素に接続され、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊは、領域１０２の画素に接続され、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊは、領域１０３の画素に接続されている場合のタイミングチャートを例示する。

走査線駆動回路用第１クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、走査線駆動回路用第２クロック信号（ＧＣＫ２）は、走査線駆動回路用第１クロック信号（ＧＣＫ１）から１／４周期分位相が遅れた信号であり、走査線駆動回路用第３クロック信号（ＧＣＫ３）は、走査線駆動回路用第１クロック信号（ＧＣＫ１）から１／２周期位相が遅れた信号であり、走査線駆動回路用第４クロック信号（ＧＣＫ４）は、走査線駆動回路用第１クロック信号（ＧＣＫ１）から３／４周期位相が遅れた信号である。

第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相が遅れた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相が遅れた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相が遅れた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相が遅れた信号である。

そして、図９では、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。

各サブフレーム期間ＳＦは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、走査線駆動回路用第１クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりは、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりから、第１のパルス幅制御信号（ＰＷＣ１）の１／６周期分遅れたタイミングで出現する。

そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｂ）に示したタイミングチャートに従って動作する。よって、図９に示すように、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。

また、領域１０１の場合と同様に、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。

また、領域１０１の場合と同様に、領域１０３に対応する走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。

そして、走査線ＧＬ１、走査線ＧＬｊ＋１、走査線ＧＬ２ｊ＋１に与えられる選択信号のパルスは、パルス幅の２分の１に相当する期間、位相が遅れるように順次シフトしている。

サブフレーム期間ＳＦＫにおいて、イネーブル線ＥＮＲに選択信号を供給し、画素部１０が有する全ての第２の画素トランジスタ１６ｂをオン状態とする。その後、走査線ＧＬ１乃至走査線ＧＬｍを選択し、第１の画素トランジスタ１６ａ及び第２の画素トランジスタ１６ｂを介して、反射領域１４を黒表示とする電位を信号線ＳＬ１乃至信号線ＳＬｎから供給する。その後、イネーブル線ＥＮＲの電位を第２の画素トランジスタ１６ｂをオフ状態とする電位とする。

＜モノクロ静止画表示期間３０３における走査線駆動回路の動作例＞
次いで、図３において示したモノクロ静止画表示期間３０３における、走査線駆動回路１１の動作について説明する。

図１０に、モノクロ静止画表示期間３０３における、走査線駆動回路１１のタイミングチャートの一例を示す。図１０では、画像信号の画素への書き込みを行う書き込み期間と、上記画像信号の保持を行う保持期間とが、１フレーム期間に設けられている場合を例示している。

モノクロ静止画表示期間３０３中は、全てのイネーブル線ＥＮＲが常に選択され、全ての第２の画素トランジスタ１６ｂがオン状態となる。

走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）には、図９の場合と同様の信号を用いることができる。

第１のパルス幅制御信号（ＰＷＣ１）、第４のパルス幅制御信号（ＰＷＣ４）は、書き込み期間における最初の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号である。

また、第２のパルス幅制御信号（ＰＷＣ２）、第５のパルス幅制御信号（ＰＷＣ５）は、書き込み期間における真ん中の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第５のパルス幅制御信号（ＰＷＣ５）は、第２のパルス幅制御信号（ＰＷＣ２）から１／２周期位相が遅れた信号である。

また、第３のパルス幅制御信号（ＰＷＣ３）、第６のパルス幅制御信号（ＰＷＣ６）は、書き込み期間における最後の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第６のパルス幅制御信号（ＰＷＣ６）は、第３のパルス幅制御信号（ＰＷＣ３）から１／２周期位相が遅れた信号である。

そして、図１０では、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、１：１とする。

フレーム期間Ｆは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、走査線駆動回路用第１クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりとが、同期している。

そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｃ）に示したタイミングチャートに従って動作する。よって、図１０に示すように、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。

また、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。

また、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０３に対応する走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。

次いで、保持期間では、走査線駆動回路１１への駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、走査線駆動回路１１におけるパルス出力回路からの選択信号の出力を停止し、走査線駆動回路１１に接続された全ての走査線におけるパルスによる選択を終了させる。その後、走査線駆動回路１１への電源電位Ｖｄｄの供給を停止する。なお、入力又は供給の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、走査線駆動回路１１が誤動作するのを防ぐことができる。さらに、上記構成に加えて、走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至走査線駆動回路用第４クロック信号（ＧＣＫ４）、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）の走査線駆動回路１１への供給を停止しても良い。

走査線駆動回路１１への駆動信号及び電源電位の供給を停止することで、走査線ＧＬ１乃至走査線ＧＬｊと、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊと、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊとには、ローレベルの電位が与えられる。

なお、モノクロ動画表示期間３０２については、書き込み期間における走査線駆動回路１１の動作がモノクロ静止画表示期間３０３と同じである。

＜信号線駆動回路１２＞
図１１は、図２（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）の信号線ＳＬ１乃至信号線ＳＬｎへの供給を制御するスイッチング素子群１２３とを有する。

具体的に、スイッチング素子群１２３は、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎを有している。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、その第１端子が、画像信号（ＤＡＴＡ）を供給する配線に接続されており、その第２端子が信号線ＳＬ１乃至信号線ＳＬｎのそれぞれに接続されている。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎのゲート電極は、第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。

なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス信号（ＳＳＰ）と、信号線駆動回路用クロック信号（ＳＣＫ）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、順次オンとなる。

図１２（Ａ）は、フルカラー画像表示期間３０１における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１１に示す信号線駆動回路１２では、図１２（Ａ）に示すように、２つの走査線に入力される選択信号のパルスが重なっている期間において、パルスが先に出現した走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬ１に入力される選択信号のパルスと、走査線ＧＬｊ＋１に入力される選択信号のパルスとが、パルス幅の１／２に相当する期間ｔ４において重なっている。なお、走査線ＧＬ１と走査線ＧＬｊ＋１とでは、パルスが先に出現しているのは走査線ＧＬ１である。そして、上記パルスが重なっている期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。

同様に、期間ｔ５において、走査線ＧＬｊ＋１に対応する画像信号（ｄａｔａｊ＋１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。期間ｔ６において、走査線ＧＬ２ｊ＋１に対応する画像信号（ｄａｔａ２ｊ＋１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。期間ｔ７において、走査線ＧＬ２に対応する画像信号（ｄａｔａ２）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。そして、期間ｔ８以降においても、同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。

すなわち、信号線ＳＬ１乃至信号線ＳＬｎへの画像信号の入力は、走査線ＧＬｓ（ｓは、ｊ未満の自然数）に接続された画素、次いで、走査線ＧＬｊ＋ｓに接続された画素、次いで、走査線ＧＬ２ｊ＋ｓに接続された画素、次いで、走査線ＧＬｓ＋１に接続された画素、という順序で行われる。

図１２（Ｂ）は、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３が有する書き込み期間における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１２（Ｂ）に示すように、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３が有する書き込み期間では、各走査線に入力される選択信号のパルスが出現している期間において、当該走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬ１に入力される選択信号のパルスが出現している期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。

同様に、以下、走査線ＧＬ１以降の各走査線においても同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。

なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ１２０への信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給と、画像信号（ＤＡＴＡ）の、信号線駆動回路１２への供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給を停止することで、信号線駆動回路１２における画像信号のサンプリングを停止させる。その後、信号線駆動回路１２への画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路１２が誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路１２への、信号線駆動回路用クロック信号（ＳＣＫ）の供給を停止しても良い。

＜液晶表示装置の動作例＞
図１３は、フルカラー画像表示期間３０１における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図１３において縦軸は画素部における行を表し、横軸は時間を表している。

図１３に示すように、本実施の形態で示した液晶表示装置では、フルカラー画像表示期間３０１において、走査線ＧＬ１に対して選択信号を供給した後にｊ行分先の走査線ＧＬｊ＋１に対して選択信号を供給するような駆動方法を用いることが可能である。そのため、同一のサブフレーム期間ＳＦにおいて、走査線ＧＬ１に接続されたｎ個の画素から走査線ＧＬｊに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬｊ＋１に接続されたｎ個の画素から走査線ＧＬ２ｊに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬ２ｊ＋１に接続されたｎ個の画素から走査線ＧＬ３ｊに接続されたｎ個の画素を順次選択することで、各画素に画像信号を入力することが可能である。

具体的に、図１３では、第１のサブフレーム期間ＳＦ１において、走査線ＧＬ１から走査線ＧＬｊに接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、赤（Ｒ）の光を供給する。上記構成により、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、赤（Ｒ）に対応する画像を表示することができる。

また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに接続された画素に緑（Ｇ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、緑（Ｇ）の光を供給する。上記構成により、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、緑（Ｇ）に対応する画像を表示することができる。

また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに接続された画素に青（Ｂ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、青（Ｂ）の光を供給する。上記構成により、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、青（Ｂ）に対応する画像を表示することができる。

次いで、第２のサブフレーム期間ＳＦ２及び第３のサブフレーム期間ＳＦ３においても、第１のサブフレーム期間ＳＦ１と同様の動作を繰り返す。ただし、第２のサブフレーム期間ＳＦ２では、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、青（Ｂ）に対応する画像を表示し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、赤（Ｒ）に対応する画像を表示し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、緑（Ｇ）に対応する画像を表示する。また、第３のサブフレーム期間ＳＦ３では、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、緑（Ｇ）に対応する画像を表示し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、青（Ｂ）に対応する画像を表示し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、赤（Ｒ）に対応する画像を表示する。

また、サブフレーム期間ＳＦＫでは、バックライトを消灯とし、端子６１を介して領域１０１が有するイネーブル線ＥＮＲに選択信号を供給し、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１に、黒（Ｋ）に対応する画像信号を書き込む。また、端子６２を介して領域１０２が有するイネーブル線ＥＮＲに選択信号を供給し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２に、黒（Ｋ）に対応する画像信号を書き込む。また、端子６３を介して領域１０３が有するイネーブル線ＥＮＲに選択信号を供給し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３に、黒（Ｋ）に対応する画像信号を書き込む。

このようにして、走査線ＧＬの全てにおいて第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３、及びサブフレーム期間ＳＦＫが終了する、すなわち１フレーム期間が終了することで、フルカラーの画像を画素部に表示することができる。

また、各領域毎に黒（Ｋ）に対応する画像信号の書き込みをおこなわず、画素部１０が有する全ての画素１５に一斉に黒（Ｋ）に対応する画像信号の書き込みを行うこともできる。この場合は、領域１０１において第３のサブフレーム期間ＳＦ３終了後に、領域１０１のバックライトを消灯とし、領域１０２において第３のサブフレーム期間ＳＦ３終了後に領域１０２のバックライトを消灯とし、領域１０３において第３のサブフレーム期間ＳＦ３終了後に領域１０３のバックライトを消灯する。そして、全ての領域のバックライトが消灯した後、全てのイネーブル線ＥＮＲに選択信号を供給し、走査線ＧＬ１から走査線ＧＬ３ｊを選択して、全ての画素１５に黒（Ｋ）に対応する画像信号を書き込む。

このように、画素部１０が有する全ての画素１５に一斉に黒（Ｋ）に対応する画像信号の書き込みを行うためには、領域１０１乃至領域１０３のサブフレーム期間ＳＦＫが、重なる期間が必要であるため、各領域のバックライト消灯時間が長くなってしまう。その結果、輝度の低下や、フリッカー現象といった視認性低下の原因となる。また、これら視認性の改善には、駆動回路や画素トランジスタに、さらなる高速動作が要求される。

一方で、画素部１０が有する全ての画素１５に一斉に黒（Ｋ）に対応する画像信号の書き込みを行わず、各領域毎のサブフレーム期間ＳＦＫ中に黒（Ｋ）に対応する画像信号の書き込みを行うと、各領域のバックライト消灯時間を最低限に抑えることができる。また、画素部１０全体のバックライトが同時に消灯する期間も生じないため、輝度の低下や、フリッカー現象といった視認性の低下が生じにくい。

フルカラー画像表示期間３０１における画像の表示は、バックライトを用いて行うため、画素１５のうち、反射領域１４は用いず透過領域１３を用いて画像の表示を行う。反射領域１４に第２の画素トランジスタ１６ｂを設けず、透過領域１３が有する第１の画素トランジスタ１６ａの第２端子に、反射領域１４が有する第２の液晶素子１８ｂの一方の電極及び第２の容量素子１７ｂの第１の電極を接続する構成としてもよい。ただし、この場合は、フルカラー画像表示期間３０１時に、表示に寄与しない第２の容量素子１７ｂ及び第２の液晶素子１８ｂにも画像信号が書き込まれるため、消費電力が増大し、書き込み時間も長くなってしまう。

本実施の形態に示す画素１５は、反射領域１４に第２の画素トランジスタ１６ｂを設け、フルカラー画像表示期間３０１中は第２の画素トランジスタ１６ｂをオフ状態とすることで、消費電力の増大を抑制し、画像信号の書き込み時間を短くすることができる。また、１フレーム期間内にサブフレーム期間ＳＦＫを設け、反射領域１４に黒の画像信号が保持させることで、フルカラー画像表示期間３０１中に外光が反射領域１４で反射されることによるコントラストの低下を防ぐことができる。

本実施の形態では、１フレーム毎にサブフレーム期間ＳＦＫを設ける構成について説明したが、第２の画素トランジスタ１６ｂを、酸化物半導体層を有するトランジスタで構成することで、サブフレーム期間ＳＦＫによる反射領域１４への画像信号書き込みを数百フレームに一回、もしくは数千フレームに一回といったように、書き込み間隔を長くすることを可能とし、消費電力をさらに抑制することができる。

なお、本発明の一態様では、各領域をさらに分割し、その分割された領域において画像信号の書き込みが終了した時点で、バックライトの点灯を順次開始するようにしても良い。例えば、領域１０１のうち、走査線ＧＬ１から走査線ＧＬｈ（ｈはｊ／４以下の自然数とする）に接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、走査線ＧＬｈ＋１から走査線ＧＬ２ｈに接続された画素に赤（Ｒ）に対応する画像信号を書き込むのと並行して、走査線ＧＬ１から走査線ＧＬｈに接続された画素に赤（Ｒ）の光を供給するようにしても良い。

また、図１４は、モノクロ静止画表示期間３０３における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図である。なお、図１４において縦軸は画素部における行を表し、横軸は時間を表している。

図１４に示すように、本実施の形態で示した液晶表示装置では、モノクロ静止画表示期間３０３において、走査線ＧＬ１乃至走査線ＧＬ３ｊに対して順次選択信号を供給する。

具体的に、図１４では、全てのイネーブル線ＥＮＲに選択信号を供給して、全ての第２の画素トランジスタ１６ｂをオン状態とし、領域１０１のうち、走査線ＧＬ１から走査線ＧＬｈに接続された画素１５に画像信号を書き込んだ後、走査線ＧＬｈ＋１から走査線ＧＬ２ｈに接続された画素１５に画像信号を書き込むのと並行して、走査線ＧＬ１から走査線ＧＬｈに接続された画素１５への光源からの光の供給を停止する。その結果、画素１５が有する反射領域１４に画像情報が書き込まれ、外光を利用してモノクロの画像を画素部１０に表示することができる。

なお、モノクロ動画表示期間３０２の場合は、走査線ＧＬ１乃至走査線ＧＬ３ｊに接続された画素において上記動作が行われた後、再度同じ動作を繰り返し、モノクロの画像を連続して画素部に表示すれば良い。

＜パルス出力回路の構成例２＞
また、図１５（Ａ）に、パルス出力回路の別の構成例を示す。図１５（Ａ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５０を付加した構成を有する。トランジスタ５０は、その第１端子が高電源電位の与えられているノードに接続され、その第２端子がトランジスタ３２のゲート電極、トランジスタ３４のゲート電極、及びトランジスタ３９のゲート電極に接続されている。またトランジスタ５０は、そのゲート電極がリセット端子（Ｒｅｓｅｔ）に接続されている。

なお、当該リセット端子には、画素部においてバックライトの色相の切り替えが一巡した後の期間において、ハイレベルの電位が入力され、その他の期間においてはローレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。

なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間どうしの間に初期化期間を設ける必要がある。また、画素部に１画像を形成した後にバックライトを消灯する場合、消灯する期間において当該初期化を行うことが可能である。

また、図１５（Ｂ）に、パルス出力回路の別の構成例を示す。図１５（Ｂ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５１を付加した構成を有する。トランジスタ５１は、その第１端子がトランジスタ３１の第２端子及びトランジスタ３２の第２端子に接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。また、トランジスタ５１は、そのゲート電極が高電源電位の与えられているノードに接続されている。

なお、トランジスタ５１は、図８（Ｂ）及び図８（Ｃ）に示した期間ｔ１乃至期間ｔ６において、オフとなる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１乃至期間ｔ６において、トランジスタ３３のゲート電極及びトランジスタ３８のゲート電極と、トランジスタ３１の第２端子及びトランジスタ３２の第２端子との接続を遮断することが可能となる。これにより、期間ｔ１乃至期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

また、図１６（Ａ）に、パルス出力回路の別の構成例を示す。図１６（Ａ）に示すパルス出力回路は、図１５（Ｂ）に示したパルス出力回路にトランジスタ５２を付加した構成を有する。トランジスタ５２は、その第１端子がトランジスタ３３のゲート電極及びトランジスタ５１の第２端子に接続され、その第２端子がトランジスタ３８のゲート電極に接続されている。また、トランジスタ５２は、そのゲート電極が、高電源電位の与えられているノードに接続されている。

トランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソース電極とゲート電極の容量結合のみによって、トランジスタ３３のゲート電極に接続されているノードの電位を上昇させる場合、当該負荷を低減する効果が大きい。

また、図１６（Ｂ）に、パルス出力回路の別の構成例を示す。図１６（Ｂ）に示すパルス出力回路は、図１６（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、トランジスタ５３を付加した構成を有する。トランジスタ５３は、その第１端子がトランジスタ３１の第２端子、トランジスタ３２の第２端子、及びトランジスタ５２の第１端子に接続され、その第２端子がトランジスタ３３のゲート電極に接続されている。また、トランジスタ５３は、そのゲート電極が高電源電位の与えられているノードに接続されている。

トランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３及びトランジスタ３８のスイッチングに与える影響を軽減することが可能である。

本実施の形態で示したように、本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時点に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。

なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてフィールドシーケンシャル方式の駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。

しかし、本発明の一態様では、オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。

（実施の形態２）
本実施の形態では、酸化物半導体を用いたトランジスタの作製方法について説明する。

まず、図１７（Ａ）に示すように、基板７００の絶縁表面上に、絶縁膜７０１を形成し、絶縁膜７０１上にゲート電極７０２を形成する。

基板７００として使用することができる基板は透光性を有していれば良く、その他には特に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

絶縁膜７０１は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。絶縁膜７０１は、下地層として機能する。具体的に、絶縁膜７０１として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム等から選ばれた一又は複数の絶縁層による積層構造を用いるのが望ましい。上記材料を用いることで、基板７００からの不純物元素の拡散を防止することができる。

また、下地層に、塩素、フッ素などのハロゲン元素を含ませることで、基板７００からの不純物元素の拡散を防止する機能をさらに高めることができる。下地層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークにおいて、１×１０^１５／ｃｍ^３以上１×１０^２０／ｃｍ^３以下とすればよい。

また、下地層として酸化ガリウムを用いてもよい。また、下地層を酸化ガリウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。

ゲート電極７０２の材料は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、マグネシウム（Ｍｇ）等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム（Ａｌ）、銅（Ｃｕ）を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。

ゲート電極７０２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７０２を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

次いで、図１７（Ｂ）に示すように、ゲート電極７０２上にゲート絶縁膜７０３を形成した後、ゲート絶縁膜７０３上においてゲート電極７０２と重なる位置に、島状の酸化物半導体膜７０４を形成する。

ゲート絶縁膜７０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化ガリウム、酸化ランタン、酸化セシウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が導入されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が導入されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））等を単層で又は積層させて形成することができる。ゲート絶縁膜７０３は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。

不純物を除去し、また、酸素欠損を低減することによりｉ型化又は実質的にｉ型化された酸化物半導体は界面準位に対して極めて敏感であるため、酸化物半導体とゲート絶縁膜７０３との界面は重要である。そのため、酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。

例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。

もちろん、ゲート絶縁膜７０３として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位を低減し、良好な界面を形成できるものであれば良い。

本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、ゲート絶縁膜７０３を形成する。ゲート絶縁膜７０３の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。

なお、ゲート絶縁膜７０３は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７０３は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７０３に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７０２が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。

島状の酸化物半導体膜は、ゲート絶縁膜７０３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。

本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む金属酸化物ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、モル数比がＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１、またはＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：４であるターゲットを用いることができる。なお、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体は、ＩＧＺＯと呼ぶことができる。

また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体は、ＩＴＺＯと呼ぶことができる。酸化物半導体膜としてＩＴＺＯの薄膜を用いる場合は、ＩＴＺＯをスパッタ法で成膜するためのターゲットの組成比を、原子数比でＩｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、またはＩｎ：Ｓｎ：Ｚｎ＝２０：４５：３５などとすればよい。

また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上１００％未満である。

本実施の形態では、減圧状態に保持された処理室内に基板を配置し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。例えば、スパッタガスとしてアルゴンを用いる場合は、純度９Ｎ、露点−１２１℃、含有Ｈ_２Ｏ量０．１ｐｐｂ以下、含有Ｈ_２量０．５ｐｐｂ以下が好ましく、酸素を用いる場合は、純度８Ｎ、露点−１１２℃、含有Ｈ_２Ｏ量１ｐｐｂ以下、含有Ｈ_２量１ｐｐｂ以下が好ましい。

成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、スパッタガスとして酸素（酸素流量比率１００％）を用いる条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。

なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７０３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜７０７の成膜前に、導電膜７０５、導電膜７０６まで形成した基板７００にも同様に行ってもよい。

また、酸化物半導体膜中のＮａやＬｉなどのアルカリ金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下とするとよい。

なお、島状の酸化物半導体膜７０４を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。

島状の酸化物半導体膜７０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、島状の酸化物半導体膜７０４に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、島状の酸化物半導体膜７０４に加熱処理を施す。

島状の酸化物半導体膜７０４に加熱処理を施すことで、島状の酸化物半導体膜７０４中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

以上の工程により、島状の酸化物半導体膜７０４中の水素の濃度を低減し、高純度化することができる。また、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。

なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。なお、酸化物半導体膜と接するゲート絶縁膜７０３の表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。具体的には、下地表面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下のとするとよい。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。

次いで、図１７（Ｃ）に示すように、ソース電極、ドレイン電極として機能する導電膜７０５、導電膜７０６と、上記導電膜７０５、導電膜７０６、及び島状の酸化物半導体膜７０４上に、絶縁膜７０７を形成する。

導電膜７０５、導電膜７０６は、島状の酸化物半導体膜７０４を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、形成することができる。

導電膜７０５及び導電膜７０６は、島状の酸化物半導体膜７０４に接している。導電膜７０５、導電膜７０６となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。

また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。

また、導電膜７０５、導電膜７０６となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。

なお、導電膜のエッチングの際に、島状の酸化物半導体膜７０４がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７０４の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。

本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができるが、島状の酸化物半導体膜７０４も一部エッチングされる。アンモニア過水は、具体的には、３１重量％過酸化水素水、２８重量％アンモニア水、水を体積比で２：１：１で混合した水溶液を用いる。或いは、塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしても良い。

なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

なお、絶縁膜７０７を形成する前に、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を島状の酸化物半導体膜７０４に対して行う。このプラズマ処理によって露出している島状の酸化物半導体膜７０４の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

絶縁膜７０７は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７０７に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、島状の酸化物半導体膜７０４のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。

また、上記絶縁膜７０７には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、または酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体膜７０４内、ゲート絶縁膜７０３内、或いは、島状の酸化物半導体膜７０４と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。

本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する絶縁膜７０７を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。

また、酸化物半導体に接する絶縁膜は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有していることが好ましい。このように島状の酸化物半導体膜７０４に接して酸素過剰領域を有する絶縁膜を設けることにより、島状の酸化物半導体膜７０４の界面および内部に酸素を供給し、酸素の欠損を低減することができる。

なお、絶縁膜７０７を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７０５、導電膜７０６を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。

島状の酸化物半導体膜７０４に接して酸素過剰領域を有する絶縁膜が設けられた後に加熱処理が施されることによって、先の加熱処理により、島状の酸化物半導体膜７０４に酸素欠損が発生していたとしても、酸素過剰領域を有する絶縁膜から島状の酸化物半導体膜７０４に酸素が供与される。そして、島状の酸化物半導体膜７０４に酸素が供与されることで、島状の酸化物半導体膜７０４において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。島状の酸化物半導体膜７０４には、化学量論比を超える量の酸素が含まれていることが好ましい。その結果、島状の酸化物半導体膜７０４をｉ型化または実質的にｉ型化することができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、島状の酸化物半導体膜７０４をｉ型化または実質的にｉ型化することができる。

また、酸素雰囲気下で島状の酸化物半導体膜７０４に加熱処理を施すことで、酸化物半導体に酸素を添加し、島状の酸化物半導体膜７０４中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

或いは、イオン注入法またはイオンドーピング法などを用いて、島状の酸化物半導体膜７０４に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を島状の酸化物半導体膜７０４に添加すれば良い。

なお、絶縁膜７０７上に導電膜を形成した後、該導電膜をパターニングすることで、島状の酸化物半導体膜７０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７０２、或いは導電膜７０５、導電膜７０６と同様の材料、構造を用いて形成することが可能である。

バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。バックゲート電極は遮光膜として機能させることによってトランジスタの光劣化、例えば光負バイアス劣化を低減でき、信頼性を向上できる。

以上の工程により、トランジスタ７０８が形成される。

トランジスタ７０８は、ゲート電極７０２と、ゲート電極７０２上のゲート絶縁膜７０３と、ゲート絶縁膜７０３上においてゲート電極７０２と重なっている島状の酸化物半導体膜７０４と、島状の酸化物半導体膜７０４上に形成された一対の導電膜７０５または導電膜７０６とを有する。さらに、トランジスタ７０８は、絶縁膜７０７を、その構成要素に含めても良い。図１７（Ｃ）に示すトランジスタ７０８は、導電膜７０５と導電膜７０６の間において、島状の酸化物半導体膜７０４の一部がエッチングされたチャネルエッチ構造である。

なお、トランジスタ７０８はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７０２を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。

図１８（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体層２４０３が形成され、酸化物半導体層２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体層２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０７が形成されている。また、絶縁膜２４０７上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。

図１８（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体層２４０３が形成され、酸化物半導体層２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び酸化物半導体層２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護層２４０６は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。

図１８（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地膜２４３６が形成され、下地膜２４３６上に酸化物半導体層２４０３が形成され、酸化物半導体層２４０３、及び下地膜２４３６上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、酸化物半導体層２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にゲート電極２４０１が形成されている。また、ゲート電極２４０１上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。

図１８（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート電極２４１１が形成され、第１のゲート電極２４１１上に第１のゲート絶縁膜２４１３が形成され、第１のゲート絶縁膜２４１３上に酸化物半導体層２４０３が形成され、酸化物半導体層２４０３、及び第１のゲート絶縁膜２４１３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体層２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に第２のゲート絶縁膜２４１４が形成され、第２のゲート絶縁膜２４１４上に第２のゲート電極２４１２が形成されている。また、第２のゲート電極２４１２上に保護絶縁膜２４０９を形成してもよい。

トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有している。第１のゲート電極２４１１と第２のゲート電極２４１２を電気的に接続して一つのゲート電極として機能させることができる。また、第１のゲート電極２４１１と第２のゲート電極２４１２のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。

図１９（Ａ）に示すトランジスタ２５５０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、ゲート絶縁膜２４０２、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に酸化物半導体層２４０３が形成されている。また、酸化物半導体層２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０７が形成されている。また、絶縁膜２４０７上に保護絶縁膜２４０９を形成してもよい。トランジスタ２５５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。

図１９（Ｂ）に示すトランジスタ２５６０は、基板２４００上に下地膜２４３６が形成され、下地膜２４３６上にソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、下地膜２４３６、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に酸化物半導体層２４０３が形成され、酸化物半導体層２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にゲート電極２４０１が形成されている。また、ゲート電極２４０１上に保護絶縁膜２４０９を形成してもよい。トランジスタ２５６０は、トップゲート構造のトランジスタの一つである。

図１９（Ｃ）に示すトランジスタ２５７０は、基板２４００上に、第１のゲート電極２４１１が形成され、第１のゲート電極２４１１上に第１のゲート絶縁膜２４１３が形成され、第１のゲート絶縁膜２４１３上にソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、第１のゲート絶縁膜２４１３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に酸化物半導体層２４０３が形成され、酸化物半導体層２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に第２のゲート絶縁膜２４１４が形成され、第２のゲート絶縁膜２４１４上に第２のゲート電極２４１２が形成されている。また、第２のゲート電極２４１２上に保護絶縁膜２４０９を形成してもよい。

トランジスタ２５７０は、トランジスタ２５５０とトランジスタ２５６０を併せた構造を有している。第１のゲート電極２４１１と第２のゲート電極２４１２を電気的に接続して一つのゲート電極として機能させることができる。また、第１のゲート電極２４１１と第２のゲート電極２４１２のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。

バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体層２４０３のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ２４８０及びトランジスタ２５７０の閾値電圧を制御することができる。

また、バックゲート電極により酸化物半導体層２４０３を覆うことで、バックゲート電極側から酸化物半導体層２４０３に光が入射するのを防ぐことができる。よって、酸化物半導体層２４０３の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

酸化物半導体層２４０３に接する絶縁膜（本実施の形態においては、ゲート絶縁膜２４０２、絶縁膜２４０７、チャネル保護層２４０６、下地膜２４３６、第１のゲート絶縁膜２４１３、第２のゲート絶縁膜２４１４が相当する。）は、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁膜に用いることで、酸化物半導体との界面の状態を良好に保つことができる。

第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。

例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体膜の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。

また、酸化物半導体層２４０３に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い領域を有する（酸素過剰領域を有する）状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。

例えば、酸化物半導体層２４０３に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層２４０３に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層２４０３に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。

酸素過剰領域を有する絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をｉ型化または実質的にｉ型化することができる。

なお、酸素過剰領域を有する絶縁膜は、酸化物半導体層２４０３に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のどちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層２４０３に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層２４０３を挟む構成とすることで、上記効果をより高めることができる。

また、酸化物半導体層２４０３の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。

また、酸化物半導体層２４０３に接する絶縁膜は、酸素過剰領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層２４０３の上層に組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。

また、酸化物半導体層２４０３とソース電極２４０５ａ、ドレイン電極２４０５ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電層をバッファ層として設けてもよい。図１８（Ｃ）のトランジスタ２４７０に酸化物導電層を設けたトランジスタ２４７１、トランジスタ２４７２を図２８（Ａ）（Ｂ）に示す。

図２８（Ａ）（Ｂ）のトランジスタ２４７１、２４７２は、酸化物半導体層２４０３とソース電極２４０５ａ、ドレイン電極２４０５ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電層２４０４ａ、酸化物導電層２４０４ｂが形成されている。図２８（Ａ）（Ｂ）のトランジスタ２４７１、２４７２は作製工程により酸化物導電層２４０４ａ、２４０４ｂの形状が異なる例である。

図２８（Ａ）のトランジスタ２４７１では、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体層２４０３と酸化物導電膜を形成する。酸化物半導体層及び酸化物導電膜上にソース電極２４０５ａ、ドレイン電極２４０５ｂを形成した後、ソース電極２４０５ａ、ドレイン電極２４０５ｂをマスクとして、島状の酸化物導電膜をエッチングし、ソース領域およびドレイン領域となる酸化物導電層２４０４ａ、２４０４ｂを形成する。

図２８（Ｂ）のトランジスタ２４７２では、酸化物半導体層２４０３上に酸化物導電膜を形成し、その上に金属導電膜を形成し、酸化物導電膜および金属導電膜を同じフォトリソグラフィ工程によって加工して、ソース領域およびドレイン領域となる酸化物導電層２４０４ａ、２４０４ｂ、ソース電極２４０５ａ、ドレイン電極２４０５ｂを形成する。

なお、酸化物導電膜の形状を加工するためのエッチング処理の際、酸化物半導体層が過剰にエッチングされないように、エッチング条件（エッチング材の種類、濃度、エッチング時間等）を適宜調整する。

酸化物導電層２４０４ａ、２４０４ｂの成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層の材料としては、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウム、インジウム錫酸化物などを適用することができる。また、上記材料に酸化珪素を含ませてもよい。

ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層２４０３と、ソース電極２４０５ａ、ドレイン電極２４０５ｂとの間に設けることで、酸化物半導体層２４０３と、ソース電極２４０５ａ、ドレイン電極２４０５ｂが直接接触する場合よりも接触抵抗を下げることができ、トランジスタ２４７１、２４７２が高速動作をすることができる。

また、酸化物半導体層２４０３と、ソース電極２４０５ａ、ドレイン電極２４０５ｂの間に、酸化物導電層２４０４ａ、酸化物導電層２４０４ｂを有する構成とすることによって、トランジスタ２４７１、トランジスタ２４７２の耐圧を向上させることができる。

また、保護絶縁膜に、前述したバリア性を有する絶縁膜を用いることで、酸化物半導体層中からの酸素脱離を防ぐことができる。バリア性を有する絶縁膜の一例としては、酸化アルミニウム膜を挙げることができる。酸化物半導体層よりも上層と、酸化物半導体層よりも下層にバリア性を有する絶縁膜を設けることで、酸化物半導体層中からの酸素脱離を防ぐ効果をさらに高めることができる。すなわち、半導体装置の信頼性を向上させることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、本明細書に開示するトランジスタの半導体層に用いることのできる酸化物半導体層の一形態を、図２９を用いて説明する。

本実施の形態の酸化物半導体層は、第１の結晶性酸化物半導体層上に第１の結晶性酸化物半導体層よりも厚い第２の結晶性酸化物半導体層を有する積層構造である。

基板２４００上に絶縁層４３７を形成する。本実施の形態では、絶縁層４３７として、ＰＣＶＤ法またはスパッタリング法を用いて、５０ｎｍ以上６００ｎｍ以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。

次に、絶縁層４３７上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成する。第１の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法による成膜時における基板温度は２００℃以上４００℃以下とする。

本実施の形態では、酸化物半導体用の金属酸化物ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。

次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。第１の加熱処理によって第１の結晶性酸化物半導体層４５０ａを形成する（図２９（Ａ）参照）。

成膜時における基板温度や第１の加熱処理の温度にもよるが、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、Ｃ軸配向した結晶が得られる。第１の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。

第１の加熱処理によって、酸化物絶縁層である絶縁層４３７中の酸素を第１の結晶性酸化物半導体層４５０ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体層の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層４３７は、膜中（バルク中）、第１の結晶性酸化物半導体層４５０ａと絶縁層４３７の界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。

次いで、第１の結晶性酸化物半導体層４５０ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を形成する。第２の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体層の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。

本実施の形態では、酸化物半導体用の金属酸化物ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、スパッタガスとして酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合ガスを用いて、膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。

次いで、基板を配置するチャンバー雰囲気を窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下とし、第２の加熱処理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。第２の加熱処理によって第２の結晶性酸化物半導体層４５０ｂを形成する（図２９（Ｂ）参照）。第２の加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第２の加熱処理によって、第１の結晶性酸化物半導体層４５０ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体層４５０ｂが形成される。

また、絶縁層４３７の形成から第２の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層４３７の形成から第２の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。

次いで、第１の結晶性酸化物半導体層４５０ａと第２の結晶性酸化物半導体層４５０ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層４５３を形成する（図２９（Ｃ）参照）。図では、第１の結晶性酸化物半導体層４５０ａと第２の結晶性酸化物半導体層４５０ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。

酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。

なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。

また、上記作製方法により、得られる第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、Ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、Ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、一部に結晶粒界を有している。

なお、第１の結晶性酸化物半導体層および第２の結晶性酸化物半導体層は、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料（ＩＧＺＯとも表記する。）、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料（ＩＴＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などがある。また、上記の材料にＳｉＯ_２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物材料、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。

また、第１の結晶性酸化物半導体層上に第２の結晶性酸化物半導体層を形成する２層構造に限定されず、第２の結晶性酸化物半導体層の形成後に第３の結晶性酸化物半導体層を形成するための成膜と加熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。

上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層４５３を、本明細書に開示する半導体装置に適用できるトランジスタに適宜用いることができる。

また、本実施の形態の酸化物半導体積層を酸化物半導体層２４０３として用いた実施の形態３におけるトランジスタ２４７０においては、酸化物半導体層の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図１８（Ｃ）では上下方向）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。

酸化物半導体層４５３のような第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、本発明の一態様に係る液晶表示装置において用いられる、基板の一形態について、図２０を用いて説明する。

まず、基板６２００上に、剥離層６２０１を介して、トランジスタや層間絶縁膜、配線、画素電極、及び場合に応じて対向電極や、遮光膜、配向膜などを含む被剥離層６１１６を形成する。

基板６２００としては、石英基板、サファイア基板、セラミック基板や、ガラス基板、金属基板などを用いることができる。なお、これら基板は、可撓性を明確に表さない程度に厚みのあるものを使用することで、精度良くトランジスタなどの素子を形成することができる。可撓性を明確に表さない程度とは、通常液晶ディスプレイを作製する際に使用されているガラス基板の弾性率程度、もしくはより弾性率が大きいことを意味する。

剥離層６２０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。

剥離層６２０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。

剥離層６２０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、酸化窒化物又は窒化酸化物を形成すると良い。２層目の金属酸化物層の形成は、１層目の金属層上に、酸化物層（例えば酸化シリコンなどの絶縁層として利用できるもの）を形成することで金属層表面に当該金属の酸化物が形成されることを応用しても良い。

続いて、剥離層６２０１上に、被剥離層６１１６を形成する（図２０（Ａ）参照）。被剥離層６１１６としては、トランジスタや層間絶縁膜、配線、画素電極及び場合に応じて対向電極や、遮光膜、配向膜など、素子基板として必要な要素が含まれる。これらは、剥離層６２０１上に、通常通り作製することができる。これらの材料、作製方法及び構造などに関しては上記実施の形態において示したものと同様であるため、説明を省略する。このように、トランジスタや電極は公知の材料や方法を用いて精度良く作製することができる。

次いで、剥離用接着剤６２０３を用いて被剥離層６１１６を仮支持基板６２０２に接着した後、被剥離層６１１６を基板６２００の剥離層６２０１から剥離して転置する（図２０（Ｂ）参照）。これにより被剥離層６１１６は、仮支持基板側に設けられる。なお、本明細書において、作製用基板から仮支持基板に被剥離層を転置する工程を転置工程という。

仮支持基板６２０２は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、以降の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。

また、ここで用いる剥離用接着剤６２０３は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な接着剤を用いる。

なお、仮支持基板６２０２への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層６２０１として、被剥離層と接する側に金属酸化膜を含む膜を形成した場合は、当該金属酸化膜を結晶化させることにより脆弱化して、被剥離層６１１６を基板６２００から剥離することができる。また、基板６２００と被剥離層６１１６の間に、剥離層６２０１として水素を含む非晶質珪素膜を形成した場合は、レーザ光の照射またはエッチングにより当該水素を含む非晶質珪素膜を除去して、被剥離層６１１６を基板６２００から剥離することができる。また、剥離層６２０１として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用いた場合には、剥離層６２０１にレーザ光を照射して剥離層６２０１内に含有する窒素、酸素や水素をガスとして放出させ、被剥離層６１１６と基板６２００との分離を促進することができる。他の方法として、剥離層６２０１と被剥離層６１１６との界面に液体を浸透させて基板６２００から被剥離層６１１６を剥離してもよい。剥離層６２０１をタングステンで形成し、アンモニア過水により剥離層６２０１をエッチングしながら剥離を行う方法もある。

また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な除去を部分的に行い、剥離層と被剥離層とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行う工程などがこれに当たる。剥離層６２０１を金属と金属酸化物との積層構造により形成した場合、レーザ光の照射によって形成される溝や鋭いナイフやメスなどによる傷などをきっかけとして、剥離層から物理的に引き剥がすことも容易となる。

また、これら剥離を行う際に水などの液体をかけながら行ってもよい。

被剥離層６１１６を基板６２００から分離する方法としては、他に、被剥離層６１１６が形成された基板６２００を、機械的に研磨などを行って除去する方法や、溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法等も用いることができる。この場合は、剥離層６２０１を設けなくとも良い。

続いて、基板６２００から剥離され、露出した剥離層６２０１、若しくは被剥離層６１１６表面に剥離用接着剤６２０３とは異なる接着剤による第１の接着剤層６１１１を用いて転置基板６１１０を接着する（図２０（Ｃ）参照）。

第１の接着剤層６１１１の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。

転置基板６１１０としては、じん性が大きい各種基板を用い、例えば、有機樹脂のフィルムや金属基板などを好適に使用することができる。じん性の大きい基板は耐衝撃性に優れ、破損し難い基板である。有機樹脂のフィルムは軽量であり、また、金属基板も薄いものは軽量であることから、通常のガラス基板を使用する場合と比較して、大幅な軽量化が可能となる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。

透過型もしくは半透過型の液晶表示装置の場合には、転置基板６１１０としては、じん性が大きく且つ可視光に対する透光性を有する基板を用いれば良い。このような基板を構成する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）又はポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、アクリル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等などが挙げられる。これら有機樹脂からなる基板は、じん性が大きいことから、耐衝撃性にも優れ、破損しにくい基板である。また、これら有機樹脂のフィルムは軽量であることから、通常のガラス基板と比較して、非常に軽量化された液晶表示装置を作製することが可能となる。また、この場合、転置基板６１１０は、少なくとも各画素の光が透過する領域と重なる部分に開口が設けられた金属板６２０６をさらに備えることが好ましい構成である。この構成とすることによって、寸法変化を抑制しながらじん性が大きく、耐衝撃性が高く破損しにくい転置基板６１１０を構成できる。さらに、金属板６２０６の厚さを薄くすることで、従来のガラス基板よりも軽い転置基板６１１０を構成できる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる（図２０（Ｄ）参照）。

図２１（Ａ）は液晶表示装置における上面図の一例である。図２１（Ａ）のように、第１の配線層６２１０と第２の配線層６２１１とが交差し、第１の配線層６２１０と第２の配線層６２１１に囲まれた領域が光の透過する領域６２１２である表示装置の場合、図２１（Ｂ）のように、第１の配線層６２１０及び第２の配線層６２１１と重なる部分が残り、碁盤の目状に開口が設けられた金属板６２０６を用いれば良い。このような金属板６２０６を貼り合わせて用いることにより、有機樹脂からなる基板を用いたことによる合わせ精度の悪化や基板の伸びによる寸法変化を抑制することができる（図２１（Ｃ）参照）。なお、偏光板（図示せず）が必要な場合には、転置基板６１１０と金属板６２０６の間に設けても、金属板６２０６のさらに外側に設けても良い。偏光板はあらかじめ金属板６２０６に貼り付けられていても良い。なお、軽量化の観点からは、金属板６２０６として上記寸法安定化の効果を奏する範囲内において薄い基板を採用することが好ましい。

その後、被剥離層６１１６から仮支持基板６２０２を分離する。剥離用接着剤６２０３は必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な材料で形成されているので、当該材料に合った方法により仮支持基板６２０２を分離すれば良い。なお、バックライトは図面矢印のように照射される（図２０（Ｅ）参照）。

以上により、トランジスタから画素電極までが形成された被剥離層６１１６（必要に応じて対向電極、遮光膜、配向膜などが設けられていても良い）を転置基板６１１０上に作製することができ、軽量かつ耐衝撃性の高い素子基板を作製することができる。

＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、上述した構成を有する液晶表示装置と異なる構成を備える以下の液晶表示装置も、本発明に含まれる。上述の転置工程（図２０（Ｂ））の後、転置基板６１１０を貼り付ける前に、露出した剥離層６２０１、若しくは被剥離層６１１６表面に、金属板６２０６を貼り付けても良い（図２０（Ｃ’）参照）。この場合、金属板６２０６からの汚染物質が、被剥離層６１１６におけるトランジスタの特性に悪影響を及ぼすことを防ぐため、バリア層６２０７を間に設けると良い。バリア層６２０７を設ける場合は、露出した剥離層６２０１、若しくは被剥離層６１１６表面にバリア層６２０７を設けてから、金属板６２０６を貼り付ければ良い。バリア層６２０７は無機材料や有機材料などにより形成すれば良く、代表的には窒化シリコンなどが挙げられるが、トランジスタの汚染を防止することができれば、これらに限られることはない。バリア層は透光性を有する材料で形成するか、もしくは透光性を有する程度に薄い膜とするなど、少なくとも可視光に対する透光性を有するように作製する。なお、金属板６２０６は、剥離用接着剤６２０３とは異なる接着剤を用いて第２の接着剤層（図示せず）を形成し、接着すればよい。

この後、第１の接着剤層６１１１を金属板６２０６表面に形成し、転置基板６１１０を貼り付け（図２０（Ｄ’））、被剥離層６１１６から仮支持基板６２０２を分離する（図２０（Ｅ’））ことにより、軽量且つ耐衝撃性の高い素子基板を作製することができる。なお、バックライトは図面矢印のように照射される。

このように作製した軽量かつ耐衝撃性の高い素子基板と、対向基板とを液晶層を間に挟持させてシール材で固着することによって、軽量かつ耐衝撃性の高い液晶表示装置を作製することができる。対向基板としては、じん性が大きく、可視光に対する透光性を有する基板（転置基板６１１０に用いることが可能なプラスチック基板と同様のもの）を用いることができる。必要に応じてこれに偏光板、遮光膜や対向電極及び配向膜が設けられていても良い。液晶層を形成する方法としては、従来同様ディスペンサ法や注入法などを適用することができる。

以上のように作製された軽量かつ耐衝撃性の高い液晶表示装置は、トランジスタなどの微細な素子の作製を、寸法安定性が比較的良好なガラス基板上などで行うことができ、また、従来どおりの作製方法の適用が可能であることから、微細な素子であっても精度良く形成することができる。このため、耐衝撃性を有しながらも、高精細で高品質な画像を提供でき、且つ軽量な液晶表示装置を提供することが可能となる。

さらに、上記のように作製した液晶表示装置は、可撓性を有せしめることも可能である。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態６）
図２２に、液晶表示装置に用いることができる画素の一例を示す。図２２（Ａ）は画素の上面図であり、図２２（Ｂ）は、図２２（Ａ）の鎖線Ａ１―Ａ２における断面である。また、図２３は、本実施の形態で説明する画素の構成をわかりやすくするため、図２２（Ａ）から透過画素電極５０５及び反射画素電極５２５を除いた上面図である。

図２２において、図２と共通の箇所には同じ符号を用いて説明する。図２２に示す画素は、走査線ＧＬとして機能する配線５０１と、信号線ＳＬとして機能する配線５０２と、共通配線ＣＯＭとして機能する配線５０３と、第１の画素トランジスタ１６ａと、第１の画素トランジスタ１６ａの第２端子として機能する配線５０４と、配線５１８を有している。配線５０１は、図２（Ｂ）に示した第１の画素トランジスタ１６ａのゲート電極としても機能する。また、配線５０２は、第１の画素トランジスタ１６ａの第１端子としても機能する。

また、図２２に示す画素は、イネーブル線ＥＮＲとして機能する配線５１１と、第２の画素トランジスタ１６ｂと、第２の画素トランジスタ１６ｂのゲート電極としても機能する配線５２１と、第２の画素トランジスタ１６ｂの第１の端子としても機能する配線５２２と、第２の画素トランジスタ１６ｂの第２の端子としても機能する配線５２３と、容量電極５２４を有している。

配線５０１、配線５１８、配線５２１、及び容量電極５２４は、絶縁表面を有する基板５００上に、下地膜５０８を介して形成された一の導電膜を所望の形状に加工することで形成することができる。配線５０１、配線５１８、配線５２１、及び容量電極５２４上にはゲート絶縁膜５０６が形成されている。さらに、配線５０２、配線５０３、配線５０４、配線５１１、配線５２２、配線５２３は、ゲート絶縁膜５０６上に形成された一の導電膜を所望の形状に加工することで形成することができる。

また、第１の画素トランジスタ１６ａの活性層５０７は、配線５０１と重なる位置においてゲート絶縁膜５０６上に形成されている。活性層５０７は、ゲート電極として機能する配線５０１に完全に重なる構成を用いることが望ましい。また、第２の画素トランジスタ１６ｂの活性層５２７は、配線５２１と重なる位置においてゲート絶縁膜５０６上に形成されている。活性層５２７は、ゲート電極として機能する配線５２１に完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板５００側から入射した光により活性層５０７及び活性層５２７中の酸化物半導体が劣化するのを防ぎ、よって、第１の画素トランジスタ１６ａ、及び第２の画素トランジスタ１６ｂの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

さらに、図２２（Ｂ）に示す画素は、活性層５０７、配線５０２、配線５０４、活性層５２７、配線５２２、配線５２３を覆うように、絶縁膜５１２と、絶縁膜５１３とが順に形成されている。そして、絶縁膜５１３上には、透過領域に位置する透過画素電極５０５と、反射領域に位置する反射画素電極５２５が形成されており、絶縁膜５１２及び絶縁膜５１３に形成されたコンタクトホールを介して、配線５０４と透過画素電極５０５とが接続され、配線５２３と反射画素電極５２５とが接続されている。

ゲート絶縁膜５０６に形成されたコンタクトホールを介して、配線５１８と配線５０４とが接続され、配線５１１と配線５２１とが接続され、配線５２２と配線５１８とが接続され、配線５０３と容量電極５２４とが接続されている。また、配線５０３と配線５１８とが、ゲート絶縁膜５０６を間に挟んで重なり合っている部分が、第１の容量素子１７ａとして機能し、配線５２３と容量電極５２４とが、ゲート絶縁膜５０６を間に挟んで重なり合っている部分が、第２の容量素子１７ｂとして機能する。

また、絶縁膜５１３の表面に選択的にエッチング加工を行い、絶縁膜５１３の表面を凹凸形状とすることで、反射画素電極５２５に凹凸形状を形成する構成としてもよい。反射画素電極５２５表面に凹凸を設けると、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、表示における視認性が向上する。

また、反射画素電極５２５を、第１の画素トランジスタ１６ａの活性層５０７、及び第２の画素トランジスタ１６ｂの活性層５２７と重なるように設けることで、画素電極側から入射した迷光が当たって活性層５０７、及び活性層５２７中の酸化物半導体が劣化するのを防ぎ、よって、第１の画素トランジスタ１６ａ、及び第２の画素トランジスタ１６ｂの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮光膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

なお、図２２（Ｂ）では、透過画素電極５０５（或いは反射画素電極５２５）と対向電極（図示せず）が液晶層（図示せず）を介して重なる場合の構造を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、画素電極と対向電極とが同一基板上に形成されていても良い。

次いで、本発明の一態様に係る液晶表示装置のパネルについて、図２４を用いて説明する。図２４（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図２４（Ｂ）は、図２４（Ａ）の破線Ａ−Ａ’における断面図に相当する。

基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶層４００７と共に封止されている。

また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図２４（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。

また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図２４（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０ａ、トランジスタ４０１０ｂ、トランジスタ４０２２を例示している。トランジスタ４０１０ａ、トランジスタ４０１０ｂ、トランジスタ４０２２は、酸化物半導体をチャネル形成領域に含んでいる。そして、対向基板４００６に形成されている遮光膜４０４０は、トランジスタ４０２２のチャネル形成領域と重なっている。トランジスタ４０２２を遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０２２の閾値電圧がシフトするなどの特性の劣化を防ぐことができる。

また、金属材料からなる配線４０１４と同じ工程で遮光金属膜４０１３は、トランジスタ４０１０ａのチャネル形成領域と重なっている。遮光金属膜４０１３によりトランジスタ４０１０ａを遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０１０ａの閾値電圧がシフトするなどの特性の劣化を防ぐことができる。また、遮光金属膜４０１３は、フローティング状態の電極であってもよいし、トランジスタ４０１０ａの酸化物半導体と電気的に接続する電極であってもよいし、トランジスタ４０１０ａのゲート電極と電気的に接続する電極であってもよい。

また、工程数が増加するが、遮光金属膜４０１３に代えて、インクジェット法などを用いて、カーボンブラックなどの黒色顔料を含む遮光樹脂膜をトランジスタ４０１０ａのチャネル形成領域と重なる位置に形成して遮光してもよい。

また、透光性を有する導電膜からなる画素電極４０３０ａは、トランジスタ４０１０ａと電気的に接続されている。そして、対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０ａと対向電極４０３１と液晶層４００７とが重なっている部分が、透過領域の液晶素子４０１１ａに相当する。

また、反射電極である画素電極４０３０ｂは、トランジスタ４０１０ｂと電気的に接続されている。画素電極４０３０ｂと対向電極４０３１と液晶層４００７とが重なっている部分が、反射領域の液晶素子４０１１ｂに相当する。反射電極である画素電極４０３０ｂは、トランジスタ４０１０ｂのチャネル形成領域と重なっている。トランジスタ４０１０ｂを遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０１０ｂの閾値電圧がシフトするなどの特性の劣化を防ぐことができる。

また、スペーサ４０３５が、画素電極４０３０ａ、画素電極４０３０ｂと対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図２４（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで柱状に形成されている場合を例示しているが、球状のスペーサを用いていても良い。

また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、配線４０１４及び配線４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

なお、液晶層４００７を形成する方法として、ディスペンサ式（滴下式）や、対向基板４００６を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いることができる。図２４に示すように、液晶層４００７を形成する際、液晶層４００７とシール材４００５との混在を防止するため、液晶層４００７とシール材４００５との間に隔壁４０３６を設けることが好ましい。

隔壁４０３６は、スペーサ４０３５と同材料及び同工程で形成することができる。隔壁４０３６を形成する材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、又は窒化酸化アルミニウムなどの無機材料、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂、シロキサン系樹脂等を用いることができる。

また、隔壁４０３６を形成する方法としては、例えば、スパッタリング法、真空蒸着法、ＰＶＤ法、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法により薄膜を成膜した後、所望の形状にエッチングして形成することができる。また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法、インプリント法、ナノインプリント法などの方法を用いることができる。

ディスペンサ方式により液晶層４００７を形成する例を図２５を用いて説明する。図２５において液晶滴下装置は、制御装置４０、撮像手段４２、及びヘッド４３を含み、ヘッド４３に液晶４４を充填する。なお、液晶滴下装置、基板４００１、及び対向基板４００６の位置合わせは、基板４００１に設けられたマーカー４５、対向基板４００６に設けられたマーカー４６を撮像手段４２により撮像して行うことができる。

対向基板４００６に、シール材４００５及びシール材４００５の内側にバリア層として機能する隔壁４０３６を閉ループのパターンで形成し、その中にヘッド４３より液晶４４を１回若しくは複数回滴下する。液晶材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、液晶材料の粘性が低い場合には、間欠的に吐出され液滴が滴下される。滴下される液晶４４の粘度が高い場合は、ヘッド４３にヒーターを設けて、ヒーターによって加熱して粘度を調節することもできる。

液晶４４を滴下し、液晶層４００７を形成する際、図２４及び図２５のようにシール材４００５の内側にバリア層として隔壁４０３６を設けると、シール材４００５と液晶層４００７とが混在せず、シール材４００５と液晶層４００７との反応や、シール材４００５から液晶層４００７への汚染などを防止することができる。

続いて、基板４００１と対向基板４００６とを貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とし、液晶層４００７を形成することができる。また基板４００１側にシール材４００５を形成し、液晶を滴下してもよい。なお、基板４００１と対向基板４００６の貼り合わせ工程は減圧下で行うと好ましい。

なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。また、アルミニウムホイルをＰＶＦフィルムで挟んだ構造のシートを用いることもできる。

但し、液晶素子４０１１ａ、液晶素子４０１１ｂからの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

図２６は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図２６に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。

パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数のバックライトユニットで構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。

なお、ここでは、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。

またプリズムシート１６０３は、図２６に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。

回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図２６では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。

図２６では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示を行うことができる電子機器を提供することが可能である。或いは、本発明の一態様に係る液晶表示装置を用いることで、低消費電力の電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る液晶表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットも得られる。

本発明の一態様に係る液晶表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２７に示す。

図２７（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一態様に係る液晶表示装置は、表示部７００２に用いることができる。表示部７００２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な電子書籍、或いは、低消費電力の電子書籍を提供することができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも可撓性を持たせることで、液晶表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。

図２７（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有する。本発明の一態様に係る液晶表示装置は、表示部７０１２に用いることができる。表示部７０１２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な表示装置、或いは、低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図２７（Ｃ）は現金自動預け入れ払い機であり、筐体７０２１、表示部７０２２、硬貨投入口７０２３、紙幣投入口７０２４、カード投入口７０２５、通帳投入口７０２６等を有する。本発明の一態様に係る液晶表示装置は、表示部７０２２に用いることができる。表示部７０２２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な現金自動預け入れ払い機、或いは、低消費電力の現金自動預け入れ払い機を提供することができる。

図２７（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタイラス７０３８等を有する。本発明の一態様に係る液晶表示装置は、表示部７０３３、表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯型ゲーム機、或いは、低消費電力の携帯型ゲーム機を提供することができる。なお、図２７（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図２７（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る液晶表示装置は、表示部７０４２に用いることができる。表示部７０４２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯電話、或いは、低消費電力の携帯電話を提供することができる。

図２７（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３等を有する。図２７（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されていても良い。本発明の一態様に係る液晶表示装置は、表示部７０５２に用いることができる。表示部７０５２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯情報端末、或いは、低消費電力の携帯情報端末を提供することができる。

本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。

１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ 透過領域
１４ 反射領域
１５ 画素
２０ パルス出力回路
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ 制御装置
４２ 撮像手段
４３ ヘッド
４４ 液晶
４５ マーカー
４６ マーカー
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
６１ 端子
６２ 端子
６３ 端子
１６ａ 画素トランジスタ
１６ｂ 画素トランジスタ
１７ａ 容量素子
１７ｂ 容量素子
１８ａ 液晶素子
１８ｂ 液晶素子
１００ 基板
１０１ 領域
１０２ 領域
１０３ 領域
１２０ シフトレジスタ
１２１ トランジスタ
１２３ スイッチング素子群
３０１ フルカラー画像表示期間
３０２ モノクロ動画表示期間
３０３ モノクロ静止画表示期間
４００ 液晶表示装置
４０１ 画像メモリ
４０２ 画像データ選択回路
４０３ セレクタ
４０４ ＣＰＵ
４０５ コントローラ
４０６ パネル
４０７ バックライト
４０８ バックライト制御回路
４１０ フルカラー画像データ
４１１ モノクロ画像データ
４１２ 画素部
４１３ 信号線駆動回路
４１４ 走査線駆動回路
４２０ 入力装置
４２１ 測光回路
４３７ 絶縁層
４５３ 酸化物半導体層
５００ 基板
５０１ 配線
５０２ 配線
５０３ 配線
５０４ 配線
５０５ 透過画素電極
５０６ ゲート絶縁膜
５０７ 活性層
５０８ 下地膜
５１１ 配線
５１２ 絶縁膜
５１３ 絶縁膜
５１８ 配線
５２１ 配線
５２２ 配線
５２３ 配線
５２４ 容量電極
５２５ 反射画素電極
５２７ 活性層
７００ 基板
７０１ 絶縁膜
７０２ ゲート電極
７０３ ゲート絶縁膜
７０４ 酸化物半導体膜
７０５ 導電膜
７０６ 導電膜
７０７ 絶縁膜
７０８ トランジスタ
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０７ バックライトパネル
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６１２ バックライト
２４００ 基板
２４０１ ゲート電極
２４０２ ゲート絶縁膜
２４０３ 酸化物半導体層
２４０６ チャネル保護層
２４０７ 絶縁膜
２４０９ 保護絶縁膜
２４１１ ゲート電極
２４１２ ゲート電極
２４１３ ゲート絶縁膜
２４１４ ゲート絶縁膜
２４３６ 下地膜
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４７１ トランジスタ
２４７２ トランジスタ
２４８０ トランジスタ
２５５０ トランジスタ
２５６０ トランジスタ
２５７０ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶層
４００９ トランジスタ
４０１３ 遮光金属膜
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０２２ トランジスタ
４０３１ 対向電極
４０３５ スペーサ
４０３６ 隔壁
４０４０ 遮光膜
６１１０ 転置基板
６１１１ 接着剤層
６１１６ 被剥離層
６２００ 基板
６２０１ 剥離層
６２０２ 仮支持基板
６２０３ 剥離用接着剤
６２０６ 金属板
６２０７ バリア層
６２１０ 配線層
６２１１ 配線層
６２１２ 領域
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ 表示部
７０１３ 支持台
７０２１ 筐体
７０２２ 表示部
７０２３ 硬貨投入口
７０２４ 紙幣投入口
７０２５ カード投入口
７０２６ 通帳投入口
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー
２４０４ａ 酸化物導電層
２４０４ｂ 酸化物導電層
２４０５ａ ソース電極
２４０５ｂ ドレイン電極
４０１０ａ トランジスタ
４０１０ｂ トランジスタ
４０１１ａ 液晶素子
４０１１ｂ 液晶素子
４０３０ａ 画素電極
４０３０ｂ 画素電極
４５０ａ 結晶性酸化物半導体層
４５０ｂ 結晶性酸化物半導体層

Claims (3)

1. 複数の発光色を有する複数の光源と、
   複数の画素を有する画素部と、を有し、
   前記画素は、光を透過する第１の画素電極と、光を反射する第２の画素電極と、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、信号線と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第１の画素電極と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第１の容量素子と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、前記第２の画素電極と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、前記第２の容量素子と電気的に接続され、
   前記第１の容量素子の容量は前記第２の容量素子の容量よりも小さい液晶表示装置であって、
   前記光源は、複数の発光色を輪番に発し、
   前記画素部は、第１の領域と第２の領域とを有し、
   前記第１の領域には、前記光源からの発光色が、前記輪番に従い順次供給され、
   前記第２の領域には、前記光源からの発光色が、前記輪番に従い順次供給され、
   同一の時間において、前記第１の領域に前記光源から供給される発光色と、前記第２の領域に前記光源から供給される発光色とは異なることを特徴とする液晶表示装置。
2. 請求項１において、
   前記光源が発光する期間は、前記第１の画素電極と重なる液晶層に電圧を印加してカラー表示を行い、
   前記光源が消灯する期間は、前記第２の画素電極と重なる液晶層に電圧を印加してモノクロ表示を行い、
   前記カラー表示の際は、前記第１のトランジスタが駆動され、
   前記モノクロ表示の際は、前記第１のトランジスタ及び前記第２のトランジスタが駆動されることを特徴とする液晶表示装置。
3. 請求項１または請求項２において、
   前記第１のトランジスタ及び前記第２のトランジスタは、酸化物半導体を含むことを特徴とする液晶表示装置。

Images