JP5825957B2 - スイッチング回路 - Google Patents

Description

本発明は、スイッチング回路に関し、特に、コネクタ外れや断線により当該スイッチング回路のグランドに繋がるグランド線が断線した場合においても、当該スイッチング回路の動作を正常に継続させることができる、スイッチング回路に関する。

電子制御装置おいて、メインコネクタのコネクタ外れ等によりグランド線が断線した場合、内部の電子回路のグランドが浮いて（フローティング状態になって）しまい回路が正常に動作しなくなる。例えば、電子回路のグランドが浮いてしまうことによりその制御機能が失われるとともに、電子制御装置と外部機器との間の通信ができなくなる。このため、電子制御装置においては、電子回路のグランドに繋がるグランド線が断線した場合は、この断線を検出して対処することが必要になる。

このようなグランド線の断線を検出する方法として、関連する断線検出回路が開示されている（特許文献１を参照）。この特許文献１に記載の断線検出回路は、制御回路のグランド断線を、より制約がない状態で簡単に検出できる断線検出回路を提供することを目的とする。この特許文献１に記載の断線検出回路では、制御回路の入力端子に接続される保護用ダイオード，並びに保護用トランジスタを利用して断線を検出している。

特開２０１０−１３９３０８号公報

前述したように電子制御装置において、電子回路に繋がるグランド線が断線した場合、内部の電子回路のグランドが浮いてしまうため回路が動作しなくなる。例えば、図７に示すように、電子制御装置１Ｂ内の電子回路（ＩＣ等）１１のグランドＧＮＤ’と、制御グランドＧＮＤとを接続するグランド線ＧＬが、点Ａにおいて断線すると、電子回路１１のグランドＧＮＤ’が浮いて（フローティング状態になって）しまい、電子制御装置１Ｂが動作しなくなる。このため、グランド線ＧＬの断線を検出して対処することが必要になる。

さらに、もう一つの例として、より具体的な回路を例にとり、グランド線の断線の影響について説明する。図８は、直結スイッチの回路の例を示す図である。図８に示す電子回路１１Ａは、直結スイッチＳＷ１として動作するトランジスタＱ１のオン／オフを、トランジスタＱ１１により制御する回路である。このトランジスタＱ１はＰチャネルパワーＭＯＳＦＥＴで構成され、そのソース・ドレイン間には、ダイオードＤ１が図に示す方向に接続されている。

この電子回路１１Ａでは、トランジスタＱ１をオンにすることにより、入力端子ＩＮＰＵＴと出力端子ＯＵＴＰＵＴ間を直結し、トランジスタＱ１のオフにすることにより、入力端子ＩＮＰＵＴと出力端子ＯＵＴＰＵＴ間をダイオードＤ１を介して接続する。すなわち、入力端子ＩＮＰＵＴから出力端子ＯＵＴＰＵＴに向けて大きな電流を流す場合に、トランジスタＱ１をオンにする。

図８に示すように、ＰチャネルパワーＭＯＳＦＥＴであるトランジスタＱ１のソース端子は入力端子ＩＮＰＵＴに接続され、トランジスタＱ１のドレイン端子は出力端子ＯＵＴＰＵＴに接続される。また、トランジスタＱ１のゲート・ドレイン間には抵抗Ｒ１が接続されている。トランジスタＱ１のゲート端子は、抵抗Ｒ２とダイオードＤ２とを介して、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ１１のドレイン端子に接続されている。すなわち、抵抗Ｒ１の一端がトランジスタＱ１のゲート端子に接続され、抵抗Ｒ１の他端がダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードがトランジスタＱ１１のドレイン端子に接続されている。
トランジスタＱ１１のソース端子は、グランド線ＧＬを介して、制御グランドＧＮＤに接続されている。なお、トランジスタＱ１１のドレイン・ソース間には、ダイオードＤ１１が図に示す方向に接続されている。

上記構成の直結スイッチＳＷ１においては、トランジスタＱ１１のゲート端子にＨレベル（ハイレベル）の信号を入力することにより、トランジスタＱ１１がオンになる。このトランジスタＱ１１がオンになることにより、トランジスタＱ１のゲート端子が、抵抗Ｒ１及びダイオードＤ２を介してグランド線ＧＬと接続されＬレベル（ローレベル、制御グランドＧＮＤのレベル）になり、トランジスタＱ１がオンとなる。このように、直結スイッチＳＷ１を構成するトランジスタＱ１のゲート端子のレベルをローレベル（制御グランドＧＮＤのレベル）にすることにより、トランジスタＱ１をオンにして、入力端子ＩＮＰＵＴから出力端子ＯＵＴＰＵＴに大電流（例えば、数１０Ａなど）を流すことができる。

ところで、上記構成の直結スイッチＳＷ１において、例えば、グランド線ＧＬのＡ点において断線が発生した場合は、トランジスタＱ１１をオンにしても、トランジスタＱ１のゲート端子をローレベル（制御グランドＧＮＤのレベル）に低下させることができなくなる。このため、トランジスタＱ１をオンにすることができなくなり、場合によってはダイオードＤ１を介して大きな電流が流れることになる。このダイオードＤ１を介して大きな電流が流れる場合は、その飽和電圧により熱損失が発生し、部品（例えば、トランジスタＱ１及びダイオードＤ１を収納するパッケージやモールドケース）の温度が上昇し、温度異常による不具合が発生する可能性がある。従って、回路設計時においては、これらの部品の温度上昇を抑制するように余裕を持った部品の選定及び放熱設計が必要となる。

上述したように、電子制御装置においては、グランド線ＧＬが断線することにより大きな影響受けることになる。特に、ＰｃｈＦＥＴの駆動回路など、ゲート端子を制御グランドＧＮＤの電位に落とすことで成立する回路の動作ができなくなる。このため、電子制御装置において電子回路のグランドに繋がるグランド線が断線した場合は、このグランド線の断線を検出して対処することが必要になる。
しかしながら、従来は、特許文献１に記載の断線検出回路に示すように、グランド線が断線したことを検出する方法については種々の方法が開示されているが、グランド線ＧＬが断線した場合に、この不具合の発生を克服して、電子制御装置の動作を正常に継続させようとする方法については開示されていない。

本発明は、斯かる実情に鑑みなされたものであり、本発明の目的は、スイッチング回路のグランドに繋がるグランド線（制御グランド用のグランド線）が断線した場合においても、当該スイッチング回路の動作を正常に継続させることができる、スイッチング回路を提供することにある。

本発明は、上記課題を解決するためになされたものであり、本発明のスイッチング回路は、内蔵する電子回路のグランドと電源のグランド側とを繋ぐ制御グランドのグランド線を備えるとともに、筐体が前記電源のグランド側に接続されるケースグランドの経路を備え、入力端子から供給される電力をスイッチング素子によりオン・オフして出力端子から出力するスイッチング回路であって、一端が前記入力端子に接続され他端が前記出力端子に接続され、前記入力端子と出力端子との間を選択的にオン・オフする第１のスイッチング素子と、一端が前記第１のスイッチング素子のオン・オフを制御するオン・オフ制御端子に接続され、他端が前記制御グランドのグランド線に接続される第２のスイッチング素子と、一端が前記第１のスイッチング素子のオン・オフ制御端子に接続され、他端が前記ケースグランドに接続される第３のスイッチング素子と、前記第１のスイッチング素子のオン・オフ制御端子と前記第２のスイッチング素子の他端との間に設けられ、アノードが前記第１のスイッチング素子のオン・オフ制御端子側に接続され、カソードが前記第２のスイッチング素子の一端側に接続されるダイオードと、を備え、前記グランド線が断線した場合に、当該グランド線と前記ケースグランドとの間に発生する電圧により前記第３のスイッチング素子をオンにし、当該第３のスイッチング素子を介して前記第１のスイッチング素子のオン・オフ制御端子を前記ケースグランドに接続することにより、当該第１のスイッチング素子をオン状態にすることを特徴とする。
また、本発明の前記スイッチング回路において、前記第１のスイッチング素子はＰチャネルパワーＭＯＳＦＥＴであり、この第１のスイッチング素子のソース端子が前記入力端子に接続され、ドレイン端子が前記出力端子に接続され、ゲート・ドレイン端子間には第１の抵抗が接続され、ゲート端子が第２の抵抗の一端に接続され、前記第２のスイッチング素子は、ＮチャネルＭＯＳＦＥＴであり、この第２のスイッチング素子のソース端子が前記グランド線を介して制御グランドに接続され、ドレイン端子がダイオードのアノード側に接続され、また、当該ダイオードのカソード側は前記第２の抵抗の他端に接続され、前記第３のスイッチング素子は、ＮチャネルＭＯＳＦＥＴであり、この第３のスイッチング素子のソース端子が前記ケースグランドに接続され、ドレイン端子が、前記ダイオードのアノード側と前記第２の抵抗との接続点に接続され、ゲート端子が第３の抵抗を介して、前記第２のスイッチング素子のソース端子に繋がるグランド線に接続されて構成されることを特徴とする。
また、本発明の前記スイッチング回路において、前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線した場合に、前記電子回路のグランドを前記筐体のケースグランドに接続させるグランド線バックアップ回路
を備えることを特徴とする。

また、本発明の前記スイッチング回路において、前記グランド線バックアップ回路は、前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線したことを検出する制御グランド断線検出部と、前記制御グランドのグランド線が断線したことが検出された場合に、前記電子回路のグランドを前記ケースグランドに接続させるグランド切替部と、を備えることを特徴とする。

また、本発明の前記スイッチング回路において、前記制御グランド断線検出部は、前記制御グランドのグランド線の断線時において、当該グランド線と前記ケースグランドとの間に発生する電圧を基に、前記グランド線の断線を検出することを特徴とする。

また、本発明の前記スイッチング回路において、前記電源と前記グランド線との間には、このグランド線が断線し前記制御グランドとの接続が開放された場合に、当該グランド線と前記ケースグランドとの間に電圧発生させるための抵抗が挿入されることを特徴とする。

本発明の電子制御装置においては、電子回路のグランドを制御グランドに接続するグランド線が断線し、この電子回路のグランドと制御グランドとの接続が開放された場合は、電子回路のグランドを制御グランドからケースグランドに切り替える。
これにより、電子制御装置内の電子回路のグランドに繋がるグランド線（制御グランド用のグランド線）が断線した場合においても、電子回路の動作を正常に継続させることができる。

本発明の第１の実施形態に係わる電子制御装置の構成を示すブロック図である。 グランド線の断線の検出方法について説明するための図である。 図１に示す電子制御装置の変形例を示す図である。 本発明の第２の実施形態に係わる電子制御装置の構成を示す図である。 電子制御装置１Ａにおけるグランド線の断線の検出方法について説明するための図である。 図３に示す直結スイッチの変形例を示す図である。 電子制御装置におけるグランド線の断線について説明するための図である。 直結スイッチにおけるグランド線の断線について説明するための図である。

以下、本発明の実施の形態を添付図面を参照して説明する。
なお、最初に本実施形態において使用される用語「制御用グランド」と「ケースグランド」について補足して説明しておく。「制御用グランド」は、電子制御装置内の電子回路に対して、信号用のグランドレベル（基準となるグランドレベル）を与えるためのグランドであり、電源のグランド側（例えば、負（−）極側）から電子回路に対して、専用のグランド線により与えられるグランドである。

一方、「ケースグランド」は、電子制御装置１が収納される筐体にグランドレベルを与えるためのグランドの系統（経路）であり、例えば、自動車の場合にはフレームグランドとも呼ばれ、自動車の電装系統における一極（例えば、マイナス極）への配線の代用として用いられものである。すなわち、「ケースグランド」は、電子制御装置１が収納される筐体にグランドレベルを与えるものであり、このケースグランドは、通常は、電子回路のグランドとは直接には接続されないものである。なお、このケースグランドと制御グランドとは、それぞれが電源のグランド側端子（例えば、負（−）極側端子）に接続されており、ケースグランドと、制御グランドとは同じ電位に保たれている。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わる電子制御装置の構成を示すブロック図である。図１に示す電子制御装置１は、図７に示す電子制御装置１Ｂと比較して、新たにグランド線バックアップ回路２１を追加した点が異なり、他の構成は、図７に示す電子制御装置１Ｂと同様である。このため、同一の構成部分には同一の符号を付している。

この図１に示すグランド線バックアップ回路２１は、制御グランド断線検出部２２と、グランド切替部２３とで構成される。制御グランド断線検出部２２は、電子制御装置１（より正確にはグランド線バックアップ回路２１）に繋がるグランド線ＧＬの電位を常に監視し、このグランド線ＧＬの電位の変化により、グランド線ＧＬの断線、すなわち、グランド線ＧＬと制御用グランドＧＮＤとの接続が開放されたか否かを検出する。

また、グランド切替部２３は、切替スイッチ２３Ａを有しており、この切替スイッチ２３Ａの共通接点ｃは、電子回路（例えば、ＩＣ等）１１のグランドＧＮＤ’に接続され、切替スイッチ２３Ａのｂ接点はグランド線ＧＬに接続され、切替スイッチ２３Ａのａ接点はケースグランドＣＧＮＤに接続されている。このグランド切替部２３では、制御グランド断線検出部２２によりグランド線ＧＬの断線が検出された場合は、切替スイッチ２３Ａを動作させ（ｃ接点とａ接点を接続し）、電子回路１１のグランドＧＮＤ’をケースグランドＣＧＮＤに接続する。なお、図１に示す例では、切替スイッチ２３Ａが機械的な接点スイッチにより構成された例を示しているが、切替スイッチ２３Ａを半導体スイッチで構成することもできる。

上記構成の電子制御装置１では、通常時（グランド線ＧＬが断線していない場合）は、グランド線ＧＬの電位は制御グランドＧＮＤのレベルとなる。一方、図２に示すよう、グランド線ＧＬが点Ａにおいて断線すると、グランド線ＧＬが制御用グランドＧＮＤに対して浮いた状態（フローティング状態）になる。このため、グランド線ＧＬには、負荷インピーダンスＺＬ（電子回路１１とは異なる系統の負荷）を介して電源（バッテリ２）の電圧Ｖｃｃが印加され、グランド線ＧＬの電位がケースグランドＣＧＮＤに対して上昇する。

すなわち、通常時（グランド線ＧＬに断線が生じていない場合）には制御グランドＧＮＤと同じであるグランド線ＧＬの電位が、グランド線ＧＬの断線時には上昇し、グランド線ＧＬとケースグランドＣＧＮＤとの間に電圧Ｖｇが発生する。制御用グランド断線検出部２２は、このグランド線ＧＬとケースグランドＣＧＮＤとの間に発生する電圧Ｖｇを検出することにより、グランド線ＧＬが断線したことを検出する。そして。制御用グランド断線検出部２２によりグランド線ＧＬの断線が検出された場合に、グランド切替部２３は、電子回路１１のグランドＧＮＤ’をケースグランドＣＧＮＤに切り替える。

このように、本実施形態の電子制御装置１においては、電子回路１１のグランドＧＮＤ’と制御グランドＧＮＤとを接続するグランド線ＧＬが断線した場合に、電子回路１１のグランドＧＮＤ’を制御グランドＧＮＤからケースグランドＣＧＮＤに切り替える。これにより、電子回路１１のグランドＧＮＤ’に繋がるグランド線ＧＬが断線した場合においても、電子回路１１のグランドＧＮＤ’をケースグランドＣＧＮＤに接続することにより、電子回路１１の動作を正常に継続させることができる。

なお、本実施形態では、グランド線ＧＬが断線した場合、図２に示すように、電子制御装置１内の他の負荷ＺＬ（電子回路１１とは別の負荷）を通して、グランド線ＧＬに電圧（ケースグランドＣＧＮＤに対する電圧）Ｖｇが発生することを仮定しているが、図３に示すように、電源Ｖｃｃとグランド線ＧＬとの間を専用の抵抗ＲＬにより接続することにより、グランド線ＧＬに電圧Ｖｇを発生させるようにしてもよい。

この抵抗ＲＬを用いることにより、グランド線ＧＬがＡ点において断線している場合は、抵抗ＲＬを介して、電源（バッテリ２）の電圧Ｖｃｃがグランド線ＧＬに印加されることにより、グランド線ＧＬの電圧Ｖｇが上昇する。制御グランド断線検出部２２では、このグランド線ＧＬにおける電圧Ｖｇを検出することにより、グランド線ＧＬの制御グランドＧＮＤからの断線（開放）を検出する。

このように、本実施形態の電子制御装置１では、電子回路（ＩＣ等）１１にグランド線バックアップ回路２１を付加することにより、制御グランドＧＮＤに繋がるグランド線ＧＬが断線した場合においても、電子回路（ＩＣ等）１１のグランドＧＮＤ’をケースグランドＣＧＮＤに接続することにより、電子回路（ＩＣ等）１１の動作を正常に継続させることができる。

（第２の実施形態）
また、図４は、本発明の第２の実施形態に係わる電子制御装置の構成を示す図であり、直結スイッチの例である。図４に示す電子制御装置１Ａは、図８示す回路と比較して、電子回路１１Ａに新たにグランド線バックアップ回路２１Ａを追加した点が異なり、他の構成は、図８に示す電子回路１１Ａと同様である。このため、同一の構成部分には同一の符号を付し、重複する説明は省略する。

図４に示すグランド線バックアップ回路２１Ａは、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ１２と、抵抗Ｒ１１と、抵抗Ｒ１２とで構成される。トランジスタＱ１２のドレイン端子は、ノードＮ１（抵抗Ｒ２とダイオードＤ２との接続点）に接続される。すなわち、トランジスタＱ１１のドレイン端子は、ノードＮ１および抵抗Ｒ２を介してトランジスタＱ１のゲート端子と接続される。また、トランジスタＱ１２のゲート端子は、抵抗Ｒ１１を介してノードＮ２（トランジスタＱ１１とグランド線ＧＬとの接続点）に接続されている。また、トランジスタＱ１２のゲート・ソース端子間には抵抗Ｒ１２が接続される。また、トランジスタＱ１２のソース端子は、ケースグランドＣＧＮＤに接続されている。なお、このケースグランドＣＧＮＤは、制御グランドＧＮＤと同電位に保たれている。

この図４に示す構成により、通常時（グランド線ＧＬに断線が生じていない場合）においては、トランジスタＱ１１をオンすることにより、トランジスタＱ１のゲート端子から制御グランドＧＮＤに電流Ｉｇが流れ、トランジスタＱ１のゲート端子の電位が制御グランドＧＮＤの電位となる。これにより、直結スイッチＳＷ１のトランジスタＱ１をオンにすることができる。

一方、図５に示すように、グランド線ＧＬがＡ点において断線した場合は、トランジスタＱ１１に繋がるグランド線ＧＬはフローティング状態（より正確には、抵抗Ｒ１１と抵抗Ｒ１２によりケースグランドＣＧＮＤに接続された状態）となる。この場合、一般に回路電源（バッテリ２の＋側）とグランド線ＧＬとの間には、他の負荷ＺＬ（電子回路１１Ａとは異なる系統の負荷）が接続されており、この負荷ＺＬの負荷インピーダンスを通して、ノードＮ２に電圧Ｖｎ２（ケースグランドＣＧＮＤに対する電圧）が発生する。

従って、グランド線ＧＬが断線した場合は、ノードＮ２に発生する電圧Ｖｎ２が抵抗Ｒ１１を介してトランジスタＱ１２のゲート端子に印加され、トランジスタＱ１２がオンすることにより電流Ｉｇ’が流れ、トランジスタＱ１のゲート端子の電位がケースグランドＣＧＮＤのレベルになる。これにより、トランジスタＱ１がオンになる。

このように、図４に示す直結スイッチ回路では、グランド線ＧＬが断線した場合においても、制御グランドＧＮＤをケースグランドＣＧＮＤに切り替えることにより、直結スイッチＳＷ１（トランジスタＱ１）のオン動作を継続することができる。

なお、本実施形態の直結スイッチでは、図５に示すように、グランド線ＧＬが断線した場合に、他の負荷の負荷インピーダンスＺＬを通して、ノードＮ２に電圧Ｖｎ２（ケースグランドＣＧＮＤに対する電圧）が発生することを仮定しているが、これに限定されない。例えば、図６に示すように、入力端子ＩＮＰＵＴとノードＮ２とを専用の抵抗ＲＬにより接続し、グランド線ＧＬが断線した場合に、バッテリ２から抵抗ＲＬを介してノードＮ２に電圧Ｖｎ２を与えるようにしてもよい。

以上、本発明の実施形態について説明したが、ここで、本発明と上記実施形態とにおける対応関係について補足して説明する。

上記実施形態において、本発明における電子制御装置は、電子制御装置１および１Ａが対応し、本発明における電子回路は、電子回路（ＩＣ等）１１および１１Ａが対応する。また、本発明におけるグランド線バックアップ回路は、グランド線バックアップ回路２１および２１Ａが対応し、本発明における制御グランド断線検出部は、制御グランド断線検出部２２が対応し、本発明におけるグランド切替部は、グランド切替部２３が対応する。また、本発明における第１のスイッチング素子は、ＰチャネルパワーＭＯＳＦＥＴであるトランジスタＱ１が対応し、本発明における第２のスイッチング素子は、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ１１が対応し、本発明における第３のスイッチング素子は、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ１２が対応する。

（１）そして、上記実施形態において、電子制御装置１は、図１に示すように、内蔵する電子回路１１のグランドＧＮＤ’と電源（バッテリ２）のグランド側とを繋ぐ制御グランドのグランド線ＧＬを備えるとともに、筐体が電源（バッテリ２）のグランド側に接続されるケースグランドＣＧＮＤの経路を備える電子制御装置１であって、電子回路１１のグランドＧＮＤ’に繋がる制御グランドＧＮＤのグランド線ＧＬが断線した場合に、電子回路１１のグランドＧＮＤ’を筐体のケースグランドＣＧＮＤに接続させるグランド線バックアップ回路２１を備える。
このような構成の電子制御装置１では、電子制御回路（ＩＣ等）１１にグランド線バックアップ回路２１を付加し、電子回路１１のグランドＧＮＤ’に繋がる制御グランドのグランド線ＧＬが断線した場合は、グランド線バックアップ回路２１により、電子回路１１のグランドＧＮＤ’をケースグランドＣＧＮＤに接続させる。
これにより、電子回路１１のグランドＧＮＤ’に繋がるグランド線ＧＬが断線し、制御グランドＧＮＤから開放された場合においても、電子回路１１のＧＮＤ’をケースグランドＣＧＮＤに接続して、電子回路１１の動作を正常に継続させることができる。

（２）また、上記実施形態において、グランド線バックアップ回路２１は、図１に示すように、電子回路１１のグランドＧＮＤ’に繋がる制御グランドのグランド線ＧＬが断線したことを検出する制御グランド断線検出部２２と、制御グランドのグランド線ＧＬが断線したことが検出された場合に、電子回路１１のグランドＧＮＤ’をケースグランドＣＧＮＤに接続させるグランド切替部２３と、を備える。
このような構成の電子制御装置１では、制御グランド断線検出部２２により、電子回路１１のＧＮＤ’に繋がるグランド線ＧＬが断線していることが検出された場合は、グランド切替部２３は、電子回路１１のグランドＧＮＤ’をケースグランドＣＧＮＤに接続させる。
これにより、電子回路１１のグランドＧＮＤ’に繋がるグランド線ＧＬが断線し、制御グランドＧＮＤから開放された場合においても、電子回路１１のＧＮＤ’をケースグランドＣＧＮＤに接続して、電子回路１１の動作を正常に継続させることができる。

（３）また、上記実施形態において、図２に示すように、制御グランド断線検出部２２は、グランド線ＧＬの断線時において、このグランド線ＧＬとケースグランドＣＧＮＤとの間に発生する電圧Ｖｇを基に、グランド線ＧＬの断線（グランド線ＧＬの制御グランドＧＮＤからの開放）を検出する。
このような構成の電子制御装置１では、電子回路１１のＧＮＤ’に繋がるグランド線ＧＬが断線した場合に、このグランド線ＧＬとケースグランドＣＧＮＤとの間に発生する電圧Ｖｇにより、グランド線ＧＬが制御グランドＧＮＤに対して断線（開放）したことを検出する。
これにより、電子回路１１のＧＮＤ’に繋がるグランド線ＧＬが制御グランドＧＮＤから断線したことを容易に検出することができる。

（４）また、上記実施形態において、電子制御装置１Ａは、図４に示すように、入力端子ＩＮＰＵＴから供給される電力をスイッチング素子によりオン・オフして出力端子ＯＵＴＰＵＴから出力するスイッチング回路（電子回路１１Ａおよびグランド線バックアップ回路２１Ａ）であり、スイッチング回路（電子回路１１Ａおよびグランド線バックアップ回路２１Ａ）は、一端が入力端子ＩＮＰＵＴに接続され他端が出力端子ＯＵＴＰＵＴに接続され、入力端子ＩＮＰＵＴと出力端子ＯＵＴＰＵＴとの間を選択的にオン・オフする第１のスイッチング素子（トランジスタＱ１）と、一端が第１のスイッチング素子（トランジスタＱ１）のオン・オフを制御するオン・オフ制御端子（ゲート端子）に接続され、他端が制御グランドＧＮＤのグランド線ＧＬに接続される第２のスイッチング素子（トランジスタＱ１１）と、一端が第１のスイッチング素子（トランジスタＱ１）のオン・オフ制御端子（ゲート端子）に接続され、他端がケースグランドＣＧＮＤに接続される第３のスイッチング素子（トランジスタＱ１２）と、を備え、第２のスイッチング素子（トランジスタＱ１１）に繋がる制御グランドのグランド線ＧＬが断線した場合に、当該グランド線ＧＬとケースグランドＣＧＮＤとの間に発生する電圧により第３のスイッチング素子（トランジスタＱ１２）をオンにし、当該第３のスイッチング素子（トランジスタＱ１２）を介して第１のスイッチング素子（トランジスタＱ１）のオン・オフ制御端子（ゲート端子）をケースグランドＣＧＮＤに接続することにより、当該第１のスイッチング素子（トランジスタＱ１）をオン状態にする。

このような構成の電子制御装置では、電子制御装置１Ａは、図５に示すように、第２のスイッチング素子（トランジスタＱ１１）と制御グランドＧＮＤとを接続するグランド線ＧＬがＡ点において開放された場合に、当該グランド線ＧＬとケースグランドＣＧＮＤとの間に発生する電圧Ｖｇにより第３のスイッチング素子（トランジスタＱ１２）をオンにし、当該第３のスイッチング素子（トランジスタＱ１２）を介して、第１のスイッチング素子（トランジスタＱ１）のオン・オフ制御端子（ゲート端子）をケースグランドＣＧＮＤに接続することにより、当該第１のスイッチング素子（トランジスタＱ１）をオンにする。
これにより、図５に示すように、電子回路１１Ａのグランド（ノードＮ２）に繋がるグランド線ＧＬが点Ａにおいて断線し、グランド線ＧＬが制御グランドＧＮＤから開放された場合においても、電子回路１１Ａの動作を正常に継続させることができる。

（５）また、上記実施形態において、電子制御装置１Ａは、図４に示すように、第１のスイッチング素子（トランジスタＱ１）はＰチャネルパワーＭＯＳＦＥＴであり、この第１のスイッチング素子（トランジスタＱ１）のソース端子が入力端子ＩＮＰＵＴに接続され、ドレイン端子が出力端子ＯＵＴＰＵＴに接続され、ゲート・ドレイン端子間には第１の抵抗Ｒ１が接続され、ゲート端子が第２の抵抗Ｒ２の一端に接続され、第２のスイッチング素子（トランジスタＱ１１）は、ＮチャネルＭＯＳＦＥＴであり、この第２のスイッチング素子（トランジスタＱ１１）はソース端子がグランド線ＧＬを介して制御グランドＧＮＤに接続され、ドレイン端子がダイオードのアノード側に接続され、また、当該ダイオードのカソード側は第２の抵抗Ｒ２の他端に接続され、第３のスイッチング素子（トランジスタＱ１２）は、ＮチャネルＭＯＳＦＥＴであり、ソース端子がケースグランドＣＧＮＤに接続され、ドレイン端子が、ダイオードＤ２のアノード側と第２の抵抗Ｒ２との接続点に接続され、ゲート端子が第３の抵抗Ｒ１１を介して、第２のスイッチング素子（トランジスタＱ１２）のソース端子に繋がるグランド線ＧＬ（ノードＮ２）に接続されて構成される。
これにより、図５に示すように、電子回路１１Ａのグランド（ノードＮ２）に繋がるグランド線ＧＬが点Ａにおいて断線し、グランド線ＧＬが制御グランドＧＮＤから開放された場合においても、電子回路１１Ａの動作を正常に継続させることができる。

以上、本発明の実施の形態について説明したが、本発明の電子制御装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

１，１Ａ 電子制御装置
２ バッテリ
１１，１１Ａ 電子回路
２１，２１Ａ グランド線バックアップ回路
２２ 制御グランド断線検出部
２３ グランド切替部
GＬ グランド線
ＧＮＤ 制御グランド
Ｑ１ トランジスタ（ＰチャネルパワーＭＯＳＦＥＴ）
Ｑ１１，Ｑ１２ トランジスタ（ＮチャネルＭＯＳＦＥＴ）
ＣＧＮＤ ケースグランド

Claims (6)

1. 内蔵する電子回路のグランドと電源のグランド側とを繋ぐ制御グランドのグランド線を備えるとともに、筐体が前記電源のグランド側に接続されるケースグランドの経路を備え、入力端子から供給される電力をスイッチング素子によりオン・オフして出力端子から出力するスイッチング回路であって、
   一端が前記入力端子に接続され他端が前記出力端子に接続され、前記入力端子と出力端子との間を選択的にオン・オフする第１のスイッチング素子と、
   一端が前記第１のスイッチング素子のオン・オフを制御するオン・オフ制御端子に接続され、他端が前記制御グランドのグランド線に接続される第２のスイッチング素子と、
   一端が前記第１のスイッチング素子のオン・オフ制御端子に接続され、他端が前記ケースグランドに接続される第３のスイッチング素子と、
   前記第１のスイッチング素子のオン・オフ制御端子と前記第２のスイッチング素子の他端との間に設けられ、アノードが前記第１のスイッチング素子のオン・オフ制御端子側に接続され、カソードが前記第２のスイッチング素子の一端側に接続されるダイオードと、
   を備え、
   前記グランド線が断線した場合に、当該グランド線と前記ケースグランドとの間に発生する電圧により前記第３のスイッチング素子をオンにし、当該第３のスイッチング素子を介して前記第１のスイッチング素子のオン・オフ制御端子を前記ケースグランドに接続することにより、当該第１のスイッチング素子をオン状態にする
   ことを特徴とするスイッチング回路。
2. 前記第１のスイッチング素子はＰチャネルパワーＭＯＳＦＥＴであり、この第１のスイッチング素子のソース端子が前記入力端子に接続され、ドレイン端子が前記出力端子に接続され、ゲート・ドレイン端子間には第１の抵抗が接続され、ゲート端子が第２の抵抗の一端に接続され、
   前記第２のスイッチング素子は、ＮチャネルＭＯＳＦＥＴであり、この第２のスイッチング素子のソース端子が前記グランド線を介して制御グランドに接続され、ドレイン端子が前記ダイオードのアノード側に接続され、また、当該ダイオードのカソード側は前記第２の抵抗の他端に接続され、
   前記第３のスイッチング素子は、ＮチャネルＭＯＳＦＥＴであり、この第３のスイッチング素子のソース端子が前記ケースグランドに接続され、ドレイン端子が、前記ダイオードのアノード側と前記第２の抵抗との接続点に接続され、ゲート端子が第３の抵抗を介して、前記第２のスイッチング素子のソース端子に繋がるグランド線に接続されて構成される
   ことを特徴とする請求項１に記載のスイッチング回路。
3. 前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線した場合に、前記電子回路のグランドを前記筐体のケースグランドに接続させるグランド線バックアップ回路
   を備えることを特徴とする請求項１または２に記載のスイッチング回路。
4. 前記グランド線バックアップ回路は、
   前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線したことを検出する制御グランド断線検出部と、
   前記制御グランドのグランド線が断線したことが検出された場合に、当該スイッチング回路のグランドを前記ケースグランドに接続させるグランド切替部と、
   を備えることを特徴とする請求項３に記載のスイッチング回路。
5. 前記制御グランド断線検出部は、
   前記制御グランドのグランド線の断線時において、当該グランド線と前記ケースグランドとの間に発生する電圧を基に、前記グランド線の断線を検出する
   ことを特徴とする請求項４に記載のスイッチング回路。
6. 前記電源と前記グランド線との間には、このグランド線が断線し前記制御グランドとの接続が開放された場合に、当該グランド線と前記ケースグランドとの間に電圧発生させるための抵抗が挿入される
   ことを特徴とする請求項１から５のいずれか１項に記載のスイッチング回路。

Images