JP5830659B2 - Load control device - Google Patents
Load control device Download PDFInfo
- Publication number
- JP5830659B2 JP5830659B2 JP2011061347A JP2011061347A JP5830659B2 JP 5830659 B2 JP5830659 B2 JP 5830659B2 JP 2011061347 A JP2011061347 A JP 2011061347A JP 2011061347 A JP2011061347 A JP 2011061347A JP 5830659 B2 JP5830659 B2 JP 5830659B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- load
- power
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Control Of Electrical Variables (AREA)
Description
本発明は、2線式の負荷制御装置、特にその内部電源を確保するための電源部に関する。 The present invention relates to a two-wire load control device, and more particularly to a power supply unit for securing the internal power supply thereof.
従来から、照明装置や換気扇など負荷のオン/オフを制御するために、接点が機械的に開閉される2線式スイッチに変えて、トライアックなどの無接点スイッチ素子を用いた負荷制御装置(電子スイッチ)が実用化されている(特許文献1参照)。その様な負荷制御装置は、省配線の見地から、2線式結線が一般的であり、商用電源(交流電源)と負荷との間に直列に接続される。このように商用電源と負荷との間に直列に接続される負荷制御装置においては、如何にして自己の回路電源を確保するかが問題となる。 Conventionally, in order to control the on / off of loads such as lighting devices and ventilation fans, load control devices using non-contact switch elements such as triacs instead of 2-wire switches whose contacts are mechanically opened and closed (electronic Switch) has been put into practical use (see Patent Document 1). Such a load control device generally has a two-wire connection from the viewpoint of wiring saving, and is connected in series between a commercial power supply (AC power supply) and a load. Thus, in a load control device connected in series between a commercial power supply and a load, how to secure its own circuit power supply becomes a problem.
図4は、特許文献1に記載された従来の商用電源2と負荷3との間に直列に接続される2線式の負荷制御装置50の回路構成を示す。この負荷制御装置50は、負荷3のオン/オフを制御する主開閉部51及び補助開閉部57と、主開閉部51及び補助開閉部57の導通を制御する制御部53と、制御部53に駆動電力を供給するための電源回路で構成されている。電源回路は、整流部52と、制御部53へ電力を安定して供給する第1電源部54と、負荷3への停止時に第1電源部54へ電力を供給する第2電源部55と、負荷3への給電時に第1電源部54へ電力を供給する第3電源部56で構成されている。
FIG. 4 shows a circuit configuration of a conventional two-wire
第2電源部55は、例えば電流を制限する抵抗と電圧をクランプするツェナーダイオード(定電圧ダイオード)55a及びトランジスタ55bなどで構成された定電圧回路(ブートストラップ回路)であり、整流部52により全波整流された脈流が入力される。そして、ツェナーダイオード55aのツェナー電圧により、第2電源部55からの出力の電圧波形は略台形状となる。第2電源部55から出力される電流の一部は第1電源部54に流れ、制御部53の電力として供給されると共に、第1電源部54の入力端子間に接続されたバッファキャパシタ(コンデンサ)58を充電する。整流部52により全波整流された脈流の電圧がツェナー電圧よりも低いときは、バッファキャパシタ58が電源となって第1電源部54に電力を供給する。そのため、バッファキャパシタ58は充放電を繰り返す。換言すれば、本来負荷3がオフの状態であっても、ツェナーダイオード55a及び整流部52を介して負荷3に電流が流れる。そのときに負荷3に流れる電流は、負荷3が誤動作しない程度の微小電流でなければならず、制御部53の消費電流を小さく、第2電源部55のインピーダンスを高く維持されるように設定されている。
The second
一方、負荷3を起動させるための操作ハンドル(SW)4が操作されると、制御部53は制御信号を出力し、それによって第3電源部56のスイッチ素子56cが導通し、その結果バッファキャパシタ58を充電する。バッファキャパシタ58が充電されると、電流は、ツェナーダイオード56a、補助開閉部57のサイリスタ57a、主開閉部51のトライアック51aの順に流れる。トライアック51aがオンすると、整流部52の整流電圧がほぼ零になるので、第2電源部55は非導通となり、電流は流れない。第3電源部56も同様である。
On the other hand, when the operation handle (SW) 4 for activating the
第2電源部55及び第3電源部56が非導通の間、第1電源部54はバッファキャパシタ58から電力が供給されるので、第1電源部54の入力電圧、すなわち、バッファキャパシタ58の端子電圧が徐々に低下する。そして、トライアック51aに流れる電流が零になると、自己消弧によりトライアック51aが開状態(非導通)になり、整流部52に電圧が発生する。この電圧がバッファキャパシタ58の端子電圧よりも高くなると、バッファキャパシタ58を充電し始める。第2電源部55のインピーダンスは第3電源部56のインピーダンスよりも十分に高くなるように設定されているので、負荷3がオンしているとき、第2電源部55は負荷制御装置50の動作には寄与しない。
Since the first
一旦、主開閉部51が導通する(閉状態)と電流を流し続けるが、商用電流がゼロクロス点に達したときにトライアック51aは自己消弧し、主開閉部51が非導通(開状態)になる。主開閉部51が非導通(開状態)になると、再び整流部52から第3電源部56を経て第1電源部54に電流が流れ、負荷制御装置50の自己回路電源を確保する動作を行う。すなわち、交流の1/2周期ごとに、負荷制御装置50の自己回路電源確保、補助開閉部57の導通及び主開閉部51の導通動作が繰り返される。
Once the main opening / closing
ところで、消費電力低減の観点からLED電球などへの置き換えが進められている。周知のように、LED電球は消費電力がとても負荷制御装置は、少ない。そのため、上記負荷制御装置50にLED電球が接続された場合、負荷がオフであるべき状態において、負荷制御装置50の内部電源を確保するために第2電源部55に流れる電流がLED電球に流れ、LED電球は点灯してしまう可能性がある。従って、負荷がオフの状態において、第2電源部55に流れる電流をできるだけ少なくすることが重要である。
By the way, replacement with LED bulbs or the like is being promoted from the viewpoint of reducing power consumption. As is well known, the power consumption of LED bulbs is very small for load control devices. Therefore, when an LED bulb is connected to the
上記のように、第2電源部55又は第3電源部56から第1電源部54に入力される電圧が変動するのに対して、CPUなどで構成された制御部53は定電圧で駆動される。そのため、第1電源部54は、電圧安定化回路として、例えば三端子レギュレータ54aを有している。この三端子レギュレータ54aの働きにより、第1電源部54から定電圧の直流電流が出力される。一方、第1電源部54における三端子レギュレータ54aは、電圧を安定させるために余分な電圧を降下させているが、入力電圧と出力電圧の差電圧に制御部53に流れる電流を乗算したものがそのまま熱になって消費される。負荷3がオフの状態において、負荷3に流れる電流を少なくするには、第2電源部55からの出力電圧を安定化させ、且つ、三端子レギュレータ54aの出力電圧に近づけ、三端子レギュレータ54aによる電力損失を少なくさせることが望ましい。
As described above, the voltage input from the second
本発明は、上記従来例の問題を解決するためになされたものであり、負荷がオフの状態において、負荷制御装置の待機電力(内部電源における消費電力)を少なくして、LED電球など消費電力の少ない負荷が接続された場合でも負荷の誤作動(LED電球の誤発光など)を防止しうる2線式の負荷制御装置を提供することを目的としている。 The present invention has been made in order to solve the above-described problem of the conventional example. When the load is off, standby power (power consumption in the internal power supply) of the load control device is reduced, and power consumption such as an LED bulb is performed. An object of the present invention is to provide a two-wire load control device that can prevent a load malfunction (such as erroneous light emission of an LED bulb) even when a small load is connected.
本発明の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、整流回路により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路で構成されている。
A load control device according to an aspect of the present invention is connected in series between a commercial power supply and a load, and an off power supply unit for securing an internal power supply when the load is in an off state is rectified by a rectifier circuit. A voltage clamping circuit that clamps the pulsating voltage and outputs power having a substantially trapezoidal voltage waveform; and fills a portion of the valley of the substantially trapezoidal voltage waveform, It is composed of a smoothing circuit for outputting a power having a DC voltage equivalent to the bottom.
前記電圧クランプ回路は、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制手段と、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制手段の作用によってほぼ完全に埋められるのを防止するための平滑化防止手段をさらに備えることが好ましい。 The voltage clamp circuit includes noise suppression means for suppressing noise from being superimposed on the clamped substantially trapezoidal voltage waveform, and a valley portion of the substantially trapezoidal voltage waveform is caused by the action of the noise suppression means. It is preferable to further include a smoothing prevention means for preventing the ink from being almost completely filled.
また、本発明の他の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、主スイッチ素子の主電極が前記商用電源及び前記負荷に対し直列に接続され、負荷に対する電力の供給を制御する主開閉部と、前記主スイッチ素子の主電極間に接続された整流部と、外部からの信号に応じて負荷のオン又はオフを制御する制御部と、前記制御部に安定して電力を供給するための第1電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオフする状態のときに、前記第1電源部への電源を供給する第2電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオンする状態のときに、前記第1電源部への電源を供給する第3電源部とを備え、
前記第2電源部は、前記整流部により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路を備え、
前記電圧クランプ回路は、
前記整流部により整流された脈流が入力されるコレクタと、このコレクタとフィードバック抵抗を介して接続されたベースと、前記略台形状の電圧波形を有する電力を出力するエミッタを備えたNPNトランジスタ素子と、
前記NPNトランジスタ素子の前記ベース側にカソードが接続され、アノードがグランドに接続され、前記脈流をクランプする電圧を決定するツェナーダイオードと、
前記ツェナーダイオードの前記カソードと前記グランドとの間に接続され、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタと、
前記ツェナーダイオードの前記カソードにカソードが接続され、前記NPNトランジスタ素子の前記ベースにアノードが接続され、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制キャパシタの作用によってほぼ完全に埋められるのを防止するための平滑化防止ダイオードを備えていることを特徴とする。
The load control device according to another aspect of the present invention is connected in series between a commercial power source and a load, and a main electrode of a main switch element is connected in series to the commercial power source and the load, A main switching unit for controlling power supply, a rectification unit connected between main electrodes of the main switch element, a control unit for controlling on / off of a load in accordance with an external signal, and the control unit A first power supply unit for supplying power stably, and power is supplied from both ends of the main opening / closing unit via a rectification unit, and the power to the first power supply unit is turned off when the load is turned off. A second power supply unit that supplies power, and a third power supply unit that is supplied with power from both ends of the main opening / closing unit via a rectifying unit and supplies power to the first power supply unit when the load is turned on. With
The second power supply unit clamps the pulsating voltage rectified by the rectifying unit to output power having a substantially trapezoidal voltage waveform, and a valley portion of the substantially trapezoidal voltage waveform A smoothing circuit that outputs power having a DC voltage corresponding to the bottom of the buried valley portion,
The voltage clamp circuit is:
An NPN transistor element comprising a collector to which a pulsating current rectified by the rectifying unit is input, a base connected to the collector via a feedback resistor, and an emitter for outputting electric power having the substantially trapezoidal voltage waveform When,
A Zener diode that has a cathode connected to the base side of the NPN transistor element, an anode connected to the ground, and determines a voltage for clamping the pulsating current;
A noise suppression capacitor connected between the cathode of the Zener diode and the ground and suppressing noise superimposed on the clamped substantially trapezoidal voltage waveform;
A cathode is connected to the cathode of the Zener diode, an anode is connected to the base of the NPN transistor element, and a valley portion of the substantially trapezoidal voltage waveform is almost completely filled by the action of the noise suppression capacitor. It is characterized by comprising a smoothing prevention diode for preventing the above.
前記平滑化回路は、前記略台形状の電圧波形の谷の部分の一部を埋めるために、充電時に直列接続され、放電時に並列接続される複数のキャパシタを備えることが好ましい。 The smoothing circuit preferably includes a plurality of capacitors connected in series at the time of charging and connected in parallel at the time of discharging in order to fill a part of the valley portion of the substantially trapezoidal voltage waveform.
本発明の構成によれば、オフ電源部(第2電源部)の電圧クランプ回路によって、整流された脈流の電圧がクランプされ、このクランプ電圧が平滑化回路の入力電圧のピーク電圧となる。さらに、平滑化回路の谷埋め機能によって、略台形状の電圧波形の谷の部分の一部を埋められ、直流成分が重畳される。そして、平滑化回路から、埋められた谷の部分の底に相当する直流電圧が出力される。そのため、従来の負荷制御装置のオフ電源部と比較して、オフ電源部から出力される電力の電圧変動が小さく、かつ、そのピーク電圧も低くなっている。そして、三端子レギュレータなどによる電力損失が少なくなり、負荷がオフの状態における負荷制御装置の待機電力を少なくして負荷の誤作動(LED電球の誤発光など)を防止することができる。 According to the configuration of the present invention, the rectified pulsating voltage is clamped by the voltage clamp circuit of the off power supply unit (second power supply unit), and this clamp voltage becomes the peak voltage of the input voltage of the smoothing circuit. Furthermore, the valley filling function of the smoothing circuit fills a part of the valley portion of the substantially trapezoidal voltage waveform and superimposes the DC component. Then, a DC voltage corresponding to the bottom of the buried valley is output from the smoothing circuit. Therefore, compared with the off power supply unit of the conventional load control device, the voltage fluctuation of the power output from the off power supply unit is small, and the peak voltage is also low. Further, power loss due to a three-terminal regulator or the like is reduced, and standby power of the load control device in a state where the load is off can be reduced to prevent a malfunction of the load (such as erroneous light emission of the LED bulb).
本発明の一実施形態に係る2線式負荷制御装置1について、図1乃至図3を参照しつつ説明する。図1は2線式負荷制御装置1の構成を示す回路図であり、図2は負荷制御装置1の第2電源部(オフ電源部)15の詳細を示す拡大図である。また、図3は、第2電源部(オフ電源部)15の各部における電圧波形図である。
A two-wire
この負荷制御装置1は、商用電源2と負荷3に対して直列に接続される。負荷制御装置1は、上記従来例と同様に、負荷3のオン/オフを制御する主開閉部11及び補助開閉部17と、主開閉部11及び補助開閉部17の導通を制御する制御部13と、制御部13に駆動電力を供給するための電源回路で構成されている。電源回路は、整流部12と、制御部13への給電を安定させる第1電源部14と、負荷3への電力停止時に第1電源部14へ電力を供給する第2電源部15と、負荷3への電力供給時に第1電源部14へ電力を供給する第3電源部16で構成されている。補助開閉部17は、例えばサイリスタ17aを備えており、主開閉部11のトライアック(主スイッチ素子)11aを導通させるために必要な大きさの電流を主スイッチ素子のゲートに供給する。第1電源部14は、入力された直流電流を、出力電圧が入力電圧よりも低くなるように降圧するDC/DCコンバータである。なお、第2電源部15以外の構成は上記第1従来例と同様であるため、その説明を省略する。
The
第2電源部15の入力端子P1には、整流部12により全波整流された脈流が入力される。第2電源部15は、入力電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路15aと、電圧クランプ回路15aから出力される略台形状の電圧波形を平滑化して定電圧の直流電力を出力する平滑化回路15bを有する。平滑化回路15bは、後述するように、第1谷埋め回路15cと第2谷埋め回路15dで構成されている。
A pulsating current that has been full-wave rectified by the rectifying
電圧クランプ回路15aは、NPNトランジスタ素子154と、ツェナーダイオード155と、キャパシタ156と、ダイオード157を備えている。NPNトランジスタ素子154のコレクタ154cは、整流部12に接続され、全波整流された脈流が入力される。NPNトランジスタ素子154のベース154bは、このコレクタ154cとフィードバック抵抗158を介して接続されている。ツェナーダイオード155のカソード155cは、ダイオード157を介して、NPNトランジスタ素子154のベース154b側に接続されている。また、ツェナーダイオード155のアノード155aは、グランドに接続(接地)されている。キャパシタ156は、ツェナーダイオード155のカソード155cとグランドとの間に接続され、この電圧クランプ回路15aによりクランプされる略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタとして機能する。ダイオード157のカソード157cは、ツェナーダイオード155のカソード155cに接続され、アノード157aは、NPNトランジスタ素子154のベース154bに接続されている。ダイオード157は、キャパシタ156の作用によって、連続する略台形状の電圧波形の谷の部分がほぼ完全に埋められるのを防止するための平滑化防止ダイオードとして機能する。整流部12により全波整流された脈流の電圧は、ツェナーダイオード155のツェナー電圧によってクランプされ、NPNトランジスタ素子154のエミッタ154eから、略台形状の電圧波形を有する電力が出力される。なお、必要に応じて、略台形状の電圧波形のことを「出力電圧」と呼ぶ場合もある。
The
周知のように、NPNトランジスタ素子154とツェナーダイオード155及びフィードバック抵抗158だけでも電圧クランプ回路を構成することができる(図4参照)。しかしながら、ツェナーダイオード155の動作原理により、クランプされた電圧波形にアバランシェ雑音が重畳されてしまい、上記略台形状の電圧波形の頂上部は平滑にはならない(図3のアバランシェ雑音が重畳されたと仮定した場合の波形参照)。そこで、一般的には、ツェナーダイオード155と並列にキャパシタ156を接続することによって、アバランシェ雑音を低減又は消去させることができる。一方、この電圧クランプ回路15aから出力される略台形状の電圧波形を有する電力は、平滑化回路15bの第1谷埋め回路15cに入力され、略台形状の電圧波形の谷の部分の一部を埋めることを予定している。ところが、単にツェナーダイオード155と並列にキャパシタ156を接続しただけでは、略台形状の電圧波形の谷の部分の大部分もキャパシタ156からの放電によって埋められてしまう。電圧クランプ回路15aでは、ダイオード157がNPNトランジスタ素子154とツェナーダイオード155の間に接続されているので、略台形状の電圧波形の谷の部分に対してキャパシタ156から放電されることはない。その結果、電圧クランプ回路15aから、頂上部が平滑化され、且つ、谷の部分が埋められていない略台形状の電圧波形を有する電力が出力される(図3の電圧クランプ回路出力電圧波形参照)。
As is well known, a voltage clamp circuit can be configured with only the
平滑化回路15bの第1谷埋め回路15cは、複数(例えば3つ)の第1キャパシタ151a〜151cと、各第1キャパシタ151a〜151cの端子間に接続された複数のダイオード152a〜152gを備えている。また、第2谷埋め回路15dは、単一の第2キャパシタ159で構成されている。第1谷埋め回路15cと第2谷埋め回路15dの間には、スイッチ素子(FET)153が接続されており、スイッチ素子153の制御電極(FETのゲート電極)には、電圧クランプ回路15aからの出力電圧が印加される。電圧クランプ回路15aからは、図3に示すように、頂上部が平滑化され、且つ、谷の部分が埋められていない(すなわち、ゼロクロス点を有する)略台形状の電圧波形を有する電力が出力される。
The first
スイッチ素子153がオン(閉状態)になるのは、電圧クランプ回路15aの出力電圧が第1谷埋め回路15cの出力電圧を下回り、その電位差がスイッチ素子153のトリガ電圧以上になったときである。ところが、負荷制御装置1を設置し、商用電源2に接続した直後、第1谷埋め回路15cの第1キャパシタ151a〜151cには電荷が充電されていないので、スイッチ素子153はオフ(開状態)である。第1谷埋め回路15cの第1キャパシタ151a〜151cの両端子間の電圧が電圧クランプ回路15aの出力電圧を上回り、これら第1キャパシタ151a〜151cから放電が開始されると、スイッチ素子153が初めてオン(閉状態)になる。なお、略台形状の電圧波形のピーク電圧をクランプ電圧Vcとする。
The
スイッチ素子153がオンすると第1谷埋め回路15cの第1キャパシタ151a〜151cから放電された電力が第2電源部15の出力端子P3から出力される。第1谷埋め回路15cの出力電圧が上昇し、スイッチ素子153のピンチオフ電圧に達すると、スイッチ素子153がオフ(開状態)になり、第1谷埋め回路15cからの出力は、第2電源部15の出力端子P3から出力されなくなる。かわって、第2電源部15の出力端子P3からは、第2谷埋め回路15dの第2キャパシタ159から放電された電力が出力される。一方、第1谷埋め回路15cの第1キャパシタ151a〜151cは充電される。第1キャパシタ151a〜151cの充電中、略台形状の電圧波形のピーク電圧が一定時間持続されるので、第1キャパシタ151a〜151cはほぼフル充電される。充電時に第1キャパシタ151a〜151cは直列接続されるので、この場合、各第1キャパシタ151a〜151cの端子電圧はVc/3となる。第2谷埋め回路15dの第2キャパシタ159には、スイッチ素子153がオフする時間の遅れにより、スイッチ素子153のピンチオフ電圧以上の電圧が印加される可能性もあるが、基本的に、第2谷埋め回路15dの第2キャパシタ159はピンチオフ電圧をピークとして、半波周期で電圧の低下と回復を繰り返す。
When the
このように、第1谷埋め回路15cの第1キャパシタ151a〜151c及び第2谷埋め回路15dの第2キャパシタ159が充放電を繰り返すことにより、第2電源部15の出力端子P3からゼロクロスすることのない平坦な電圧波形を有する電力が出力される。また、スイッチ素子153のピンチオフ電圧及び第2キャパシタ159の静電容量を適宜選択することにより、スイッチ素子153がオフ(開状態)における第2電源部15からの出力電圧を、埋められた谷の部分の底に相当する直流電圧にすることができる。例えば、スイッチ素子153のピンチオフ電圧をVc/3よりも若干高い電圧に設定すれば、第2キャパシタ159にはピンチオフ電圧以上の電圧は印加されないので、第2電源部15からの出力電圧の変動を少なくすることができる。
As described above, the
なお、上記説明からわかるように、本発明負荷制御装置におけるオフ電源部は、トランジスタによるブートストラップ回路に、平滑用キャパシタと、逆流防止用ダイオードを挿入したものであるといえる。 As can be seen from the above description, it can be said that the off power supply unit in the load control device of the present invention is obtained by inserting a smoothing capacitor and a backflow prevention diode into a bootstrap circuit of a transistor.
また、上記実施形態において、整流部12として全波整流回路を用いたが、それに限定されるものではなく、半波整流回路であってもよい。整流部12が半波整流回路である場合、半波整流回路と第2電源部を2組用意し、2組の半波整流回路と第2電源部を並列接続させ、それぞれの回路に流れる電流の位相を1/2周期ずらすように構成しても、同様の効果が得られる。
In the above embodiment, a full-wave rectifier circuit is used as the
1 2線式負荷制御装置
2 商用電源
3 負荷
11 主開閉部
12 整流部
14 第1電源部
15 第2電源部
15a 電圧クランプ回路
15b 平滑化回路
15c 第1谷埋め回路
15d 第2谷埋め回路
16 第3電源部
17 補助開閉部
151a〜151c 第1キャパシタ
152a〜152g ダイオード
153 スイッチ素子
154 NPNトランジスタ素子
155 ツェナーダイオード
156 キャパシタ(ノイズ抑制キャパシタ)
157 ダイオード(平滑化防止ダイオード)
158 フィードバック抵抗
159 第2キャパシタ
DESCRIPTION OF
157 Diode (anti-smoothing diode)
158
Claims (3)
前記電圧クランプ回路は、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制手段と、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制手段の作用によってほぼ完全に埋められるのを防止するための平滑化防止手段をさらに備えることを特徴とする負荷制御装置。 An off power supply unit connected in series between a commercial power supply and a load and securing an internal power supply when the load is in an off state clamps a pulsating voltage rectified by a rectifier circuit and has a substantially trapezoidal shape. A voltage clamp circuit that outputs power having a voltage waveform and a part of the valley portion of the substantially trapezoidal voltage waveform are filled, and power having a DC voltage corresponding to the bottom of the buried valley portion is outputted. A load control device configured by a smoothing circuit ,
The voltage clamp circuit includes noise suppression means for suppressing noise from being superimposed on the clamped substantially trapezoidal voltage waveform, and a valley portion of the substantially trapezoidal voltage waveform is caused by the action of the noise suppression means. A load control apparatus , further comprising a smoothing prevention means for preventing substantially completely filling .
前記主スイッチ素子の主電極間に接続された整流部と、外部からの信号に応じて負荷のオン又はオフを制御する制御部と、A rectifying unit connected between the main electrodes of the main switch element, a control unit for controlling on or off of a load according to a signal from the outside,
前記制御部に安定して電力を供給するための第1電源部と、A first power supply unit for stably supplying power to the control unit;
前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオフする状態のときに、前記第1電源部への電源を供給する第2電源部と、A second power supply unit that is supplied with power from both ends of the main opening / closing unit via a rectification unit and supplies power to the first power supply unit when the load is turned off;
前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオンする状態のときに、前記第1電源部への電源を供給する第3電源部とを備えた負荷制御装置であって、A load control device including a third power supply unit that is supplied with power from both ends of the main opening / closing unit via a rectification unit and supplies power to the first power supply unit when the load is turned on. And
前記第2電源部は、前記整流部により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路を備え、The second power supply unit clamps the pulsating voltage rectified by the rectifying unit to output power having a substantially trapezoidal voltage waveform, and a valley portion of the substantially trapezoidal voltage waveform A smoothing circuit that outputs power having a DC voltage corresponding to the bottom of the buried valley portion,
前記電圧クランプ回路は、The voltage clamp circuit is:
前記整流部により整流された脈流が入力されるコレクタと、このコレクタとフィードバック抵抗を介して接続されたベースと、前記略台形状の電圧波形を有する電力を出力するエミッタを備えたNPNトランジスタ素子と、An NPN transistor element comprising a collector to which a pulsating current rectified by the rectifying unit is input, a base connected to the collector via a feedback resistor, and an emitter for outputting electric power having the substantially trapezoidal voltage waveform When,
前記NPNトランジスタ素子の前記ベース側にカソードが接続され、アノードがグランドに接続され、前記脈流をクランプする電圧を決定するツェナーダイオードと、A Zener diode that has a cathode connected to the base side of the NPN transistor element, an anode connected to the ground, and determines a voltage for clamping the pulsating current;
前記ツェナーダイオードの前記カソードと前記グランドとの間に接続され、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタと、A noise suppression capacitor connected between the cathode of the Zener diode and the ground and suppressing noise superimposed on the clamped substantially trapezoidal voltage waveform;
前記ツェナーダイオードの前記カソードにカソードが接続され、前記NPNトランジスタ素子の前記ベースにアノードが接続され、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制キャパシタの作用によってほぼ完全に埋められるのを防止するための平滑化防止ダイオードを備えていることを特徴とする負荷制御装置。A cathode is connected to the cathode of the Zener diode, an anode is connected to the base of the NPN transistor element, and a valley portion of the substantially trapezoidal voltage waveform is almost completely filled by the action of the noise suppression capacitor. A load control device comprising a smoothing prevention diode for preventing the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011061347A JP5830659B2 (en) | 2011-03-18 | 2011-03-18 | Load control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011061347A JP5830659B2 (en) | 2011-03-18 | 2011-03-18 | Load control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012198660A JP2012198660A (en) | 2012-10-18 |
| JP5830659B2 true JP5830659B2 (en) | 2015-12-09 |
Family
ID=47180832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011061347A Expired - Fee Related JP5830659B2 (en) | 2011-03-18 | 2011-03-18 | Load control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5830659B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106849927B8 (en) * | 2017-02-18 | 2024-05-31 | 王立新 | Two-wire electronic switch and fire lighting control circuit |
| CN108227011B (en) * | 2018-02-02 | 2023-07-07 | 吉林大学 | A dual trapezoidal wave emission system and control method with controllable falling edge |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5645109B2 (en) * | 2010-07-27 | 2014-12-24 | パナソニックIpマネジメント株式会社 | Two-wire load control device |
-
2011
- 2011-03-18 JP JP2011061347A patent/JP5830659B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012198660A (en) | 2012-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5645109B2 (en) | Two-wire load control device | |
| CN111771326B (en) | AC-to-DC converter comprising parallel converters | |
| CN102905419B (en) | Lighting device and illumination apparatus using same | |
| CN103124456B (en) | LED lamp device | |
| JP6534102B2 (en) | Dimmer | |
| JP2012135065A (en) | Power supply device and information processor | |
| CN104883064A (en) | Power Supply Device And Lighting Apparatus Using The Same | |
| TW201517472A (en) | Soft-start switching power converter | |
| US10615637B2 (en) | Uninterruptable power supply apparatus with shared electronic components | |
| JP2017229140A (en) | Power supply controller, semiconductor integrated circuit, and resonance type converter | |
| EP3319401B1 (en) | Dimming device | |
| JP4552847B2 (en) | 2-wire electronic switch | |
| JP6534119B2 (en) | Dimmer | |
| US8779837B2 (en) | Load control device | |
| JP5830659B2 (en) | Load control device | |
| JP6527449B2 (en) | Drive circuit | |
| JP6054236B2 (en) | Power supply circuit, semiconductor integrated circuit, isolated switching power supply | |
| JP5849216B2 (en) | Load control device | |
| JP3670419B2 (en) | AC input power supply | |
| US12101022B2 (en) | Voltage converter | |
| JP2012198661A (en) | Load control device | |
| JP2012248095A (en) | Load control device | |
| KR20090003657A (en) | Lamp ballast circuit and its driving method | |
| KR20160059386A (en) | Circuit for power corrction and power supply apparatus using the same | |
| JP2012242910A (en) | Load control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20141202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150526 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5830659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |