JP5840586B2 - 省電力システム及び画像形成装置 - Google Patents

Description

本発明は、ブートプログラムを更新可能とする省電力システム及び画像形成装置に関する。

近年のデジタル複合機等の画像形成装置においては、省電力モードを備えることが多くなっている。このような画像形成装置は、その動作制御のために、画像処理を主に行うメインシステムの他、省電力モードでも動作を続ける省電力システムを備えている。

省電力システムは、制御部としてのＣＰＵ、ＲＯＭ、ＲＡＭ等を備えて構成され、例えば省電力モード中の処理や通常モードへの復帰等の省電力モードの動作制御を行うようになっている。

具体的には、省電力システムは、画像形成装置の電源投入によってＲＯＭ内等のブートプログラムが実行され、さらにＯＳ（Operating System）や他のプログラムを実行することで省電力モード時に動作制御を可能とする。

この省電力システムでは、仕様変更等に応じてブートプログラムの更新が必要になることもあるが、その更新には、専用の書き込み装置を用いる必要があった。

これに対し、例えば特許文献１のように、メインシステム側から省電力システムのブートプログラムを更新するものがある。

しかし、上記技術では、省電力システムのリセット中にブートプログラムを更新する必要があり、処理が煩雑になるという問題があった。

特開２００７−２８６８５９号公報

発明が解決しようとする課題は、省電力システムのブートプログラムを更新する場合に処理が煩雑になる点である。

本発明は、省電力システムのブートプログラムを簡易に更新するために、ブートプログラムを実行しメインシステムから転送された動作プログラムによる動作制御を可能とする画像形成装置の省電力システムであって、前記ブートプログラムを保持するブート保持部と、前記メインシステムから転送された前記動作プログラム又は前記ブートプログラムの更新プログラム及びその識別情報を受信して保持するデータ保持部と、前記データ保持部内に前記識別情報がある場合に前記更新プログラムによるブートプログラムの更新を行い、前記識別情報がない場合に前記動作プログラムを実行する制御部とを備えたことを最も主要な特徴とする。

本発明によれば、ブートプログラムの更新処理と動作プログラムの実行処理とを大部分で共有化しながら識別情報の有無に応じて択一的に行わせることができる。このため、ブートプログラムを簡易に更新することができる。

省電力システムを有する画像形成装置の構成を示す要部ブロック図である（実施例１）。 図１の画像形成装置のＣＰＵの機能ブロック図である（実施例１）。 図１の画像形成装置によるブートプログラムの更新処理を示すフローチャートである（実施例１）。 図１の画像形成装置によるブートプログラムの更新処理を示すシーケンス図である（実施例１）。

省電力システムのブートプログラムを簡易に更新するという目的を、省電力システムにおいて動作プログラム及び更新プログラムをメインシステムから受信して保持し、更新プログラムに対する識別情報の有無に応じて動作プログラムの実行又は更新プログラムによるブートプログラムの更新を行うことで実現した。

具体的には、ブートプログラムを保持するブート保持部と、メインシステムから転送された動作プログラム又はブートプログラムの更新プログラム及びその識別情報を受信して保持するデータ保持部と、データ保持部内に識別情報がある場合に更新プログラムによるブートプログラムの更新を行い、識別情報がない場合に動作プログラムを実行する制御部とを画像形成装置の省電力システムが備える。

以下、本発明の実施例について図面を参照して説明する。

図１は、省電力システムを有する画像形成装置の要部ブロック図、図２は、図１の画像形成装置のＣＰＵの機能ブロック図である。

図１の画像形成装置１は、例えば省電力モードを有するデジタル複合機からなり、メインシステム３と、省電力システム５とを動作制御のために備えている。

メインシステム３は、画像形成装置１のシステム制御や画像処理制御を主に行うもので、ローカルバスコントローラー７、ＤＤＲ（Double-Data-Rate）コントローラー９、ＰＣＩｅ（Peripheral Component Interconnect Express）コントローラー１１、ＧＰＩＯ（General Purpose Input/Output）１３等が、メイン側制御部であるＣＰＵ（Central Processing Unit）１５にバス１７によって接続されている。

ローカルバスコントローラー７は、ＮＡＮＤ型及びＮＯＲ型のフラッシュメモリー１９，２１に対するデータの送受信を行う。フラッシュメモリー１９，２１は、プログラム等を記憶するメモリーである。

本実施例では、このフラッシュメモリー１９，２１に、メインシステム３の各種プログラム等に加えて省電力システム５の動作制御のためのＯＳ（Operating System）や他のプログラム等の動作プログラムが記憶されている。

ＤＤＲコントローラー９は、ＲＡＭ（Random Access Memory）２３に対するデータの送受信を行うメモリーコントローラーである。ＲＡＭ２３は、例えばＤＤＲ２−ＳＤＲＡＭ等からなり、プログラムや各種データを一時的に記憶して作業領域等として用いられる。

ＰＣＩｅコントローラー１１は、データ用インターフェースを構成し、ＰＣＩｅバス２５，２７を介して省電力システム５側及びＵＳＢホストコントローラー２９に接続されている。このＰＣＩｅコントローラー１１は、ＰＣＩｅバス２５，２７を介したデータの送受信やＰＣＩｅバス２５，２７による接続（リンク）の初期化等を行う。

ＵＳＢホストコントローラー２９は、物理的な接続部であるＵＳＢホストＰｈｙ３１を制御し、接続された外部記憶媒体であるＵＳＢ３３に対してデータの送受信を行う。

本実施例では、ＵＳＢ３３にメインシステム３の更新プログラム（以下、システム更新プログラムと称する）が記憶され、このシステム更新プログラムは、ＵＳＢホストコントローラー２９からＰＣＩｅコントローラー１１を通じてＣＰＵ１５で実行させることができる。

ＧＰＩＯ１３は、通知用インターフェースを構成し、バス３５を介して省電力システム５側に接続されている。このＧＰＩＯ１３は、後述する各種の通知用の信号を送受信する。

ＣＰＵ１５は、プログラムを実行してシステム制御や画像処理制御等を行う演算装置である。本実施例では、フラッシュメモリー１９，２１内の動作プログラムを省電力システム５側に転送する制御を行う。加えて、本実施例のＣＰＵ１５は、ＵＳＢ３３内のシステム更新プログラムを実行し、メインシステムの更新処理と共に省電力システム５のブートプログラムの更新処理を行わせる制御を行う。

これら制御のために、ＣＰＵ１５は、図２のように、ＰＣＩｅ初期化部３７、システム更新部３９、データ転送部４１、識別情報送信部４３、及び通知送信部４５として機能する。

ＰＣＩｅ初期化部３７は、ＰＣＩｅコントローラー１１により、ＰＣＩｅバス２７での接続に対するエンドポイントの初期化を行わせる。

システム更新部３９は、メインシステム３の更新処理を行うもので、フラッシュメモリー１９，２１内のデータの更新等を行う。更新は、ローカルバスコントローラー７を通じて行われる。この更新処理では、操作パネルやプリントエンジンの更新処理も行われることになる。

データ転送部４１は、省電力システム５に対し動作プログラム又はブートプログラムの更新プログラム（以下、ブート更新プログラムと称する）を転送する。転送は、後述する省電力システム５側からの接続確立通知に応じ、ＰＣＩｅコントローラー１１を通じて行われる。なお、ブート更新プログラムの場合は、次述する更新フラグの送信に応じて転送が行われる。

本実施例のブート更新プログラムは、システム更新プログラムに含まれるが、フラッシュメモリー１９，２１等に保持させておいても良い。

識別情報送信部４３は、接続確立通知に応じ、ブート更新プログラムの識別情報である更新フラグを省電力システム５側に転送する。

通知送信部４５は、ＰＣＩｅコントローラー１１の初期化が完了した通知（ＰＣＩｅ初期化完了通知）やＰＣＩｅコントローラー１１によるデータ（動作プログラム又はブート更新プログラム）の転送完了の通知（転送完了通知）を省電力システム５側に送信する。この通知は、ＧＰＩＯ１３を通じて行われる。

図１の省電力システム５は、ＳＰＩ（Serial Peripheral Interface）コントローラー４７、ＤＤＲコントローラー４９、ＰＣＩｅコントローラー５１、ＧＰＩＯ５３、ＥｔｈｅｒＮＥＴコントローラー５５等が、制御部であるＣＰＵ５７にバス５９によって接続されている。

ＳＰＩコントローラー４７は、ＳＰＩフラッシュメモリー６１に対するデータの送受信を行う。ＳＰＩフラッシュメモリー６１は、省電力システム５のブートプログラムを記憶保持するメモリーであり、ブート保持部として機能する。

ＤＤＲコントローラー４９は、メインシステム３側と同様、ＲＡＭ６３に対するデータの送受信を行うメモリーコントローラーであり、ＲＡＭ６３は、ＤＤＲ３−ＳＤＲＡＭ等からなる作業領域等としてのメモリーである。

本実施例では、このＲＡＭ６３がデータ保持部として機能し、メインシステム３側から転送された動作プログラムやブート更新プログラム及びその更新フラグを保持する。

ＰＣＩｅコントローラー５１は、メインシステム３側と同様にデータ用インターフェースを構成し、ＰＣＩｅバス２７を介してメインシステム３側に接続されている。このＰＣＩｅコントローラー５１は、メインシステム３側のＰＣＩｅコントローラー１１との間でのデータの送受信やＰＣＩｅバス２７による接続（リンク）の初期化等を行う。

本実施例においては、このＰＣＩｅコントローラー５１がメインシステム３側のＰＣＩｅコントローラー１１に対して接続（リンク）を確立する。すなわち、ＰＣＩｅコントローラー５１は、メインシステム３側のＰＣＩｅコントローラー１１をエンドポイントしたルートコンプレックスを構成する。

ＧＰＩＯ５３は、通知用インターフェースを構成し、バス３５を介して省電力システム５側に接続されている。このＧＰＩＯ５３は、メインシステム３側のＧＰＩＯ１３との間で各種の通知用の信号を送受信する。

ＥｔｈｅｒＮＥＴコントローラー５５は、物理的な接続部であるＥＮＴＰｈｙ６５を制御する。具体的には、ＥＮＴＰｈｙ６５にＬＡＮ等のネットワークを介して接続された外部装置に対するデータの送受信を行う。

ＣＰＵ５７は、プログラムを実行して上記省電力モードの制御やブートプログラムの更新制御等を行う演算装置である。

本実施例のＣＰＵ５７は、ブートプログラムを実行し、メインシステム３から転送された動作プログラムによる省電力モードの動作制御を可能とする。

この際、ＲＡＭ６３内に更新フラグがある場合には、ＲＡＭ６３内のブート更新プログラムを実行し、更新フラグがない場合には、通常通りにＲＡＭ６３内の動作プログラムを実行する。

このために、ＣＰＵ５７は、図２のように、データ処理部６７、接続確立部６９、識別情報判断部７１、及び通知送信部７３として機能する。

データ処理部６７は、ＲＡＭ６３内の動作プログラムの実行又はブート更新プログラムによるＲＡＭ６３内のブートプログラムの更新を行う。

接続確立部６９は、省電力システム５側からのＰＣＩｅ初期化完了通知に応じ、ＰＣＩｅコントローラー５１によってメインシステム３側のＰＣＩｅコントローラー５１との接続を確立する。これにより、メインシステム３側からの動作プログラム又はブート更新プログラム及びその更新フラグの受信してＲＡＭ６３内に保持させることができる。

識別情報判断部７１は、省電力システム５側からの転送完了通知に応じ、ＲＡＭ６３内の更新フラグの有無を判断する。この更新フラグの有無に応じて、データ処理部６７が動作プログラムの実行又はブート更新プログラムによる更新を行うことになる。

通知送信部７３は、ＰＣＩｅコントローラー５１による接続が確立した通知（接続確立通知）の他、ブート更新プログラムによる更新完了の通知（更新完了通知）、省電力システム５の初期化完了の通知（ＥＳＵ初期化完了通知）をメインシステム３側に送信する。この通知は、ＧＰＩＯ５３を通じて行われる。
［ブートプログラムの更新処理］
図３は、図１の画像形成装置によるブートプログラムの更新処理を示すフローチャート、図４は、同シーケンス図である。なお、本実施例では、ブートプログラムの更新処理と動作プログラムの実行処理とが択一的に行われるため、それらをまとめたブートプログラムの更新処理として説明する。

このブートプログラムの更新処理では、まずステップＳ１において「メイン側ＰＣＩｅ初期化」の処理が行われる（図４の１）。この処理では、メインシステム３において、ＰＣＩｅ初期化部３７がＰＣＩｅコントローラー１１によりエンドポイントの初期化を行う。これによりステップＳ２に移行する。

ステップＳ２では、「ＰＣＩｅ初期化完了通知」の処理が行われる。すなわち、メインシステム３は、通知送信部４５がＧＰＩＯ１３からＰＣＩｅ初期化完了通知を省電力システム５側に送信する（図４の２）。

これにより、ステップＳ１での初期化の完了が省電力システム５側に通知されてステップＳ３へ移行する。

ステップＳ３では、「ＰＣＩｅリンクアップ」の処理が行われる。ここでは、まず、省電力システム５側においてＧＰＩＯ５３からＰＣＩｅ初期化完了通知が受信される。これに応じ、省電力システム５の接続確立部６９がＰＣＩｅコントローラー５１からメインシステム３側に接続（リンク）を確立する（図４の３）。

具体的には、省電力システム５のＰＣＩｅコントローラー５１がルートコンプレックスとなって、エンドポイントであるメインシステム３のＰＣＩｅコントローラー１１に対するリンクを行う。これによりステップＳ４へ移行する。

ステップＳ４では、「接続確立通知」の処理が行われる。すなわち、省電力システム５は、通知送信部７３がＧＰＩＯ５３から接続確立通知をメインシステム３側に送信する（図４の４）。

これにより、ステップＳ３でのリンクの確立がメインシステム３側に通知されてステップＳ５へ移行する。

ステップＳ５では、「ブート更新？」の処理が行われる。この処理では、メインシステム３側で省電力システム５のブートプログラムの更新を行うか否かを判断する（図４の５）。

本実施例では、メインシステム３がシステム更新プログラムを実行していれば、省電力システム５のブートプログラムを更新するものと判断することができる。

ただし、本ステップの判断は、ユーザーによるブート更新指示入力の有無等によって行わせても良い。この場合の指示入力は、画像形成装置１の図示しない操作パネル等を通じて行うことができる。

ブートプログラムの更新を行う場合はステップＳ６へ移行し（ＹＥＳ）、その更新を行わない場合はステップＳ７へ移行する（ＮＯ）。

ステップＳ６では、「更新フラグの書き込み」が行われる。この処理では、メインシステム３の識別情報送信部４３がＰＣＩｅコントローラー１１によって省電力システム５に更新フラグを送信する（図４の６）。

これにより、更新フラグが省電力システム５のＲＡＭ６３内に書き込まれてステップＳ７へ移行する。

ステップＳ７では、「プログラム転送」が行われる。この処理では、メインシステム３のデータ転送部４１が動作プログラム又はブート更新プログラムを読み出して（図４の７）、省電力システム５側に転送する（図４の８）。

具体的には、ステップＳ５から本ステップへ移行した場合に動作プログラムを、ステップＳ６から本ステップへ移行した場合にブート更新プログラムを、それぞれ省電力システム５側に転送する。

これにより、転送されたプログラムが省電力システム５のＲＡＭ６３内に書き込まれてステップＳ８へ移行する。

ステップＳ８では、「転送完了通知」の処理が行われる。すなわち、メインシステム３は、ステップＳ７でのプログラムの転送が完了すると、通知送信部４５により転送完了通知を省電力システム５側に送信する（図４の９）。これにより、ステップＳ９へ移行する。

ステップＳ９では、「更新フラグあり？」の処理が行われる。ここでは、まず、省電力システム５側においてメインシステム３からの転送完了通知を受信する。これに応じて、省電力システム５の識別情報判断部７１がＲＡＭ６３内から更新フラグを読み出す（図４の１０）。

更新フラグが読み出された場合は「更新フラグあり」としてステップＳ１０へ移行し、更新フラグを読み出せない場合は「更新フラグなし」としてステップＳ１１へ移行する。

ステップＳ１０では、「ブート更新プログラムの書き込み」が行われる。すなわち、省電力システム５は、データ処理部６７がＲＡＭ６３内のブート更新プログラムをＳＰＩフラッシュメモリー６１内に書き込む（図４の１１）。

これにより省電力システム５のブートプログラムの更新が行われてステップＳ１２へ移行する。

ステップＳ１２では、「更新完了通知」の処理が行われる。この処理では、省電力システム５の通知送信部７３が更新完了通知をメインシステム３側に送信して（図４の１２）、ステップＳ１０でのブートプログラムの更新完了を通知する。

これにより本ブートプログラムの更新処理が終了し、それをメインシステム３側で認識することができる。

一方、ステップＳ９からステップＳ１１へ移行した場合は、ステップＳ１１において「ＥＳＵ初期化」の処理が行われる。この処理では、省電力システム５のデータ処理部６７がシステムの初期化を行い（図４の１３）ステップＳ１３へ移行する。

ステップＳ１３では、「ＥＳＵ初期化完了通知」が行われる。この処理では、省電力システム５の通知送信部７３がＥＳＵ初期化完了通知をメインシステム３側に送信して（図４の１４）、ステップＳ１１での初期化の完了を通知する。

これにより本ブートプログラムの更新処理が終了することをメインシステム３側で認識する。こうしてステップＳ１４へ移行する。

ステップＳ１４では、「動作プログラムの実行」が行われる。この処理では、省電力システム５のデータ処理部６７がＲＡＭ６３内の動作プログラムを実行して（図４の１５）、省電力システム５が省電力モードでの動作制御が可能となる。
［実施例１の効果］
本実施例の省電力システム５は、ブートプログラムを実行しメインシステム３から転送された動作プログラムによる動作制御を行う画像形成装置１の省電力システム５であって、ブートプログラムを保持するＳＰＩフラッシュメモリー６１と、メインシステム３から転送された動作プログラム又はブートプログラムのブート更新プログラム及びその更新フラグを受信して保持するＲＡＭ６３と、ＲＡＭ６３内に更新フラグがある場合にブート更新プログラムによるブートプログラムの更新を行い、更新フラグがない場合に動作プログラムを実行するＣＰＵ５７とを備えている。

従って、本実施例では、ブートプログラムの更新処理と動作プログラムの実行処理とを、メインシステム３から動作プログラム及びブート更新プログラムを転送することにより大部分で共有化しながら更新フラグの有無に応じて択一的に行わせることができる。

このため、本実施例の省電力システム５は、省電力システム５のブートプログラムを簡易に更新することができる。

また、ＣＰＵ５７は、動作プログラムの実行又はブート更新プログラムによる更新を、動作プログラム又はブート更新プログラムの転送完了通知をメインシステム３から受信して行う。

従って、本実施例の省電力システム５は、メインシステム３から動作プログラム及びブート更新プログラムを転送するように構成しても、動作プログラムの実行又はブート更新プログラムによる更新を確実に行わせることができる。

本実施例の省電力システム５は、動作プログラム又は更新プログラムを受信するＰＣＩｅコントローラー５１と、転送完了通知を受信するＧＰＩＯ５３とを備えている。

従って、ＰＣＩｅコントローラー５１を通じて動作プログラム又は更新プログラムの受信し、その完了のタイミングをＧＰＩＯ５３での転送完了通知の受信によって計ることができる。

このため、本実施例の省電力システム５では、動作プログラムの実行又はブート更新プログラムによる更新を、より確実に行わせることができる。

ＰＣＩｅコントローラー５１は、ブートプログラムの実行によってメインシステム３側への接続が確立され、ＣＰＵ５７は、ＧＰＩＯ５３を介して接続確立通知をメインシステム３側に送信して動作プログラム又は更新プログラムの受信を受け付ける。

従って、本実施例の省電力システム５では、動作プログラム及びブート更新プログラムを受信できる段階になってから、それらをメインシステム３から転送させることができ、処理の円滑化及び確実化を図ることができる。

本実施例の画像形成装置１は、省電力システム５及びメインシステム３を有し、メインシステム３がそのシステム更新処理時にブート更新プログラムの転送を行う。

従って、本実施例では、メインシステム３の更新処理の一環として省電力システム５のブートプログラムの更新を行うことができる。

１ 画像形成装置
３ メインシステム
５ 省電力システム
１１，５１ ＰＣＩｅコントローラー（データ用インターフェース）
１１，５３ ＧＰＩＯ（通知用インターフェース）
５７ ＣＰＵ（制御部）
６１ ＳＰＩフラッシュメモリー（ブート保持部）
６３ ＲＡＭ（データ保持部）

Claims (5)

1. ブートプログラムを実行しメインシステムから転送された動作プログラムによる動作制御を可能とする画像形成装置の省電力システムであって、
   前記ブートプログラムを保持するブート保持部と、
   前記メインシステムから転送された前記動作プログラム又は前記ブートプログラムの更新プログラム及びその識別情報を受信して保持するデータ保持部と、
   前記データ保持部内に前記識別情報がある場合に前記更新プログラムによるブートプログラムの更新を行い、前記識別情報がない場合に前記動作プログラムを実行する制御部と、
   を備えたことを特徴とする省電力システム。
2. 請求項１記載の省電力システムであって、
   前記制御部は、前記動作プログラムの実行又は更新プログラムによる更新を、前記動作プログラム又は前記更新プログラムの転送完了通知を前記メインシステムから受信して行う、
   ことを特徴とする省電力システム。
3. 請求項２記載の省電力システムであって、
   前記動作プログラム又は更新プログラムを受信するデータ用インターフェースと、
   前記転送完了通知を受信する通知用インターフェースと、
   を備えたことを特徴とする省電力システム。
4. 請求項３記載の省電力システムであって、
   前記データ用インターフェースは、前記ブートプログラムの実行によって前記メインシステム側への接続が確立され、
   前記制御部は、前記通知用インターフェースを介して前記接続の確立通知を前記メインシステム側に送信し、前記動作プログラム又は更新プログラムの受信を受け付ける、
   ことを特徴とする省電力システム。
5. 請求項１〜４の何れか一項に記載の省電力システム及びメインシステムを有する画像形成装置であって、
   前記メインシステムは、そのシステム更新処理時に前記更新プログラムの転送を行う、
   ことを特徴とする画像形成装置。

Images