Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5844972B2 - セラミック基板、プローブカード及びセラミック基板の製造方法 - Google Patents
[go: Go Back, main page]

JP5844972B2 - セラミック基板、プローブカード及びセラミック基板の製造方法 - Google Patents

セラミック基板、プローブカード及びセラミック基板の製造方法 Download PDF

Info

Publication number
JP5844972B2
JP5844972B2 JP2010511970A JP2010511970A JP5844972B2 JP 5844972 B2 JP5844972 B2 JP 5844972B2 JP 2010511970 A JP2010511970 A JP 2010511970A JP 2010511970 A JP2010511970 A JP 2010511970A JP 5844972 B2 JP5844972 B2 JP 5844972B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
base material
ceramic
mechanical polishing
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010511970A
Other languages
English (en)
Other versions
JPWO2009139354A1 (ja
Inventor
達哉 加藤
達哉 加藤
高橋 裕之
裕之 高橋
多賀 茂
茂 多賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010511970A priority Critical patent/JP5844972B2/ja
Publication of JPWO2009139354A1 publication Critical patent/JPWO2009139354A1/ja
Application granted granted Critical
Publication of JP5844972B2 publication Critical patent/JP5844972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00Nature of the non-vitreous component
    • C03C2214/04Particles; Flakes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

本発明は、セラミック基板、及びセラミック基板の製造方法に関し、特にウエハ検査用基板として好適に使用することが可能なセラミック基板、及びセラミック基板の製造方法、並びにウエハ検査用基板としてのプローブカードに関する
近年、IC検査としてSiウエハ単位で検査を行うような要求が高くなっている。その際、Siウエハの大型化が進み、現在ではφ300mm(12インチ)のSiウエハに対しても検査を行うことが要求されるようになっている。これらのウエハを検査するに際しては、測定治具にウエハ上のパッドと接触するような接続端子を形成することが必要となる。
前記測定治具は、検査対象であるウエハに対して繰り返し接触して使用するものであるため、前記測定治具を構成する基板にも上述した繰り返しの測定に耐えうるような高強度のものが要求されている。かかる観点より、前記測定治具の基板としてはセラミック基板が使用されるようになってきている。前記セラミック基板は、所定の焼成工程を経てセラミック焼成体を形成した後、表面及び裏面に対して研磨処理を施し、前記セラミック焼成体の表裏面を平坦化し、所定の厚さのセラミック基板を得るようにしている。
しかしながら、上述した研磨処理を行うことによって、得られたセラミック基板の表裏面にはマイクロクラック等が発生し、それらの表層部分には、前記マイクロクラック等を含む脆化層が形成されるようになる。このため、前記セラミック基板の強度が低下してしまい、前記セラミック基板が本来的に有している高強度特性を十分に発揮することができないでいた。
このような問題に鑑み、例えば特許文献1においては、研磨処理後のセラミック基板に対して、その焼成温度よりも低い温度域の熱処理を行い、前記脆化層を改質及び修復することが試みられている。しかしながら、前記熱処理によって、前記セラミック基板が再度収縮してしまい、目的とする寸法から大きくずれてしまうような場合がある。すなわち、前記熱処理によって前記セラミック基板の寸法精度が劣化してしまう場合がある。
また、前記セラミック基板が内部に配線層を含むような場合、上記熱処理によって前記配線層の変形をも引き起こし、結果として設計どおりのセラミック基板を得ることができないという問題が生じていた。
一方、上記測定治具を作製するに際しては、上述のような工程を経ることによって作製されたセラミック基板の一方の主面上にウエハ検査用の接続端子を形成する。しかしながら、前記接続端子も、上述のような測定治具の繰り返し使用に伴って、検査対象であるウエハに対して繰り返し接触する必要が生じる。かかる観点から、前記接続端子の、前記セラミック基板に対する高密着強度及び高接続信頼性が要求される。
しかしながら、研磨処理直後のセラミック基板の表層部分には、上述のような脆化層が形成されているため、上記接続端子は、前記脆化層を介して前記セラミック基板に接合されることになる。前記脆化層はもろく、長期に亘る応力負荷などに起因して破損に至る場合がある。そのため、このようにして得た測定治具を繰り返し使用した場合、上述のような脆化層の破損が生じ、その結果、前記接合端子の、前記セラミック基板に対する実質的な接合強度が劣化するとともに、その接続信頼性も劣化してしまう結果となる。
また、前記脆化層の改質及び修復の際の熱処理によって、前記接続端子も変形してしまうという問題が生じてしまう。
一方、前記脆化層を改質及び修復した後に前記接続端子を形成することによって、上述した問題は回避できるものの、未だ十分な接続強度を得ることができない。
また、特許文献2では、セラミック基板に対して研磨処理を実施した後、遊離砥粒を用いたラッピング加工を実施して、上述した改質層を除去する試みがなされている。この方法においては、前記改質層除去によるセラミック基板自体の強度の向上は図れるものの、前記セラミック基板と前記接続端子との接合強度を十分向上させることはできない。
さらに、特許文献2に記載の方法では、セラミック基板の内部に配線層やビア導体層などが形成されている場合に、前記セラミック基板と前記配線層等との間の研磨量の相違から、前記配線層等が前記セラミック基板から突き出してしまうという問題がある。この結果、前記接続端子の形成不良が生じる場合がある。
また、特許文献3及び4には、接続端子(入出力ピン)をセラミック基板に対してロウ付けによって固定することが開示されているが、特許文献3では、セラミック基板と入出力ピンとが接続される導体層との密着強度を十分でないため、該導体層へかかる応力を緩和するために、導体層の層構成が検討されている。特許文献4では、セラミック基板と導体層との密着強度を考慮し、カバーコートを付加した導体層への接続端子がロウ付けが検討されている。
特開平5−235551号公報 特開平5−075264号公報 特開平8−115999号公報 特開平8−236938号公報
本発明は、接続端子との密着性、すなわち接合強度に優れるとともに、十分な強度を有する新規なセラミック基板を提供することを目的とする。
上記目的を達成すべく、本発明は、非晶質相からなる母材と、前記母材中に分散してなる結晶質相からなる粒子とを具え、前記粒子の一部が前記母材の少なくとも一方の表面から突出していることを特徴とする、セラミック基板に関する。
また、本発明は、非晶質相からなる母材、及び前記母材中に分散してなる結晶質相からなる粒子を有するセラミック焼成体を形成する工程と、前記セラミック焼成体の少なくとも一方の主面に対して、化学機械研磨を施す工程と、を具えることを特徴とする、セラミック基板の製造方法に関する。
本発明者らは、上記目的を達成すべく鋭意検討を実施した。その結果、セラミック基板の表面と接続端子との密着性、すなわち接続強度は、前記セラミック基板の表面に突出している結晶質相成分が極めて重要な役割を果たしていることを見出した。
すなわち、本発明では、前記結晶質相成分(粒子)をセラミック基板の表面に露出させるのみに留まることなく、前記セラミック基板の表面から突出するようにしている。したがって、前記接続端子は、前記セラミック基板の前記突出した前記結晶質相成分(粒子)を介して形成されるようになる。この場合、前記結晶質相成分は、前記接続端子に対してアンカー効果を付与するようになるので、前記接続端子の、前記セラミック基板との接合強度が向上するようになる。
また、上述のように、前記結晶質相成分(粒子)が、前記セラミック基板の表面から突出する場合、前記セラミック基板の表層部分からは、マイクロクラック等を含む脆化層が除去されている。したがって、前記セラミック基板自体の強度も向上させることができる。
なお、上述したように、前記結晶質相成分(粒子)がセラミック基板の表面から突出し、さらに前記セラミック基板の表層部分の脆化層を除去するに際しては、上述した製造方法に従って、前記セラミック基板の前記表面に対し、化学機械研磨処理(CMP)を施すことにより行うことができる。
前記化学機械研磨処理は汎用の研磨処理方法であるが、一般には研磨対象物の表面の平滑性を向上させるために行われるものであり、前記研磨対象物は半導体材料や金属材料等が一般的である。これに対して、本発明では、化学機械研磨処理の研磨対象物としてセラミック材料を用い、従来と反して、前記材料の表面を粗化するために用いている。このような観点から、本発明では、汎用の化学機械研磨処理を用いてはいるものの、その思想及び実際の作用効果は従来の化学機械研磨処理によるものとは全く相異なるものである。
なお、上記セラミック基板を、ガラス及び結晶性のフィラーから構成する場合、前記セラミック基板を構成する前記結晶質相は結晶性のフィラーからなり、他の非晶質相はガラスからなる。
また、本発明の一態様において、前記母材から突出した前記粒子の割合を、前記母材の前記少なくとも一方の表面の面積に対して、0.30〜0.45とすることができる。
前記割合が0.45を超えると、前記セラミック基板に占めるガラスの割合が減少してしまい、焼成処理中の収縮を十分抑制することができず、前記セラミック基板の寸法精度を十分に向上させることができない。一方、前記割合が0.35よりも小さいと、表面に露出するフィラーの割合が小さくなってしまい、接続端子との密着強度が劣化してしまう場合がある。
したがって、本態様のように、前記母材から突出した前記粒子の割合を、前記母材の前記少なくとも一方の表面の面積に対して、0.30〜0.45とすることによって、得ようとするセラミック基板の寸法精度と、かかるセラミック基板への接続端子の密着強度とをバランスさせることができる。
また、本発明の一態様では、前記母材の少なくとも一方の表面から突出してなる、前記粒子の一部の表面は平坦とすることができる。これによって、以下に説明する機能性セラミック基板を製造する場合に、セラミック基板と導電体との接触面積を増大させることができるので、前記導電体に対するアンカー効果を増すことができ、前記セラミック基板と前記導電体との密着性を増大させることができる。
なお、本発明においては、前記セラミック焼成体の形成後であって、前記化学機械研磨処理の前において、前記セラミック焼成体の、前記化学機械研磨処理を施す面に対して、予め機械研磨処理を施すことができる。この機械研磨処理は、主としてセラミック基板の厚さを調整するために行うものである。
前記機械研磨処理によって、前記セラミック焼結体の表層にはマイクロクラック等を含む脆化層が形成されるが、この脆化層は、後に行う前記化学機械研磨処理によって除去することができる。
また、本発明の一態様においては、上述のようにして得たセラミック基板の、前記突出した結晶質相成分(粒子)を介して導電体を形成し、機能性セラミック基板とすることができる。この機能性セラミック基板は、セラミック基板の表面に導電体を有しているので、前記導電体の種類を適宜選択することによって、例えば、ウエハ検査用基板として使用することができる。
以上説明したように、本発明によれば、接続端子との密着性、すなわち接合強度に優れるとともに、十分な強度を有する新規なセラミック基板を提供することができる。
本発明のセラミック基板の製造方法の一例を示す工程図である。 同じく、本発明のセラミック基板の製造方法の一例を示す工程図である。 同じく、本発明のセラミック基板の製造方法の一例を示す工程図である。 同じく、本発明のセラミック基板の製造方法の一例を示す工程図である。 同じく、本発明のセラミック基板の製造方法の一例を示す工程図である。 同じく、本発明のセラミック基板の製造方法の一例を示す工程図である。 本発明の機能性セラミック基板の一例を示す断面図である。 本発明のプローブカードの一例を示す断面図である。 化学機械研磨処理を行う前の、セラミック焼結体の表面状態(機械研磨処理のみ)を示す図である。 化学機械研磨処理を実施した後の、セラミック焼結体の表面状態を示す図である。
以下、図面を参照しながら本発明の実施形態について説明する。
(セラミック基板)
図1〜図6は、本発明のセラミック基板の製造方法の一例を示す工程図である。なお、図4〜図6では、前記製造方法における研磨工程を、セラミック焼結体の表面付近を拡大して示している。また、以下に示す製造方法はあくまで一例であって、本発明は以下の方法に限定されるものではない。
最初に図1に示すように合計5つのグリーンシート111〜115を準備し、これらを順次に積層してグリーンシート多層体11を作製する。なお、グリーンシート112の主面には内部導体層112Aが形成されており、グリーンシート113の主面及び裏面にも、同じく内部導体層113Aが形成されている。また、グリーンシート114の主面にも同じく内部導体層114Aが形成されている。
また、グリーンシート112内には、内部導体層112A及び113Aを電気的に接続するビア導体層112Bが形成されており、グリーンシート114内には、内部導体層113A及び114Aを電気的に接続するビア導体層114Bが形成されている。さらに、グリーンシート111及び115内には、後に得るセラミック基板の外部導体層や接続端子等と内部導体層112A及び114A等とを電気的に接続するためのビア導体層111B及び115Bが形成されている。
なお、本例では、グリーンシートの数を5つにしているが、必要に応じて任意の数とすることができる。例えば、単一のグリーンシートとすることもできる。また、内部導体層及びビア導体層の形態並びに数についても必要に応じて任意に設定することができる。さらに、内部導体層及びビア導体層を形成すべきグリーンシートについても、任意の選択し、設定することができる。
グリーンシート111〜115は、結晶性のフィラーと、ガラスとを含む。
結晶性フィラーとしては、石英、アルミナ、酸化ジルコニウム、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、ジルコン酸カルシウム、珪酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム等を挙げることができる。特に結晶性に優れ、焼結時においても収縮せずに寸法精度を劣化させることがなく、また、最終的に得たセラミック基板の表面に形成する接続端子等との接続強度に優れる等の観点からアルミナが好ましい。
ガラスは、少なくともSiOを含み、さらに、Al、B、ZnO、PbO、アルカリ土類金属酸化物及びアルカリ金属酸化物からなる群より選択される少なくとも1種の酸化物成分を含有するもの、例えば、SiO−B系、SiO−B−Al系、SiO−B−Al−MO系(MはCa、Sr、Mg、BaまたはZn)等のホウケイ酸ガラス;アルカリ珪酸ガラス;Ba系ガラス;Pb系ガラス;Bi系ガラス等が挙げられる。
なお、グリーンシート111〜115を作製するに際しては、上述した結晶性フィラーとガラスとを、所定のバインダ及び必要に応じて溶剤、可塑剤等を混合してセラミックスラリーとした後、ドクターブレード法、圧延法、プレス法等の手法によって作製する。
また、ビア導体層112B等を形成する場合は、上述のようにして形成したグリーンシートに対して孔あけ加工を実施した後、所定の導体を充填することによって形成する。なお、内部導体層112A等は、上述のようにして形成したグリーンシートに対してスクリーン印刷、メッキ等を施すことによって形成する。
内部導体層112A及びビア導体層112B等は、Ag,Au,Ag/Pt合金、Ag/Pd合金およびCuからなる群より選ばれる少なくとも一つを含むことが好ましい。これらの金属は電気的良導体であるとともに化学的に安定であるため、以下に説明する焼成の工程を経ても安定に存在することができ、導体層としての機能を失うことがない。
次いで、図1に示す状態でグリーンシート多層体11を焼成する。焼成雰囲気は、大気中とするが、不活性ガスや窒素ガス雰囲気を用いても問題無い。焼成温度は800〜1000℃とすることができる。なお、焼成時間は10分から120分である。すると、グリーンシート多層体11は焼成されて、図2に示すようなセラミック焼成体13となる。なお、上記焼成工程においては、適宜無収縮焼成技術を用いて行うこともできる。
次いで、図3に示すように、セラミック焼成体13の上面及び裏面に機械研磨処理を施し、セラミック焼成体13の厚さを目的とするセラミック基板の厚さとほぼ等しくなるようにする(粗調整)。前記機械研磨処理は、例えばラップ研磨やポリッシュ研磨等の汎用の手法を用いることができる。
その後、セラミック焼結体13の、接続端子等の導電体を形成すべき前記上面に対して化学機械研磨処理を施す。この化学機械研磨処理は、薬液(酸またはアルカリ)と研磨剤とを用い、汎用の条件で行う。
上記機械研磨処理を行う前は、例えば図4に示すように、セラミック焼結体13は、非晶質相、すなわち上記ガラスからなる母材13B中に、結晶質相、すなわち上記結晶性フィラーを含む粒子13Aが分散したような状態を呈する。
その後、上記機械研磨処理を行うことにより、図5に示すように、セラミック焼結体13の表層部分にはマイクロクラック等を含んだ脆化層131が形成される。次いで、上記化学機械研磨処理を施すことによって、図6に示すように、脆化層131が除去されるとともに、母材13Bのエッチングレートが粒子13Aのエッチングレートよりも大きくなることに起因して、粒子13Aが母材13Bの表面から突出するようになる。
なお、粒子13Aの突出高さは10nm以上である。また、突出高さの上限値は、母材13Bを構成するガラスの種類、及び粒子13Aを構成する結晶性フィラーの種類等に依存するが、おおよそ500nmである。
したがって、化学機械研磨後のセラミック焼結体13をセラミック基板14として用い、上記研磨面に対して接続端子等の導体層を形成することにより、前記導体層は、セラミック基板14の表面に突出した粒子13Aのアンカー効果によって高い接続強度を呈するようになる。
なお、本例では、セラミック材料に対して化学機械研磨処理を適用しているので、図6に示すように、粒子13Aが母材13Bの表面から突出するという特異な現象を呈するようになる。一方、粒子13A自体の表面は、上記化学機械研磨処理によって平坦化されている。これは、従来の化学機械研磨処理による作用効果と同様である。なお、粒子13Aの表面が平坦であることによって、セラミック基板と導電体との接触面積を増大させることができるので、前記導電体に対するアンカー効果を増すことができ、前記セラミック基板と前記導電体との密着性を増大させることができる。
また、上記化学機械研磨処理によって、セラミック焼結体13の厚さの微調整が行われ、目的とするセラミック基板14の厚さと同等となるようにする。
なお、本例では、セラミック焼結体13に対して上述のように機械研磨処理を実施しているが、かかる機械研磨処理を省略することもできる。この場合、セラミック焼結体13の厚さの粗調整も上記化学機械研磨処理で行うことになる。但し、化学機械研磨処理の研磨速度が低いので、セラミック焼結体13の厚さが目的とするセラミック基板14の厚さと大きく異なるような場合は、前記化学機械研磨処理に長時間を要する場合がある。
上記例では、セラミック焼結体13の上面にのみ化学機械研磨処理を施したが、セラミック焼結体13の下面に対しても化学機械研磨処理を施すことができる。
また、研磨後のセラミック焼成体13、すなわちセラミック基板14の表面における粒子13Aの占有面積Srの、セラミック基板14の表面全体の面積に対する割合は、0.30〜0.45であることが好ましい。この占有面積を制御する方法としては、あらかじめセラミックグリーンシートを作製する際に調合するガラス粉末原料及び結晶粒子原料を結晶粒子原料体積/(結晶粒子原料体積+ガラス粉末原料体積)=0.30〜0.45となる割合で混合しておくことによって達成することができる。
前記割合が0.45を超えると、セラミック基板14中に占めるガラスの割合が減少してしまい、十分に緻密化ならびに収縮を抑制することができず、セラミック基板14の寸法精度を十分に向上させることができないばかりでなく、セラミック基板の機械的特性も低下してしまう。一方、前記割合が0.35よりも小さいと、表面に露出する粒子13A、すなわち結晶性フィラーの割合が小さくなってしまい、接続端子との密着強度が劣化してしまう場合がある。
したがって、上述のように、セラミック基板14の表面における粒子13Aの占有面積Srの、セラミック基板14の表面全体の面積に対する割合を、0.30〜0.45とすれば、セラミック基板14の寸法精度と、セラミック基板14への接続端子の密着強度とをバランスさせることができる。
上記占有面積Srは、化学機械研磨処理を施した後の表面を電子顕微鏡(倍率2000倍)で観察することによって導出することができる。なお、前記観察に際しては、得られた画像に対して適宜2値化処理等を実施することができる。
(機能性セラミック基板)
次に、上述のようにして得たセラミック基板を利用した機能性セラミック基板について説明する。図7は、本発明の機能性セラミック基板の一例を示す断面図である。なお、上述した図1〜図6に関するセラミック基板と同一あるいは類似の構成要素に関しては、同一の参照符号を用いている。
図7に示す機能性セラミック基板20は、上述のようにして得たセラミック基板14を具えている。セラミック基板14の第1の主面(下面)14A上には第1の外層導体21が設けられ、セラミック基板14の第2の主面(上面)14B上には第2の外層導体22が設けられている。また、第1の外層導体21上には、隣接する外層導体21に跨るようにして、電気検査用のマイクロプローブ23が設けられている。
第1の外層導体21及び第2の外層導体22は、例えばTi/Cu/Ni/Au層が順に積層された積層構造とすることができる。このような積層構造は、Ti膜をスパッタリング法によって形成した後、順次Cuメッキ、Niメッキ、Auメッキを行うことによって形成することができる。
また、第1の外層導体21が形成されるセラミック基板14の第1の主面14Aは、機械研磨処理に加えて化学機械研磨処理が施され、例えば図6に示すように、セラミック基板14を構成する母材の表面から粒子の一部(その表面は平坦化されている)が突出したような形態を呈している。したがって、この粒子のアンカー効果によって、セラミック基板14と外層導体21、さらには外層導体21を介したマイクロプローブとの接続強度が増すようになる。
この結果、マイクロプローブ23を用い、半導体基板、具体的にはシリコン(Si)ウエハ上に形成されたICに対して、マイクロプローブ23を繰り返し接触させることにより、複数のシリコンウエハに対するICの電気的検査を繰り返し実施した場合においても、接触時の圧力等によって、マイクロプローブ23、すなわち第1の外層導体21の、セラミック基板14に対する接続不良を生ぜしめることなく、長期間に亘って安定した上記電気的検査を行うことができる。
なお、第2の外層導体22が形成されるセラミック基板14の第2の主面14Bは、第2の外層導体22を介して、上述のようなプローブピンを形成して電気的検査に供することがない。したがって、セラミック基板14と第2の外層導体22との間に、さほど高い接続強度が要求されることがないので、上述のように、化学機械研磨処理を行うことなく、機械研磨処理のみで十分である。しかしながら、化学機械研磨処理を行うことを排除するものではない。
セラミック基板14内には内部導体141A〜145Aが、複数層にわたって設けられている。また、これらの内部導体141A〜145Aのいずれかの間、あるいは内部導体141A〜145Aのいずれかと、第1の外層導体21及び第2の外層導体22とを接続すべく、層間接続導体141B〜149Bが設けられている。具体的に、層間接続導体141Bによって、第1の外層導体21と内部導体144Aとが電気的に接続され、層間接続導体142Bによって、第1の外層導体21と内部導体143Aとが電気的に接続され、層間接続導体143Bによって、内部導体142Aと第2の外層導体22とが電気的に接続されている。
また、層間接続導体144Bによって、内部導体143Aと第2の外層導体22とが電気的に接続され、層間接続体145Bによって、内部導体144Aと第2の外層導体22とが電気的に接続され、層間接続体146Bによって、内部導体142Aと内部導体144Aとが電気的に接続されている。
さらに、層間接続導体147Bによって、内部導体144Aと内部導体145Aとが電気的に接続され、層間接続導体148Bによって、内部導体143Aと内部導体145Aとが電気的に接続され、層間接続導体149Bによって、内部導体145Aと第2の外層導体22とが電気的に接続されている。
この結果、第1の外層導体21及びプローブピン23と第2の外層導体22とが電気的に接続されるようになる。
なお、図7に示す機能性セラミック基板20は、例えば厚さ5mm×縦300mm×横300mmの大きさとすることができる。これによって、個片化する以前の、直径φ300mm(12インチ)のシリコンウエハ上に形成された複数のICに対して同時に電気的検査を行うことができる。すなわち、一回の電気的検査によって、多数のICの電気的検査を行うことができるようになる。
(プローブカード)
次に、上述のようにして得た機能性セラミック基板を用いたプローブカードについて説明する。図8は、本発明のプローブカードの一例を示す断面図である。なお、上述した図1〜図6に関するセラミック基板及び図7に示す機能性セラミック基板と同一あるいは類似の構成要素に関しては、同一の参照符号を用いている。
図8に示すプローブカード30は、メタルフレーム31を有しており、この下方に設けられた鍔311によって図7に示す機能性セラミック基板20が固定されている。なお、図8において、機能性セラミック基板20内に形成された内部導体及び層間接続導体は、簡略化のため記載を省略している。
また、メタルフレーム31を横方向に貫通するようにして、プリント基板32が設けられている。プリント基板32の、メタルフレーム31から露出した端部の上面32Aには、接続端子33が設けられている。この接続端子33は、プローブカード30によるシリコンウエハのICに対する電気的検査を行うための電流供給源(電源)及び電気的検査を実施して得た検査信号(電流値)を計測するための、図示しない外部装置が設けられている。
さらに、プリント基板32の内部には、その両主面に対して略平行となるようにして内部導体321が設けられている。また、機能性セラミック基板20の第2の外層導体22上には接続端子34が形成され、それぞれプリント基板32内に形成された内部導体321と電気的に接続されている。この結果、機能性セラミック基板20とプリント基板32とが電気的に接続され、上述のように、プローブカード30、すなわち機能性セラミック基板20で、シリコンウエハ上に形成されたICに対して電気的検査を実施した結果が、接続端子33を介して外部装置により検出されるようになる。
(グリーンシートの作製)
SiO,Al,及びBを主成分とするホウケイ酸系ガラス粉末とアルミナ粉末とを、重量比で50:50、総量で1kgとなるようにしてアルミナ製のポットに入れ、さらにアクリル樹脂バインダ120g、溶剤(MEK)及び可塑剤(DOP)を前記ポットに入れて、5時間混合し、セラミックスラリーを得た。次いで、このセラミックスラリーからドクターブレード法により厚み0.15mmのグリーンシートを得た。なお、前記アルミナ粉末の平均粒径は2μmであり、比表面積は1m/gであった。
(セラミック基板の作製)
上述のようにして得たグリーンシートに孔あけ加工を施すとともに導体を充填し、ビア導体層を形成するとともに、各グリーンシート上に内部導体層を形成して、図1に示すようなグリーンシート多層体を得た。次いで、このようにして得たグリーンシート多層体を、850℃で30分間焼成し、図2に示すようなセラミック焼結体を得た。
次いで、必要に応じて#400のアルミナ砥粒を用い、前記セラミック焼結体の一方の面にラップ研磨機により機械研磨処理を実施した後、化学機械研磨処理を実施した。なお、化学機械研磨処理は、アルカリ性溶液(PH11)中にコロイダルシリカからなる研磨剤を用いて実施した。
図9及び図10に、化学機械研磨処理前後の、前記セラミック焼結体の表面状態を示す。図9は、化学機械研磨処理を行う前の状態(機械研磨処理のみ)の状態を示し、図10は、化学機械研磨処理を実施した後の状態を示す。なお、これらの写真において、黒っぽい部分が結晶質、すなわちアルミナ粉末に相当し、白っぽい部分は非晶質、すなわちガラス質に相当する。
図9及び図10の状態を比較すると、図10においては、アルミナ粉末の表面が平坦化していることが分かる。したがって、上記化学機械研磨処理を行うことによって、母材であるガラス質の表面から突出したアルミナ粉末の表面が平坦化されていることが分かる。
(セラミック基板の評価)
上述のようにして得たセラミック基板の、アルミナ砥粒による研磨面上に、スパッタ、メッキ及び露光現像処理を行うことによって導体層を形成し、この導体層の接合強度を調べた。なお、接合強度は、スパッタ法およびメッキ法を用いて作製した薄膜を露光現像処理することにより□100μm×t40μmのパッドを作製し、そのパッドの側方より高さ10μmの高さにてシェアテスター(DAGE4000)を用いてシェア強度を測定した。得られた強度とパッドの接着面積(10000μm)から接合強度を導出した。結果を表1に示す。
Figure 0005844972
表1から明らかなように、本発明にしたがって、セラミック焼結体に化学機械研磨処理を実施してセラミック基板を得た場合(実施例1〜5)は、機械研磨処理の有無によらず、前記セラミック基板と前記導体層とは15mg/μm以上の高い接合強度を呈することが分かる。
一方、表1から明らかなように、セラミック焼結体に化学機械研磨処理を実施しないでセラミック基板を得た場合(比較例1〜5)は、前記セラミック基板と前記導体層との接合強度が低く、特に機械研磨処理のみで空焼きを実施しない場合に接合強度が低下していることが判明した。
したがって、本実施例から、本発明に従ってセラミック焼結体に化学機械研磨処理を実施することにより、得られたセラミック基板の表面からフィラーからなる結晶質相の粒子が突出し、これによるアンカー効果に起因して、前記セラミック基板と前記導体層との接合強度が向上していることが判明した。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。

Claims (11)

  1. 非晶質相からなる母材と、
    前記母材中に分散してなる結晶質相からなる粒子とを具え、
    前記粒子の一部が前記母材の少なくとも一方の表面から突出してなり、前記粒子の一部の表面は平坦であることを特徴とする、ウエハ検査用基板に使用するセラミック基板。
  2. 前記非晶質相はガラスを含み、前記結晶質相は結晶性のフィラーを含むことを特徴とする、請求項1に記載のウエハ検査用基板に使用するセラミック基板。
  3. 前記母材から突出した前記粒子の割合が、前記母材の前記少なくとも一方の表面の面積に対して、0.30〜0.45の割合であることを特徴とする、請求項1又は2に記載のウエハ検査用基板に使用するセラミック基板。
  4. 非晶質相からなる母材、及び前記母材中に分散してなる結晶質相からなる粒子を有し、前記粒子の一部が前記母材の少なくとも一方の表面から突出しているセラミック基板と、
    前記セラミック基板の前記母材の前記少なくとも一方の表面上において、前記突出した粒子を介して形成された導電体と、
    前記導電体に取り付けられた金属部と、
    を具えることを特徴とする、セラミック基板
  5. 前記セラミック基板において、前記非晶質相はガラスを含み、前記結晶質相は結晶性のフィラーを含むことを特徴とする、請求項4に記載のセラミック基板
  6. 前記セラミック基板において、前記母材から突出した前記粒子の割合が、前記母材の前記少なくとも一方の表面の面積に対して、0.30〜0.45の割合であることを特徴とする、請求項4又は5に記載のセラミック基板
  7. 前記母材の少なくとも一方の表面から突出してなる、前記粒子の一部の表面は平坦であることを特徴とする、請求項4〜6のいずれか一に記載のセラミック基板
  8. 請求項4〜7のいずれか一に記載のセラミック基板を具え、
    前記金属部はプローブピンであることを特徴とする、プローブカード。
  9. 請求項1に記載のウエハ検査用基板に使用するセラミック基板の製造方法であって、
    非晶質相からなる母材、及び前記母材中に分散してなる結晶質相からなる粒子を有するセラミック焼成体を形成する工程と、
    前記セラミック焼成体の少なくとも一方の主面に対して、化学機械研磨を施す工程と、
    前記セラミック焼成体の形成後であって、前記化学機械研磨処理の前において、前記セラミック焼成体の前記少なくとも一方の主面に対して機械研磨処理を施す工程と、
    を具えることを特徴とする、ウエハ検査用基板に使用するセラミック基板の製造方法。
  10. 請求項5に記載のセラミック基板の製造方法であって、
    非晶質相からなる母材、及び前記母材中に分散してなる結晶質相からなる粒子を有するセラミック焼成体を形成する工程と、
    前記セラミック焼成体の少なくとも一方の主面に対して、化学機械研磨を施す工程と、
    前記セラミック焼成体の形成後であって、前記化学機械研磨処理の前において、前記セラミック焼成体の前記少なくとも一方の主面に対して機械研磨処理を施す工程と、
    前記化学機械研磨処理の後において、前記セラミック焼成体の前記少なくとも一方の主面上に導電体を形成する工程と、
    を具えることを特徴とする、セラミック基板の製造方法。
  11. 請求項5に記載のセラミック基板の製造方法であって、
    前記導電体は、Ti層、Cu層、Ni層及びAu層が順に積層された積層構造であることを特徴とする、セラミック基板の製造方法。
JP2010511970A 2008-05-16 2009-05-11 セラミック基板、プローブカード及びセラミック基板の製造方法 Active JP5844972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010511970A JP5844972B2 (ja) 2008-05-16 2009-05-11 セラミック基板、プローブカード及びセラミック基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008130085 2008-05-16
JP2008130085 2008-05-16
PCT/JP2009/058775 WO2009139354A1 (ja) 2008-05-16 2009-05-11 セラミック基板、機能性セラミック基板、プローブカード及びセラミック基板の製造方法
JP2010511970A JP5844972B2 (ja) 2008-05-16 2009-05-11 セラミック基板、プローブカード及びセラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009139354A1 JPWO2009139354A1 (ja) 2011-09-22
JP5844972B2 true JP5844972B2 (ja) 2016-01-20

Family

ID=41318722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511970A Active JP5844972B2 (ja) 2008-05-16 2009-05-11 セラミック基板、プローブカード及びセラミック基板の製造方法

Country Status (5)

Country Link
US (1) US8564321B2 (ja)
JP (1) JP5844972B2 (ja)
KR (1) KR101233952B1 (ja)
SG (2) SG192531A1 (ja)
WO (1) WO2009139354A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012101057A1 (de) * 2011-12-27 2013-06-27 Curamik Electronics Gmbh Verfahren zur Herstellung von DCB-Substraten
US8933717B2 (en) 2012-06-21 2015-01-13 International Business Machines Corporation Probe-on-substrate
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US9606142B2 (en) 2014-09-24 2017-03-28 International Business Machines Corporation Test probe substrate
US10006943B2 (en) * 2014-10-30 2018-06-26 Tongfu Microelectronics Co., Ltd. Semiconductor testing fixture and fabrication method thereof
US10001509B2 (en) * 2014-10-30 2018-06-19 Tongfu Microelectronics Co., Ltd. Semiconductor testing fixture and fabrication method thereof
JP7093227B2 (ja) * 2017-05-29 2022-06-29 京セラ株式会社 セラミック配線基板、プローブ基板およびプローブカード
TWI849372B (zh) * 2021-12-30 2024-07-21 漢民測試系統股份有限公司 測試基板及其製造方法及探針卡

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978986A (ja) * 1982-10-28 1984-05-08 日産自動車株式会社 セラミツク部品の製造方法
JPH066015A (ja) * 1992-06-19 1994-01-14 Nec Corp ガラスセラミック多層配線基板の製造方法
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP2005126322A (ja) * 2003-09-29 2005-05-19 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2005249527A (ja) * 2004-03-03 2005-09-15 Yamaha Corp プローブユニット
WO2006028238A1 (ja) * 2004-09-06 2006-03-16 Nec Corporation テストキャリア
JP2007123468A (ja) * 2005-10-27 2007-05-17 Tdk Corp 薄膜電子部品用基板及びそれを用いた薄膜電子部品並びにそれらの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575264A (ja) 1991-09-13 1993-03-26 Nec Corp ガラスセラミツクス多層配線基板の製造方法
JPH05235551A (ja) 1992-02-26 1993-09-10 Nec Corp ガラスセラミックス多層配線基板の製造方法
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
JP2571026B2 (ja) 1994-10-18 1997-01-16 日本電気株式会社 半導体実装基板用素子接合パッド及び接合体
JPH08236938A (ja) 1995-02-28 1996-09-13 Hitachi Ltd 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体
KR101051197B1 (ko) * 2003-09-29 2011-07-21 니혼도꾸슈도교 가부시키가이샤 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품
US7292055B2 (en) * 2005-04-21 2007-11-06 Endicott Interconnect Technologies, Inc. Interposer for use with test apparatus
JP5235551B2 (ja) 2008-07-31 2013-07-10 キヤノン株式会社 画像処理装置およびその方法
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978986A (ja) * 1982-10-28 1984-05-08 日産自動車株式会社 セラミツク部品の製造方法
JPH066015A (ja) * 1992-06-19 1994-01-14 Nec Corp ガラスセラミック多層配線基板の製造方法
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP2005126322A (ja) * 2003-09-29 2005-05-19 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2005249527A (ja) * 2004-03-03 2005-09-15 Yamaha Corp プローブユニット
WO2006028238A1 (ja) * 2004-09-06 2006-03-16 Nec Corporation テストキャリア
JP2007123468A (ja) * 2005-10-27 2007-05-17 Tdk Corp 薄膜電子部品用基板及びそれを用いた薄膜電子部品並びにそれらの製造方法

Also Published As

Publication number Publication date
WO2009139354A1 (ja) 2009-11-19
KR20110014207A (ko) 2011-02-10
US20110057678A1 (en) 2011-03-10
JPWO2009139354A1 (ja) 2011-09-22
KR101233952B1 (ko) 2013-02-15
SG192531A1 (en) 2013-08-30
SG192533A1 (en) 2013-08-30
US8564321B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
JP5844972B2 (ja) セラミック基板、プローブカード及びセラミック基板の製造方法
US11482364B2 (en) Multilayer coil component
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
JP5084668B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5461913B2 (ja) 多層セラミック基板の製造方法
JP4583224B2 (ja) 測定用配線基板、プローブカード及び評価装置
JP5368052B2 (ja) 多層セラミック基板及びその製造方法
JP2012047579A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5511613B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5377885B2 (ja) セラミック基板の製造方法
JP3630372B2 (ja) 多層セラミック基板およびその製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP2010098049A (ja) 多層セラミック基板及びその製造方法
JP2010177383A (ja) 多層セラミック基板及びその製造方法並びにプローブカード
JP2013098325A (ja) 多層セラミック基板の製造方法
JP5255476B2 (ja) セラミック配線基板の製造方法
JP5536942B2 (ja) 多層セラミック基板の製造方法
JP7294827B2 (ja) 電気検査用基板
JP7073996B2 (ja) 多層セラミック基板の製造方法、及び、多層セラミック基板
JP2025151037A (ja) 電子部品
CN121219244A (zh) 具有低热膨胀率的低温共烧陶瓷基板以及利用其的空间转换器
JP5334814B2 (ja) 配線基板および電子部品実装基板
JP2011208979A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2002299820A (ja) セラミック部品の製造方法
JP2004146394A (ja) ガラスセラミック配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151120

R150 Certificate of patent or registration of utility model

Ref document number: 5844972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250