JP5859364B2

JP5859364B2 - 受光強度演算デバイス及び位置検出デバイス

Info

Publication number: JP5859364B2
Application number: JP2012081576A
Authority: JP
Inventors: エジソンゴメスカマルゴ
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2016-02-10
Anticipated expiration: 2032-03-30
Also published as: JP2013210322A

Description

本発明は、人体の指・手・顔からの位置及び動きを検出するデバイスに関する。

人体の体温は３６度付近であり、このような体温を持つ人体の皮膚から放射される輻射が２〜３０μｍという広い範囲のスペクトラムの光を放出する。この光を検出することによって、人体の位置若しくは動きを検出することができる。

上記の２〜３０μｍの波長帯で動作するセンサとしては、焦電センサやサーモパイルに代表される熱型光センサが挙げられる。これらのセンサの高感度化を実現するために、受光部と光の入射窓部との間に中空領域を設ける必要があり、そのためセンサの小型化は制限されている。

サーモパイルや焦電センサの中空構造による制限を解決するため、フォトダイオードを用いた量子型（光起電力型）赤外線センサが期待されている。量子型赤外線センサは、多数キャリアが電子であるｎ型半導体と多数キャリアがホールであるｐ型半導体とが接合されて構成されるＰＮ接合又はｐ型半導体とｎ型半導体との間に真正半導体を有するＰＩＮ接合のフォトダイオード構造を有している。量子型赤外線センサでは、赤外線の光子によりＰＮ接合又はＰＩＮ接合に存在する空乏層内で発生した電子ホール対が価電子帯及び導電帯の電界傾斜に従って空間的に分離蓄積された結果、ｐ型半導体はプラス側に帯電し、ｎ型半導体はマイナス側に帯電して、その間に起電力が生ずる。この起電力は開放電圧と呼ばれ、非ＰＮ接合もしくはＰＩＮ接合部の抵抗より大きな外部抵抗（高入力インピーダンスの回路やアンプでもよい）を使用することにより電圧として読み出すことも、また量子型赤外線センサ外部で短絡することにより電流として読み出すことも可能である。

このような量子型赤外線センサを室温で人感センサとして用いる場合に問題となるのが、人間が活動する環境温度と人間の体温との差が小いため、出力信号が小さく、また、環境から輻射される揺らいだ赤外線がセンサに検出され、ノイズとなるため、十分なＳ／Ｎ比を確保することが困難であるという点である。そのため、通常の量子型赤外線センサの場合、受光部を外界の温度に対して冷却することにより出力信号が大きくなり、Ｓ／Ｎ比が大きくなる。この量子型赤外線センサの代表的なものとして、ＩｎＳｂを半導体積層部として用いたセンサやＭＣＴ（ＭｅｒｃｕｒｙＣａｄｍｉｕｍＴｅｌｕｒｉｄｅ）などが挙げられる。

上記化合物半導体を用いる量子型赤外線センサにおいては、特許文献１に示されるように、非冷却で小型化を行いながら、人感センサとしてのＳ／Ｎ比を向上させるために、平面状に半導体センサを配置し、各センサの出力電圧を多段直列接続して取り出す方式が提案されている。

上述の光センサの応用例として、被検出体から輻射された赤外線の受光強度の演算や、被検出体の動作や、センサまでの距離を演算する受光強度演算デバイスが期待されている。そのような受光強度演算デバイスを実現するためには、複数の光センサからの出力の差分値や加算値を用いる方法が考えられる。

複数の出力からの出力の差分値を用いれば、被検出体から輻射された赤外線の受光強度や、被検出体の動作を検出することが可能であり、加算値を用いれば、人体の接近も検出できる。

図１０は、光センサからの出力から、出力の差分値や和を演算する従来の受光強度演算デバイスの構成を示す。図１０には、受光部ｄＡ〜ｄＤを含む光センサ部１０１０と、光センサ１０１０に接続され、電流／電圧（Ｉ−Ｖ）変換アンプ４ａ〜４ｄを含むＩ−Ｖ変換手段１０２０と、Ｉ−Ｖ変換手段１０２０に接続され、第１の減算回路５及び第２の減算回路６を含む差分演算手段１０３０と、Ｉ−Ｖ変換手段１０２０に接続され、Ｉ−Ｖ変換アンプ４ａ〜４ｄからの出力信号を加算する加算回路９からなる加算演算手段１０４０とを備えた従来の受光強度演算デバイス１０００が示されている。

光センサ部１０１０において、受光部ｄＡ〜ｄＤの一端はそれぞれの接続端子３ａ１〜３ｄ１を介して各Ｉ−Ｖ変換アンプ４ａ〜４ｄの一方の入力端子に接続され、受光部ｄＡ〜ｄＤの他端はそれぞれの接続端子３ａ２〜３ｄ２を介して接地されている。Ｉ−Ｖ変換手段１０２０において、Ｉ−Ｖ変換アンプ４ａ〜４ｄの他方の入力端子は接地され、Ｉ−Ｖ変換アンプ４ａの出力端子は第１の減算手段５及び加算演算手段１０４０に接続され、Ｉ−Ｖ変換アンプ４ｂの出力端子は第２の減算手段６及び加算演算手段１０４０に接続され、Ｉ−Ｖ変換アンプ４ｃの出力端子は第１の減算手段５及び加算演算手段１０４０に接続され、Ｉ−Ｖ変換アンプ４ｄの出力端子は第２の減算手段６及び加算演算手段１０４０に接続されている。加算演算手段１０４０は加算回路９によって４つの信号（Ｉ−Ｖ変換アンプ４ａ〜４ｄの各出力）を加算する。

光センサ部１０１０において、受光部ｄＡ〜ｄＤは、被検出体から輻射された光を入射し、入射した光の光強度に応じた電流をそれぞれの接続端子３ａ１〜３ｄ１を介して各Ｉ−Ｖ変換アンプ４ａ〜４ｄに出力する。Ｉ−Ｖ変換手段１０２０において、Ｉ−Ｖ変換アンプ４ａ〜４ｄは、それぞれ入力した電流を電圧に変換して差分演算手段１０３０及び加算演算手段１０４０にそれぞれ出力する。差分演算手段１０３０において、第１の減算回路５はＩ−Ｖ変換アンプ４ａ及び４ｃからのそれぞれの出力の差分を演算して減算信号を出力し、第２の減算回路６はＩ−Ｖ変換アンプ４ｂ及び４ｄからのそれぞれの出力の差分を演算して減算信号を出力する。加算演算手段１０４０は、４つの信号（Ｉ−Ｖ変換アンプ４ａ〜４ｄの各出力）の加算演算結果を出力する。

国際公開第２００５−２７２２８号パンフレット

しかしながら、図１０に示される構成では、各受光部ｄＡ〜ｄＤからの出力を得るために、接続端子（パッド）が受光部の個数の２倍必要になり、装置が大型化してしまう。また、Ｉ−Ｖ変換アンプから見た信号源（受光部１個分）のインピーダンスが低いので、受光部の内部抵抗が小さい場合、Ｉ−Ｖ変換アンプの入力換算ノイズが増幅され、Ｉ−Ｖ変換アンプ出力のノイズレベルが高くなるという問題がある。

また、図１０に示される回路においては、ノイズレベルを抑えつつ、複数の受光部からの出力の差分値及び加算値を求めるためには、スイッチング素子を使用する必要があるが、スイッチング素子を用いる場合、それを制御するための装置も必要となり、装置の大型化や消費電力の増大を招来してしまう。

本発明は、これらの問題点に鑑みてなされたものであり、その目的は、接続端子の数を抑え、且つ、スイッチング素子を用いずに、各受光部からの出力の差分値及び加算値を同時に、且つ、高Ｓ／Ｎ比で演算することが可能な受光強度演算デバイスを提供するである。

本発明の請求項１に記載の受光強度演算デバイスは、一端が第１の接続端子に接続された第１の受光部と、一端が第２の接続端子に接続された第２の受光部と、一端が第３の接続端子に接続された第３の受光部と、一端が第４の接続端子に接続された第４の受光部とを備えた光センサ部であって、前記第１の受光部ないし前記第４の受光部の他端は、共通の配線によって接続される、光センサ部と、スイッチング素子を介さずに前記第１の接続端子及び前記第３の接続端子と接続され、前記第１の受光部及び前記第３の受光部からの出力の差分を演算して第１の差分信号を出力する第１の差分演算部と、スイッチング素子を介さずに前記第２の接続端子及び前記第４の接続端子と接続され、前記第２の受光部及び前記第４の受光部からの出力の差分を演算して第２の差分信号を出力する第２の差分演算部と、スイッチング素子を介さずに前記第１の接続端子及び前記第２の接続端子と接続され、前記第１の受光部及び前記第２の受光部からの出力の差分を演算して第３の差分信号を出力する第３の差分演算部と、スイッチング素子を介さずに前記第３の接続端子及び前記第４の接続端子と接続され、前記第３の受光部及び前記第４の受光部からの出力の差分を演算して第４の差分信号を出力する第４の差分演算部と、前記第３の差分演算部及び前記第４の差分演算部に接続され、前記第３の差分信号及び前記第４の差分信号の和を演算して加算信号を出力する加算演算部とを備えることを特徴とする。

本発明の請求項２に記載の受光強度演算デバイスは、本発明の請求項１に記載の受光強度演算デバイスであって、前記第１の受光部ないし前記第４の受光部はそれぞれ複数のフォトダイオードを含み、前記第１の受光部のカソードは、前記第２の受光部及び前記第４の受光部のアノードと、前記第３の受光部のカソードとに電気的に接続され、前記第１の受光部のアノードは、前記第１の接続端子及び第１の電流−電圧変換アンプを介して前記第１の差分演算部及び前記第３の差分演算部に接続され、前記第２の受光部のカソードは、前記第２の接続端子及び第２の電流−電圧変換アンプを介して前記第２の差分演算部及び前記第３の差分演算部に接続され、前記第３の受光部のアノードは、前記第３の接続端子及び第３の電流−電圧変換アンプを介して前記第１の差分演算部及び前記第４の差分演算部に接続され、前記第４の受光部のカソードは、前記第４の接続端子及び第４の電流−電圧変換アンプを介して前記第２の差分演算部及び前記第４の差分演算部に接続されることを特徴とする。

本発明の請求項３に記載の受光強度演算デバイスは、本発明の請求項１又は２に記載の受光強度演算デバイスであって、前記第１の受光部ないし前記第４の受光部は、互いに直列接続された複数の受光素子を含むことを特徴とする。

本発明の請求項４に記載の受光強度演算デバイスは、本発明の請求項１から３の何れか一項に記載の受光強度演算デバイスであって、前記第１の受光部ないし前記第４の受光部は、インジウムおよび／またはアンチモンを含み、かつ、ＰＮ接合またはＰＩＮ接合のフォトダイオード構造を有する半導体積層部を有することを特徴とする。

本発明によれば、出力端子の数を抑え、且つ、スイッチング素子を用いずに、各受光部からの出力の差分値及び加算値を高Ｓ／Ｎ比で演算することが可能な受光強度演算デバイスを提供することが可能になる。

本発明に係る受光強度演算デバイス１００を示す図である。本発明に係る受光強度演算デバイス１００の具体的な回路図を示す。本発明に係る光センサ部１１０の構成の一例を示す模式図である。本発明に係る受光素子１の断面図である。多数の受光素子１を直列に接続して受光部とする場合の断面図を示す。本発明に係る受光素子１の等価回路図を示す。受光素子１の個数ＮとＩ−Ｖ変換アンプの出力のノイズとの関係を示す図である。本発明に係る受光強度演算デバイス１００を用いた位置検出デバイスの実施例を示す図である。実施例に係る位置検出デバイス３００の出力波形を示す図である。従来の受光強度演算デバイス１０００を示す図である。

図１は、本発明に係る受光強度演算デバイス１００を示す。図１には、受光部ｄＡ〜ｄＤを含む光センサ部１１０と、光センサ１１０に接続され、Ｉ−Ｖ変換アンプ４ａ〜４ｄを含むＩ−Ｖ変換手段１２０と、Ｉ−Ｖ変換手段１２０に接続され、第１の減算回路５及び第２の減算回路６を含む差分演算手段１３０と、Ｉ−Ｖ変換手段１２０に接続され、第３の減算回路７、第４の減算回路８及び加算回路９を含む加算演算手段１４０とを備えた本発明に係る受光強度演算デバイス１００が示されている。

光センサ部１１０において、受光部ｄＡ〜ｄＤの一端はそれぞれの接続端子３ａ〜３ｄを介して各Ｉ−Ｖ変換アンプ４ａ〜４ｄの一方の入力端子に接続され、受光部ｄＡ〜ｄＤの他端は共通配線部２を介して互いに接続されている（場合によって定まった電圧を供給する電圧源に接続する）。Ｉ−Ｖ変換手段１２０において、Ｉ−Ｖ変換アンプ４ａ〜４ｄの他方の入力端子は接地され、Ｉ−Ｖ変換アンプ４ａの出力端子は第１の減算手段５及び第３の減算手段７に接続され、Ｉ−Ｖ変換アンプ４ｂの出力端子は第２の減算手段６及び第３の減算手段７に接続され、Ｉ−Ｖ変換アンプ４ｃの出力端子は第１の減算手段５及び第４の減算手段８に接続され、Ｉ−Ｖ変換アンプ４ｄの出力端子は第２の減算手段６及び第４の減算手段８に接続されている。加算演算手段１４０において、第３の減算手段７及び第４の減算手段８のそれぞれの出力端子は加算回路９に接続されている。

差分演算手段１３０において、第１の減算回路５はＩ−Ｖ変換アンプ４ａ及び４ｃからのそれぞれの出力の差分を演算して第１の減算信号を出力し、第２の減算回路６はＩ−Ｖ変換アンプ４ｂ及び４ｄからのそれぞれの出力の差分を演算して第２の減算信号を出力する。加算演算手段１４０において、第３の減算回路７はＩ−Ｖ変換アンプ４ａ及び４ｂからのそれぞれの出力の差分を演算して第３の減算信号を出力し、第４の減算回路８はＩ−Ｖ変換アンプ４ｃ及び４ｄからのそれぞれの出力の差分を演算して第４の減算信号を出力し、加算回路９は第３の減算回路７及び第４の減算回路８からそれぞれ出力された第３の減算信号及び第４の減算信号の和を演算して加算信号を出力する。

図２は、図１に示される受光強度演算デバイス１００における、Ｉ−Ｖ変換手段１２０、差分演算部１３０及び加算演算部１４０のより具体的な回路図を示す。本発明に係る受光強度演算デバイス１００は、対角配置に設置された２つの受光部ｄＡ及びｄＣ、ｄＢ及びｄＤの２組それぞれにおける出力の差分信号と全受光部ｄＡ〜ｄＤの総和の信号とを同時に、出力することができるため、高速の信号処理の用途では適している。以下、受光強度演算デバイス１００における演算方法を説明する。ｉｐ_Aは接続端子３ａに接続された受光部ｄＡで生じる短絡光電流とし、ｉｐ_Bは接続端子３ｂに接続された受光部ｄＢで生じる短絡光電流とし、ｉｐ_Cは接続端子３ｃに接続された受光部ｄＣで生じる短絡光電流とし、ｉｐ_Dは接続端子３ｄに接続された受光部ｄＤで生じる短絡光電流とし、Ｉ−Ｖ変換アンプ４ａ〜４ｄの変換抵抗をＲｃとした場合、それぞれのＩ−Ｖ変換アンプ４ａ〜４ｄの出力信号Ｖ１〜Ｖ４は、以下の式（１）〜（４）のように示される。

Ｖ１＝−Ｒｃ[３／４Ｉｐ_A−１／４(−Ｉｐ_B＋Ｉｐ_C−Ｉｐ_D)] （１）
Ｖ２＝−Ｒｃ[−３／４Ｉｐ_B−１／４(Ｉｐ_C−Ｉｐ_D＋Ｉｐ_A)] （２）
Ｖ３＝−Ｒｃ[３／４Ｉｐ_C−１／４(−Ｉｐ_D＋Ｉｐ_A−Ｉｐ_B)] （３）
Ｖ４＝−Ｒｃ[−３／４ｉｐ_D−１／４(Ｉｐ_A−Ｉｐ_B＋Ｉｐ_C)] （４）

更に、図２に示すように、これらの出力信号Ｖ１〜Ｖ４はＩ−Ｖ変換アンプ４ａ〜４ｄの出力端子に接続された差分演算手段１３０及び加算演算手段１４０に入力される。差分演算手段１３０においては、下記の式（５）、（６）による演算がなされることにより、第１の減算回路５及び第２の減算回路６から第１の減算信号ＶΔ１及び第２の減算信号ＶΔ２が出力される。ここで、ｋ１〜ｋ３は、Ｒｃ、第１ないし第４の減算回路５〜８及び加算回路９に利用されている抵抗器の抵抗値で決まる係数を表す。
ＶΔ１＝−ｋ１[Ｖ１−Ｖ３]
＝−ｋ１[３／４(Ｉｐ_C−Ｉｐ_A)−１／４(Ｉｐ_A−Ｉｐ_C)] （５）
＝ｋ１(Ｉｐ_A−Ｉｐ_C)
ＶΔ２＝−ｋ２[Ｖ２−Ｖ４]
＝−ｋ２[３／４(−Ｉｐ_D＋Ｉｐ_B)−１／４(−Ｉｐ_B＋Ｉｐ_D)]
＝ｋ２(Ｉｐ_D−Ｉｐ_B) （６）

加算演算手段１４０においては、第３の減算回路７及び第４の減算回路８から出力される第３の減算信号ＶΔ３＝（Ｖ１−Ｖ２)及び第４の減算信号ＶΔ４＝(Ｖ３−Ｖ４)を用いて、下記の式（７）による演算がなされることにより、加算回路９から加算信号ＶΣが出力される。
ＶΣ＝−ｋ３[（Ｖ１−Ｖ２)＋(Ｖ３−Ｖ４)]
＝ｋ３[Ｉｐ_A＋Ｉｐ_B＋Ｉｐ_C＋Ｉｐ_D] （７）

以上により、式（５）〜式（７）から、受光部の数と接続端子の数が同じ光センサ部１１０を用いた小型の受光強度演算デバイス１００によって、スイッチング素子を用いずに、受光部ｄＡ〜ｄＤからの出力電流の差分信号及び加算信号を演算することが可能な受光強度演算デバイスが実現できることが理解される。

初段のＩ−Ｖ変換アンプ４ａ〜４ｄには低ノイズのアンプが適している。具体的には、入力のオフセット揺らぎを抑制するオートゼロアンプを利用すると良い。本発明では、初段のＩ−Ｖ変換アンプ４ａ〜４ｄで高いＳ／Ｎ比が実現できれば、後段の演算器５〜９ではオートゼロアンプを利用する必要はなく、一般的なＯＰアンプを利用してもよい。こうすることによって、小型の集積回路が実現できる。

図３は、本発明に係る光センサ部１１０の構成の一例を示す模式図である。図３に示される光センサ部１１０は、基板１０上に、受光部ｄＡに配線層６０を介して接続された接続端子３ａと、受光部ｄＡに配線層６０を介して接続された接続端子３ａと、受光部ｄＢに配線層６０を介して接続された接続端子３ｂと、受光部ｄＣに配線層６０を介して接続された接続端子３ｃと、受光部ｄＤに配線層６０を介して接続された接続端子３ｄとを備える。受光部ｄＡ〜ｄＤの各々は、配線層６０からなる共通配線部２を介して互いに接続されている。受光部ｄＡ〜ｄＤは、接続端子３ａ〜３ｄを囲むようにＬ字型に構成されている。

図３に示される光センサ部１１０では、受光部ｄＡ〜ｄＤが光センサ部１１０の周囲に配置され、接続端子３ａ〜３ｄが光センサ部１１０の中央に配置されている。従って、図３に示される光センサ部１１０では、受光部ｄＡ〜ｄＤがそれぞれ離れて配置されているため、光源の動きに対して、より高感度に検出を行うことができる。

図４は、本発明に係る受光部ｄＡ〜ｄＤで用いられる受光素子１の構成の一例を示す断面図である。図３に示されるように、受光素子１は、基板１０と、基板１０上に形成された半導体積層部８０と、半導体積層部８０を覆うように基板１０及び半導体積層部８０上に形成された絶縁層５０と、絶縁層５０及び半導体積層部８０上に形成された配線層６０と、表面全体を覆う保護層７０と備える。半導体積層部８０は、基板１０上に、ｎ型ドーピングされたｎ型半導体層２０、ノンドープあるいはｐ型ドーピングされた光吸収層３０、バリア層３１、及びｐ型ドーピングされたとしてｐ型半導体層４０が順次積層されて構成されたＰＮ接合又はＰＩＮ接合のフォトダイオード構造部を含む。ｎ型半導体層２０上にはカソード（ｎ層電極）６１が形成されており、ｐ型半導体層４０上にはアノード（ｐ層電極）６２が形成されている。

被検出光としての赤外線が、基板１０上において半導体積層部８０が積層されている面と対抗する面から入射して（図４においては、基板１０から半導体積層部８０に向かう方向に光が進行する）、フォトダイオード構造部に入射すると、フォトダイオード構造部に存在する空乏層内で発生した電子ホール対が価電子帯と導電帯との電界傾斜に従って空間的に分離蓄積される。その結果、ｎ型半導体層２０はマイナス側に帯電し、ｐ型半導体層４０はプラス側に帯電することにより、その間に起電力が生ずる。この起電力は開放電圧と呼ばれ、高入力インピーダンスの信号処理回路（アンプなど）に接続した場合、電圧として読み出すことができ、また赤外線センサ外部で短絡して電流として読み出すことも可能である。

ｎ型半導体層２０は、高濃度のｎ型ドーピングを行うことで、バーシュタインモスシフトと呼ばれる効果により、ｎ型半導体層２０の赤外線吸収波長がより短波長側にシフトする。そのため、長波長の赤外線が吸収されなくなり、赤外線を効率よく透過させることができるようになる。

光吸収層３０は、赤外線を吸収して光電流Ｉｐを発生させるための光吸収層である。従って、ｎ型半導体層２０と光吸収層３０とが接する面積Ｓ１が赤外線の入射される受光面積となる。一般的に、受光素子１の光電流Ｉｐは、受光面積に比例して大きくなるため、ｎ型半導体層２０と光吸収層３０とが接する面積Ｓ１は大きい方が好ましい。また、光吸収層３０の体積が大きいほど吸収できる赤外線量は大きくなるので、光吸収層３０の体積は大きい方が好ましい。光吸収層３０の膜厚は、赤外線の吸収により発生した電子及び正孔のキャリアが拡散できる程度の膜厚に設定すると好ましい。

一方、光吸収層３０で使用されるような、赤外線を吸収する半導体は、一般にバンドギャップの小さい半導体であり、このような半導体は、電子の移動度が正孔の移動度よりも非常に大きい。例えばＩｎＳｂの場合、電子の移動度が約８０，０００ｃｍ²／Ｖｓであるのに対して、正孔の移動度は数百ｃｍ²／Ｖｓである。従って、素子抵抗は電子の流れ易さによる影響が大きい。

光吸収層３０で赤外線吸収によって発生した電子は、ＰＮ又はＰＩＮ接合のフォトダイオード構造の部分で形成された電位差によって、光吸収層３０からｎ型半導体層２０側へと拡散し、光電流として取り出される。上述のように、バンドギャップの小さい半導体では正孔の移動度が非常に小さいことから、通常、ｎ型ドーピング層よりもｐ型ドーピング層の電気抵抗が高くなる。また、電気抵抗は、電流が流れる部分の面積に反比例する。従って、光吸収層３０とｐ型半導体層４０とが接する面積Ｓ３の大きさによって素子抵抗が決まり、素子抵抗が大きくなるためには面積Ｓ３が小さい方が好ましい。

また、波長が５μｍ以上の赤外線を吸収できる半導体のバンドギャップは０．２５ｅＶ以下と小さい。このようなバンドギャップの小さな半導体（光吸収層３０の材料のバンドギャップが０．１〜０．２５ｅＶの半導体）では、ｐ型半導体層４０側に、電子による拡散電流を抑制するため、バンドギャップが光吸収層３０よりも大きなバリア層３１を形成すると、暗電流のような素子の漏れ電流が小さくなり、素子抵抗を大きくすることができるため好ましい。

バリア層３１は、光吸収層３０及びｐ型半導体層４０よりもバンドギャップが大きくなるように構成される。バリア層３１を構成する材料としては、例えば、ＡｌＩｎＳｂが挙げられる。このバリア層を設けることによって、受光部の抵抗は大きくなるため、Ｉ／Ｖ変換アンプで信号の増幅をすると、高いＳ／Ｎ比が実現できるので、望ましい。

絶縁層５０は、基板１０上及び半導体積層部８０上に形成され、基板１０及び半導体積層部８０の表面を絶縁及び保護する。配線層６０は、一層若しくは多層の金属等で構成され、光吸収層３０で生成された光起電力をカソード６１とアノード６２を介して取り出すための層であり、絶縁層５０上に形成されている。保護層７０の上部空間は、樹脂モールド（図示せず）されていてもよい。絶縁層５０及び保護層７０の材料としては、例えば樹脂、酸化シリコン、窒化シリコンなどが挙げられるが、絶縁性の材料であればいずれの材料であってもよい。

単独の受光素子１を用いて受光部としてもよいし、複数の受光素子１を直列接続したものを受光部としてもよい。各受光部ｄＡ〜ｄＤが２つ以上の受光素子１で構成される場合において、光起電力を電流として読みだす場合は直列接続されていることが好ましい。電圧出力の場合、電圧を大きくするがあるため、同様に直列に接続すると良い。電流出力の場合、信号源の抵抗値及び電流値を高くするとＳ／Ｎ比が向上し、また、電圧出力の場合、信号源の抵抗値を低く、電圧値を大きくするとＳ／Ｎ比が向上する。受光部を何個に分割し、直列にするかは、ＰＮ接合の面積当たりの縦方向（基板表面に垂直方向）の抵抗値、アンプの電圧入力換算ノイズ及び製造上の制限（プロセスルールなど）を考慮して、最適なＳ／Ｎ比を実現するために最適化すると良い。無論、受光部の全体のサイズを大きくすればするほど、前記の方法で最適化されたＳ／Ｎ比が大きくなるので良い。しかし、画素数や各画素のサイズは、システムの光学系と合わせて最適化な形状に設計すると良い。

図５は、多数の受光素子を直列に接続して受光部とする場合の断面図を示す。図５に示されるように、受光素子１同士はカソード６１又はアノード６２を介して配線層６０で直列接続され、共通配線部２は配線層６０を利用して形成される。このような構造を利用すると、製造プロセスの工程数が減るというメリットがある。

以下、光センサ部１１０を例にして受光強度演算の方法を説明する。図１〜３に示される光センサ部１１０においては、受光部ｄＡ及びｄＣの受光素子１のアノード６２は配線層６０を介してそれぞれ接続端子３ａ及び３ｃに接続され、受光部ｄＢ及びｄＤの受光素子１のカソード６１は配線層６０を介してそれぞれ接続端子３ｂ及び３ｄに接続されている。また、受光部ｄＡ及びｄＣの受光素子１のカソード６１は配線層６０を介して共通配線部２に接続され、受光部ｄＢ及びｄＤの受光素子１のカソード６２は配線層６０を介して共通配線部２に接続されている。従って、光センサ部１１０では、対角配置にあるパッド間の信号は、下記式（８）及び（９）で得ることができ、左右配置及び上下配置にあるパッド間の信号は、下記式（１０）及び（１１）で得ることができる。
ｉｐ_AC＝（ｉｐ_A−ｉｐ_C）／２（８）
ｉｐ_BD＝（ｉｐ_D−ｉｐ_B）／２（９）
ｉｐ_AD＝（ｉｐ_A＋ｉｐ_D）／２（１０）
ｉｐ_BC＝（−ｉｐ_B−ｉｐ_C）／２（１１）

ここで、ｉｐ_ACは接続端子３ａと接続端子３ｃとの間から取り出せる短絡光電流を示し、ｉｐ_BDは接続端子３ｂと接続端子３ｄとの間から取り出せる短絡光電流を示し、ｉｐ_ADは接続端子３ａと接続端子３ｄとの間から取り出せる短絡光電流を示し、ｉｐ_BCは接続端子３ｂと接続端子３ｃとの間から取り出せる短絡光電流を示す。

例えば式（１）に示されるように、接続端子３ａと接続端子３ｃとの間で得られる出力電流ｉｐ_ACは、共通配線部２に受光部ｄＡ及びｄＣのカソード６１が接続され、接続端子３ａ及び３ｃに受光部ｄＡ及びｄＣのアノード６２が接続されているため、受光部ｄＡと受光部ｄＣとのそれぞれの出力電流の差分信号により得られる。また、例えば式（３）に示されるように、接続端子３ａと接続端子３ｄとの間で得られる出力電流ｉｐ_ADは、共通配線部２に受光部ｄＡのカソード６１及び受光部ｄＤのアノード６２が接続され、接続端子３ａ及び３ｄに受光部ｄＡのアノード６２及び受光部ｄＤのカソード６１がそれぞれ接続されているため、受光部ｄＡと受光部ｄＤとのそれぞれの出力電流の加算信号により得られる。

上記の通り、光センサ部１１０では、受光部ｄＡと受光部ｄＣのエリアに入射する輻射に関する差分信号（式（８））、及び受光部ｄＢと受光部ｄＤのエリアに入射する輻射に関する差分信号（式（９））を得ることができる。また、パッドの数が少なく、基板１０の利用効率が高いため、望ましい場合がある。

ここで、図１、２に示される光センサ部１１０においては、４つの受光部ｄＡ〜ｄＤを使用した場合を例に説明したが、４つの受光部に限らず、複数個の受光部を使用することができる。この場合、得られる出力信号は、各受光部の接続方法及び信号取り出しに選択したパッドによって異なる。例えば、任意の２つの受光部の差分の信号を取り出すには、両方の受光部のカソード６１若しくは両方の受光部のアノード６２を共通配線部２に接続する必要がある。

また、式（８）〜（１１）においては、各受光部ｄＡ〜ｄＤの内部抵抗が全く同じである場合の出力信号を示したが、必要に応じて、各受光部の内部抵抗が互いに異なってもよい。例えば、受光部ｄＡ及び受光部ｄＣの内部抵抗をそれぞれｒ_A及びｒ_Cとすると、この場合、ｉｐ_AC’は式（１２）で表される。

ｉｐ_AC’＝ｉｐ_Aｒ_A／（ｒ_A＋ｒ_C）−ｉｐ_Cｒ_C／（ｒ_A＋ｒ_C）（１２）
各受光部ｄＡ〜ｄＤの短絡光電流は、各受光部ｄＡ〜ｄＤに入射する赤外線の強度に応じて発生する。このようにして得られた短絡光電流は、受光部同士の電気的接続によって生じた演算結果であり、その結果自身を増幅することで、それぞれの独立の受光部の出力信号を個別に増幅してから、後段の演算器で演算（差分や加算）をするよりも、高いＳ／Ｎ比が実現できる。この高いＳ／Ｎ比を持った差分信号の更なる演算によって、微弱の輻射光源の位置・移動を高いＳ／Ｎ比で実現できる。

製造の簡易さの観点から、基板１０が半絶縁材料（例えば、ＧａＡｓ）もしくは絶縁材料（例えば、サファイア）からなる基板であると好ましいが、基板１０の材料としては、ｎ型半導体層２０を含む半導体積層部８０を形成することが可能なものであれば特に制限されず、例えばシリコンやＧａＡｓやサファイアからなる基板でもよい。半絶縁材料や絶縁材料からなる基板を用いることにより、半導体積層部８０と基板１０とを電気的に絶縁するための工程が不要となるため、製造工程が簡易なものとなる。赤外線センサとしての効率を上げる観点からは、入射される赤外線に対して吸収が生じにくい材料が好ましい。プロセスを容易にする観点からは、絶縁基板を用いることが好ましい。また、半導体積層部８０がＩｎＳｂを含む組成の場合、上記観点に加え、半導体積層部８０の品質を高める観点からＧａＡｓからなる絶縁基板を用いることがより好ましい。

図６は、受光素子１の等価回路を示す。図６に示されるように、単一の受光素子１毎に内部抵抗ｒ₀を有している。従って、受光部ｄＡ〜ｄＤに多数の受光素子１を設けることにより、受光部ｄＡ〜ｄＤ全体の抵抗を拡大することができ、信号取り出しが容易になる。また、多数の受光素子１を直列に接続すると、１画素となる受光部ｄの抵抗ｒは受光素子の数に比例する。例えば、Ｎ個の受光素子１を直列に接続した場合、１画素の抵抗ｒは式（１３）で表される。
ｒ＝Ｎ×ｒ₀ （１３）

さらに、ｋをＢｏｌｔｚｍａｎ係数とし、Ｔをセンサ温度とすると、光センサ部１１０からのノイズＩ_noiseは式（１４）で表される。
Ｉ_noise＝[４ｋＴ／（Ｎ×ｒ₀）]^1/2 （１４）

ｎ型半導体層２０及びｐ型半導体層４０で構成されるＰＮ接合又はＰＩＮ接合のフォトダイオード構造を含む半導体積層部８０の材料としては、ＩｎＳｂ系材料、ＩｎＧａＳｂ系材料、ＩｎＡｌＳｂ系材料、ＩｎＡｓＳｂ系材料、又はＩｎ、Ｓｂ、Ｇａ若しくはＡｌを含む材料を使用することができるが、用途に応じて、デバイスの検知波長帯を変える必要がある。ＩｎＳｂ系材料で構成された受光素子の場合、１〜７μｍの波長を検知することができる。ＩｎＧａＳｂ又はＩｎＡｌＳｂ系材料で構成された受光素子の場合、１〜５μｍの波長帯に絞ることができる。また、ＩｎＡｓＳｂ系材料で構成された受光素子の場合、１〜１２μｍの波長帯を検知することができる。同様の波長を検知するには、ＨｇやＣｄを用いたＭＣＴを用いたフォトダイオード構造も研究されているが、本発明では一般用途に幅広く普及するため、環境負荷軽減の観点から、ｎ層２０、π層３０及びｐ層４０で構成されるフォトダイオード構造部がＩｎ、Ｓｂ、Ｇａ、又はＡｌを含む材料で構成されることが好ましい。

上記の材料から選択することによって、単一の受光素子１の内部抵抗ｒ₀が変化する。これは主に、光を吸収し、起電力を発生する光吸収層３０のバンドギャップによって、室温での真性キャリア数が変わるためである。具体的には、バンド材料のバンドギャップが小さいほど、真性キャリア数が増え、受光素子１の内部抵抗ｒ₀が低下する。

特に、長波長の赤外線を検知するためは、ＩｎＳｂのような狭いバンドギャップを有する受光素子１を用いて受光部ｄＡ〜ｄＤを構成することが好ましい。狭いバンドギャップの受光素子１を用いて受光部ｄＡ〜ｄＤを構成する場合、デバイスは周囲の温度揺らぎに敏感になるため、内部抵抗ｒ₀は周囲の温度揺らぎによって大きく変動する。この問題を改善するために、本発明においては、受光部ｄＡ〜ｄＤの内部抵抗ｒ₀の変動の影響を受けにくい短絡出力電流を電子回路で処理するため、著しくその効果が表れる。

図３では、Ｌ字型の形状を有する受光部ｄＡ〜ｄＤが示されているが、チップサイズや、接続端子のサイズによって、他の形状でもよい。これらの形状は各受光部ｄＡ〜ｄＤを構成する多数の受光素子１を互いに直列に接続することにより設計が可能となる。そのため、受光部ｄＡ〜ｄＤを多数の受光素子１で構成することが望ましい。また、各受光部ｄＡ〜ｄＤＡ〜ｄＤを多数の受光素子１で構成すると、受光部ｄＡ〜ｄＤの各々の全体の抵抗を増大することができ、信号取り出しが容易になるという観点からも好ましい。

本発明において、Ｉ−Ｖ変換アンプ４ａ〜４ｄは受光部ｄＡ〜ｄＤの短絡電流を増幅するための手段であり、一般的にはＴｒａｎｓｉｍｐｅｄａｎｃｅ−Ａｍｐと呼ばれる。システム全体のノイズは光センサ部１１０のみではなく、Ｉ−Ｖ変換アンプ４ａ〜４ｄのノイズも考慮しなければならない。一般的なＩ−Ｖ変換アンプは信号源（ここでは受光部ｄ）の内部抵抗Ｎ×ｒ₀が小さいほど、アンプの出力に現れるノイズが増える（式１４を参照）。

図７は、３７９ΩのＩｎＳｂ系の受光素子１をＮ個直列に接続した場合の受光素子１の個数Ｎとアンプの出力のノイズとの関係を示す（同様に、センサのみのノイズ（熱雑音）も表示してある）。図７に示されるように、個数Ｎが少ないほど、センサのノイズよりもアンプからのノイズが著しくなる。そのため、高Ｓ／Ｎ比を実現するために、受光部ｄＡ〜ｄＤの設計の際、アンプに接続する信号源の内部抵抗（ここではＮ×ｒ₀）を考慮しなければならない。

本発明は、特に受光強度演算デバイス１００を小型化にした場合、効果が著しくなる。基板１０の寸法の具体的なサイズとしては、４ｍｍ²以下、２ｍｍ²以下が望ましく、更に望ましいのは０．５ｍｍ²以下、０．２ｍｍ²以下である。基板１０のサイズが小さいほど、製造効率が高まるだけではなく、受光強度演算デバイス１００のパッケージや実装された周囲の不均一な温度変化による受光強度演算デバイス１００の出力信号への影響が小さくなるので、基板１０のサイズは小さい方が好ましい。

また、小型なデバイスを実現するためには、受光部ｄＡ〜ｄＤを小さくする必要があるため、受光素子１の数にも限りがある。そこで、本実施形態では、小さい受光部ｄＡ〜ｄＤからの出力信号を高Ｓ／Ｎ比で増幅できるように、受光部ｄＡ〜ｄＤの出力信号を受光部１個ずつではなく、直列接続された２つずつの受光部の信号を増幅すると好ましい。

光源（人体の手・指・顔）の接近・位置・移動の検出は、二つの受光部の差分処理を行うことによって、高感度、且つ、高Ｓ／Ｎ比の信号処理を実現できる。受光部が小さいほど、同一基板上にそれぞれの受光部が近い位置に配置されているため、周囲の温度の揺らぎが生じても、同時に両方の受光部の温度が揺らぐこととなるので、温度差（及び出力信号の揺らぎ）が生じない。一方、デバイスが小さいほど、周囲の熱揺らぎの影響が小さくなるが、各受光部の抵抗は小さくなるため、その信号処理は困難となる。そこで、本発明を実施することによって、受光部内に入射した光の強度が演算されアンプに出力されるため、高Ｓ／Ｎ比の演算・信号処理が実現できる。

なお、図４には、基板１０上に、ｎ型半導体層２０、光吸収層３０、ｐ型半導体層４０の順に積層した層構造を有する受光素子１を示したが、ｐ型半導体層４０、光吸収層３０、ｎ型半導体層２０の順に積層した構造としてもよい。その場合、ｐ型半導体層４０と光吸収層３０との間にバリア層３１が形成されることとなる。また、図４には、ＰＩＮ接合の半導体積層部８０を有する受光素子１を示したが、ＰＮ接合のフォトダイオード構造として構成してもよい。さらに、上記説明では、例示として、基板１０の裏面から光が入射するものとしたが、本発明では基板１０において半導体積層部８０が積層されている面側から光が入射するように構成してもよい。

図８は、本発明に係る受光強度演算デバイス１００を使用した位置検出デバイス３００の実施例を示す。図８は、本発明に係る受光強度演算デバイス１００を使用した位置検出デバイス３００の断面図である。図８には、受光強度演算デバイス１００と、基板１０の裏面に設置され、受光強度演算デバイス１００に入射する光の波長を制限する光学フィルター３０１と、受光強度演算デバイス１００の受光部の視野を制御する視野角制限体３０２と、受光強度演算デバイス１００及び光学フィルター３０１をモールディングする樹脂モールド３０４とを供えた位置検出デバイス３００が示されている。図８に示される受光強度演算デバイス１００は、受光部ｄＡ及びｄＣの他にさらに受光部ｄＢ及びｄＤを備えているが、説明を簡略化するため、特に言及がない限り、受光部ｄＡ及びｄＣを使用した場合を例に説明する。

光源３０３から輻射された赤外線は、位置検出デバイス３００に入射する際に、視野角制限体３０２によって入射角が制限されながら位置検出デバイス３００の光学フィルター３０１を介して基板１０の裏面から入射し、受光部ｄＡ及びｄＣに入射する。この視野角制限体３０２によって、光源３０３の位置によって各受光部ｄＡ及びｄＣに入射する光の強度が異なるようになるため、その差分を演算することによって、光源３０３の位置が検出することができる。図８で示すような光源３０３の位置の場合、受光部ｄＡに入射する光束が受光部ｄＣに入射する光束より大きいため、ｉｐ_Aはｉｐ_Cより大きくなる。このことを利用して、ｉｐ_Aとｉｐ_Cの差分を求めることにより、光源３０３が視野角内のどの位置に存在するかの一次元的な位置検出をすることができる。また、受光強度演算デバイス１００が受光部ｄＡ及びｄＣの他にさらに受光部を備える場合は、それらを用いることにより二次元的な位置検出も可能になる。さらに、受光部の出力の和を求めることにより受光部ｄＡ及びｄＣと光源３０３との距離も検出することができるため、３次元的な位置検出も可能になる。

図８に示される位置検出デバイス３００では、視野角制限体３０２として穴の開いた板を用いた場合を図示したが、光学レンズを利用又は組み合わせてもよい。視野角制限体３０２の直径φ及びその開口部の厚みｔに基づいて、デバイスの光学特性が決定される。検出対象となる光源３０３としては、受光強度演算デバイス１００の受光素子の感度波長内の赤外線を発する物質であれば特に制限されない。

光学フィルター３０１は、一部の波長範囲のみ検知したい場合には、基板１０と視野角制限体６０２との間に必要に応じて設けることができる。光学フィルター３０１の一例としては、Ｓｉ基板上に異なった屈折率の２種類の材料を多層に積層することによって得られる波長選択効果の干渉フィルターが挙げられる。このような光学フィルター３０１であれば、大気に対して屈折率が高い（ｎ＝３以上）ため、入射光は光学フィルター３０１の表面に対してほぼ垂直となり、受光部ｄＡ及びｄＣまで進行する。

図８に示される位置検出デバイス３００では、視野角制限体３０２／光学フィルター３０１／基板１０という構造を示したが、パッケージの構造の制限に応じて、光学フィルター３０１／視野角制限体３０２／基板１０という構造でもよい。または、蓋／視野角制限体３０２／光学フィルター３０１／基板１０でもよい。但し、ここで言う「蓋」とは、光源３０３が放射する光の波長に対して十分な透過率を持つことが望ましい。また、この蓋の形状によって、光の屈折効果を利用して、視野角を広げたり、狭めたりさせてもよい。この場合、各用途に応じて適した形状を利用すると良い。

図８で示したような位置検出デバイス３００を作製し、直径１５ｍｍの光源をセンサ表面から２０ｍｍの距離に設定した。位置検出デバイス３００で使用される受光強度演算デバイス１００において、基板１０は０．４５ｍｍ角のＧａＡｓ基板を使用し、２４個のＩｎＳｂのフォトダイオードからなる受光素子１を直列接続した各受光部２ａ〜２ｄを使用し、図３で示されるようなレイアウトとした。視野角制限体３０２の開口部の厚みｔを０．５ｍｍとし、穴の直径φを０．５ｍｍとした。

上記のようにして作製された位置検出デバイス３００に対して光源３０３を移動させた場合における、光源３０３の位置（開口部の中心軸を０ｍｍとする）に対するｉｐ_Aとｉｐ_Cの差分の関係、及びｉｐ_A〜ｉｐ_Dの総和の関係を図９に示す。図９に示される差分の波形から、光源３０３の位置と、ｉｐ_Aとｉｐ_Cとの差分とが相関を持つことが理解できる。この相関を用いることにより、光源３０３が視野角内のどの位置に存在するかを検出することが可能になる。また、図９に示される差分の波形から、ノイズが少なく高Ｓ／Ｎが得られることも理解される。

また、図９に示されるｉｐ_A〜ｉｐ_Dの総和の信号から、光源３０３が位置検出デバイス３００に接近しているかどうかが判別できる。この判別の結果から、差分の信号がゼロの場合でも、光源３０３が位置検出デバイス３００に接近しているかどうか（若しくは、光源３０３が位置検出デバイス３００の視野範囲に入っているかどうか）が分かるため、多くの用途では有効である。

１受光素子
ｄＡ〜ｄＤ受光部
２共通配線部
３ａ〜３ｄ、３ａ１〜３ｄ１、３ａ２〜３ｄ２接続端子
４ａ〜４ｄＩ−Ｖ変換アンプ
５〜８減算回路
９加算回路
１０基板
２０ｎ型半導体層
３０光吸収層
４０ｐ型半導体層
５０絶縁層
６０配線層
６１カソード（ｎ層電極）
６２アノード（ｐ層電極）
７０保護層
８０半導体積層部
１００、１０００受光強度演算デバイス
１１０、１０１０光センサ部
１２０、１０２０Ｉ−Ｖ変換手段
１３０、１０３０差分演算手段
１４０、１０４０加算演算手段
３００位置検出デバイス
３０１光学フィルター
３０２視野角制限体
３０３光源
３０４樹脂モールド

Claims

一端が第１の接続端子に接続された第１の受光部と、一端が第２の接続端子に接続された第２の受光部と、一端が第３の接続端子に接続された第３の受光部と、一端が第４の接続端子に接続された第４の受光部とを備えた光センサ部であって、前記第１の受光部ないし前記第４の受光部の他端は、共通の配線によって接続される、光センサ部と、
スイッチング素子を介さずに前記第１の接続端子及び前記第３の接続端子と接続され、前記第１の受光部及び前記第３の受光部からの出力の差分を演算して第１の差分信号を出力する第１の差分演算部と、
スイッチング素子を介さずに前記第２の接続端子及び前記第４の接続端子と接続され、前記第２の受光部及び前記第４の受光部からの出力の差分を演算して第２の差分信号を出力する第２の差分演算部と、
スイッチング素子を介さずに前記第１の接続端子及び前記第２の接続端子と接続され、前記第１の受光部及び前記第２の受光部からの出力の差分を演算して第３の差分信号を出力する第３の差分演算部と、
スイッチング素子を介さずに前記第３の接続端子及び前記第４の接続端子と接続され、前記第３の受光部及び前記第４の受光部からの出力の差分を演算して第４の差分信号を出力する第４の差分演算部と、
前記第３の差分演算部及び前記第４の差分演算部に接続され、前記第３の差分信号及び前記第４の差分信号の和を演算して加算信号を出力する加算演算部と
を備えることを特徴とする受光強度演算デバイス。
前記第１の受光部ないし前記第４の受光部はそれぞれ複数のフォトダイオードを含み、
前記第１の受光部のカソードは、前記第２の受光部及び前記第４の受光部のアノードと、前記第３の受光部のカソードとに電気的に接続され、
前記第１の受光部のアノードは、前記第１の接続端子及び第１の電流−電圧変換アンプを介して前記第１の差分演算部及び前記第３の差分演算部に接続され、
前記第２の受光部のカソードは、前記第２の接続端子及び第２の電流−電圧変換アンプを介して前記第２の差分演算部及び前記第３の差分演算部に接続され、
前記第３の受光部のアノードは、前記第３の接続端子及び第３の電流−電圧変換アンプを介して前記第１の差分演算部及び前記第４の差分演算部に接続され、
前記第４の受光部のカソードは、前記第４の接続端子及び第４の電流−電圧変換アンプを介して前記第２の差分演算部及び前記第４の差分演算部に接続されることを特徴とする請求項１に記載の受光強度演算デバイス。
前記第１の受光部ないし前記第４の受光部は、互いに直列接続された複数の受光素子を含むことを特徴とする請求項１又は２に記載の受光強度演算デバイス。
前記第１の受光部ないし前記第４の受光部は、インジウムおよび／またはアンチモンを含み、かつ、ＰＮ接合またはＰＩＮ接合のフォトダイオード構造を有する半導体積層部を有することを特徴とする請求項１から３の何れか一項に記載の受光強度演算デバイス。