JP5864657B2 - Constant current circuit - Google Patents
Constant current circuit Download PDFInfo
- Publication number
- JP5864657B2 JP5864657B2 JP2014082498A JP2014082498A JP5864657B2 JP 5864657 B2 JP5864657 B2 JP 5864657B2 JP 2014082498 A JP2014082498 A JP 2014082498A JP 2014082498 A JP2014082498 A JP 2014082498A JP 5864657 B2 JP5864657 B2 JP 5864657B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- resistor
- power supply
- supply line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
本発明は、定電流回路に関し、特に、バイポーラトランジスタを用いた定電流回路に関する。 The present invention relates to a constant current circuit, and more particularly to a constant current circuit using a bipolar transistor.
アナログIC(IC:integrated circuit)等の半導体集積回路では、要求される機能を実現するために、基準となる参照電圧や定電流が必要となる場合が多い。参照電圧や定電流を得る方法としては、外部電源装置等によって生成した参照電圧等をICに直接印加する方法がある。しかしながら、この方法では、ICとは別に外部電源装置を別途用意する必要があり、また、プリント基板等への実装が煩雑になってしまう。そこで、多くのICでは、参照電圧を生成するための参照電圧発生回路や定電流を生成する定電流回路等をIC内部に形成し、それらの回路によって生成した参照電圧および定電流をIC内部のその他の機能回路に供給することにより、目的とする機能を実現している。 In a semiconductor integrated circuit such as an analog IC (IC: integrated circuit), a reference voltage or a constant current as a reference is often required to realize a required function. As a method for obtaining a reference voltage or a constant current, there is a method in which a reference voltage generated by an external power supply device or the like is directly applied to an IC. However, in this method, it is necessary to prepare an external power supply device separately from the IC, and mounting on a printed circuit board becomes complicated. Therefore, in many ICs, a reference voltage generation circuit for generating a reference voltage, a constant current circuit for generating a constant current, and the like are formed in the IC, and the reference voltage and the constant current generated by these circuits are generated in the IC. By supplying to other functional circuits, the intended function is realized.
このような参照電圧発生回路や定電流回路の従来例として、例えば非特許文献1に、バイポーラトランジスタを用いた回路が開示されている。 As a conventional example of such a reference voltage generation circuit and a constant current circuit, for example, Non-Patent Document 1 discloses a circuit using a bipolar transistor.
一般に、IC内部で生成された参照電圧や定電流は、その供給先のIC内部の機能回路の回路特性に影響を与えるため、製造プロセスによるばらつき(プロセス変動)や温度変動等に対して高い耐性が要求される。しかしながら、上記非特許文献1に開示された定電流回路では、プロセス変動や温度変動等の影響を受け易いという問題がある。以下、このことについて詳細に説明する。 In general, the reference voltage and constant current generated inside the IC affect the circuit characteristics of the functional circuit inside the IC to which it is supplied, so it is highly resistant to variations (process variations) and temperature variations due to manufacturing processes. Is required. However, the constant current circuit disclosed in Non-Patent Document 1 has a problem that it is easily affected by process fluctuations, temperature fluctuations, and the like. This will be described in detail below.
図5は、非特許文献1に開示された定電流回路60の回路構成を示す図である。同図に示されるように、定電流回路60は、参照電圧Vpを生成する電圧発生回路61と、参照電圧Vpに基づいて一定の電流Ipを生成する電流発生回路62とから構成されている。
FIG. 5 is a diagram showing a circuit configuration of the constant
定電流回路60において、参照電圧Vpおよび電流Ipは、式(1)および式(2)によって夫々表すことができる。ここで、VCCは高電位側の電源電圧を表し、VEEは低電位側の電源電圧を表し、VBEはバイポーラトランジスタQx、Qyのベース・エミッタ間電圧を表している。また、高電位側の電源電圧VCCをグラウンド電圧(VCC=0V)とし、低電位側の電源電圧VEEを負電圧(VEE<0V)とし、バイポーラトランジスタQx、Qyのベース・エミッタ間電圧は夫々等しいものとする。
In the constant
上記式(2)から理解されるように、定電流回路60で生成される電流IpはバイポーラトランジスタQx、Qyのベース・エミッタ間電圧VBEに依存する。バイポーラトランジスタのベース・エミッタ間電圧VBEはプロセス変動や温度変動の影響を受けるため、プロセス変動や温度変動により電流Ipも変動してしまう。その結果、IC内部の電流Ipを利用する様々な機能回路の特性が変動する虞がある。
As understood from the above equation (2), the current Ip generated by the constant
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、半導体集積回路において、プロセス変動や温度変動の影響を受け難い定電流回路を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a constant current circuit that is less susceptible to process variations and temperature variations in a semiconductor integrated circuit.
本発明に係る定電流回路は、第1電源電圧が供給される第1電源ライン(VCC)と、第2電源電圧が供給される第2電源ライン(VEE)と、ダイオード接続を有する第1バイポーラトランジスタと、ダイオード接続を有し、前記第1バイポーラトランジスタに直列に接続された第2バイポーラトランジスタと、前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードと前記第1電源ラインとの間に、前記第1バイポーラトランジスタと直列に接続された第1抵抗(R1)と、前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードと前記第2電源ラインとの間に、前記第2バイポーラトランジスタと直列に接続された第2抵抗(R2)と、入力端子が前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードに接続されたエミッタフォロア回路と、ベース電極が前記エミッタフォロア回路の出力端子に接続される第3バイポーラトランジスタと、前記第3バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された出力抵抗と、を含むことを特徴とする。 The constant current circuit according to the present invention includes a first power supply line (VCC) to which a first power supply voltage is supplied, a second power supply line (VEE) to which a second power supply voltage is supplied, and a first bipolar having a diode connection. A transistor, a second bipolar transistor having a diode connection and connected in series to the first bipolar transistor; a node to which the first bipolar transistor and the second bipolar transistor are connected; and the first power supply line; The first resistor (R1) connected in series with the first bipolar transistor, a node connected to the first bipolar transistor and the second bipolar transistor, and the second power supply line. A second resistor (R2) connected in series with the second bipolar transistor, and an input terminal connected to the first bipolar transistor. An emitter follower circuit connected to a node to which a second transistor and a second bipolar transistor are connected, a third bipolar transistor having a base electrode connected to an output terminal of the emitter follower circuit, and an emitter of the third bipolar transistor And an output resistor connected between the electrode and the second power supply line.
上記定電流源回路において、前記エミッタフォロア回路は、コレクタ電極に前記第1電源ラインから電流が供給され、ベース電極が前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードに接続された第3バイポーラトランジスタと、前記第3バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された第3抵抗とを含んでもよい。 In the constant current source circuit, the emitter follower circuit has a collector electrode supplied with current from the first power supply line, and a base electrode connected to a node to which the first bipolar transistor and the second bipolar transistor are connected. A third bipolar transistor, and a third resistor connected between the emitter electrode of the third bipolar transistor and the second power supply line.
上記定電流源回路は、前記第1バイポーラトランジスタを複数有し、夫々の前記第1バイポーラトランジスタが直列に接続され、前記第2バイポーラトランジスタを複数有し、夫々の前記第2バイポーラトランジスタが直列に接続されてもよい。 The constant current source circuit includes a plurality of the first bipolar transistors, each of the first bipolar transistors connected in series, a plurality of the second bipolar transistors, and each of the second bipolar transistors connected in series. It may be connected.
上記定電流回路において、前記第1バイポーラトランジスタの直列接続個数をm、前記第2バイポーラトランジスタの直列接続個数をn、前記第1抵抗の抵抗値をR1、前記第2抵抗の抵抗値R2としたとき、下記式(A)を満たすように構成してもよい。 In the constant current circuit, the number of serially connected first bipolar transistors is m, the number of serially connected second bipolar transistors is n, the resistance value of the first resistor is R1, and the resistance value R2 of the second resistor. Sometimes, the following formula (A) may be satisfied.
本発明に係る別の定電流回路は、第1電源電圧が供給される第1電源ラインと、第2電源電圧が供給される第2電源ラインと、前記第1電源ラインと前記第2電源ラインとの間に直列に接続された第1抵抗(Ra1)および第2抵抗(Ra2)と、一端が前記第2電源ラインに接続された第3抵抗(Rb2)と、前記第3抵抗の他端に接続され、ダイオード接続を有する第1バイポーラトランジスタ(Q41〜Q4m)と、前記第3抵抗と前記第1バイポーラトランジスタとが接続されるノードと前記第1電源ラインとの間に、前記第1バイポーラトランジスタと直列に接続された第4抵抗(Rb1)と、一対の差動入力端子を有し一方の前記差動入力端子が前記第1抵抗と前記第2抵抗とが接続されるノード(A)に接続され、他方の前記差動入力端子が前記第3抵抗と前記第1バイポーラトランジスタとが接続されるノード(B)に接続される差動増幅回路と、入力端子が前記差動増幅回路の出力端子に接続されるエミッタフォロア回路と、ベース電極に前記エミッタフォロア回路の出力端子が接続される第2バイポーラトランジスタ(Qc)と、前記第2バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された出力抵抗と、を含み、上記定電流源回路において、前記差動増幅回路は、前記第1抵抗と前記第2抵抗とが接続されるノード(A)にベース電極が接続される第3バイポーラトランジスタ(Q3)と、前記第4抵抗の他端にベース電極が接続される第4バイポーラトランジスタ(Q4)と、前記第1電源ラインと前記第3バイポーラトランジスタのコレクタ電極との間に接続された第5抵抗(Rc1)と、前記第1電源ラインと前記第4バイポーラトランジスタのコレクタ電極との間に接続された第6抵抗(Rc2)と、第3トランジスタのエミッタ電極と前記第4トランジスタのエミッタ電極との間に直列に接続された第7抵抗(Re1)および第8抵抗(Re2)と、前記第7抵抗と前記第8抵抗とが接続されるノードにコレクタ電極が接続され、前記エミッタフォロア回路の出力端子にベース電極が接続された第5バイポーラトランジスタ(Q5)と、前記第5バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続される第9抵抗(Rg1)と、を含むことを特徴とする。 Another constant current circuit according to the present invention includes a first power supply line to which a first power supply voltage is supplied, a second power supply line to which a second power supply voltage is supplied, the first power supply line, and the second power supply line. A first resistor (Ra1) and a second resistor (Ra2) connected in series with each other, a third resistor (Rb2) having one end connected to the second power supply line, and the other end of the third resistor The first bipolar transistor (Q41 to Q4m) having a diode connection and a node to which the third resistor and the first bipolar transistor are connected and the first power supply line are connected to the first bipolar transistor. A fourth resistor (Rb1) connected in series with the transistor and a node (A) having a pair of differential input terminals and one of the differential input terminals connected to the first resistor and the second resistor Connected to the other A differential amplifier circuit whose dynamic input terminal is connected to a node (B) to which the third resistor and the first bipolar transistor are connected, and an emitter follower whose input terminal is connected to the output terminal of the differential amplifier circuit A circuit, a second bipolar transistor (Qc) having a base electrode connected to an output terminal of the emitter follower circuit, an output resistor connected between the emitter electrode of the second bipolar transistor and the second power supply line In the constant current source circuit, the differential amplifier circuit includes a third bipolar transistor (Q3) having a base electrode connected to a node (A) to which the first resistor and the second resistor are connected. A fourth bipolar transistor (Q4) having a base electrode connected to the other end of the fourth resistor, the first power supply line, and the third bipolar transistor. A fifth resistor (Rc1) connected between the collector electrode of the transistor and a sixth resistor (Rc2) connected between the first power supply line and the collector electrode of the fourth bipolar transistor; A seventh resistor (Re1) and an eighth resistor (Re2) connected in series between the emitter electrode of the transistor and the emitter electrode of the fourth transistor, and the seventh resistor and the eighth resistor are connected. A fifth bipolar transistor (Q5) having a collector electrode connected to the node and a base electrode connected to the output terminal of the emitter follower circuit, and being connected between the emitter electrode of the fifth bipolar transistor and the second power supply line And a ninth resistor (Rg1).
上記定電流回路において、前記エミッタフォロア回路は、コレクタ電極に前記第1電源ラインから電流が供給され、ベース電極に前記第4バイポーラトランジスタのコレクタ電極が接続される第6バイポーラトランジスタ(Q6)と、一端が前記第6バイポーラトランジスタのエミッタ電極に接続される第10抵抗(Rd1)と、コレクタ電極およびベース電極が前記第10抵抗の他端と前記第5バイポーラトランジスタのベース電極とに接続された第7バイポーラトランジスタ(Q7)と、前記第7バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された第11抵抗(Rg2)と、を含むことを特徴とする。 In the constant current circuit, the emitter follower circuit includes a sixth bipolar transistor (Q6) in which a current is supplied to the collector electrode from the first power supply line, and a collector electrode of the fourth bipolar transistor is connected to a base electrode; A tenth resistor (Rd1) having one end connected to the emitter electrode of the sixth bipolar transistor, and a collector electrode and a base electrode connected to the other end of the tenth resistor and the base electrode of the fifth bipolar transistor. And a seventh resistor (Rg2) connected between the emitter electrode of the seventh bipolar transistor and the second power supply line.
上記定電流回路において、前記第1バイポーラトランジスタの直列接続個数をm、前記第6バイポーラトランジスタのベース電極から前記第7バイポーラトランジスタ、前記第11抵抗を経て前記第2電源までの経路に存在するバイポーラトランジスタ個数をn、前記第4抵抗の抵抗値をRb1、前記第3抵抗の抵抗値をRb2、前記第5抵抗および前記第6抵抗の抵抗値をRc、前記第7抵抗および前記第8抵抗の抵抗値をReとしたとき、下記式(B)を満たすように構成してもよい。 In the constant current circuit, the number of serially connected first bipolar transistors is m, and the bipolar existing in the path from the base electrode of the sixth bipolar transistor to the seventh power source through the seventh bipolar transistor and the eleventh resistor. The number of transistors is n, the resistance value of the fourth resistor is Rb1, the resistance value of the third resistor is Rb2, the resistance values of the fifth resistor and the sixth resistor are Rc, the seventh resistor and the eighth resistor When the resistance value is Re, the following formula (B) may be satisfied.
なお、上記説明において括弧を付した参照符号は、図面における当該参照符号が示す構成要素の概念に含まれるものを例示するに過ぎない。 Note that the reference numerals in parentheses in the above description merely exemplify what are included in the concept of the components indicated by the reference numerals in the drawings.
本発明によれば、プロセス変動や温度変動の影響を受け難い定電流回路を実現することができる。 According to the present invention, it is possible to realize a constant current circuit that is hardly affected by process variations and temperature variations.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
≪実施の形態1≫
図1に、本発明の実施形態1に係る定電流回路の構成を示す。
同図に示される定電流回路100は、電源電圧が固定された条件の下、一定の電流Icを生成する。
<< Embodiment 1 >>
FIG. 1 shows a configuration of a constant current circuit according to Embodiment 1 of the present invention.
The constant
特に制限されないが、定電流回路100は、例えば公知のHBT(Heterojunction Bipolar Transistor)製造プロセスによって半導体基板に形成された半導体集積回路によって実現することができる。なお、定電流回路100は、1チップの半導体装置として実現されても良いし、マルチチップ構成の半導体装置として実現されても良く、特に制限されない。
Although not particularly limited, the constant
具体的に、定電流回路100は、電圧生成回路1、エミッタフォロア回路2、および電流生成回路3から構成されている。電圧生成回路1およびエミッタフォロア回路2は、電源電圧VCCと電源電圧VEEとの間で動作し、電流生成回路3は、電源電圧VEEを基準として定電流Icを生成する。
Specifically, the constant
なお、以下の説明では、参照符号VCC、VEEは、電源電圧のみならず、それらの電源電圧が供給される電源ラインをも表すものとする。また、高電位側の電源電圧VCCをグラウンド電圧(=0V)とし、低電位側の電源電圧VEEを負電圧(<0V)とした場合を一例として説明するが、これに限定されるものではない。 In the following description, reference numerals VCC and VEE represent not only power supply voltages but also power supply lines to which those power supply voltages are supplied. Further, the case where the high-potential-side power supply voltage VCC is set to the ground voltage (= 0V) and the low-potential-side power supply voltage VEE is set to the negative voltage (<0V) will be described as an example. .
先ず、電圧生成回路1について説明する。
電圧生成回路1は、PN接合の順電圧に基づいて電圧を生成する。具体的に、電圧生成回路1は、トランジスタ群10、11と、抵抗R1、R2とを含む。
First, the voltage generation circuit 1 will be described.
The voltage generation circuit 1 generates a voltage based on the forward voltage of the PN junction. Specifically, the voltage generation circuit 1 includes
トランジスタ群10は、直列に接続されたm(mは1以上の整数)個のNPN型のバイポーラトランジスタQ11〜Q1mから構成される。バイポーラトランジスタQ11〜Q1m(mは1以上の整数)の夫々は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有する。バイポーラトランジスタQ11〜Q1mは、コレクタ電極およびベース電極が電源ラインVCC側に、エミッタ電極が電源ラインVEE側になるように、直列に接続されている。
The
また、トランジスタ群11は、直列に接続されたn(nは1以上の整数)個のNPN型のQ21〜Q2nから構成される。バイポーラトランジスタQ21〜Q2nの夫々は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有する。バイポーラトランジスタQ21〜Q2nは、コレクタ電極およびベース電極が電源ラインVCC側に、エミッタ電極が電源ラインVEE側になるように、直列に接続されている。 The transistor group 11 includes n (n is an integer of 1 or more) NPN-type Q21 to Q2n connected in series. Each of bipolar transistors Q21 to Q2n has a diode connection in which a collector electrode and a base electrode are connected in common. Bipolar transistors Q21 to Q2n are connected in series so that the collector electrode and the base electrode are on the power supply line VCC side and the emitter electrode is on the power supply line VEE side.
バイポーラトランジスタQ11〜Q1n、Q21〜Q2mは、前述したように、HBTである。なお、定電流回路100において、バイポーラトランジスタQ11〜Q1n、Q21〜Q2mを含むすべてのバイポーラトランジスタは、例えばトランジスタサイズ等が同一に形成され、夫々のベース・エミッタ間電圧VBEが等しいものとする。
The bipolar transistors Q11 to Q1n and Q21 to Q2m are HBTs as described above. In the constant
トランジスタ群10とトランジスタ群11とは、電源ラインVCCと電源ラインVEEとの間に、抵抗R1、R2を介して直列に接続される。具体的には、トランジスタ群10におけるトランジスタQ1mのコレクタ電極およびベース電極が抵抗R1を介して電源ラインVCCに接続され、トランジスタ群11におけるトランジスタQ21のエミッタ電極が抵抗R2を介して電源ラインVEEに接続される。更に、トランジスタ群10におけるバイポーラトランジスタQ11のエミッタ電極と、トランジスタ群11のバイポーラトランジスタQ2nのコレクタ電極およびベース電極とが接続される。以下、バイポーラトランジスタQ11のエミッタ電極とバイポーラトランジスタQ21のベース電極およびコレクタ電極とが接続されるノードをノードSとする。
抵抗R1は、ノードSと電源ラインVCCとの間に、バイポーラトランジスタQ11〜Q1mに直列に接続される。例えば、抵抗R1は、一端が電源ラインVCCに接続され、他端がトランジスタQ1mのコレクタ電極に接続される。なお、抵抗R1は、電源ラインVCCとノードSとの間でバイポーラトランジスタQ11〜Q1mと直列に接続されていればよく、図1に示される位置に限定されない。 The resistor R1 is connected in series with the bipolar transistors Q11 to Q1m between the node S and the power supply line VCC. For example, the resistor R1 has one end connected to the power supply line VCC and the other end connected to the collector electrode of the transistor Q1m. The resistor R1 only needs to be connected in series with the bipolar transistors Q11 to Q1m between the power supply line VCC and the node S, and is not limited to the position shown in FIG.
抵抗R2は、ノードSと電源ラインVEEとの間に、バイポーラトランジスタQ21〜Q2nに直列に接続される。例えば、抵抗R2は、一端が電源ラインVEEに接続され、他端がトランジスタQ21のエミッタ電極に接続される。なお、抵抗R2は、電源ラインVEEとノードSとの間でバイポーラトランジスタQ21〜Q2nと直列に接続されていればよく、図1に示される位置に限定されない。 Resistor R2 is connected in series with bipolar transistors Q21-Q2n between node S and power supply line VEE. For example, the resistor R2 has one end connected to the power supply line VEE and the other end connected to the emitter electrode of the transistor Q21. The resistor R2 only needs to be connected in series with the bipolar transistors Q21 to Q2n between the power supply line VEE and the node S, and is not limited to the position shown in FIG.
次に、エミッタフォロア回路2について説明する。
エミッタフォロア回路2は、ノードSの信号を入力し、電力増幅してノードCSに出力する。具体的に、エミッタフォロア回路2は、バイポーラトランジスタQ30〜Q32と抵抗R3とを含む。
Next, the emitter follower circuit 2 will be described.
The emitter follower circuit 2 receives the signal of the node S, amplifies the power, and outputs the amplified signal to the node CS. Specifically, the emitter follower circuit 2 includes bipolar transistors Q30 to Q32 and a resistor R3.
バイポーラトランジスタQ30のコレクタ電極には、電源ラインVCCから電流が供給される。またバイポーラトランジスタQ30のベース電極は、ノードSに接続される。 A current is supplied from the power supply line VCC to the collector electrode of the bipolar transistor Q30. The base electrode of bipolar transistor Q30 is connected to node S.
バイポーラトランジスタQ31、32は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有し、バイポーラトランジスタQ30のコレクタ電極と電源ラインVCCとの間に直列に接続される。バイポーラトランジスタQ31、32により、バイポーラトランジスタQ30のコレクタ電極とエミッタ電極との間に印加される電圧を制限することができる。 Bipolar transistors Q31 and 32 have a diode connection in which a collector electrode and a base electrode are connected in common, and are connected in series between the collector electrode of bipolar transistor Q30 and power supply line VCC. Bipolar transistors Q31 and 32 can limit the voltage applied between the collector electrode and the emitter electrode of bipolar transistor Q30.
なお、図1では、バイポーラトランジスタQ30のコレクタ電極と電源ラインVCCとの間に2つのバイポーラトランジスタQ31、32を挿入する場合が例示されているが、挿入するバイポーラトランジスタの個数は、バイポーラトランジスタQ30の耐圧に応じて変更可能である。また、バイポーラトランジスタQ30のコレクタ電極を電源ラインVCCに直接接続しても耐圧を超える電圧がバイポーラトランジスタQ30に印加されない場合には、バイポーラトランジスタQ31、32を取り除いてもよい。 FIG. 1 illustrates the case where two bipolar transistors Q31 and Q32 are inserted between the collector electrode of the bipolar transistor Q30 and the power supply line VCC. However, the number of bipolar transistors to be inserted is the number of bipolar transistors Q30. It can be changed according to the pressure resistance. Further, if the voltage exceeding the breakdown voltage is not applied to the bipolar transistor Q30 even if the collector electrode of the bipolar transistor Q30 is directly connected to the power supply line VCC, the bipolar transistors Q31 and Q32 may be removed.
抵抗R3は、バイポーラトランジスタQ30のエミッタ電極と電源ラインVEEとの間に接続される。以下、バイポーラトランジスタQ30のエミッタ電極と抵抗R3とが接続されるノードをノードCSとする。 Resistor R3 is connected between the emitter electrode of bipolar transistor Q30 and power supply line VEE. Hereinafter, a node to which the emitter electrode of bipolar transistor Q30 and resistor R3 are connected is referred to as node CS.
上記エミッタフォロア回路2によれば、ノードSの電圧よりもバイポーラトランジスタQ30のベース・エミッタ間電圧VBEだけ低い電圧がノードCSに発生する。すなわち、トランジスタQ11〜Q1n、Q21〜Q2m、およびQ30のベース・エミッタ間電圧をVBEとしたとき、ノードCSの電圧Vcsは下記式(3)によって表すことができる。 According to the emitter follower circuit 2, a voltage lower than the voltage at the node S by the base-emitter voltage VBE of the bipolar transistor Q30 is generated at the node CS. That is, when the base-emitter voltages of the transistors Q11 to Q1n, Q21 to Q2m, and Q30 are VBE, the voltage Vcs of the node CS can be expressed by the following equation (3).
次に、電流生成回路3について説明する。
電流生成回路3は、バイポーラトランジスタQcおよび抵抗REを含む。バイポーラトランジスタQcのベース電極は、ノードCSに接続される。抵抗REは、バイポーラトランジスタQcのエミッタ電極と電源ラインVEEとの間に接続される。
Next, the
上記電流生成回路3によれば、ノードCSの電圧Vcsに応じた電流Icが生成される。すなわち、電流Icは、上記式(3)により、下記式(4)によって表すことができる。
According to the
上記式(4)から理解されるように、電流Icは、ベース・エミッタ間電圧VBEに依存する。しかしながら、式(4)におけるVBEの係数は、抵抗R1、R2と、2つのトランジスタ群10、11を構成する夫々のトランジスタの個数m、nとを含む多項式で表されるため、R1、R2、m、およびnの値を下記式(5)を満たすように調整すれば、VBEの係数をゼロにすることが可能となる。すなわち、VBEの係数をゼロにすることにより、出力電流Icは、抵抗R1、R2、REと電源電圧VEEとによって決定され、プロセス変動や温度変動に伴うベース・エミッタ間電圧VBEの変動の影響を受けることはない。
As understood from the above equation (4), the current Ic depends on the base-emitter voltage VBE. However, since the coefficient of VBE in the equation (4) is expressed by a polynomial including resistors R1 and R2 and the numbers m and n of the respective transistors constituting the two
なお、R1、R2、m、およびnの値に制約があり、VBEの係数をゼロにできない場合には、VBEの係数がゼロに近づくようにR1、R2、m、およびnの値を調整すれば、出力電流ICに対するVBEの変動の影響を小さくすることは可能である。 If there are restrictions on the values of R1, R2, m, and n and the VBE coefficient cannot be zero, adjust the values of R1, R2, m, and n so that the VBE coefficient approaches zero. For example, it is possible to reduce the influence of VBE variation on the output current IC.
以上のように、電圧生成回路1によってバイポーラトランジスタのベース・エミッタ間電圧VBE(PN接合の順電圧)に応じた電圧を生成し、生成した電圧をエミッタフォロア回路2を介して電流生成回路3に供給することにより、ベース・エミッタ間電圧VBEの影響を受け難い出力電流Icを生成することができる。これにより、プロセス変動や温度変動の影響を受け難い定電流回路を実現することができる。
As described above, the voltage generation circuit 1 generates a voltage corresponding to the base-emitter voltage VBE (PN junction forward voltage) of the bipolar transistor, and the generated voltage is supplied to the
≪実施の形態2≫
図2は、本発明の実施の形態2に係る定電流回路の構成を示す図である。
実施の形態2に係る定電流回路101は、実施の形態1に係る定電流回路100と同様に、バイポーラトランジスタのベース・エミッタ間電圧VBE(PN接合の順電圧)に応じた電圧をエミッタフォロア回路を介して電流生成回路3に供給するという点において共通するが、ベース・エミッタ間電圧VBE(PN接合の順電圧)に応じた電圧を生成する電圧生成回路の回路構成と、エミッタフォロア回路の回路構成が相違する。
なお、定電流回路101において、定電流回路100と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
<< Embodiment 2 >>
FIG. 2 is a diagram showing a configuration of a constant current circuit according to Embodiment 2 of the present invention.
Similar to the constant
In the constant
図2に示されるように、定電流回路101は、電圧生成回路4、エミッタフォロア回路5、および電流生成回路3から構成されている。
As shown in FIG. 2, the constant
先ず、電圧生成回路4について説明する。
電圧生成回路4は、2つの抵抗分圧部40、41と差動増幅回路42とを含む。
抵抗分圧部40は、電源ラインVCCと電源ラインVEEとの間に直列に接続された抵抗Ra1,Ra2を含む。以下、抵抗Ra1と抵抗Ra2とが接続されるノードをノードAと称する。
First, the voltage generation circuit 4 will be described.
The voltage generation circuit 4 includes two resistance
The resistance
抵抗分圧部41は、トランジスタ群43と、抵抗Rb1、Rb2とを含む。トランジスタ群43は、直列に接続されたk(kは1以上の整数)個のNPN型のQ41〜Q4kから構成される。バイポーラトランジスタQ41〜Q4kの夫々は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有する。バイポーラトランジスタQ41〜Q4kは、コレクタ電極およびベース電極が電源ラインVCC側に、エミッタ電極が電源ラインVEE側になるように、直列に接続されている。なお、本実施の形態では、k=2とした場合を一例として説明する。
The
抵抗Rb2は、トランジスタ群43を構成するバイポーラトランジスタQ41のエミッタ電極と電源ラインVEEとの間に接続される。以下、抵抗Rb2とバイポーラトランジスタQ41のエミッタ電極とが接続されるノードをノードBと称する。 The resistor Rb2 is connected between the emitter electrode of the bipolar transistor Q41 constituting the transistor group 43 and the power supply line VEE. Hereinafter, the node where resistor Rb2 and the emitter electrode of bipolar transistor Q41 are connected is referred to as node B.
抵抗Rb1は、ノードBと電源ラインVCCとの間に、バイポーラトランジスタQ41〜Q4mに直列に接続される。例えば、抵抗R1bは、一端が電源ラインVCCに接続され、他端がトランジスタ群43の高電位側のトランジスタQ4kのコレクタ電極に接続される。なお、抵抗Rb1は、電源ラインVCCとノードBとの間でバイポーラトランジスタQ41〜Q4kと直列に接続されていればよく、図2に示される接続位置に限定されない。 Resistor Rb1 is connected in series with bipolar transistors Q41-Q4m between node B and power supply line VCC. For example, the resistor R1b has one end connected to the power supply line VCC and the other end connected to the collector electrode of the transistor Q4k on the high potential side of the transistor group 43. The resistor Rb1 only needs to be connected in series with the bipolar transistors Q41 to Q4k between the power supply line VCC and the node B, and is not limited to the connection position shown in FIG.
ここで、抵抗Ra1,Ra2,Rb1,Rb2の夫々の抵抗値は、ノードAの電圧とノードBの電圧とが略等しくなるように設定されている。 Here, the resistance values of the resistors Ra1, Ra2, Rb1, and Rb2 are set so that the voltage at the node A and the voltage at the node B are substantially equal.
差動増幅回路42は、バイポーラトランジスタQ3、Q4、Q5と、抵抗Re1,Re2,Rc1,Rc2,Rg1とから構成される。
バイポーラトランジスタQ3のベース電極は、ノードAに接続される。バイポーラトランジスタQ4のベース電極は、ノードBに接続される。抵抗Rc1は、電源ラインVCCとバイポーラトランジスタQ3のコレクタ電極との間に接続される。抵抗Rc2は、電源ラインVCCとバイポーラトランジスタQ4のコレクタ電極との間に接続される。以下、バイポーラトランジスタQ4のコレクタ電極と抵抗Rc2とが接続されるノードをノードCとする。
The
The base electrode of bipolar transistor Q3 is connected to node A. The base electrode of bipolar transistor Q4 is connected to node B. Resistor Rc1 is connected between power supply line VCC and the collector electrode of bipolar transistor Q3. Resistor Rc2 is connected between power supply line VCC and the collector electrode of bipolar transistor Q4. Hereinafter, a node to which the collector electrode of the bipolar transistor Q4 and the resistor Rc2 are connected is referred to as a node C.
抵抗Re1は、一端がバイポーラトランジスタQ3のエミッタ電極に接続され、他端がバイポーラトランジスタQ5のコレクタ電極に接続される。抵抗Re2は、一端がバイポーラトランジスタQ4のエミッタ電極に接続され、他端がバイポーラトランジスタQ5のコレクタ電極に接続される。抵抗Rg1は、バイポーラトランジスタQ5のエミッタ電極と電源ラインVEEとの間に接続される。 The resistor Re1 has one end connected to the emitter electrode of the bipolar transistor Q3 and the other end connected to the collector electrode of the bipolar transistor Q5. Resistor Re2 has one end connected to the emitter electrode of bipolar transistor Q4 and the other end connected to the collector electrode of bipolar transistor Q5. Resistor Rg1 is connected between the emitter electrode of bipolar transistor Q5 and power supply line VEE.
次に、エミッタフォロア回路5について説明する。
エミッタフォロア回路5は、バイポーラトランジスタQ6、Q7と、抵抗Rd1、Rg2とを含む。
Next, the emitter follower circuit 5 will be described.
Emitter follower circuit 5 includes bipolar transistors Q6 and Q7 and resistors Rd1 and Rg2.
バイポーラトランジスタQ6のコレクタ電極は、電源ラインVCCから電流が供給される。バイポーラトランジスタQ6のベース電極は、ノードCに接続される。抵抗Rd1は、一端がバイポーラトランジスタQ6のエミッタ電極に接続され、他端がバイポーラトランジスタQ7のコレクタ電極に接続される。 The collector electrode of the bipolar transistor Q6 is supplied with current from the power supply line VCC. The base electrode of bipolar transistor Q6 is connected to node C. Resistor Rd1 has one end connected to the emitter electrode of bipolar transistor Q6 and the other end connected to the collector electrode of bipolar transistor Q7.
バイポーラトランジスタQ7は、コレクタ電極とベース電極とが接続されるダイオード接続を有する。バイポーラトランジスタQ7のベース電極およびコレクタ電極は、バイポーラトランジスタQ5のベース電極に接続される。以下、バイポーラトランジスタQ7のコレクタ電極およびベース電極とバイポーラトランジスタQ5のベース電極とが接続されるノードをノードCSとする。
抵抗Rg2は、バイポーラトランジスタQ7のエミッタ電極と電源ラインVEEとの間に接続される。
The bipolar transistor Q7 has a diode connection in which the collector electrode and the base electrode are connected. The base electrode and collector electrode of bipolar transistor Q7 are connected to the base electrode of bipolar transistor Q5. Hereinafter, a node to which the collector electrode and base electrode of bipolar transistor Q7 and the base electrode of bipolar transistor Q5 are connected is referred to as node CS.
The resistor Rg2 is connected between the emitter electrode of the bipolar transistor Q7 and the power supply line VEE.
電流生成回路3は、バイポーラトランジスタQcと抵抗REとを含む。バイポーラトランジスタQcのベース電極はノードCSに接続される。抵抗REは、バイポーラトランジスタQcのエミッタ電極と電源ラインVEEとの間に接続される。
The
上記のように構成された定電流回路101によれば、電流Icは、以下のように導くことができる。
According to the constant
先ず、ノードAの電圧VAとノードBの電圧VBは、下記式(6)および式(7)によって表すことができる。なお、以下の説明において、バイポーラトランジスタQ41〜Q4k、Q5、Q6、Q7、およびQcの夫々のベース・エミッタ間電圧VBEは等しいものとする。 First, the voltage VA at the node A and the voltage VB at the node B can be expressed by the following equations (6) and (7). In the following description, it is assumed that base-emitter voltages VBE of bipolar transistors Q41 to Q4k, Q5, Q6, Q7, and Qc are equal.
ここで、ノードAの電圧VAとノードBの電圧VBとが略等しいと仮定すると、近似的に、差動増幅回路42におけるトランジスタQ4のコレクタ電流IQ4は、下記の式(8)によって表すことができる。なお、Re1=Re2=Reである。
Here, when the voltage VB of the voltage VA and the node B of the node A is assumed to be substantially equal to, approximately, the collector current I Q4 of the transistor Q4 in the
式(8)より、エミッタフォロア回路5におけるトランジスタQ6のエミッタ電極と抵抗Rd1とが接続されるノードEの電圧VEは、式(9)によって表すことができる。なお、Rc1=Rc2=Rcである。 From the equation (8), the voltage VE of the node E to which the emitter electrode of the transistor Q6 in the emitter follower circuit 5 and the resistor Rd1 are connected can be expressed by the equation (9). Note that Rc1 = Rc2 = Rc.
また、バイポーラトランジスタQ7のコレクタ電流IQ7は、式(10)によって表すことができる。 The collector current I Q7 of the bipolar transistor Q7 may be represented by the formula (10).
更に、バイポーラトランジスタQ7のコレクタ電流IQ7は、ノードCSの電圧VCSと、バイポーラトランジスタQ7のベース・エミッタ間電圧VBEと、抵抗Rg2との関係から、式(11)によって表すこともできる。 Further, the collector current I Q7 of the bipolar transistor Q7 can also be expressed by Expression (11) from the relationship between the voltage VCS at the node CS, the base-emitter voltage VBE of the bipolar transistor Q7, and the resistor Rg2.
同様に、バイポーラトランジスタQ5のコレクタ電流IQ5は、ノードCSの電圧VCSと、バイポーラトランジスタQ5のベース・エミッタ間電圧VBEと、抵抗Rg1との関係から、式(12)によって表すことができる。 Similarly, collector current IQ5 of bipolar transistor Q5 can be expressed by equation (12) from the relationship between voltage VCS at node CS, base-emitter voltage VBE of bipolar transistor Q5, and resistor Rg1.
式(11)と式(12)により、バイポーラトランジスタQ5のコレクタ電流IQ5とバイポーラトランジスタQ7のコレクタ電流IQ7との関係は、式(13)で表すことができる。 From the equations (11) and (12), the relationship between the collector current I Q5 of the bipolar transistor Q5 and the collector current I Q7 of the bipolar transistor Q7 can be expressed by equation (13).
したがって、式(9)、式(10)、および式(13)により、IQ7に関して式(14)が成立する。 Therefore, Expression (14) is established for IQ 7 by Expression (9), Expression (10), and Expression (13).
また、バイポーラトランジスタQ7のコレクタ電流IQ7と出力電流Icとの関係は、式(15)で表すことができる。 The relationship between the collector current I Q7 and the output current Ic of the bipolar transistor Q7 may be represented by the formula (15).
したがって、式(13)および式(14)により、出力電流Icは、式(16)で表すことができる。 Therefore, the output current Ic can be expressed by the equation (16) according to the equations (13) and (14).
上記式(16)から理解されるように、出力電流Icは、ベース・エミッタ間電圧VBEに依存する。しかしながら、式(16)におけるVBEの係数は、抵抗Rb1、Rb2、Rc、Reを含む多項式で表されるため、Rb1、Rb2、Rc、およびReの値を調整すれば、VBEの係数をゼロにすることが可能となり、出力電流Icに対するVBEの変動の影響を抑えることができる。 As understood from the above equation (16), the output current Ic depends on the base-emitter voltage VBE. However, since the coefficient of VBE in equation (16) is represented by a polynomial including resistors Rb1, Rb2, Rc, and Re, adjusting the values of Rb1, Rb2, Rc, and Re makes the coefficient of VBE zero. This makes it possible to suppress the influence of fluctuations in VBE on the output current Ic.
また、前述の実施の形態1に係る定電流回路100では、トランジスタ群10、11を構成するバイポーラトランジスタの個数m、nは整数しか取り得ないことから、VBEの係数をゼロにするための抵抗R1、R2の値は制限される。これに対し、実施の形態2に係る定電流回路101によれば、上記式(16)から理解されるように、トランジスタ群40を構成するトランジスタの個数に依存しないため、Rb1やRb2等の抵抗値を調整することによってVBEの係数をゼロにすることができる。
In the constant
なお、Rb1やRb2等の抵抗値に制約があり、VBEの係数をゼロにできない場合には、VBEの係数がゼロに近づくように抵抗Rb1、Rb2、Rc、およびReの値の値を調整すれば、出力電流ICに対するVBEの変動の影響を小さくすることは可能である。 If the resistance values of Rb1, Rb2, etc. are limited and the VBE coefficient cannot be made zero, the values of the resistors Rb1, Rb2, Rc, and Re should be adjusted so that the VBE coefficient approaches zero. For example, it is possible to reduce the influence of VBE variation on the output current IC.
ここで、定電流回路101のVBEの係数をゼロに近づけるようにRb1やRb2等の回路定数を調整した場合の定電流回路101を広帯域増幅器へ適用した場合の増幅器の小信号特性を図3に示す。また、比較例として、従来の定電流回路60(図5)を広帯域増幅器に適用した場合の増幅器の小信号特性を図4に示す。図3および図4に示される小信号特性は、回路シミュレータ(SPICE:Simulation Program with Integrated Circuit Emphasis)によるシミュレーション結果である。
Here, FIG. 3 shows the small signal characteristics of the amplifier when the constant
図3において、参照符号200は、標準条件(Typical条件)における定電流回路101を適用した広帯域増幅器の利得の周波数特性を表し、参照符号201は、バイポーラトランジスタのベース・エミッタ間電圧VBEが5%低い場合の定電流回路101を適用した広帯域増幅器の利得の周波数特性を表し、参照符号202は、バイポーラトランジスタのベース・エミッタ間電圧VBEが5%高い場合の定電流回路101を適用した広帯域増幅器の利得の周波数特性を表す。また、図4において、参照符号300は、標準条件(Typical条件)における定電流回路60を適用した広帯域増幅器の利得の周波数特性を表し、参照符号301は、バイポーラトランジスタのベース・エミッタ間電圧VBEが5%低い場合の定電流回路60を適用した広帯域増幅器の利得の周波数特性を表し、参照符号202は、バイポーラトランジスタのベース・エミッタ間電圧VBEが5%高い場合の定電流回路60を適用した広帯域増幅器の利得の周波数特性を表す。
In FIG. 3,
図3と図4における夫々の利得の周波数特性を見比べるとわかるように、従来の定電流回路60では、ベース・エミッタ間電圧VBEの変動によって広帯域増幅器の利得が大きく変動するのに対し、実施の形態2に係る定電流回路101では、ベース・エミッタ間電圧VBEの変動に対する広帯域増幅器の利得の変動は小さい。すなわち、実施の形態2に係る定電流回路101を用いた増幅器は、従来の定電流回路60を用いた増幅器に比べて、ベース・エミッタ間電圧VBEの変動の影響を受け難いことが理解される。
As can be seen by comparing the frequency characteristics of the gains in FIGS. 3 and 4, in the conventional constant
以上のように、電圧生成回路4によってバイポーラトランジスタのベース・エミッタ間電圧VBE(PN接合の順電圧)に応じた電圧を生成し、生成した電圧をエミッタフォロア回路5を介して電流生成回路3に供給することにより、実施の形態1の定電流回路100と同様に、ベース・エミッタ間電圧VBEの影響を受け難い出力電流Icを生成することができる。
As described above, the voltage generation circuit 4 generates a voltage corresponding to the base-emitter voltage VBE (forward voltage of the PN junction) of the bipolar transistor, and the generated voltage is supplied to the
また、実施の形態2に係る定電流回路101によれば、Rb1やRb2等の抵抗値を調整することのみによってVBEの係数をゼロにすることができるので、より回路設計が容易になる。
Further, according to the constant
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventors has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof. Yes.
例えば、定電流回路100、101において、すべてのバイポーラトランジスタがHBTである場合を例示したが、半導体基板がシリコン(Si)から構成される場合には、一般的なバイポーラトランジスタであってもよい。また、定電流回路100、101を構成するすべてのバイポーラトランジスタがNPN型である場合を例示したが、これに限られず、すべてのバイポーラトランジスタをPNP型としてもよい。この場合、VCC<VEEとする。
For example, in the constant
また、実施の形態2に係る定電流回路101において、トランジスタ群40が2つのバイポーラトランジスタから構成される場合を例示したが、必要に応じてトランジスタ群43のバイポーラトランジスタの個数を変更することも可能である。また、ノードEとノードFとの間にダイオード接続を有するバイポーラトランジスタを挿入することも可能である。この場合、トランジスタ群43を構成するバイポーラトランジスタの個数をmとし、ノードCからノードE、Fを経由して第2の電源VEEへ至るまでの経路におけるバイポーラトランジスタの個数をnとすると、式(式16)におけるVBEの係数は、下記式(17)によって表すことができる。
Further, in the constant
したがって、この場合には、式(17)の値がゼロになる下記式(18)ように、抵抗Rb1、Rb2、Rc、Re、およびm、nの値を調整すればよい。 Therefore, in this case, the values of the resistors Rb1, Rb2, Rc, Re, and m and n may be adjusted as in the following equation (18) in which the value of the equation (17) becomes zero.
100、101…定電流回路、1、4…電圧発生回路、2、5…エミッタフォロア回路、3…電流生成回路、10、11、43…トランジスタ群、40、41…抵抗分圧部、42…差動増幅回路、VCC、VEE…電源電圧。
DESCRIPTION OF
Claims (3)
第2電源電圧が供給される第2電源ラインと、
m(mは1以上の整数)個のダイオード接続された第1バイポーラトランジスタと、
前記第1バイポーラトランジスタに直列に接続された、n(nは1以上の整数)個のダイオード接続された第2バイポーラトランジスタと、
前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードと前記第1電源ラインとの間に、前記第1バイポーラトランジスタと直列に接続された第1抵抗と、
前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードと前記第2電源ラインとの間に、前記第2バイポーラトランジスタと直列に接続された第2抵抗と、
入力端子が前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードに接続されたエミッタフォロア回路と、
ベース電極が前記エミッタフォロア回路の出力端子に接続される第3バイポーラトランジスタと、
前記第3バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された出力抵抗と、を含み、
前記第1抵抗の抵抗値をR1、前記第2抵抗の抵抗値R2としたとき、下記式(A)を満たす
ことを特徴とする定電流回路。
A second power supply line to which a second power supply voltage is supplied;
m (m is an integer of 1 or more) diode connected first bipolar transistor,
Connected in series to said first bipolar transistor, and n (n is an integer of 1 or more) number of diode-connected second bipolar transistor,
A first resistor connected in series with the first bipolar transistor between a node to which the first bipolar transistor and the second bipolar transistor are connected and the first power supply line;
A second resistor connected in series with the second bipolar transistor between a node to which the first bipolar transistor and the second bipolar transistor are connected and the second power supply line;
An emitter follower circuit having an input terminal connected to a node to which the first bipolar transistor and the second bipolar transistor are connected;
A third bipolar transistor having a base electrode connected to the output terminal of the emitter follower circuit;
See containing and an output resistor connected between the emitter electrode and the second power supply line of the third bipolar transistor,
A constant current circuit satisfying the following formula (A), where R1 is a resistance value of the first resistor and R2 is a resistance value of the second resistor .
前記エミッタフォロア回路は、
コレクタ電極に前記第1電源ラインから電流が供給され、ベース電極が前記第1バイポーラトランジスタと前記第2バイポーラトランジスタとが接続されるノードに接続された第4バイポーラトランジスタと、
前記第4バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された第3抵抗と、を含む
ことを特徴とする定電流回路。 The constant current circuit according to claim 1,
The emitter follower circuit is:
A fourth bipolar transistor in which current is supplied to the collector electrode from the first power supply line, and a base electrode is connected to a node to which the first bipolar transistor and the second bipolar transistor are connected;
A constant current circuit, comprising: a third resistor connected between an emitter electrode of the fourth bipolar transistor and the second power supply line.
第2電源電圧が供給される第2電源ラインと、
前記第1電源ラインと前記第2電源ラインとの間に直列に接続された第1抵抗および第2抵抗と、
一端が前記第2電源ラインに接続された第3抵抗と、
前記第3抵抗の他端に接続され、ダイオード接続された第1バイポーラトランジスタと、
前記第3抵抗と前記第1バイポーラトランジスタとが接続されるノードと前記第1電源ラインとの間に、前記第1バイポーラトランジスタと直列に接続された第4抵抗と、
一対の差動入力端子を有し、一方の前記差動入力端子が前記第1抵抗と前記第2抵抗とが接続されるノードに接続され、他方の前記差動入力端子が前記第3抵抗と前記第1バイポーラトランジスタとが接続されるノードに接続される差動増幅回路と、
入力端子が前記差動増幅回路の出力端子に接続されるエミッタフォロア回路と、
ベース電極に前記エミッタフォロア回路の出力端子が接続される第2バイポーラトランジスタと、
前記第2バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続された出力抵抗と、を含み、
前記差動増幅回路は、
前記第1抵抗と前記第2抵抗とが接続されるノードにベース電極が接続される第3バイポーラトランジスタと、
前記第4抵抗の他端にベース電極が接続される第4バイポーラトランジスタと、
前記第1電源ラインと前記第3バイポーラトランジスタのコレクタ電極との間に接続された第5抵抗と、
前記第1電源ラインと前記第4バイポーラトランジスタのコレクタ電極との間に接続された第6抵抗と、
第3トランジスタのエミッタ電極と前記第4トランジスタのエミッタ電極との間に直列に接続された第7抵抗および第8抵抗と、
前記第7抵抗と前記第8抵抗とが接続されるノードにコレクタ電極が接続され、前記エミッタフォロア回路の出力端子にベース電極が接続された第5バイポーラトランジスタと、
前記第5バイポーラトランジスタのエミッタ電極と前記第2電源ラインとの間に接続される第9抵抗と、を含む
ことを特徴とする定電流回路。 A first power supply line to which a first power supply voltage is supplied;
A second power supply line to which a second power supply voltage is supplied;
A first resistor and a second resistor connected in series between the first power line and the second power line;
A third resistor having one end connected to the second power supply line;
A first bipolar transistor connected to the other end of the third resistor and diode-connected;
A fourth resistor connected in series with the first bipolar transistor between a node to which the third resistor and the first bipolar transistor are connected and the first power supply line;
A pair of differential input terminals, wherein one of the differential input terminals is connected to a node to which the first resistor and the second resistor are connected; A differential amplifier circuit connected to a node to which the first bipolar transistor is connected;
An emitter follower circuit having an input terminal connected to the output terminal of the differential amplifier circuit;
A second bipolar transistor having a base electrode connected to an output terminal of the emitter follower circuit;
An output resistor connected between an emitter electrode of the second bipolar transistor and the second power supply line;
The differential amplifier circuit is:
A third bipolar transistor having a base electrode connected to a node to which the first resistor and the second resistor are connected;
A fourth bipolar transistor having a base electrode connected to the other end of the fourth resistor;
A fifth resistor connected between the first power supply line and a collector electrode of the third bipolar transistor;
A sixth resistor connected between the first power supply line and the collector electrode of the fourth bipolar transistor;
A seventh resistor and an eighth resistor connected in series between the emitter electrode of the third transistor and the emitter electrode of the fourth transistor;
A fifth bipolar transistor having a collector electrode connected to a node to which the seventh resistor and the eighth resistor are connected, and a base electrode connected to an output terminal of the emitter follower circuit;
A constant current circuit , comprising: a ninth resistor connected between an emitter electrode of the fifth bipolar transistor and the second power supply line .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014082498A JP5864657B2 (en) | 2014-04-14 | 2014-04-14 | Constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014082498A JP5864657B2 (en) | 2014-04-14 | 2014-04-14 | Constant current circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015203941A JP2015203941A (en) | 2015-11-16 |
| JP5864657B2 true JP5864657B2 (en) | 2016-02-17 |
Family
ID=54597380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014082498A Active JP5864657B2 (en) | 2014-04-14 | 2014-04-14 | Constant current circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5864657B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166619A (en) * | 1981-04-07 | 1982-10-14 | Nec Corp | Constant-voltage circuit |
| JPS58172721A (en) * | 1982-04-05 | 1983-10-11 | Toshiba Corp | Transistor circuit |
| JPS61225908A (en) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | Current source circuit |
| JP2007065831A (en) * | 2005-08-30 | 2007-03-15 | Sanyo Electric Co Ltd | Constant current circuit |
| JP2010277479A (en) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | Power circuit |
-
2014
- 2014-04-14 JP JP2014082498A patent/JP5864657B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015203941A (en) | 2015-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
| JP5836074B2 (en) | Temperature detection circuit and adjustment method thereof | |
| US9141124B1 (en) | Bandgap reference circuit | |
| TWI542967B (en) | Low-offset bandgap circuit and corrector | |
| CN104750157A (en) | Bandgap reference voltage generating circuit | |
| CN107209528A (en) | Band gap voltage is produced | |
| CN109491429B (en) | Band-gap reference voltage generating circuit and band-gap reference voltage generating system | |
| JP2005182113A (en) | Reference voltage generation circuit | |
| CN108055014B (en) | Differential operational amplifier and bandgap reference voltage generating circuit | |
| US9727074B1 (en) | Bandgap reference circuit and method therefor | |
| JP6436982B2 (en) | Method and apparatus for floating current source | |
| JP7599999B2 (en) | Bandgap reference voltage generator | |
| JP5864657B2 (en) | Constant current circuit | |
| TWI497255B (en) | Bandgap reference voltage circuit and electronic device | |
| CN107515639B (en) | A kind of circuit for generating source voltage of Low Drift Temperature | |
| CN105841831A (en) | Overheat detection circuit and power supply apparatus | |
| JP6864516B2 (en) | Regulator circuit | |
| CN101127512A (en) | Logarithmic linear type current generator and related variable gain amplifier | |
| CN104950973B (en) | A kind of reference voltage generating circuit and reference voltage source | |
| JP2010277479A (en) | Power circuit | |
| JP4852435B2 (en) | Constant current source | |
| JP2016057962A (en) | Reference voltage circuit and power supply circuit | |
| KR101360648B1 (en) | Instrumentation amplifier using second generation current-conveyer | |
| JP5795934B2 (en) | Operational amplifier | |
| JP2018045534A (en) | Semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5864657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |