JP5877091B2 - クロック供給回路 - Google Patents

Description

本発明は、ＣＰＵ等のクロック入力部を有する負荷にクロック信号を供給する回路に関する。

この種の回路として、入力されるクロック信号（矩形波）のハイレベル入力電圧が２．０Ｖ以上、ローレベル入力電圧が０．８Ｖ以下で動作する負荷に対し、０Ｖと３．３Ｖの間で電圧値が変化するクロック信号を供給するものが知られている。なお３．３Ｖという値は、負荷としてのＣＰＵが通常必要とする汎用電圧として知られている。

負荷のクロック入力部は入力容量（浮遊容量等）を有しており、これがクロック信号によって充放電されるため、クロック信号の振幅（最大電圧値と最小電圧値の電位差）が大きいほど多くの電力を消費する。

クロック信号のローレベル入力電圧０．８Ｖとハイレベル入力電圧２．０Ｖに±０．３Ｖのマージンを付加した０．５Ｖと２．３Ｖの間で電圧値が変化する、振幅のより小さなクロック信号を生成することにより、確実な動作を担保しつつ省電力を図る対応が考えられる。しかしながら０．５Ｖと２．３Ｖという電圧値を得るためには別途の電源回路を用意する必要がある。この結果、回路の構成が複雑になってコストが上昇するのみならず、電源回路自体による電力消費が発生してしまう。

一方、例えば振幅の小さい汎用クロック信号を生成しておき、これをレベルコンバータ回路で所定の負荷の動作電圧に応じた振幅の大きいクロック信号に変換してから供給する回路が知られている（例えば特許文献１および２参照）。

特許第４７０７８５８号公報 特許第３４７３７４５号公報

ところで、ＣＰＵが通常必要とする汎用電圧として１．８Ｖが知られている。そこで０Ｖと１．８Ｖの間で電圧値が変化する小振幅の汎用クロック信号を生成し、これを特許文献１および２に記載のレベルコンバータ回路を応用して０Ｖと２．３Ｖの間で電圧値が変化する大振幅のクロック信号に変換して上記の負荷に供給することが考えられる。これによれば、負荷が有する入力容量の充放電に伴う消費電力をある程度抑制することはできる。しかしながらローレベル入力電圧側のマージンが大きすぎて無駄な電力を消費することになる。またレベルコンバータ回路自体も入力容量を有しており、さらにレベルコンバータ回路自体の作動のための電力も無視できないために別途の電力消費が生じ、全体としては十分な省電力効果が得られない。

よって本発明は、十分な省電力効果を得ることが可能なクロック供給回路を提供することを目的とする。

上記の目的を達成するために本発明がとりうる一態様は、クロック供給回路であって、
クロック入力部を有する負荷における、ハイレベル入力電圧の下限値とローレベル入力電圧の上限値との間の電位差の絶対値に対応する振幅を有するクロック信号を生成するクロック生成部と、
前記クロック信号のハイレベル電位が前記ハイレベル入力電圧の下限値を下回らず、かつ前記クロック信号のローレベル電位が前記ローレベル入力電圧の上限値を上回らないように、前記クロック生成部が生成したクロック信号の振幅を維持したまま電位をシフトさせるレベルシフト部とを備え、
前記レベルシフト部は、前記クロック生成部と前記クロック入力部との間に直列接続されたコンデンサ、および電圧源のプラス側と前記コンデンサの下流端との間に挿入された第１抵抗を備え、
前記レベルシフト部により電位がシフトされたクロック信号が前記クロック入力部に供給される。

このような構成によれば、負荷が動作可能で、かつ振幅が小さいクロック信号をクロック入力部に供給することができる。クロック入力部が有する入力容量はクロック信号によって充放電されるが、クロック信号の振幅が小さいため、充放電に伴う消費電力を小さくすることができる。

またコンデンサおよび第１抵抗により構成されたレベルシフト部においては電力消費を事実上無視できるため、クロック生成部とクロック入力部の間にレベルシフト部を設けることによる追加的な電力消費はほとんど発生しない。よって回路全体としても消費電力を抑制することができる。

またレベルシフト部は、コンデンサおよび第１抵抗を用いた非常に簡単な回路構成により実現しうるため、クロック供給回路の小型化および低コスト化に資する。

前記レベルシフト部は、前記コンデンサの下流端と前記電圧源のマイナス側との間に挿入された第２抵抗をさらに備える構成としてもよい。この場合、第１抵抗と第２抵抗の値を適宜に定めることにより、汎用電圧源の分圧値としてレベルシフト部によるシフト電位を定めることができる。

またいずれの構成も、コンデンサと抵抗とでハイパスフィルタを構成するため、クロック信号に含まれる低周波ノイズを除去することができる。

前記クロック信号の振幅が前記負荷の汎用電圧に対応する値である場合、新たな定電圧源を設ける必要がないため、コストと使用電力の双方を抑制することができる。

本発明の構成によれば、クロック入力部を有する負荷にクロック信号を供給する回路において、消費電力を抑制することができる。

本発明の一実施形態に係るクロック供給回路の構成を示す機能ブロック図である。 図１のクロック供給回路における、レベルシフト部の構成を示す回路図である。 図２のレベルシフト部の変形例を示す回路図である。

本発明の実施形態を添付の図面を参照しつつ以下詳細に説明する。

図１は、本発明の一実施形態に係るクロック供給回路１０の構成を示す機能ブロック図である。クロック供給回路１０は、負荷としてのＣＰＵ２０と電気的に接続されている。クロック供給回路１０は、クロック生成部１１およびレベルシフト部１２を備えている。

ＣＰＵ２０は、クロック入力部２１に供給されるクロック信号により動作するように構成されている。本実施形態においては、ＣＰＵ２０におけるクロック信号のハイレベル入力電圧Ｖ_ＩＨは２．０Ｖ以上、ローレベル入力電圧Ｖ_ＩＬは０．８Ｖ以下とされている。

クロック生成部１１は、ＣＰＵ２０における、ハイレベル入力電圧Ｖ_ＩＨの下限値とローレベル入力電圧Ｖ_ＩＬの上限値との間の電位差の絶対値に対応する振幅を有するクロック信号１３を生成するように構成されている。具体的には、ＣＰＵ２０の製品間における特性ばらつきに対して動作の確実性を担保するために、当該絶対値を下回ることないように適当なマージンを付加し、かつクロック信号１３による電力消費をできる限り抑制するために当該マージンはなるべく小さい値となるように振幅の値が設定される。

本実施形態においては、ＣＰＵ２０におけるハイレベル入力電圧Ｖ_ＩＨの下限値（２．０Ｖ）とローレベル入力電圧Ｖ_ＩＬの上限値（０．８Ｖ）の間の電位差の絶対値（１．２Ｖ）にマージン（±０．３Ｖ）を付加した電位差（すなわち１．８Ｖ）の振幅を有する矩形波のクロック信号１３を生成するように構成されている。したがってクロック生成部１１は、０Ｖと１．８Ｖの間で電圧値が変化するクロック信号１３を生成する回路として構成される。

１．８Ｖという電圧値は、本来よりＣＰＵ２０が必要とする電圧（汎用電圧）であるため、新たに定電圧源を設ける必要がない。したがってコストと使用電力の双方を抑制することができる。

レベルシフト部１２は、クロック生成部１１が生成したクロック信号１３のハイレベル電位がハイレベル入力電圧Ｖ_ＩＨの下限値を下回らず、かつクロック信号のローレベル電位がローレベル入力電圧Ｖ_ＩＬの上限値を上回らないように、クロック信号１３の振幅を維持したまま電位を上昇させる（レベルシフトさせる）ように構成されている。具体的には、１．８Ｖの振幅を維持したまま、０．５Ｖと２．３Ｖの間で電圧値が変化するレベルシフトされたクロック信号１４を出力する。

レベルシフト部１２は、ＣＰＵ２０のクロック入力部２１と電気的に接続されており、レベルシフトされたクロック信号１４をクロック入力部２１に供給する。ＣＰＵ２０は、レベルシフトされたクロック信号１４に応じて所定の動作を行なう。

図２に示すように、レベルシフト部１２は、コンデンサＣ、第１抵抗Ｒ１、および第２抵抗Ｒ２を備えている。コンデンサＣは、クロック生成部１１とクロック入力部２１の間に直列接続されている。第１抵抗Ｒ１は、汎用電圧源のプラス側１５とコンデンサＣの下流端１６の間に挿入されている。第２抵抗Ｒ２は、コンデンサＣの下流端１６と汎用電圧源のマイナス側（接地）１７の間に挿入されている。

コンデンサＣ、第１抵抗Ｒ１、および第２抵抗Ｒ２は、結果としてハイパスフィルタを形成しているため、クロック信号１３に含まれる低周波ノイズを除去している。また、ＣＰＵ２０の認識に供されるレベルシフトされたクロック信号１４の波形の歪を少なくするため、ハイパスフィルタのカットオフ周波数ができるだけ低くなるように、コンデンサＣ、第１抵抗Ｒ１、および第２抵抗Ｒ２の値が設定されている。具体的には、クロック信号１３の周波数の少なくとも１０分の１以下に設定されている。

第１抵抗Ｒ１および第２抵抗Ｒ２のそれぞれの抵抗値は、汎用電圧源のプラス側１５から供給される電源電圧のコンデンサＣの下流端１６における分圧値が、レベルシフトされたクロック信号１４が有する振幅の中心電位となるように適宜定められる。本実施形態においては、下流端１６における電位が０．５Ｖと２．３Ｖの中心電位である１．４Ｖとなるように定められる。電力消費を抑えるためには、それぞれの抵抗値は可能な限り高い方が望ましい。しかしながらノイズ等を考慮して、例えば数百ｋΩオーダーの抵抗が使用されている。

このような構成によれば、ＣＰＵ２０が動作可能で、かつ振幅が小さくされたクロック信号をクロック入力部２１に供給することができる。クロック入力部２１が有する入力容量はクロック信号によって充放電されるため、クロック信号の振幅に応じた電力が消費されるが、振幅が小さくされたクロック信号により消費電力をできる限り小さくすることができる。

またコンデンサＣ、第１抵抗Ｒ１、および第２抵抗Ｒ２により構成されたレベルシフト部１２においては、上述のように第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗値を数百ｋΩのオーダーに設定しているため、電力はμＷのオーダーとなって電力消費は極めて少なく、クロック生成部１１とクロック入力部２１の間にレベルシフト部１２を設けることによる追加的な電力消費は事実上無視できる。よって回路全体としても消費電力量を抑制することができる。

またレベルシフト部１２は、コンデンサＣ、第１抵抗Ｒ１、および第２抵抗Ｒ２を用いた非常に簡単な回路構成により実現しうるため、クロック供給回路の小型化、低コスト化に資する。

上記の実施形態は本発明の理解を容易にするためのものであって、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく変更・改良され得ると共に、本発明にはその等価物が含まれることは勿論である。

レベルシフト部１２の回路構成は上記実施形態に示したものに限られない。例えば図３に示すレベルシフト部１２Ａのように、専用の定電圧源１８を電圧源として用いることができる。この場合、定電圧源１８とコンデンサＣの下流端１６の間に、本発明の第１抵抗としての抵抗Ｒが挿入されている。抵抗Ｒの抵抗値は、コンデンサＣの下流端１６の電位が、レベルシフトされたクロック信号１４が有する振幅の中心電位（本実施形態の場合は１．４Ｖ）となるように適宜定められる。

クロック生成部１１が生成するクロック信号１３の振幅は、ＣＰＵ２０（負荷）におけるハイレベル入力電圧Ｖ_ＩＨの下限値およびローレベル入力電圧Ｖ_ＩＬの上限値との間の電位差の絶対値に近いほうが望ましい。図２に示した構成では、既存の汎用電圧源を使用して電位差を１．８Ｖに設定し、マージンをかなり多くとっている。一方、図３のように専用の電圧源１８を設ければ、回路全体としての省電力化のためにマージンを少なくすることができる。

本発明に係るクロック供給回路を接続可能な負荷は、ＣＰＵ２０に限られない。高周波のクロック信号の入力を受けて動作するものであれば適宜の負荷に対して適用可能であり、例えば液晶ディスプレイの駆動素子等が挙げられる。

１０：クロック供給回路、１１：クロック生成部、１２：レベルシフト部、１３：クロック信号、１４：レベルシフトされたクロック信号、１５：汎用電圧源のプラス側、１６：コンデンサの下流端、１７：汎用電圧源のマイナス側（接地）、１８：定電圧源、２０：ＣＰＵ、２１：クロック入力部、Ｃ：コンデンサ、Ｒ：抵抗、Ｒ１：第１抵抗、Ｒ２：第２抵抗、Ｖ_ＩＨ：ハイレベル入力電圧、Ｖ_ＩＬ：ローレベル入力電圧

Claims (3)

1. クロック信号によって充放電される入力容量を有しているクロック入力部を備えた負荷と、
   前記負荷のハイレベル入力電圧の下限値とローレベル入力電圧の上限値との間の電位差の絶対値に対応する振幅を有するクロック信号を生成するクロック生成部と、
   前記クロック信号の振幅を維持したまま、前記クロック信号のハイレベル電位が前記負荷のハイレベル入力電圧の下限値を下回らず、かつ前記クロック信号のローレベル電位が前記負荷のローレベル入力電圧の上限値を上回らないように、電位をシフトさせるレベルシフト部とを備え、
   前記レベルシフト部は、前記クロック生成部と前記クロック入力部との間に直列接続されたコンデンサ、および電圧源のプラス側と前記コンデンサの下流端との間に挿入された第１抵抗を備え、
   前記レベルシフト部により電位がシフトされたクロック信号が前記クロック入力部に供給される、クロック供給回路。
2. 前記レベルシフト部は、前記コンデンサの下流端と前記電圧源のマイナス側との間に挿入された第２抵抗をさらに備える、請求項１に記載のクロック供給回路。
3. 前記クロック信号の振幅は、前記負荷の汎用電圧に対応する値である、請求項１または２に記載のクロック供給回路。

Images