JP5884775B2

JP5884775B2 - インバータ装置

Info

Publication number: JP5884775B2
Application number: JP2013115840A
Authority: JP
Inventors: 一善紺谷
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2013-05-31
Filing date: 2013-05-31
Publication date: 2016-03-15
Anticipated expiration: 2033-05-31
Also published as: US20140355324A1; CN104218829A; CN104218829B; US9385631B2; EP2808892A1; EP2808892B1; JP2014236562A

Description

本発明は、所定の間隔を置いて互いに対向して配置された一対の基板を有するインバータ装置に関する。

特許文献１には、半導体パワーモジュールが記載されている。この半導体パワーモジュールは、順に積層された金属板、絶縁層、及び銅箔パターンからなる絶縁金属基板を備えている。銅箔パターンは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子が搭載された主回路パターン部と、制御半導体素子が搭載された制御回路パターン部とからなる。主回路パターン部と制御回路パターン部とは、直線状の分離帯より互いに分離されている。

特開２０００−１３３７６８号公報

特許文献１に記載の半導体パワーモジュールは、上述したように、パワー半導体素子が搭載される主回路パターン部と制御半導体素子が搭載される制御回路パターン部とを直線状の分離帯によって互いに分離することにより、パワー半導体素子のスイッチング時に発生するノイズが金属板を介して制御半導体素子へ伝播することを抑制している。

ところで、半導体モジュールの１つであるインバータ装置においては、現在、小型化及び高出力化の要求が高まっており、例えば、複数のパワー素子や複数のコンデンサや制御系素子等の回路構成部品を、複数の基板上に分散配置すると共に、部品が搭載された複数の基板を上下方向に所定の間隔をあけて保持するといった構成が検討されている。そのようなインバータ装置においては、例えば、パワー素子やコンデンサによって構成される主回路には大電流が流れる一方で、主回路のスイッチングを制御する制御系素子によって構成される制御回路には主回路に比べて相対的に小さな電流が流れる。また、インバータ装置の構成部品はそれぞれ体格が異なるが、主回路構成部品と制御回路構成部品とを混在させて１つの基板内に配置させることにより、全体としての搭載密度を高めてインバータ装置を小型化することが行われている。

したがって、このようなインバータ装置においては、パワー素子のスイッチングに伴うノイズや、主回路に大電流が流れることにより生じる大きな発熱が、制御回路に伝播することを抑制することが望まれている。

本発明は、そのような事情に鑑みてなされたものであり、パワー素子のスイッチングに伴うノイズや主回路の発熱の制御回路への影響を抑制可能なインバータ装置を提供することを目的とする。

上記課題を解決するために、本発明に係るインバータ装置は、所定の間隔を置いて互いに対向して配置されると共にそれぞれ主回路形成領域を有する第１及び第２の基板と、第１の基板における主回路形成領域に実装されて主回路を構成する複数のパワー素子と、前記複数のパワー素子に電気的に接続されると共に第２の基板における主回路形成領域に実装される複数のコンデンサと、前記主回路を制御する制御回路と、を備え、第２の基板は、前記第２の基板における主回路形成領域と分離区画された制御回路形成領域を有し、制御回路は、第２の基板における制御回路形成領域に形成された第１の制御回路を有することを特徴とする。

本発明に係るインバータ装置は、所定の間隔を置いて互いに対向して配置された第１及び第２の基板と、第１の基板に設けられたパワー素子と、第２の基板に設けられたコンデンサ及び第１の制御回路とを備えている。特に、第２の基板は、互いに分離区画された主回路形成領域と制御回路形成領域とを有しており、コンデンサ及び制御回路がそれぞれ第２の基板における主回路形成領域と制御回路形成領域とに分かれて配置されている。つまり、第２の基板の面内において、パワー素子と共に主回路の一部を構成して主電流が流れるコンデンサと、制御電流が流れる制御回路とが、混在することなく互いに分かれて配置されている。したがって、第２の基板上において、大電流が流れるエリアと小電流が流れるエリアとが分離されることとなる。このため、本発明に係るインバータ装置によれば、パワー素子、コンデンサ、及び制御回路を第１及び第２の基板に分散配置することにより小型化を図りつつ、パワー素子のスイッチングに伴うノイズや主回路の発熱の制御回路への影響を抑制可能である。

本発明に係るインバータ装置においては、第１の基板は、第１の基板における主回路形成領域と分離区画された制御回路形成領域を有し、制御回路は、前記第１の基板における制御回路形成領域に形成された第２の制御回路を有することができる。この場合には、第１の基板にも制御回路を設けることにより、搭載密度を高めて装置のさらなる小型化を図ることが可能となる。また、第１の基板上においても、大電流が流れるエリアと小電流が流れるエリアとが分けられるので、パワー素子のスイッチングに伴うノイズや主回路の発熱の制御回路への影響を抑制可能である。

本発明に係るインバータ装置においては、第１の基板における主回路形成領域と制御回路形成領域とは、略直線状の第１の境界領域によって互いに分離区画されており、第２の基板における主回路形成領域と制御回路形成領域とは、第１の境界領域の延在方向と同じ方向に延在する略直線状の第２の境界領域によって互いに分離区画されているものとすることができる。この場合、第１及び第２の基板上において、大電流が流れるエリアと小電流が流れるエリアとを確実に分離することができる。

本発明に係るインバータ装置においては、第１の基板における主回路形成領域と第２の基板における主回路形成領域とは、それぞれ、当該インバータ装置の同じ側に設けられているものとすることができる。この場合には、大電流が流れるエリアと小電流が流れるエリアとが、同一基板の面内だけでなく、装置全体としてみた場合にも分離されることとなるため、パワー素子のスイッチングに伴うノイズや主回路の発熱の制御回路への影響を確実に抑制可能である。

本発明に係るインバータ装置は、出力電流を検出するための電流検出部をさらに備え、電流検出部の電流検出用素子は、第２の基板における制御回路形成領域に配置されているものとすることができる。この場合、出力電流を検出するための電流検出用素子を制御回路形成領域に配置することで、ノイズの影響を低減した感度のよい電流検出部を構成することができる。

本発明によれば、パワー素子のスイッチングに伴うノイズや主回路の発熱の制御回路への影響を抑制可能なインバータ装置を提供することができる。

本実施形態に係るインバータ装置の分解斜視図である。図１に示されたインバータ装置の主回路の等価回路を示す図である。図１に示された主回路基板及びコンデンサ基板の平面図である。変形例に係るインバータ装置の主経路基板及びコンデンサ基板の平面図である。

以下、本発明の一実施形態に係るインバータ装置について、図面を参照して詳細に説明する。なお、各図において、同一の要素同士、或いは相当する要素同士には、互いに同一の符号を付し、重複する説明を省略する。また、各図における寸法比率は、実際のものと異なる場合がある。

図１は、本実施形態に係るインバータ装置の分解斜視図である。図２は、図１に示されたインバータ装置の主回路の等価回路を示す図である。本実施形態においては、インバータ装置１は、例えば３相モータ等を駆動するための３相インバータ装置である。

図２に示されるように、電源ラインＰ及びＮ間から給電されるインバータ装置１の主回路は、３相ブリッジ接続された６つのパワー素子（例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor））Ｑ１〜Ｑ６と、各パワー素子Ｑ１〜Ｑ６に逆並列に接続されたフライホイールダイオードＤ１〜Ｄ６とを備えている。なお、パワー素子Ｑ１〜Ｑ６としては、例えばＩＧＢＴを用いてもよい。

パワー素子Ｑ１とパワー素子Ｑ２とは、電源ラインの正極側入力Ｐと負極側入力Ｎとの間に直列接続されており、その接続点にはＵ相出力Ｕが接続されている。パワー素子Ｑ３とパワー素子Ｑ４とは、正極側入力Ｐと負極側入力Ｎとの間に直列接続されており、その接続点にはＶ相出力Ｖが接続されている。パワー素子Ｑ５とパワー素子Ｑ６とは、正極側入力Ｐと負極側入力Ｎとの間に直列接続されており、その接続点にはＷ相出力Ｗが接続されている。

正極側入力Ｐと負極側入力Ｎとの間には、コンデンサＣが接続されている。さらに、各パワー素子Ｑ１〜Ｑ６には、各素子のスイッチング（ＯＮ・ＯＦＦ）を制御する駆動回路Ａが接続されている。なお、図２においては、並列接続された複数（例えば４つ）のパワー素子を含む素子群を、パワー素子Ｑ１〜Ｑ６として等価的に表している。

引き続いて、図１，３を参照して、インバータ装置１の具体的な構成について説明する。なお、図３は、図１に示された主回路基板及びコンデンサ基板の平面図である。図１，３に示されるように、インバータ装置１は、主回路基板（第１の基板）１０、コンデンサ基板（第２の基板）２０、複数のパワー素子３０、複数のコンデンサ５０、制御回路（第１の制御回路）６０、複数の出力端子７０、複数の中継電極８０、及び、電流検出部９０を備えている。

主回路基板１０とコンデンサ基板２０とは、基板間隔保持部材Ｍを介在させることによって、所定の間隔を置いて互いに対向して近接配置されている。基板間隔保持部材Ｍは、例えば樹脂やセラミック等の絶縁材料によって環状（枠状）に形成されており、主回路基板１０及びコンデンサ基板２０の外縁に沿って配置されている。基板間隔保持部材Ｍは、主回路基板１０とコンデンサ基板２０とを互いに対向して配置した際に、主回路基板１０とコンデンサ基板２０との間隔を一定に保つ。主回路基板１０は、例えば絶縁金属基板（ＩＭＳ）等である。主回路基板１０は、例えばアルミニウムや銅等の金属により平板状に形成されたヒートシンクＨの上に配置されている。コンデンサ基板２０としては、例えば周知のプリント基板が使用される。

パワー素子３０は、主回路基板１０に実装されている。ここでは、複数（例えば４つ）のパワー素子３０が並列接続されて、各相の上アーム素子又は下アーム素子を構成している。パワー素子３０は、例えば図２に示されたパワー素子Ｑ１〜Ｑ６に相当する。したがって、主回路基板１０は主回路形成領域を有し、複数のパワー素子３０は、主回路基板１０における主回路形成領域に実装されて主回路を構成する。コンデンサ５０は、コンデンサ基板２０に実装されている。コンデンサ５０は、パワー素子３０に電気的に接続されている。コンデンサ５０は、例えば図２に示されたコンデンサＣに相当する。したがって、コンデンサ基板２０は主回路形成領域（後述するエリアＡ１）を有し、複数のコンデンサ５０は、コンデンサ基板２０における主回路形成領域に実装されている。

制御回路６０は、コンデンサ基板２０に設けられている。制御回路６０は、種々の制御を行うことができるが、一例として、主回路を構成する各パワー素子３０のスイッチングを制御する（すなわち、主回路を制御する）ことができる。したがって、制御回路６０は、例えば図２に示された駆動回路Ａに部分的に相当する場合がある。Ｕ相、Ｖ相、及びＷ相の各出力端子７０は、主回路基板１０に設けられており、コンデンサ基板２０に形成された孔部２０ｈから突出する。出力端子７０は、例えば、図２に示されたＵ相出力端子Ｕ、Ｖ相出力端子Ｖ及びＷ相出力端子Ｗに相当する。

中継電極８０は、主回路基板１０に設けられており、主回路基板１０とコンデンサ基板２０とを互いに対向して配置したときに、コンデンサ基板２０の所定の配線パターンに電気的に接続される。中継電極８０は、例えば、図２に示された正極側入力Ｐ及び負極側入力Ｎに相当する。

電流検出部９０は、コンデンサ基板２０に設けられている。電流検出部９０は、主回路からの出力電流を検出する。電流検出部９０は、例えば電磁鋼板によって、出力端子７０を取り囲むようにＵ字状に形成されたコア９１と、コア９１のＵ字の開放部分に設けられた電流検出用素子９２とを含む。電流検出用素子９２は、例えばホール素子等が用いられる。

ここで、図３に示されるように、コンデンサ基板２０は、略長方形板状を呈している。コンデンサ基板２０は、コンデンサ基板２０の長手方向に交差する方向に配列されたエリアＡ１（主回路形成領域）とエリアＡ２（制御回路形成領域）とに分離区画（区分け）されている。エリアＡ１は、コンデンサ基板２０の長手方向に交差する方向における一方の側部２１を含む略長方形のエリアである。エリアＡ２は、コンデンサ基板２０の長手方向に交差する方向における他方の側部２２を含む略長方形のエリアである。

エリアＡ１とエリアＡ２とは、コンデンサ基板２０の長手方向に沿って延在する略直線状の境界領域（第２の境界領域）Ｂ２によって互いに区分けされている。境界領域Ｂ２は、例えば、コンデンサ基板２０の表面上の配線パターンに略直線状の切れ目を設けることにより形成することができる。なお、コンデンサ基板２０の孔部２０ｈは、エリアＡ１に形成されている。

コンデンサ５０は、コンデンサ基板２０のエリアＡ１に配置されている。また、上述したように、コンデンサ基板２０の孔部２０ｈがエリアＡ１に形成されていることから、孔部２０ｈから突出する出力端子７０も、コンデンサ基板２０のエリアＡ１に位置することとなる。さらに、中継電極８０に電気的に接続される外部接続用の端子電極（不図示）もコンデンサ基板２０のエリアＡ１に配置される。一方、制御回路６０は、コンデンサ基板２０のエリアＡ２に配置されている。

このように、コンデンサ基板２０上においては、コンデンサ５０や出力端子７０といった相対的に大きな電流が流れる主回路を構成する要素は、エリアＡ１にまとめて配置される。一方、相対的に小さな電流が流れる制御回路６０は、コンデンサ基板２０のエリアＡ２に配置されている。つまり、コンデンサ基板２０上においては、主回路と制御回路とが互いに分離されてレイアウトされている。

以上説明したように、インバータ装置１は、所定の間隔を置いて互いに対向して配置された主回路基板１０及びコンデンサ基板２０と、主回路基板１０に設けられたパワー素子３０と、コンデンサ基板２０に設けられたコンデンサ５０及び制御回路６０とを備えている。特に、コンデンサ基板２０は、互いに分離区画されたエリアＡ１とエリアＡ２とを有しており、コンデンサ５０及び制御回路６０がそれぞれコンデンサ基板２０におけるエリアＡ１とエリアＡ２とに分かれて配置されている。

つまり、コンデンサ基板２０の面内において、パワー素子３０と共に主回路を構成して主電流が流れるコンデンサ５０と、制御電流が流れる制御回路６０とが、混在することなく互いに分かれて配置されている。したがって、コンデンサ基板２０において、大電流が流れるエリア（エリアＡ１）と小電流が流れるエリア（エリアＡ２）とが分離されることとなる。このため、インバータ装置１によれば、パワー素子３０、コンデンサ５０、及び制御回路６０を主回路基板１０及びコンデンサ基板２０に分散配置することにより小型化を図りつつ、パワー素子３０のスイッチングに伴うノイズや主回路の発熱の制御回路６０への影響を抑制可能である。

また、インバータ装置１においては、エリアＡ１とエリアＡ２とが、略直線状の境界領域Ｂ２によって互いに分離区画されている。このため、コンデンサ基板２０上において、大電流が流れるエリア（エリアＡ１）と小電流が流れるエリア（エリアＡ２）とを確実に分離することができる。さらに、電流検出用素子９２をエリアＡ２に配置することで、ノイズの影響を低減した感度のよい電流検出部９０を構成することができる。

以上の実施形態は、本発明に係るインバータ装置の一実施形態を説明したものである。したがって、本発明に係るインバータ装置は、上述したインバータ装置１に限定されない。本発明に係るインバータ装置は、各請求項の要旨を変更しない範囲において、上述したインバータ装置１を任意に変更したものとすることができる。

図４は、変形例に係るインバータ装置の主回路基板及びコンデンサ基板の平面図である。図４に示されるように、変形例に係るインバータ装置１は、主回路基板１０に代えて主回路基板１０Ａを備えると共に、上述の実施形態でコンデンサ基板２０に形成されていた制御回路６０の一部を、第２の制御回路４０として主回路基板１０Ａ上に形成したものである。制御回路４０は、例えば、主回路を構成する各パワー素子３０のスイッチングを制御する駆動回路Ａであるとしてもよい。

主回路基板１０Ａは、コンデンサ基板２０と同様に、略長方形板状を呈している。主回路基板１０Ａは、主回路基板１０Ａの長手方向に交差する方向に配列されたエリアＡ３（主回路形成領域）とエリアＡ４（制御回路形成領域）とに区分けされている。エリアＡ３は、主回路基板１０Ａの長手方向に交差する方向における一方の側部１１を含む略長方形状のエリアである。エリアＡ４は、主回路基板１０Ａの長手方向に交差する方向における他方の側部１２を含む略長方形状のエリアである。エリアＡ３とエリアＡ４とは、主回路基板１０Ａの長手方向（及び境界領域Ｂ２の延在方向）に沿って延在する略直線状の境界領域（第１の境界領域）Ｂ１によって互いに分離区画されている。

パワー素子３０、出力端子７０、及び中継電極８０は、主回路基板１０ＡのエリアＡ３に配置されている。より具体的には、各アームを構成する４つのパワー素子３０は、主回路基板１０Ａの長手方向に交差する方向に沿って配列されてエリアＡ３に配置されている。出力端子７０及び中継電極８０は、上記のように配列された４つのパワー素子３０の略中央部分に（すなわち、４つのパワー素子３０を２つずつに分けるように）エリアＡ３に配置されている。その一方で、制御回路４０は、主回路基板１０のエリアＡ４に配置されている。

このように、主回路基板１０Ａ上においては、パワー素子３０、出力端子７０、及び中継電極８０といった相対的に大きな電流が流れる主回路を構成する要素は、エリアＡ３にまとめて配置される。一方、相対的に小さな電流が流れる制御回路４０は、主回路基板１０ＡのエリアＡ４に配置されている。つまり、主回路基板１０Ａ上においても、主回路と制御回路とが、互いに分離されてレイアウトされている。

ここで、コンデンサ基板２０のエリアＡ１は、主回路基板１０Ａとコンデンサ基板２０とが互いに対向して配置された状態において、主回路基板１０ＡのエリアＡ３に対向するように配置される。コンデンサ基板２０のエリアＡ２は、主回路基板１０Ａとコンデンサ基板２０とが互いに対向して配置された状態において、主回路基板１０ＡのエリアＡ４に対向するように配置される。したがって、エリアＡ１及びエリアＡ２は、主回路基板１０ＡにおけるエリアＡ３及びエリアＡ４の配列方向に沿って配列されている。これにより、主回路基板１０におけるエリアＡ３とコンデンサ基板２０におけるエリアＡ１とは、それぞれ、当該インバータ装置１の同じ側に設けられる。なお、コンデンサ基板２０におけるエリアＡ１とエリアＡ２とは、境界領域Ｂ１の延在方向と同じ方向に延在する略直線状の境界領域Ｂ２によって互いに分離区画されている。

上述したように、コンデンサ５０は、コンデンサ基板２０のエリアＡ１に配置されている。したがって、主回路基板１０Ａ上のパワー素子３０とコンデンサ基板２０上のコンデンサ５０とは、主回路基板１０とコンデンサ基板２０とを互いに対向して近接配置した状態において、主回路基板１０Ａからコンデンサ基板２０に向かう方向について互いに対向するように近接して配置される。

以上説明した変形例に係るインバータ装置１は、所定の間隔を置いて互いに対向して配置された主回路基板１０Ａ及びコンデンサ基板２０と、主回路基板１０Ａに設けられたパワー素子３０及び制御回路４０と、コンデンサ基板２０に設けられたコンデンサ５０及び制御回路６０とを備えている。特に、主回路基板１０Ａは、互いに分離区画されたエリアＡ３とエリアＡ４とを有しており、コンデンサ基板２０は、互いに分離区画されたエリアＡ１とエリアＡ２とを有している。

そして、パワー素子３０及び制御回路４０が主回路基板１０ＡにおいてエリアＡ３及びエリアＡ４に分かれて配置されており、コンデンサ５０及び制御回路６０がコンデンサ基板２０においてエリアＡ１及びエリアＡ２に分かれて配置されている。つまり、主回路基板１０Ａ及びコンデンサ基板２０のそれぞれにおいて、主回路を構成するパワー素子３０及びコンデンサ５０と、制御回路４０及び制御回路６０とが、混在することなく互いに分かれて配置されている。したがって、この変形例に係るインバータ装置１にあっては、主回路において発生するノイズや熱が制御回路に影響することを抑制可能である。

また、変形例に係るインバータ装置１においては、主回路基板１０Ａとコンデンサ基板２０とを対向して近接配置した状態において、主回路基板１０Ａ上のパワー素子３０とコンデンサ基板２０上のコンデンサ５０とが互いに対向するように近接して配置される。また、出力端子７０及び中継電極８０が、主回路基板１０Ａ及びコンデンサ基板２０の一方の側のエリアＡ３，Ａ１に配置される。このように、変形例に係るインバータ装置１にあっては、主回路が集中して配置されるので、インダクタンスが低減される。また、主回路の配線パターンが短縮されるので、主回路におけるノイズや熱の発生を抑制することができる。

また、変形例に係るインバータ装置１においては、主回路基板１０Ａにも制御回路の一部（制御回路４０）を形成することにより、部品の搭載密度を高めて装置のさらなる小型化を図ることが可能となる。つまり、コンデンサ基板２０のみに制御回路を形成する場合に比較して、コンデンサ基板２０と主回路基板１０とに制御回路を分散配置できるので、コンデンサ基板２０及び主回路基板１０を小さくすることができる。また、変形例に係るインバータ装置１においては、主回路基板１０ＡのエリアＡ３とエリアＡ４とが、略直線状の境界領域Ｂ１によって互いに区分けされている。このため、主回路基板１０Ａ上においても、大電流が流れるエリア（エリアＡ３）と小電流が流れるエリア（エリアＡ４）とを確実に分離することができる。

さらに、変形例に係るインバータ装置１においては、大電流が流れるエリア（エリアＡ１，Ａ３）と小電流が流れるエリア（Ａ２，Ａ４）とが、同一基板の面内だけでなく、装置全体としてみた場合にも分離されることとなるため、パワー素子３０のスイッチングに伴うノイズや主回路の発熱の制御回路への影響を確実に抑制可能である。

１…インバータ装置、１０…主回路基板（第１の基板）、２０…コンデンサ基板（第２の基板）、３０…パワー素子、４０…制御回路（第２の制御回路）、５０…コンデンサ、６０…制御回路（第１の制御回路）、９０…電流検出部、９２…電流検出用素子、Ａ１…エリア（主回路形成領域）、Ａ２…エリア（制御回路形成領域）、Ａ３…エリア（主回路形成領域）、Ａ４…エリア（制御回路形成領域）、Ｂ１…境界領域（第１の境界領域）、Ｂ２…境界領域（第２の境界領域）。

Claims

所定の間隔を置いて互いに対向して配置されると共にそれぞれ主回路形成領域を有する第１及び第２の基板と、
前記第１の基板における主回路形成領域に実装されて主回路を構成する複数のパワー素子と、
前記複数のパワー素子に電気的に接続されると共に前記第２の基板における主回路形成領域に実装される複数のコンデンサと、
前記主回路を制御する制御回路と、を備え、
前記第２の基板は、前記第２の基板における主回路形成領域と分離区画された制御回路形成領域を有し、
前記制御回路は、前記第２の基板における制御回路形成領域に形成された第１の制御回路を有し、
前記第１の基板には、前記パワー素子同士の接続点に接続される出力端子が設けられている、
ことを特徴とするインバータ装置。
前記第１の基板は、前記第１の基板における主回路形成領域と分離区画された制御回路形成領域を有し、
前記制御回路は、前記第１の基板における制御回路形成領域に形成された第２の制御回路を有する、
ことを特徴とする請求項１に記載のインバータ装置。
前記第１の基板における主回路形成領域と制御回路形成領域とは、略直線状の第１の境界領域によって互いに分離区画されており、
前記第２の基板における主回路形成領域と制御回路形成領域とは、前記第１の境界領域の延在方向と同じ方向に延在する略直線状の第２の境界領域によって互いに分離区画されている、
ことを特徴とする請求項２に記載のインバータ装置。
前記第１の基板における主回路形成領域と前記第２の基板における主回路形成領域とは、それぞれ、当該インバータ装置の同じ側に設けられている、
ことを特徴とする請求項１〜３のいずれか一項に記載のインバータ装置。
出力電流を検出するための電流検出部をさらに備え、
前記電流検出部の電流検出用素子は、前記第２の基板における制御回路形成領域に配置されている、
ことを特徴とする請求項１〜４のいずれか一項に記載のインバータ装置。