Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5897584B2 - 半導体装置における鉛フリー構造 - Google Patents
[go: Go Back, main page]

JP5897584B2 - 半導体装置における鉛フリー構造 - Google Patents

半導体装置における鉛フリー構造 Download PDF

Info

Publication number
JP5897584B2
JP5897584B2 JP2013536629A JP2013536629A JP5897584B2 JP 5897584 B2 JP5897584 B2 JP 5897584B2 JP 2013536629 A JP2013536629 A JP 2013536629A JP 2013536629 A JP2013536629 A JP 2013536629A JP 5897584 B2 JP5897584 B2 JP 5897584B2
Authority
JP
Japan
Prior art keywords
lead
copper
contact pad
free solder
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536629A
Other languages
English (en)
Other versions
JP2013542611A (ja
Inventor
イップ,ローレン
チャン,レイレイ
ナガラジャン,クマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2013542611A publication Critical patent/JP2013542611A/ja
Application granted granted Critical
Publication of JP5897584B2 publication Critical patent/JP5897584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66Conductive materials thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

発明の分野
1つ以上の実施の形態は、一般に、半導体装置に関し、より特定的には、半導体装置用の鉛フリーはんだアセンブリ、およびこれの製造方法に関する。
背景
より小さい、より軽い、およびよりコンパクトであるという電子機器に対する増大する要求は、より小さい外形、および実装領域、または「設置面積(footprint)」を有するという半導体パッケージに対する相伴う要求をもたらす。この要求への1つの対応は、「表面実装(surface mount)」、および複数のはんだボールを用いたプリント基板(printed circuit board:PCB)への電気的接続である、ボールグリッドアレイ(ball grid array:BGA)半導体パッケージの開発であった。もう1つの対応は、基板(たとえば、PCBまたは鉛フレーム)への半導体チップまたは「ダイ(die)」の取り付けおよび接続の「フリップチップ(flip-chip)」法の開発であった。フリップチップ実装は、ダイの有効表面上のバンプ接点(たとえば、はんだボール)の形成、それから、ダイを逆さまに反転または「フリッピング(flipping)」すること、およびバンプ接点をリフローして(すなわち、融点までバンプ接点を加熱すること)基板上の対応するパッドへそれらを結合することを含む。
BGAパッケージ、ならびにフリップチップ実装および接続方法の双方においては、熱機械的信頼性は、電子産業の増大する関心となっている。特に、はんだ接合の信頼性は、そのような実装および接続方法の成果のある用途に対する最も重大な問題の1つである。
フリップチップパッケージ内においては、集積回路ダイは、基板の対応するパッドに結合されるはんだバンプを有する。これらのはんだ接合は、熱応力サイクルによる高応力点にて割れやすくなり得る。
特定有害物質使用制限指令(Restriction of Hazardous Substances:RoHS)は、電子機器の要素における鉛の濃度を制限する。RoHS要求に準拠するために、スズ鉛はんだは、鉛濃度が0.1重量%未満であるというRoHS要求を満足するスズ銀はんだのような鉛フリーはんだに置き換えられる。しかしながら、この置き換えは、はんだ接合の熱機械的信頼性に悪影響を及ぼす。なぜなら、鉛フリーはんだは、一般に、スズ鉛はんだよりも脆いからである。
1つ以上の実施の形態は、上記問題の1つ以上に対処し得る。
要約
1つの実施の形態においては、半導体装置が提供される。半導体装置は、半導体ダイと、半導体ダイの表面上に配置される複数の鉛フリーはんだバンプとを含み得る。基板は、複数の金属層と、複数の誘電体層とを含み得る。複数の金属層のうちの1つは、複数の鉛フリーはんだバンプに対応する複数の接触バッドを含み得る。複数の誘電体層のうちの1つは、複数の接触パッドに対する複数のそれぞれの開口部を有する外側の誘電体層とされ得る。複数のそれぞれの銅ポストは、複数の接触パッド上に配置され得る。各接触パッドに対するそれぞれの銅ポストは、接触パッドに対するそれぞれの開口部を通して接触パッドから延在し得る。半導体ダイは、複数の鉛フリーはんだバンプと複数の銅ポストとの間における接続を用いて基板上に実装され得る。
この実施の形態においては、複数の鉛フリーはんだバンプは、スズおよび銀を含み得る。複数の接触パッドは、銅とされ得る。外側の誘電体層は、複数の接触パッドの周囲で複数の接触パッドと接着するエポキシ複合材とされ得る。各接触パッドに対するそれぞれの銅ポストは、接触パッドから遠くに位置する端部キャップを有し得し、接触パッドと端部キャップとの間の部分を有し得る。端部キャップの幅は、上記部分の幅を超え得る。上記部分の高さは、端部キャップの高さを超え得る。各接触パッドに対するそれぞれの銅ポストは、外側の誘電体層の厚みを超えるとともに、接触パッドに対するそれぞれの開口部の幅を超えて、それぞれの開口部を通して延在し得る。各接触パッドに対するそれぞれの銅ポストは、外側の誘電体層の厚みを超えて、それぞれの開口部を通して延在し得る。各接触パッドに対するそれぞれの開口部は、外側の誘電体層の厚みに等しい高さを有するとともに、接触パッドの外周の内側になる直径を有する円筒状の開口部とされ得る。接触パッドに対するそれぞれの銅ポストは、それぞれの開口部の高さおよび直径を超えて、それぞれの開口部を通して接触パッドから延在し得る。
この実施の形態においては、複数の鉛フリーはんだバンプの各々は、鉛フリーはんだバンプに対応する接触パッド上のそれぞれの銅ポストへリフローはんだ付けされ得る。半導体装置は、グリッド配置における複数のそれぞれの銅ポストへそれぞれリフローはんだ付けされる複数の鉛フリーはんだボールをさらに備えることができ、各接触パッドに対するそれぞれの銅ポストは、基板の複数の金属層を介して接触パッドが対応する鉛フリーはんだバンプへ電気的に結合され得る。半導体装置は、複数のそれぞれの銅ポスト上のスズおよび銅のコーティングをさらに備えることができ、複数の鉛フリーはんだバンプの各々、およびそれぞれの銅ポスト上のコーティングは、鉛フリーはんだバンプに対応する接触パッド上のそれぞれの銅ポスト上に、ともにリフローはんだ付けされる。
この実施の形態においては、複数のそれぞれの銅ポストは、鉛フリーはんだバンプに対応する接触パッド上のそれぞれの銅ポスト上への、複数の鉛フリーはんだバンプの各々のリフローはんだ付けを強化するための粗い表面仕上げを有し得る。半導体ダイの表面は、複数の鉛フリーはんだバンプの各々に配置されるそれぞれのシリコン金属パッドを有し得る。各鉛フリーはんだバンプは、それぞれのシリコン金属パッドの第1の領域およびそれぞれの銅ポストの第2の領域へリフローはんだ付けされ得る。第1および第2の領域は、同じ大きさとされ得る。各大きさは、それぞれの銅ポストの内側の部分を通過する断面積を超え得る。内側の部分は、接触パッドと第2の領域との間である。外側の誘電体層は、複数の誘電体層の他のものよりも柔軟であるとされ得る。
もう1つの実施の形態においては、半導体装置の製造方法は、基板に接続するための複数の鉛フリーはんだバンプを有する半導体ダイを形成するステップを含み得る。インターポーザ基板は、形成され、外側の誘電体層および複数の接触パッドを含み得る。複数の接触パッドは、外側の誘電体層における複数のそれぞれの開口部を通して露出され得る。複数のそれぞれの銅ポストは、複数の接触パッド上に形成され得る。各接触パッドに対するそれぞれの銅ポストは、接触パッドに対するそれぞれの開口部を通して接触パッドから延在し得る。半導体ダイの複数の鉛フリーはんだバンプ、およびインターポーザ基板の複数の接触パッド上の複数のそれぞれの銅ポストは、揃えられ得る。複数の鉛フリーはんだバンプは、複数のそれぞれの銅ポストへリフローはんだ付けされ得る。
上記方法のこの実施の形態においては、各接触パッドに対するそれぞれの銅ポストを形成するステップは、接触パッドから遠くに位置する端部キャップを有するとともに、接触パッドと端部キャップとの間の部分を有するそれぞれの銅ポストを形成するステップを含み得る。端部キャップは、接触パッドと端部キャップとの間の銅ポストの部分の幅を超える幅を有し得る。各接触パッドに対するそれぞれの銅ポストを形成するステップは、接触パッドと端部キャップとの間のそれぞれの銅ポストの部分を、端部キャップの厚みを超える厚みに形成するステップを含み得る。半導体ダイを形成するステップは、複数の鉛フリーはんだバンプにおいて複数のそれぞれのシリコン金属パッドを有する半導体ダイを形成するステップを含み得る。リフローはんだ付けするステップは、それぞれのシリコン金属パッドの第1の領域およびそれぞれの銅ポストの第2の領域へ各鉛フリーはんだバンプをリフローはんだ付けするステップを含み得る。第1および第2の領域は、同じ大きさとされ得る。各大きさは、接触パッドと端部キャップとの間におけるそれぞれの銅ポストの部分を通る断面積を超え得る。上記方法のこの実施の形態は、スズおよび銅の共晶を用いて複数のそれぞれの銅ポストをコーティングするステップをさらに含み得る。リフローはんだ付けするステップは、複数の鉛フリーはんだバンプの各々、およびそれぞれの銅ポスト上のコーティングを、鉛フリーはんだバンプに対応し得る接触パッド上のそれぞれの銅ポスト上へリフローはんだ付けするステップを含み得る。
半導体装置のもう1つの製造方法は、基板に接続するための複数の鉛フリーはんだバンプを有する半導体ダイを形成するステップを含み得る。インターポーザ基板は、形成され、外側の誘電体層および複数の接触パッドを含み得る。複数の接触パッドは、外側の誘電体層における複数のそれぞれの開口部を通して露出され得る。複数の接触パッドは、複数のそれぞれのプレはんだパッドを用いて複数のそれぞれの開口部を通してカバーされ得る。半導体ダイの複数の鉛フリーはんだバンプは、インターポーザ基板上の複数のそれぞれのプレはんだパッドに揃えられ得る。複数の鉛フリーはんだバンプおよび複数のプレはんだパッドは、複数の接触パッド上にリフローはんだ付けされ得る。この実施の形態においては、複数の鉛フリーはんだバンプは、スズおよび銀を含み得る。複数の接触パッドは、銅とされ得る。複数のプレはんだパッドは、スズおよび銅を含み得る。
様々な他の実施の形態が以下の詳細な説明および特許請求の範囲に記載されていることが理解されるであろう。
開示された実施の形態の様々な局面および利点は、以下の詳細な説明の検討および図面への参照によって明らかになるであろう。
フリップチップパッケージ用の集積回路基板の上部平面図である。 フリップチップパッケージをともに形成する集積回路ダイおよびリッドを含む、図1の2−2線における基板の断面図である。 フリップチップパッケージの一部の断面図である。 ポストの1つの実施の形態を説明する断面図である。 ポストのもう1つの実施の形態を説明する断面図である。 コーティングを有するポストを説明する断面図である。 フリップチップ構造を作製するためのプロセスのフローチャートである。 半導体ダイの一部および基板の一部の断面図である。 リフローはんだ付け後の図8の半導体ダイおよび基板を示す。 図9の構造を作製するためのプロセスのフローチャートである。
図面の詳細な説明
図1は、たとえばフリップチップパッケージのような半導体装置用の集積回路基板100の上部平面図である。フリップチップパッケージは、基板100に面する半導体ダイの有効表面を有する熱的に改良されたボールグリッドアレイ(BGA)である。これらのレイアウトのために、フリップチップパッケージは、半導体ダイの背面に結合される外部ヒートシンクの用途に役立つ。ヒートシンクは、受動的または能動的であって、熱除去効率を改善する。集積回路基板100は、銅ポスト、および/またはフリップチップダイを取り付けるための銅およびスズのコーティングを持つ接触パッド104を有する領域102と、チップキャパシタのような他の要素を取り付けるための接触パッド108とを含む。
図2は、フリップチップパッケージをともに形成する集積回路ダイ210およびリッド201を含む、図1の2−2線における基板の断面図である。リッド201は、基板202へ結合されるとともに、凹部206を形成する内側の表面203および内側の壁部204を備える。リッドは、接着剤のような結合剤209によって基板202へ結合される脚部208をさらに備える。集積回路ダイ210は、シリコン金属接触パッド212と、対応するはんだバンプ214とを有し、これらは、基板の接触パッド216と接触する。1つ以上の実施の形態においては、接触パッド216は、関連する銅ポストおよび/またははんだバンプ214に結合するためのコーティングを有する。基板202の外側の誘電体層222は、接触パッド216に対する開口部を有する。接着剤218は、集積回路ダイ210の上方に用いられ得る。アンダーフィル(underfill)220は、集積回路ダイの下方に用いられ得る。また、図示されるように、基板202は、誘電体層によって離間される複数の金属層上に形成される導体を有する多層基板である。基板の表面上のキャパシタ224は、基板の金属層上の導体226および基板の底部の対応する電力接点238によって集積回路ダイへ結合される。キャパシタは、接地平面228および対応する接触パッド230へも結合される。他の導体232は、基板の上部の接触パッドから基板の底部の接触パッド234へ直接延在し得る。多層基板の様々な層における導体236も示される。基板のアートワークは、集積回路ダイの接触パッドから(はんだバンプおよび基板の上部の接触パッドを経由して)基板の底部の接点へ適切な接続が作られるように様々な導体を規定する。1つの実施の形態においては、基板の底部は、グリッド配置にて配置されるはんだボール240と、関連する銅ポストおよび/またははんだボール240に結合するためのコーティングを有する接触パッド234とを有する。
図3は、フリップチップパッケージの一部の断面図である。フリップチップパッケージの構造は、基板パッド側部上の誘電体開口部のエッジ352での応力集中点を取り除くポスト302とのはんだ接合を含み、それによって、フリップチップパッケージに信頼性が増大する。
1つ以上の実施の形態においては、半導体ダイ306の表面は、シリコン金属パッド308を含み、はんだバンプ304は、最初は、シリコン金属パッド308上に配置される。多層基板310は、基板の金属層内に接触パッド312を含む。接触パッド312は、金属ビア314、金属層318、およびパッド319を通して、フリップチップパッケージのはんだボール(たとえば、図2、240)へ、またはフリップチップパッケージ内のもう1つの要素へ結合される。代替的な実施の形態においては、図3に示される金属ビア314は、傾斜した側壁部を有するようにテーパ状にされ得る。他の実施の形態においては、金属ビア314は、他の公知の形状を有し得る。多層基板310は、ポスト302が満たす接触パッド312に対する開口部を持つ外側の誘電体層316を有する。
1つの実施の形態においては、はんだバンプ304は、スズ、スズ−銀、スズ−銀−銅、スズ−銅、または金のような鉛フリー合金から構成される。そのような鉛フリー合金はRoHS適合性を提供するが、非常に脆いので、ポスト302がないと、はんだバンプ304は、フリップチップパッケージの繰り返される熱サイクルの間に砕けてしまう。そのような熱サイクルは、集積回路306のパワー動作の間における加熱、およびパワーが除かれた後の周囲温度への冷却によって引き起こされ得る。そのような破砕は、基板310の大きさに対するダイ306の大きさの割合が大きい場合に、特に問題である。大きいダイ/基板割合は、パッケージにおける高応力を引き起こす。ポスト302は、鉛フリーはんだバンプ304よりも柔軟である銅から構成される。したがって、統合されたポストを有するはんだバンプ構造は、高い熱機械的応力に耐えて、鉛フリーはんだバンプ304の破砕を防止するとともに、フリップチップパッケージの信頼性を増大し得る。
1つの実施の形態においては、外側の誘電体層316は、味の素株式会社(Ajinomoto, Inc.)から利用可能であるアジノモトビルドアップフィルム(Ajinomoto Build-up Film:ABF)である。このエポキシ複合材は、基板の表面上に用いられるいくつかのはんだマスク材料よりも柔軟である。この柔軟性は、ポスト302が誘電体層における開口部を完全に満たす場合であっても、ポスト302が熱機械的応力下において曲がることを可能とする。外側の誘電体層316は、他の複数の誘電体層、たとえば、誘電体層317よりも柔軟である。外側の誘電体層316は、接触パッド312の周囲において接触パッド312に完全に接着する。
1つの実施の形態においては、ポスト302は、端部キャップ320および内側の部分322を有する。ポスト302の端部キャップ320は、接触パッド312から遠くに位置し、ポスト302の内側の部分322は、接触パッド312と端部キャップ320との間にある。端部キャップ320は、内側の部分322の幅328を超える幅326を有する。より大きいポストの端部キャップは、バンプに対する接触領域を増大させるとともに、バンプ全体の応力レベルを低減する。1つの実施の形態においては、外側の誘電体層316における開口部は、円筒状であるとともに、接触パッド312に亘る外側の誘電体層316の厚みに等しい高さ324を有する。開口部は、接触パッド312の外周の内側になる直径も有し、この直径は、ポストが開口部を満たす場合に、円筒状のポスト302の幅328に等しい。ポスト302は、開口部を通して接触パッド312から、その高さおよび直径を超えて延在する。1つの実施の形態においては、これは、メッキされた銅が誘電体層316内の開口部を満たして溢れるまで、銅接触パッド312上に銅をメッキすることによって得られる。
フリップチップパッケージは、シリコン金属パッド308およびポスト302上にはんだバンプ304をリフローはんだ付けすることによって作製される。これは、はんだバンプ304を溶かして、半導体ダイ306と基板310との間における機械的および電気的接続を形成する。1つの実施の形態においては、リフローはんだ付けは、はんだバンプ304とポスト302の端部キャップ320との間における接触領域にほぼ等しい、はんだバンプ304とシリコン金属パッド308との間における接触領域をもたらす。接触領域がほぼ等しいところでは、接触領域間の応力がバランスされる。接触領域の大きさ間の大きな違いは、接触領域間に発生する応力のアンバランスを引き起こして、失敗に対する脆弱性の増大をもたらす。したがって、接触領域は、大きさが正確に等しい必要はない。しかし、接触領域の大きさがより近いほど、応力がよりバランスされる。
1つの実施の形態においては、シリコン金属パッド308およびポスト302とはんだバンプ304との接触領域の双方は、ポスト302の内側の部分322を通る断面領域を超える。誘電体開口部のエッジ352における応力集中点を取り除いて、はんだ接合の接触領域を増大することによって、はんだ接合の疲労寿命が増大する。
1つの実施の形態においては、ポスト302は、50〜85マイクロメートルの内側の部分322を通る幅328、50〜115マイクロメートルの端部キャップ320の幅326、および30マイクロメートルよりも低い高さ324を有する。幅328(a)よりも大きい幅326(b)、および高さ324(c)有するポスト構造302について、幅328に対する高さ324の割合は、一般に、1よりも小さい(c/a<1)。1つの実施の形態においては、パッド308の幅340(f)およびポスト302の幅326(b)に対して、割合(f/b)は、およそ1に等しい。他の実施の形態においては、割合は、0.50≦f/b≦1.50の範囲内とされ得る。当業者は、技術が進歩するにつれて、より小さいバンプピッチ、およびより小さい誘電体開口部が実現可能であることを認識するであろう。
図4は、1つの実施の形態に従うポスト402を説明する断面図である。ポスト402は、外側の誘電体層316における幅406の開口部を通して接触パッド312から延在する。しかしながら、ポスト402は開口部を完全に満たさず、ポスト402と開口部の側壁部との間にギャップが形成される。なぜなら、ポストの幅410は、開口部の幅406よりも狭いからである。したがって、ポスト402が開口部を通して接触パッド312から延在しても、ポスト402は、外側の誘電体層316における開口部の幅406を超えて延在しない。実施の形態の一例においては、接触パッド312上の誘電体層316の高さ420(c)に対するポストの高さ412(d)の割合は、1.1よりも大きい(d/c≧1.1)。特定の例においては、dは2μmだけcよりも大きくてもよい。
図5は、もう1つの実施の形態に従うポスト502を説明する断面図である。ポスト502は、外側の誘電体層316の開口部を完全に満たす。ポスト502は、開口部の高さ508を超えることなく、かつ、開口部の幅510を超えることなく、開口部を通して接触パッド312から延在する。
1つの実施の形態においては、ポスト502は、ポスト502上への鉛フリーバンプのリフローはんだ付けを強化するための粗い表面仕上げを有する。
図6は、コーティング604を有するポスト602を説明する断面図である。コーティング604は、ポスト602上への鉛フリーはんだバンプ606のリフローはんだ付けを強化する。
1つの実施の形態においては、プレはんだコーティング604は、ポスト602上にプリントされ、スズおよび銅から構成される一方、はんだバンプ606は、スズおよび銀を含む鉛フリー合金から構成される。リフローはんだ付けの間に、はんだバンプ606およびコーティング604は、完全に溶けてはんだ接合を形成する。リフローはんだ付けの間に、コーティング604は、はんだバンプ606がポスト602の近傍において低減された銀含有量を有するようにする。これは、はんだバンプ606の延性を増し、高い熱機械的応力を受ける箇所において失敗しにくくする。したがって、はんだバンプ606は、ポスト602によって吸収されないいかなる熱機械的応力からもより破砕されにくい。
図7は、1つの実施の形態に従うフリップチップ構造を作製するためのプロセスのフローチャートである。
ステップ702において、基板へ接続するための鉛フリーはんだバンプを有する半導体ダイが作られる。ステップ704において、外側の誘電体層と、外側の誘電体層における開口部を通して露出する接触パッドとを含むインターポーザ基板が作られる。
ステップ706において、接触パッド上に銅ポストが作られる。各接触パッドに対する銅ポストは、接触パッドに対する開口部を通して接触パッドから延在する。1つの実施の形態においては、各接触パッドに対する銅ポストは、接触パッドから遠くに位置する端部キャップを伴って作られ、ポストは、接触パッドと端部キャップとの間の内側の部分を有する。端部キャップの幅は、内側の部分の幅を超え、内側の部分の高さは、端部キャップの高さを超える。
基板上に銅ポストを形成する方法の一例は、基板の外側の層にドライフィルムレジスト材料または誘電体層を適用することである。それから、基板における銅接触パッドを露出させるように開口部が形成される。接触パッド上にポストを形成するように銅がめっきされる。それから、ドライフィルムレジスト材料が取り除かれて、表面処理またはプレはんだが銅ポストの上部に適用され得る。銅ポスト構造を有することの利点は、ポストの幅が誘電体またははんだマスク開口部の幅と無関係であるということである。したがって、銅ポストの上部の幅の割合は、シリコン金属パッド(図3、308)の幅により合わせられて、はんだ接合のためのより均一な形状を形成し、全体のバンプ応力を低減し得る。
ステップ708において、銅ポストは、開口部を通して鉛フリープレはんだからなるコーティングでカバーされる。ステップ710において、半導体ダイの鉛フリーはんだバンプは、インターポーザ基板の接触パッド上の銅ポストに揃えられる。
ステップ712において、鉛フリーはんだバンプおよびコーティングは、銅ポスト上へリフローはんだ付けされる。1つの実施の形態においては、各鉛フリーはんだバンプは、シリコン金属パッドの領域へ、およびコーティングされた銅ポストの等しい領域へリフローはんだ付けされ、これらの各領域は、銅ポストの内側の部分を通る断面領域を超える。
図8は、1つの実施の形態に従う半導体ダイ802の一部および基板804の一部の断面図である。鉛フリーはんだバンプ806は、スズおよび銀を含む合金(たとえばSnAg2.3またはSnAg1.8)から構成される。接触パッド312は、銅から構成される。プレはんだパッド810は、スズおよび銅の合金(たとえばSnCu0.7)から構成される。
1つの実施の形態においては、はんだペーストは、はんだ付け用フラックスと、スズ−銅合金の粉末とを含む。プレはんだパッド810を生成するために、外側の誘電体層812における開口部を通して外側の誘電体層812および接触パッド312上へ、はんだペーストがシルクスクリーンされ得る。プレはんだペーストは、外側の誘電体層812における開口部を満たし、開口部の幅814および高さ816を通しておよび超えて接触パッド312から延在し、それによって、プレはんだパッド810を形成する。
1つの実施の形態においては、シリコン金属パッド308の幅820(g)に対する誘電体開口部の幅814(f)の割合は、およそ1に等しくてもよい(f/g=1)。もう1つの実施の形態においては、誘電体開口部の幅814は、シリコン金属パッド308の幅820よりもわずかに大きくてもよい(たとえばf/g≧1.1)。
図9は、1つの実施の形態に従うリフローはんだ付け後の図8の半導体ダイ802および基板804を示す。はんだ接合902は、リフローはんだ付けの間に図8のはんだバンプ806およびプレはんだパッド810から形成される。
1つの実施の形態においては、リフローは、はんだフラックスを放出しながら、はんだバンプ806、およびプレはんだパッド810のはんだペーストを溶かす。はんだバンプ806およびプレはんだパッド810の異なる合金は、リフローはんだ付けの間に部分的に互いに拡散する。
図10は、図9の構造を作製するためのプロセスのフローチャートである。ステップ1002において、基板へ接続するための鉛フリーはんだバンプを有する半導体ダイが作られる。ステップ1004において、外側の誘電体層と、外側の誘電体層における開口部を通して露出される接触パッドとを含むインターポーザ基板が作られる。開口部は、基板へはんだマスクを適用し、マスクされていない誘電体材料を取り除いて接触パッドを露出することによって形成され得る。ステップ1006において、接触パッドは、開口部を通してスズおよび銅の共晶からなるコーティングでカバーされる。プレはんだパッド(図8、810)は、まず、表面仕上げを適用し、それから、接触パッドに亘って開口部にはんだペーストをプリントすることによって形成され得る。
ステップ1008において、半導体ダイの鉛フリーはんだバンプは、インターポーザ基板のコーティングされた接触パッドに揃えられる。ステップ1010において、鉛フリーはんだバンプおよびコーティングがリフローはんだ付けされる。
1つ以上の実施の形態は、様々なフリップチップ構造に適用可能であると考えられる。他の局面および実施の形態は、ここに開示された発明の明細書および実践の考慮から当業者に明らかになるであろう。明細書および説明された実施の形態は、単なる例として考慮されることが意図され、発明の本当の範囲および精神は、後続の特許請求の範囲によって示される。

Claims (7)

  1. 半導体装置であって、
    半導体ダイと、
    スズおよび銀を含むとともに、前記半導体ダイの表面上のそれぞれのパッドに配置される複数の鉛フリーはんだバンプと、
    複数の金属層および複数の誘電体層を含む基板とを備え、
    前記複数の金属層のうちの1つは、前記複数の鉛フリーはんだバンプに対応する、前記基板の上部の複数の接触パッドを含み、
    前記複数の誘電体層のうちの1つは、前記複数の接触パッドに対する複数のそれぞれの開口部を有する外側の誘電体層であり、
    前記半導体装置は、
    前記複数の接触パッド上に配置される複数のそれぞれの銅ポストをさらに備え、
    各接触パッドに対する前記それぞれの銅ポストは、前記外側の誘電体層の厚みを超えるとともに、前記接触パッドに対する前記それぞれの開口部の幅を超えて、前記それぞれの開口部を通して前記接触パッドから延在し、
    各銅ポストは、前記それぞれの開口部の範囲内の断面積を有し、
    前記半導体ダイは、前記複数の鉛フリーはんだバンプと前記複数の銅ポストとの間における接続を用いて前記基板上に実装され、
    前記半導体装置は、
    前記複数のそれぞれの銅ポスト上のスズおよび銅の合金のコーティングをさらに備え、
    前記複数の鉛フリーはんだバンプの各々、および前記それぞれの銅ポスト上の前記コーティングは、前記鉛フリーはんだバンプに対応する前記接触パッド上の前記それぞれの銅ポスト上に、ともにリフローはんだ付けされ、
    前記基板の底部のグリッド配置において、他の複数の接触パッドに関連する他の複数のそれぞれの銅ポストへそれぞれリフローはんだ付けされる複数の鉛フリーはんだボールをさらに備え、
    他の銅ポストの各々は、前記基板の前記複数の金属層を介して、前記鉛フリーはんだバンプのうちの1つへ電気的に結合され、
    ともにリフローされた各鉛フリーはんだバンプおよび前記コーティングは、前記それぞれの銅ポストの近傍において低減された銀含有量を有し、
    各はんだバンプと前記半導体ダイの表面上のそれぞれのパッドのうちの1つとの間の接触領域、および、各はんだバンプと前記複数のそれぞれの銅ポストのうちの1つとの間の接触領域の大きさは等しく、かつ、前記それぞれの開口部内の前記複数のそれぞれの銅ポストのうちの1つの断面積よりも大きい、半導体装置。
  2. 前記複数の接触パッドは、銅であり、
    前記外側の誘電体層は、前記複数の接触パッドの周囲で前記複数の接触パッドと接着するエポキシ複合材である、請求項1に記載の半導体装置。
  3. 各接触パッドに対する前記それぞれの銅ポストは、前記接触パッドから遠くに位置する端部キャップを有するとともに、前記接触パッドと前記端部キャップとの間の部分を有し、
    前記端部キャップの幅は、前記部分の幅を超える、請求項1または2に記載の半導体装置。
  4. 前記部分の高さは、前記端部キャップの高さを超える、請求項3に記載の半導体装置。
  5. 各接触パッドに対する前記それぞれの開口部は、前記外側の誘電体層の厚みに等しい高さを有するとともに、前記接触パッドの周囲内の直径を有する円筒状の開口部であり、
    前記接触パッドに対する前記それぞれの銅ポストは、前記それぞれの開口部の前記高さおよび前記直径を超えて、前記それぞれの開口部を通して前記接触パッドから延在する、請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記複数の鉛フリーはんだバンプの各々は、前記鉛フリーはんだバンプに対応する前記接触パッド上の前記それぞれの銅ポストへリフローはんだ付けされる、請求項1〜5のいずれか1項に記載の半導体装置。
  7. 半導体装置の製造方法であって、
    スズおよび銀を含む、基板に接続するための複数の鉛フリーはんだバンプを有する半導体ダイを形成するステップを含み、前記はんだバンプは、前記半導体ダイの表面上の複数のそれぞれのパッドに配置され、
    前記方法は、
    外側の誘電体層、前記基板の上部の複数の接触パッド、および前記基板の底部のグリッド配置における他の複数の接触パッドを含む基板を形成するステップをさらに含み、
    前記複数の接触パッドは、前記外側の誘電体層における複数のそれぞれの開口部を通して露出され、
    前記方法は、
    前記複数の接触パッド上に複数のそれぞれの銅ポストを形成するとともに、前記他の複数の接触パッド上に他の複数の銅ポストを形成するステップをさらに含み、
    各接触パッドに対する前記それぞれの銅ポストは、前記接触パッドに対する前記それぞれの開口部を通して前記接触パッドから延在するとともに、前記接触パッドから遠くに位置する端部キャップを有し、
    前記端部キャップは、前記接触パッドと前記端部キャップとの間の前記銅ポストの部分の幅を超える幅を有し、
    前記接触パッドと前記端部キャップとの間の前記それぞれの銅ポストの部分は、前記端部キャップの厚みを超える厚みを有し、
    各銅ポストは、前記それぞれの開口部の範囲内の断面積を有し、
    前記方法は、
    前記他の複数の銅ポスト上に複数の鉛フリーはんだボールを形成するステップと、
    スズおよび銅の共晶合金を用いて前記複数のそれぞれの銅ポストをコーティングするステップとをさらに含み、
    前記リフローはんだ付けするステップは、前記複数の鉛フリーはんだバンプの各々、および前記それぞれの銅ポスト上の前記コーティングを、前記鉛フリーはんだバンプに対応する前記接触パッド上の前記それぞれの銅ポスト上へリフローはんだ付けするステップをさらに含み、
    前記方法は、
    前記半導体ダイの前記複数の鉛フリーはんだバンプ、および前記基板の前記複数の接触パッド上の前記複数のそれぞれの銅ポストを揃えるステップと、
    前記スズおよび銅の共晶合金でコーティングされた前記複数のそれぞれの銅ポストへ前記複数の鉛フリーはんだバンプをリフローはんだ付けするステップとをさらに含み、当該リフローはんだ付けするステップは、前記半導体ダイの表面上の複数のそれぞれのパッドの第1の領域、および、前記それぞれの銅ポストの第2の領域に、各鉛フリーはんだバンプをリフローはんだ付けするステップを含み、
    前記第1の領域および前記第2の領域は、同じ大きさであり、各大きさは前記接触パッドと前記端部キャップとの間の前記それぞれの銅ポストの部分を通る断面積を超えており、
    ともにリフローされた各鉛フリーはんだバンプおよび前記コーティングは、前記それぞれの銅ポストの近傍において低減された銀含有量を有する、方法。
JP2013536629A 2010-10-26 2011-09-26 半導体装置における鉛フリー構造 Active JP5897584B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/912,519 US8410604B2 (en) 2010-10-26 2010-10-26 Lead-free structures in a semiconductor device
US12/912,519 2010-10-26
PCT/US2011/053326 WO2012057953A1 (en) 2010-10-26 2011-09-26 Lead-free structures in a semiconductor device

Publications (2)

Publication Number Publication Date
JP2013542611A JP2013542611A (ja) 2013-11-21
JP5897584B2 true JP5897584B2 (ja) 2016-03-30

Family

ID=44801163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013536629A Active JP5897584B2 (ja) 2010-10-26 2011-09-26 半導体装置における鉛フリー構造

Country Status (7)

Country Link
US (1) US8410604B2 (ja)
EP (1) EP2633551B1 (ja)
JP (1) JP5897584B2 (ja)
KR (1) KR101496068B1 (ja)
CN (1) CN103262236B (ja)
TW (1) TWI532133B (ja)
WO (1) WO2012057953A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101611804B1 (ko) * 2007-11-01 2016-04-11 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
US9053990B2 (en) * 2012-10-25 2015-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bump interconnection techniques
CN104425287A (zh) * 2013-08-19 2015-03-18 讯芯电子科技(中山)有限公司 封装结构及制造方法
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
CN104201120B (zh) * 2014-08-28 2017-05-24 通富微电子股份有限公司 半导体倒装封装方法
CN104241236B (zh) * 2014-08-28 2017-05-24 通富微电子股份有限公司 一种半导体倒装封装结构
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
CN106874639B (zh) * 2017-04-17 2019-09-24 北京理工大学 恒变幅加载下机械结构的疲劳寿命可靠度评估方法及装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JPH09246703A (ja) * 1996-03-05 1997-09-19 Sony Corp プリント配線板
US5790377A (en) 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP2000349191A (ja) * 1999-06-04 2000-12-15 Toshiba Corp 半導体装置および配線回路装置
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US20030034565A1 (en) * 2001-08-18 2003-02-20 Lan James Jaen-Don Flip chip substrate with metal columns
JP3583396B2 (ja) 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
TWI268012B (en) * 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
US7241640B1 (en) 2005-02-08 2007-07-10 Xilinx, Inc. Solder ball assembly for a semiconductor device and method of fabricating same
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
WO2007126130A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Bakelite Co., Ltd. ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
JP2007324330A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路基板
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP4814196B2 (ja) * 2007-10-15 2011-11-16 富士通株式会社 回路基板
US20090108442A1 (en) * 2007-10-25 2009-04-30 International Business Machines Corporation Self-assembled stress relief interface
US20090111277A1 (en) * 2007-10-29 2009-04-30 Applied Materials, Inc. Wet photoresist strip for wafer bumping with ozonated acetic anhydride
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
US7952207B2 (en) 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
KR20090080623A (ko) 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
JP5154271B2 (ja) 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法

Also Published As

Publication number Publication date
KR101496068B1 (ko) 2015-02-25
CN103262236B (zh) 2016-06-29
TW201227893A (en) 2012-07-01
US20120098130A1 (en) 2012-04-26
JP2013542611A (ja) 2013-11-21
CN103262236A (zh) 2013-08-21
WO2012057953A1 (en) 2012-05-03
EP2633551B1 (en) 2016-03-23
EP2633551A1 (en) 2013-09-04
KR20130096752A (ko) 2013-08-30
US8410604B2 (en) 2013-04-02
TWI532133B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP5649805B2 (ja) 半導体装置の製造方法
JP4502690B2 (ja) 実装基板
US7745258B2 (en) Manufacturing method of semiconductor device
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP5058714B2 (ja) 半導体装置及びその製造方法
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
CN101030546B (zh) 电容安装方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP6492768B2 (ja) 電子装置及びはんだ実装方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP4051570B2 (ja) 半導体装置の製造方法
JP3838530B2 (ja) 半導体装置の製造方法
JP5246038B2 (ja) 回路基板
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
TWI399838B (zh) 柱對柱覆晶結構
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
KR102527153B1 (ko) 반도체 패키지 및 그 제조 방법
JP5589734B2 (ja) 電子部品及びその製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007027337A (ja) 中継基板付き基板及びその製造方法
TW200411880A (en) Process for mounting a flip chip and a passive device onto a substrate
JP2003124252A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160302

R150 Certificate of patent or registration of utility model

Ref document number: 5897584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250