JP5897584B2 - 半導体装置における鉛フリー構造 - Google Patents
半導体装置における鉛フリー構造 Download PDFInfo
- Publication number
- JP5897584B2 JP5897584B2 JP2013536629A JP2013536629A JP5897584B2 JP 5897584 B2 JP5897584 B2 JP 5897584B2 JP 2013536629 A JP2013536629 A JP 2013536629A JP 2013536629 A JP2013536629 A JP 2013536629A JP 5897584 B2 JP5897584 B2 JP 5897584B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- copper
- contact pad
- free solder
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
1つ以上の実施の形態は、一般に、半導体装置に関し、より特定的には、半導体装置用の鉛フリーはんだアセンブリ、およびこれの製造方法に関する。
より小さい、より軽い、およびよりコンパクトであるという電子機器に対する増大する要求は、より小さい外形、および実装領域、または「設置面積(footprint)」を有するという半導体パッケージに対する相伴う要求をもたらす。この要求への1つの対応は、「表面実装(surface mount)」、および複数のはんだボールを用いたプリント基板(printed circuit board:PCB)への電気的接続である、ボールグリッドアレイ(ball grid array:BGA)半導体パッケージの開発であった。もう1つの対応は、基板(たとえば、PCBまたは鉛フレーム)への半導体チップまたは「ダイ(die)」の取り付けおよび接続の「フリップチップ(flip-chip)」法の開発であった。フリップチップ実装は、ダイの有効表面上のバンプ接点(たとえば、はんだボール)の形成、それから、ダイを逆さまに反転または「フリッピング(flipping)」すること、およびバンプ接点をリフローして(すなわち、融点までバンプ接点を加熱すること)基板上の対応するパッドへそれらを結合することを含む。
1つの実施の形態においては、半導体装置が提供される。半導体装置は、半導体ダイと、半導体ダイの表面上に配置される複数の鉛フリーはんだバンプとを含み得る。基板は、複数の金属層と、複数の誘電体層とを含み得る。複数の金属層のうちの1つは、複数の鉛フリーはんだバンプに対応する複数の接触バッドを含み得る。複数の誘電体層のうちの1つは、複数の接触パッドに対する複数のそれぞれの開口部を有する外側の誘電体層とされ得る。複数のそれぞれの銅ポストは、複数の接触パッド上に配置され得る。各接触パッドに対するそれぞれの銅ポストは、接触パッドに対するそれぞれの開口部を通して接触パッドから延在し得る。半導体ダイは、複数の鉛フリーはんだバンプと複数の銅ポストとの間における接続を用いて基板上に実装され得る。
図1は、たとえばフリップチップパッケージのような半導体装置用の集積回路基板100の上部平面図である。フリップチップパッケージは、基板100に面する半導体ダイの有効表面を有する熱的に改良されたボールグリッドアレイ(BGA)である。これらのレイアウトのために、フリップチップパッケージは、半導体ダイの背面に結合される外部ヒートシンクの用途に役立つ。ヒートシンクは、受動的または能動的であって、熱除去効率を改善する。集積回路基板100は、銅ポスト、および/またはフリップチップダイを取り付けるための銅およびスズのコーティングを持つ接触パッド104を有する領域102と、チップキャパシタのような他の要素を取り付けるための接触パッド108とを含む。
Claims (7)
- 半導体装置であって、
半導体ダイと、
スズおよび銀を含むとともに、前記半導体ダイの表面上のそれぞれのパッドに配置される複数の鉛フリーはんだバンプと、
複数の金属層および複数の誘電体層を含む基板とを備え、
前記複数の金属層のうちの1つは、前記複数の鉛フリーはんだバンプに対応する、前記基板の上部の複数の接触パッドを含み、
前記複数の誘電体層のうちの1つは、前記複数の接触パッドに対する複数のそれぞれの開口部を有する外側の誘電体層であり、
前記半導体装置は、
前記複数の接触パッド上に配置される複数のそれぞれの銅ポストをさらに備え、
各接触パッドに対する前記それぞれの銅ポストは、前記外側の誘電体層の厚みを超えるとともに、前記接触パッドに対する前記それぞれの開口部の幅を超えて、前記それぞれの開口部を通して前記接触パッドから延在し、
各銅ポストは、前記それぞれの開口部の範囲内の断面積を有し、
前記半導体ダイは、前記複数の鉛フリーはんだバンプと前記複数の銅ポストとの間における接続を用いて前記基板上に実装され、
前記半導体装置は、
前記複数のそれぞれの銅ポスト上のスズおよび銅の合金のコーティングをさらに備え、
前記複数の鉛フリーはんだバンプの各々、および前記それぞれの銅ポスト上の前記コーティングは、前記鉛フリーはんだバンプに対応する前記接触パッド上の前記それぞれの銅ポスト上に、ともにリフローはんだ付けされ、
前記基板の底部のグリッド配置において、他の複数の接触パッドに関連する他の複数のそれぞれの銅ポストへそれぞれリフローはんだ付けされる複数の鉛フリーはんだボールをさらに備え、
他の銅ポストの各々は、前記基板の前記複数の金属層を介して、前記鉛フリーはんだバンプのうちの1つへ電気的に結合され、
ともにリフローされた各鉛フリーはんだバンプおよび前記コーティングは、前記それぞれの銅ポストの近傍において低減された銀含有量を有し、
各はんだバンプと前記半導体ダイの表面上のそれぞれのパッドのうちの1つとの間の接触領域、および、各はんだバンプと前記複数のそれぞれの銅ポストのうちの1つとの間の接触領域の大きさは等しく、かつ、前記それぞれの開口部内の前記複数のそれぞれの銅ポストのうちの1つの断面積よりも大きい、半導体装置。 - 前記複数の接触パッドは、銅であり、
前記外側の誘電体層は、前記複数の接触パッドの周囲で前記複数の接触パッドと接着するエポキシ複合材である、請求項1に記載の半導体装置。 - 各接触パッドに対する前記それぞれの銅ポストは、前記接触パッドから遠くに位置する端部キャップを有するとともに、前記接触パッドと前記端部キャップとの間の部分を有し、
前記端部キャップの幅は、前記部分の幅を超える、請求項1または2に記載の半導体装置。 - 前記部分の高さは、前記端部キャップの高さを超える、請求項3に記載の半導体装置。
- 各接触パッドに対する前記それぞれの開口部は、前記外側の誘電体層の厚みに等しい高さを有するとともに、前記接触パッドの周囲内の直径を有する円筒状の開口部であり、
前記接触パッドに対する前記それぞれの銅ポストは、前記それぞれの開口部の前記高さおよび前記直径を超えて、前記それぞれの開口部を通して前記接触パッドから延在する、請求項1〜4のいずれか1項に記載の半導体装置。 - 前記複数の鉛フリーはんだバンプの各々は、前記鉛フリーはんだバンプに対応する前記接触パッド上の前記それぞれの銅ポストへリフローはんだ付けされる、請求項1〜5のいずれか1項に記載の半導体装置。
- 半導体装置の製造方法であって、
スズおよび銀を含む、基板に接続するための複数の鉛フリーはんだバンプを有する半導体ダイを形成するステップを含み、前記はんだバンプは、前記半導体ダイの表面上の複数のそれぞれのパッドに配置され、
前記方法は、
外側の誘電体層、前記基板の上部の複数の接触パッド、および前記基板の底部のグリッド配置における他の複数の接触パッドを含む基板を形成するステップをさらに含み、
前記複数の接触パッドは、前記外側の誘電体層における複数のそれぞれの開口部を通して露出され、
前記方法は、
前記複数の接触パッド上に複数のそれぞれの銅ポストを形成するとともに、前記他の複数の接触パッド上に他の複数の銅ポストを形成するステップをさらに含み、
各接触パッドに対する前記それぞれの銅ポストは、前記接触パッドに対する前記それぞれの開口部を通して前記接触パッドから延在するとともに、前記接触パッドから遠くに位置する端部キャップを有し、
前記端部キャップは、前記接触パッドと前記端部キャップとの間の前記銅ポストの部分の幅を超える幅を有し、
前記接触パッドと前記端部キャップとの間の前記それぞれの銅ポストの部分は、前記端部キャップの厚みを超える厚みを有し、
各銅ポストは、前記それぞれの開口部の範囲内の断面積を有し、
前記方法は、
前記他の複数の銅ポスト上に複数の鉛フリーはんだボールを形成するステップと、
スズおよび銅の共晶合金を用いて前記複数のそれぞれの銅ポストをコーティングするステップとをさらに含み、
前記リフローはんだ付けするステップは、前記複数の鉛フリーはんだバンプの各々、および前記それぞれの銅ポスト上の前記コーティングを、前記鉛フリーはんだバンプに対応する前記接触パッド上の前記それぞれの銅ポスト上へリフローはんだ付けするステップをさらに含み、
前記方法は、
前記半導体ダイの前記複数の鉛フリーはんだバンプ、および前記基板の前記複数の接触パッド上の前記複数のそれぞれの銅ポストを揃えるステップと、
前記スズおよび銅の共晶合金でコーティングされた前記複数のそれぞれの銅ポストへ前記複数の鉛フリーはんだバンプをリフローはんだ付けするステップとをさらに含み、当該リフローはんだ付けするステップは、前記半導体ダイの表面上の複数のそれぞれのパッドの第1の領域、および、前記それぞれの銅ポストの第2の領域に、各鉛フリーはんだバンプをリフローはんだ付けするステップを含み、
前記第1の領域および前記第2の領域は、同じ大きさであり、各大きさは前記接触パッドと前記端部キャップとの間の前記それぞれの銅ポストの部分を通る断面積を超えており、
ともにリフローされた各鉛フリーはんだバンプおよび前記コーティングは、前記それぞれの銅ポストの近傍において低減された銀含有量を有する、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/912,519 US8410604B2 (en) | 2010-10-26 | 2010-10-26 | Lead-free structures in a semiconductor device |
| US12/912,519 | 2010-10-26 | ||
| PCT/US2011/053326 WO2012057953A1 (en) | 2010-10-26 | 2011-09-26 | Lead-free structures in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013542611A JP2013542611A (ja) | 2013-11-21 |
| JP5897584B2 true JP5897584B2 (ja) | 2016-03-30 |
Family
ID=44801163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013536629A Active JP5897584B2 (ja) | 2010-10-26 | 2011-09-26 | 半導体装置における鉛フリー構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8410604B2 (ja) |
| EP (1) | EP2633551B1 (ja) |
| JP (1) | JP5897584B2 (ja) |
| KR (1) | KR101496068B1 (ja) |
| CN (1) | CN103262236B (ja) |
| TW (1) | TWI532133B (ja) |
| WO (1) | WO2012057953A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101611804B1 (ko) * | 2007-11-01 | 2016-04-11 | 다이니폰 인사츠 가부시키가이샤 | 부품 내장 배선판, 부품 내장 배선판의 제조 방법 |
| TW201208007A (en) * | 2010-08-02 | 2012-02-16 | Advanced Semiconductor Eng | Semiconductor package |
| JP2013149948A (ja) * | 2011-12-20 | 2013-08-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| KR20140019173A (ko) * | 2012-08-06 | 2014-02-14 | 삼성전기주식회사 | 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지 |
| US9053990B2 (en) * | 2012-10-25 | 2015-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump interconnection techniques |
| CN104425287A (zh) * | 2013-08-19 | 2015-03-18 | 讯芯电子科技(中山)有限公司 | 封装结构及制造方法 |
| TWI525769B (zh) * | 2013-11-27 | 2016-03-11 | 矽品精密工業股份有限公司 | 封裝基板及其製法 |
| CN104201120B (zh) * | 2014-08-28 | 2017-05-24 | 通富微电子股份有限公司 | 半导体倒装封装方法 |
| CN104241236B (zh) * | 2014-08-28 | 2017-05-24 | 通富微电子股份有限公司 | 一种半导体倒装封装结构 |
| JP6230520B2 (ja) * | 2014-10-29 | 2017-11-15 | キヤノン株式会社 | プリント回路板及び電子機器 |
| CN106874639B (zh) * | 2017-04-17 | 2019-09-24 | 北京理工大学 | 恒变幅加载下机械结构的疲劳寿命可靠度评估方法及装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5431328A (en) | 1994-05-06 | 1995-07-11 | Industrial Technology Research Institute | Composite bump flip chip bonding |
| JPH09246703A (ja) * | 1996-03-05 | 1997-09-19 | Sony Corp | プリント配線板 |
| US5790377A (en) | 1996-09-12 | 1998-08-04 | Packard Hughes Interconnect Company | Integral copper column with solder bump flip chip |
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| JP2000349191A (ja) * | 1999-06-04 | 2000-12-15 | Toshiba Corp | 半導体装置および配線回路装置 |
| US6638847B1 (en) | 2000-04-19 | 2003-10-28 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
| US20030034565A1 (en) * | 2001-08-18 | 2003-02-20 | Lan James Jaen-Don | Flip chip substrate with metal columns |
| JP3583396B2 (ja) | 2001-10-31 | 2004-11-04 | 富士通株式会社 | 半導体装置の製造方法、薄膜多層基板及びその製造方法 |
| JP3910908B2 (ja) * | 2002-10-29 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置用基板及びこの製造方法、並びに半導体装置 |
| TWI268012B (en) * | 2003-08-07 | 2006-12-01 | Phoenix Prec Technology Corp | Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same |
| TWI254995B (en) * | 2004-01-30 | 2006-05-11 | Phoenix Prec Technology Corp | Presolder structure formed on semiconductor package substrate and method for fabricating the same |
| US7241640B1 (en) | 2005-02-08 | 2007-07-10 | Xilinx, Inc. | Solder ball assembly for a semiconductor device and method of fabricating same |
| JP2007109825A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法 |
| US7388284B1 (en) | 2005-10-14 | 2008-06-17 | Xilinx, Inc. | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit |
| WO2007126130A1 (ja) * | 2006-04-28 | 2007-11-08 | Sumitomo Bakelite Co., Ltd. | ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ |
| JP2007324330A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | 回路基板 |
| JP5258045B2 (ja) * | 2006-06-30 | 2013-08-07 | 日本電気株式会社 | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 |
| JP4814196B2 (ja) * | 2007-10-15 | 2011-11-16 | 富士通株式会社 | 回路基板 |
| US20090108442A1 (en) * | 2007-10-25 | 2009-04-30 | International Business Machines Corporation | Self-assembled stress relief interface |
| US20090111277A1 (en) * | 2007-10-29 | 2009-04-30 | Applied Materials, Inc. | Wet photoresist strip for wafer bumping with ozonated acetic anhydride |
| JP2009117767A (ja) * | 2007-11-09 | 2009-05-28 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及びそれにより製造した半導体装置 |
| US7952207B2 (en) | 2007-12-05 | 2011-05-31 | International Business Machines Corporation | Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening |
| KR20090080623A (ko) | 2008-01-22 | 2009-07-27 | 삼성전기주식회사 | 포스트 범프 및 그 형성방법 |
| JP5154271B2 (ja) | 2008-03-17 | 2013-02-27 | 日本特殊陶業株式会社 | はんだバンプを有する配線基板及びその製造方法 |
-
2010
- 2010-10-26 US US12/912,519 patent/US8410604B2/en active Active
-
2011
- 2011-09-26 CN CN201180051984.0A patent/CN103262236B/zh active Active
- 2011-09-26 KR KR1020137013264A patent/KR101496068B1/ko active Active
- 2011-09-26 EP EP11770243.1A patent/EP2633551B1/en active Active
- 2011-09-26 WO PCT/US2011/053326 patent/WO2012057953A1/en not_active Ceased
- 2011-09-26 JP JP2013536629A patent/JP5897584B2/ja active Active
- 2011-10-25 TW TW100138606A patent/TWI532133B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101496068B1 (ko) | 2015-02-25 |
| CN103262236B (zh) | 2016-06-29 |
| TW201227893A (en) | 2012-07-01 |
| US20120098130A1 (en) | 2012-04-26 |
| JP2013542611A (ja) | 2013-11-21 |
| CN103262236A (zh) | 2013-08-21 |
| WO2012057953A1 (en) | 2012-05-03 |
| EP2633551B1 (en) | 2016-03-23 |
| EP2633551A1 (en) | 2013-09-04 |
| KR20130096752A (ko) | 2013-08-30 |
| US8410604B2 (en) | 2013-04-02 |
| TWI532133B (zh) | 2016-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| JP4502690B2 (ja) | 実装基板 | |
| US7745258B2 (en) | Manufacturing method of semiconductor device | |
| JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
| JP5058714B2 (ja) | 半導体装置及びその製造方法 | |
| US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| CN101030546B (zh) | 电容安装方法 | |
| JP2018037520A (ja) | 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法 | |
| JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
| JP6492768B2 (ja) | 電子装置及びはんだ実装方法 | |
| KR101211724B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| JP5246038B2 (ja) | 回路基板 | |
| JP2016127066A (ja) | バンプ付きプリント配線板およびその製造方法 | |
| TWI399838B (zh) | 柱對柱覆晶結構 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| KR102527153B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP5589734B2 (ja) | 電子部品及びその製造方法 | |
| JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007027337A (ja) | 中継基板付き基板及びその製造方法 | |
| TW200411880A (en) | Process for mounting a flip chip and a passive device onto a substrate | |
| JP2003124252A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150902 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5897584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |