Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5907480B2 - バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 - Google Patents
[go: Go Back, main page]

JP5907480B2 - バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP5907480B2
JP5907480B2 JP2013159358A JP2013159358A JP5907480B2 JP 5907480 B2 JP5907480 B2 JP 5907480B2 JP 2013159358 A JP2013159358 A JP 2013159358A JP 2013159358 A JP2013159358 A JP 2013159358A JP 5907480 B2 JP5907480 B2 JP 5907480B2
Authority
JP
Japan
Prior art keywords
layer
base
collector layer
collector
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013159358A
Other languages
English (en)
Other versions
JP2015032623A (ja
Inventor
佐々木　健次
健次 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013159358A priority Critical patent/JP5907480B2/ja
Priority to US14/328,737 priority patent/US20150035121A1/en
Priority to CN201410369333.1A priority patent/CN104347406B/zh
Priority to TW103126174A priority patent/TWI567983B/zh
Publication of JP2015032623A publication Critical patent/JP2015032623A/ja
Priority to US15/073,802 priority patent/US9627503B2/en
Application granted granted Critical
Publication of JP5907480B2 publication Critical patent/JP5907480B2/ja
Priority to US15/454,434 priority patent/US10236237B2/en
Priority to US16/263,193 priority patent/US10468335B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/646—Chemical etching of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • H10W44/234—Arrangements for impedance matching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法に関する。
従来から、基板上に、コレクタ層と、ベース層と、エミッタ層と、を有するバイポーラトランジスタの開発が試みられている。
特許文献１には、ベース層に接するベース電極に接続されたベース配線が、平面視が長方形状のコレクタ層の長手方向の端部から引き出されているバイポーラトランジスタが開示されている。
特開２００４−３２７９０４号公報
しかしながら、特許文献１記載のバイポーラトランジスタでは、コレクタ層をウェットエッチングしているため、コレクタ層の結晶方位に依存してエッチングの異方性が生じ得る。この結果、コレクタ層は、その結晶方位［０１１］と直交する断面の形状が逆メサ型で、結晶方位［０１１］に沿う断面の形状が順メサ型となる。
ここで、ベース配線がコレクタ層の長手方向の端部から引き出されているため、コレクタ層の短手方向が結晶方位［０１１］に沿う場合、ベース配線は逆メサ型のコレクタ層の端部からコレクタ層の外部へ引き出されることになり、メサの段差で断線する恐れがあった。
本発明は、コレクタ層の短手方向が結晶方位［０１１］に沿う場合であっても、ベース配線の断線を抑制することを目的の一つとする。
本発明の一側面に係るバイポーラトランジスタは、平面視で長手方向及び短手方向を有するコレクタ層であって、前記短手方向が結晶方位［０１１］に沿い、前記短手方向と直交する断面の形状が逆メサ型で、前記長手方向と直交する断面の形状が順メサ型である前記コレクタ層と、前記コレクタ層上に形成されているベース層と、前記ベース層上に形成されているベース電極と、前記ベース電極に接続され、平面視で前記コレクタ層の前記短手方向の端部から前記コレクタ層の外部へ引き出されているベース配線と、を有する。
本発明によれば、コレクタ層の短手方向が結晶方位［０１１］に沿う場合であっても、ベース配線の断線を抑制することができる。
本発明の第１実施形態に係るバイポーラトランジスタの一例としてのＨＢＴの平面図である。 図１のＡ−Ａ断面図である。 図１のＢ−Ｂ断面図である。 図１のＣ−Ｃ断面図である。 図１のＤ−Ｄ断面図である。 本発明の第２実施形態に係るバイポーラトランジスタの一例としてのＨＢＴの平面図である。 本発明の第３実施形態に係る半導体装置の平面図である。 本発明の第４実施形態に係る半導体装置の平面図である。 本発明の第５実施形態に係る半導体装置の平面図である。 第１実施形態に係るベース配線の引き出し方を適用したＢｉＦＥＴの断面図である。
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。即ち、本発明は、その趣旨を逸脱しない範囲で種々変形（各実施例を組み合わせる等）して実施することができる。また、以下の図面の記載において、同一または類似の部分には同一または類似の符号を付して表している。図面は模式的なものであり、必ずしも実際の寸法や比率等とは一致しない。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。
（第１実施形態）
本発明の第１実施形態に係るバイポーラトランジスタは、主として、基板上にコレクタ層、ベース層、及びエミッタ層を備えている。本発明の第１実施形態では、バイポーラトランジスタとして、コレクタ層とベース層、及び、ベース層とエミッタ層の少なくも一方がヘテロ接合されて構成されたヘテロ接合バイポーラトランジスタ（以下、「ＨＢＴ（Heterojunction Bipolar Transistor）」と称す。）を一例に挙げる。
＜構造＞
まず、第１実施形態に係るＨＢＴの構造について説明する。図１は、本発明の第１実施形態に係るバイポーラトランジスタの一例としてのＨＢＴ１０の平面図である。図２は、図１のＡ−Ａ断面図である。図３は、図１のＢ−Ｂ断面図である。図４は、図１のＣ−Ｃ断面図である。図５は、図１のＤ−Ｄ断面図である。
本実施形態のＨＢＴ１０は、基板、例えば板状の化合物半導体基板１２上に形成されている。
化合物半導体基板１２の材料は、特に限定されないが、例えば結晶構造を有した材料が挙げられる。結晶構造を有した材料として、ＧａＡｓやＳｉ、ＩｎＰ、ＳｉＣ、ＧａＮ等が挙げられる。そして、これらの中でも、ＩｎＰ等に比べて安価で大口径化が容易なＧａＡｓ又はＳｉを主成分として含有していることが好ましい。なお、「主成分」とは、ある基板又はある層全体に占める主成分となる材料の割合が８０質量％以上であることをいう。本実施形態では、化合物半導体基板１２は例えばＧａＡｓで構成されている。図１等には、ＧａＡｓの一部の結晶方位として、結晶方位［０１１］と、結晶方位［０１０］と、結晶方位［０１−１］と、を示している。
ＨＢＴ１０は、サブコレクタ層１４と、コレクタ層１６と、コレクタ電極１８と、ベース層２０と、ベース電極２２と、エミッタ層２４と、エミッタ電極２６と、を有している。
サブコレクタ層１４は、化合物半導体基板１２の一部表面上に形成されている。このサブコレクタ層１４の材料は、特に限定されないが、例えば結晶構造を有した材料が挙げられる。結晶構造としては、閃亜鉛鉱型結晶構造が好ましい。本実施形態では、サブコレクタ層１４は、例えば化合物半導体基板１２と同様の材料としてｎ型ＧａＡｓ（Ｓｉ濃度５×１０18ｃｍ-3）を主成分として含有している。なお、サブコレクタ層１４のＧａＡｓの結晶方位は、例えば化合物半導体基板１２のＧａＡｓの結晶方位と揃っている。
サブコレクタ層１４の平面視の形状は、例えば凸形状となっている（図１参照）。このサブコレクタ層１４の突起方向は、サブコレクタ層１４の結晶方位［０１−１］と略平行になっている（以下、「略平行」を「沿う」と称す。）。また、サブコレクタ層１４は、その結晶方位［０１１］と直交する断面の形状が逆メサ型で（図２，３参照）、結晶方位［０１１］に沿う断面の形状が順メサ型となっている（図４，５参照）。言い換えると、サブコレクタ層１４の突起方向の両側面が逆メサ面で、突起方向と直交する幅方向の両側面が順メサ面となっている。また、サブコレクタ層１４の厚みは、例えば約０．５μｍである。
なお、上記「順メサ型」とは、上（化合物半導体基板１２に対してサブコレクタ層１４方向）が狭い台形を意味し、上記「逆メサ型」とは、上が広い台形を意味する。また、上記「順メサ面」は、斜面と上部平坦面が鈍角を成す当該斜面を意味し、上記「逆メサ面」は、斜面と上部平坦面が鋭角を成す当該斜面を意味する。また、上記「略平行」とは、平行の対象となる方向（例えば上記結晶方位［０１−１］）との成す角度が、０度±２０度であることを意味する。本実施形態では、より具体的に、サブコレクタ層１４の突起方向は、サブコレクタ層１４の結晶方位［０１−１］と平行になっている（上記角度が０度）。また、サブコレクタ層１４は、オーミック抵抗が下げられ、コレクタ層１６とともにコレクタとして機能している。
コレクタ層１６は、サブコレクタ層１４上でサブコレクタ層１４の幅方向の中央部に形成されている（図１，２参照）。このコレクタ層１６の材料は、特に限定されないが、例えば結晶構造を有した材料が挙げられる。結晶構造としては、閃亜鉛鉱型結晶構造が好ましい。本実施形態では、コレクタ層１６は、例えばサブコレクタ層１４と同様の材料としてＧａＡｓを主成分として含有している。なお、コレクタ層１６のＧａＡｓの結晶方位は、例えば化合物半導体基板１２のＧａＡｓの結晶方位と揃っている。
また、コレクタ層１６の主成分とされるＧａＡｓは、従来から使用されている秩序化ＩｎＧａＰに比べて熱伝導率が良いため、コレクタ層１６側への放熱性が向上し、高温動作或いは高出力動作でのトランジスタ特性が改善するという効果がある。
なお、ＧａＡｓを含有するコレクタ層１６全体は、ｎ型半導体であっても、ｐ型半導体であってもよい。コレクタ層１６がｎ型半導体である場合は、ＨＢＴ１０はｎｐｎ接合となる。また、コレクタ層１６がｐ型半導体である場合は、ＨＢＴ１０はｐｎｐ接合となる。ただし、ＧａＡｓは、電子移動度よりもホール移動度が非常に低いため（電子移動度は約０．８５ｍ2／（Ｖ ｓ）、ホール移動度は約０．０４ｍ2／（Ｖ ｓ）である。）ｐｎｐ接合より周波数特性が良いという観点から、ｎ型半導体である方が好ましい。以下、本実施形態では、コレクタ層１６がｎ型半導体であるものとする。なお、コレクタ層１６をｎ型にするためには、コレクタ層１６にＳｉやＳ，Ｓｅ，Ｔｅ、Ｓｎ等のドーパントをドープする。また、コレクタ層１６をｐ型にするためには、コレクタ層１６にＣやＭｇ，Ｂｅ，Ｚｎ，Ｃｄ等のドーパントをドープする。
コレクタ層１６の平面視の形状は、一方向に長い例えば長方形状となっている（図１参照）。この長方形状（コレクタ層１６）の長手方向は、コレクタ層１６の結晶方位［０１−１］に沿っている。また、コレクタ層１６の短手方向は、コレクタ層１６の結晶方位［０１１］に沿っている。さらに、コレクタ層１６は、その結晶方位［０１１］から見た形状が逆メサ型で（図２参照）、結晶方位［０１１］と直交する［０１−１］から見た形状が順メサ型となっている（図５参照）。言い換えると、コレクタ層１６の短手方向と直交する断面の形状が逆メサ型で、コレクタ層１６の長手方向と直交する断面の形状が順メサ型である。さらに言い換えると、コレクタ層１６の長手方向の両側面が逆メサ面で、コレクタ層１６の短手方向の両側面が順メサ面となっている。また、コレクタ層１６の厚みは、例えば約０．５μｍ以上１．５μｍである。
コレクタ電極１８は、サブコレクタ層１４上でコレクタ層１６を挟んでサブコレクタ層１４の幅方向の両端部にそれぞれ（一対）形成されている（図１参照）。
一対のコレクタ電極１８の平面視の形状は、それぞれ例えば長方形状となっている。この長方形状（コレクタ電極１８）の長手方向は、コレクタ層１６の結晶方位［０１−１］に沿っている。コレクタ電極１８の材料は、特に限定されないが、例えばＴｉ／Ｐｔ、ＷＳｉ、Ｐｔ／Ｔｉ／Ａｕ又はＡｕＧｅ／Ｎｉ／Ａｕ等である。好ましくは、コレクタ電極１８の材料は、ＡｕＧｅ／Ｎｉ／Ａｕである。なお、平面視において、一対のコレクタ電極１８は、コレクタ層１６よりも、コレクタ層１６の結晶方位［０１−１］側に後退している。言い換えると、コレクタ層１６は、一対のコレクタ電極１８に対して、サブコレクタ層１４の突起方向に突き出ている。
一対のコレクタ電極１８は、各コンタクトホール１８Ａを介して同じコレクタ配線１８Ｂに接続されている。また、コレクタ配線１８Ｂは、その上層のコンタクトホール１９Ａを介してさらに上層のコレクタまとめ配線１９Ｂに接続されている。
コンタクトホール１８Ａは、例えばコレクタ配線１８Ｂと同様の材料で構成されている。また、コンタクトホール１８Ａの側面外周は、例えば図示しない絶縁体の保護膜で囲われている。
コレクタ配線１８Ｂの平面視の形状は、例えば凹形状となっている（図１参照）。この凹形状の窪み部分は、サブコレクタ層１４の突起部分側に開いている。また、この窪み部分は、サブコレクタ層１４の幅方向の中央部にあるベース層２０やエミッタ層２４等の一部を囲んでいる。
ベース層２０は、コレクタ層１６上に形成されている（図１，２参照）。このベース層２０の材料は、特に限定されないが、例えば結晶構造を有した材料が挙げられる。結晶構造としては、閃亜鉛鉱型結晶構造が好ましい。本実施形態では、ベース層２０は、例えばサブコレクタ層１４及びコレクタ層１６と同様の材料としてＧａＡｓを主成分として含有している。なお、ベース層２０のＧａＡｓの結晶方位は、例えば化合物半導体基板１２のＧａＡｓの結晶方位と揃っている。
また、ベース層２０の主成分とされるＧａＡｓは、ｎ型半導体であっても、ｐ型半導体であってもよい。本実施形態では、ベース層２０のＧａＡｓは、コレクタ層１６がｎ型半導体とされているので、ｐ型半導体とされている。
ベース層２０の平面視の形状は、一方向に長い例えば長方形状となっている（図１参照）。この長方形状（ベース層２０）の長手方向は、ベース層２０の結晶方位［０１−１］に沿っている。また、このベース層２０の短手方向は、ベース層２０の結晶方位［０１１］に沿っている。さらに、ベース層２０は、その結晶方位［０１１］から見た形状が逆メサ型で（図２参照）、結晶方位［０１１］と直交する［０１−１］から見た形状が順メサ型となっている（図５参照）。言い換えると、ベース層２０の短手方向と直交する断面の形状が逆メサ型で、ベース層２０の長手方向と直交する断面の形状が順メサ型である。さらに言い換えると、ベース層２０の長手方向の両側面が逆メサ面で、ベース層２０の短手方向の両側面が順メサ面となっている。また、ベース層２０の厚みは、例えば約０．０５μｍ以上０．１５μｍである。
ベース電極２２は、ベース層２０上に形成されている（図２，５参照）。このベース電極２２の平面視の形状は、例えば凹形状となっている（図１参照）。この凹形状の窪み部分は、ベース層２０の結晶方位［０１−１］から見て開いている（窪んでいる）。また、この窪み部分は、エミッタ層２４等を囲んでいる。ベース電極２２の材料は、特に限定されないが、例えばＴｉ／Ｐｔ、ＷＳｉ、Ｐｔ／Ｔｉ／Ａｕ又はＡｕＧｅ／Ｎｉ／Ａｕ等である。好ましくは、ベース電極２２の材料は、Ｐｔ／Ｔｉ／Ａｕである。
また、このベース電極２２は、コンタクトホール２２Ａを介してベース配線２２Ｂに接続されている。
コンタクトホール２２Ａは、例えばベース配線２２Ｂと同様の材料で構成されている。また、コンタクトホール２２Ａの側面外周は、例えば図示しない絶縁体の保護膜で囲われている。
ベース配線２２Ｂの平面視の形状は、例えばＬ字形状となっている（図１参照）。Ｌ字形状（ベース配線２２Ｂ）の一端部は、ベース電極２２に接続されている。そして、ベース配線２２Ｂは、ベース電極２２との接続領域から、ベース層２０及びコレクタ層１６の短手方向の端部からサブコレクタ層１４の外側まで引き出されている（図１，５参照）。より具体的に、本実施形態では、ベース配線２２Ｂは、コレクタ層１６の短手方向、言い換えるとコレクタ層１６の結晶方位［０１１］に沿って（と平行に）真っ直ぐ引き出されている。この結果、ベース配線２２Ｂは、ベース層２０、コレクタ層１６及びサブコレクタ層１４それぞれの順メサ面である側面を跨ぐことになる。
ベース配線２２Ｂは、サブコレクタ層１４の外側まで引き出された後は、例えば直角に折り曲げられて、コレクタ層１６の長手方向に沿って延伸している。そして、延伸先であるベース配線２２Ｂの他端部が、図示しないベースまとめ配線を介して金属パッド等に接続されている。
エミッタ層２４は、ベース層２０上に形成されている（図２参照）。このエミッタ層２４は、一方向に長い例えば長方形状となっている（図１参照）。このエミッタ層２４の長手方向は、ベース層２０の結晶方位［０１−１］に沿っている。
エミッタ層２４の材料は、半導体であれば特に限定されない。ただし、本実施形態では、エミッタ層２４は、ベース層２０とヘテロ接合されるため、ベース層２０の主成分と格子整合する材料を主成分とした半導体で構成されることが好ましい。具体的には、ベース層２０がＡｌyＧａ1-yＡｓ又はＧａＡｓを主成分としている場合、ＩｎＧａＰ又はＡｌyＧａ1-yＡｓを主成分とした半導体で構成されていることが好ましい。
エミッタ電極２６は、エミッタ層２４上に形成されている（図２参照）。エミッタ電極２６の材料は、特に限定されないが、例えばＴｉ／Ｐｔ、ＷＳｉ、又はＡｕＧｅ／Ｎｉ／Ａｕ等である。
また、このエミッタ電極２６は、コンタクトホール２６Ａを介してエミッタ配線２６Ｂに接続されている。また、エミッタ配線２６Ｂは、その上層のコンタクトホール２８Ａを介してさらに上層のエミッタまとめ配線２８Ｂに接続されている。
コンタクトホール２６Ａは、例えばエミッタ配線２６Ｂと同様の材料で構成されている。また、コンタクトホール２６Ａの側面外周は、例えば図示しない絶縁体の保護膜で囲われている。
エミッタ配線２６Ｂの平面視の形状は、例えば長方形状となっている（図１参照）。エミッタ配線２６Ｂの長手方向は、ベース層２０の結晶方位［０１−１］に沿っている。
コンタクトホール２８Ａは、例えばエミッタまとめ配線２８Ｂと同様の材料で構成されている。また、コンタクトホール２８Ａの側面外周は、例えば図示しない絶縁体の保護膜で囲われている。
エミッタまとめ配線２８Ｂの平面視の形状は、例えば長方形状となっている（図１参照）。エミッタまとめ配線２８Ｂの長手方向は、ベース層２０の結晶方位［０１１］に沿っている。
＜製造方法＞
次に、第１実施形態に係るＨＢＴ１０の製造方法の概略を説明する。
化合物半導体基板１２上に、順に、サブコレクタ層１４、コレクタ層１６、ベース層２０、及びエミッタ層２４を例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法等で形成する（図２参照）。
次に、エミッタ層２４上にフォトレジスト工程を用いてエミッタ電極２６を蒸着する。
次に、エミッタ電極２６に覆われていないエミッタ層２４をベース層２０が露出するまでエッチングする。そして、露出したベース層２０上にベース電極２２を蒸着する。
次に、ベース層２０及びその下層のコレクタ層１６をサブコレクタ層１４が露出するまでウェットエッチングする。さらに、サブコレクタ層１４をウェットエッチングする。ベース層２０及びコレクタ層１６のエッチングの際は、各々の短手方向が、結晶方位［０１１］（全て同じ方向に揃っている）に沿うように各々の短手方向と長手方向を決めてウェットエッチングする。このエッチングはウェットエッチングであるため、ベース層２０やコレクタ層１６、サブコレクタ層１４の結晶方位に依存してエッチングの異方性（エッチング速度が異なる）が生じる。この結果、ベース層２０やコレクタ層１６、サブコレクタ層１４は、結晶方位［０１１］から見た形状が逆メサ型で、結晶方位［０１１］と直交する方向から見た形状が順メサ型となる。
次に、サブコレクタ層１４上でコレクタ層１６を挟んでサブコレクタ層１４の幅方向の両端部に一対のコレクタ電極１８をリフトオフ法により形成する。
次に、化合物半導体基板１２のサブコレクタ層１４等の各層が形成されている側から、例えばＳｉＮ膜等の保護膜をプラズマＣＶＤ等で形成する。
次に、コレクタ電極１８と、ベース電極２２と、エミッタ電極２６において少なくともそれぞれの一部が露出するように、形成した保護膜をドライエッチングする。
次に、露出したコレクタ電極１８と、ベース電極２２と、エミッタ電極２６上に、コンタクトホール１８Ａ、２２Ａ、２６Ａを介して、対応するコレクタ配線１８Ｂ、ベース配線２２Ｂ、エミッタ配線２６Ｂをスパッタ法や蒸着法等の物理気相蒸着法とリフトオフ法とを用いて形成する。ここで、ベース配線２２Ｂは、コレクタ層１６の短手方向の端部から引き出すように形成する。
次に、化合物半導体基板１２のサブコレクタ層１４等の各層が形成されている側から、例えばＳｉＮ膜等の保護膜をＭＯＣＶＤ等で形成する。
次に、コレクタ配線１８Ｂと、ベース配線２２Ｂと、エミッタ配線２６Ｂにおいて少なくともそれぞれの一部が露出するように、形成した保護膜をドライエッチングする。
次に、平坦化のためにポリイド膜を塗布する。そして、コレクタ配線１８Ｂと、ベース配線２２Ｂと、エミッタ配線２６Ｂにおいて少なくともそれぞれの一部が露出するように、上記保護膜をエッチングした箇所上のポリイド膜をエッチングする。
次に、露出したコレクタ配線１８Ｂと、ベース配線２２Ｂと、エミッタ配線２６Ｂ上に、コンタクトホール１９Ａ、２８Ａ等を介して、対応するコレクタまとめ配線１９Ｂ、ベースまとめ配線（不図示）、エミッタまとめ配線２８Ｂをスパッタ法や蒸着法等の物理気相蒸着法とリフトオフ法とを用いて形成する。
以上の製造工程を経ることにより、図１〜図５に示すＨＢＴ１０が製造される。
＜作用＞
以上、本実施形態のＨＢＴ１０によれば、短手方向がコレクタ層１６の結晶方位［０１１］に沿い、短手方向と直交する断面の形状が逆メサ型で、長手方向と直交する断面の形状が順メサ型であるコレクタ層１６と、当該コレクタ層１６の短手方向の端部からコレクタ層１６の外部へ引き出されているベース配線２２Ｂと、を有している。
この結果、ベース配線２２Ｂは、コレクタ層１６の順メサ面である側面を跨ぐことになる。したがって、コレクタ層１６の短手方向がその結晶方位［０１１］に沿う場合であっても、コレクタ層１６の逆メサ面である側面を跨ぐ場合に比べて、ベース配線２２Ｂの断線を抑制することができる。
また、本実施形態のＨＢＴ１０によれば、ベース層２０も同様に、その短手方向が上記結晶方位［０１１］に沿い、短手方向と直交する断面の形状が逆メサ型で、長手方向と直交する断面の形状が順メサ型である。
この結果、ベース配線２２Ｂは、ベース層２０の順メサ面である側面を跨ぐことになる。したがって、ベース層２０の短手方向がその結晶方位［０１１］に沿う場合であっても、ベース層２０の逆メサ面である側面を跨ぐ場合に比べて、ベース配線２２Ｂの断線を抑制することができる。
また、本実施形態のＨＢＴ１０によれば、化合物半導体基板１２とコレクタ層１６の間に形成され、コレクタ層１６と同じ結晶方位を有するサブコレクタ層１４であって、コレクタ層１６の短手方向と直交する断面の形状が逆メサ型で、コレクタ層１６の長手方向と直交する断面の形状が順メサ型であるサブコレクタ層１４をさらに有している。
この結果、ベース配線２２Ｂは、サブコレクタ層１４の順メサ面である側面を跨ぐことになる。したがって、サブコレクタ層１４の逆メサ面である側面を跨ぐ場合に比べて、ベース配線２２Ｂの断線を抑制することができる。
また、本実施形態のＨＢＴ１０によれば、化合物半導体基板１２は、ＧａＡｓ基板を含んでいる。化合物半導体基板１２としてＧａＡｓ基板を選択した場合、ＩｎＰ等に比べて安価で大口径化が容易となる。
（第２実施形態）
次に、本発明の第２実施形態に係るＨＢＴについて説明する。
本第２実施形態に係るＨＢＴは、第１実施形態に比べて、ベース配線の引き出し方が異なる。その他の構成は、第１実施形態と同様である。
図６は、本発明の第２実施形態に係るバイポーラトランジスタの一例としてのＨＢＴ４０の平面図である。
図６に示すように、ＨＢＴ４０は、コンタクトホール２２Ａを介してベース電極２２に接続されたベース配線４２を有する。このベース配線４２は、コレクタ層の短手方向の端部から引き出されている。この結果、ベース配線４２は、ベース層２０、コレクタ層１６及びサブコレクタ層１４それぞれの順メサ面である側面を跨ぐことになる。より具体的に、ベース配線４２は、第１部分４２Ａと第２部分４２Ｂと第３部分４２Ｃとを有する。
第１部分４２Ａは、ベース層２０上に存在し、ベース電極２２に接続された部分である。この第１部分４２Ａの形状は、略長方形状となっている。第１部分４２Ａの長手方向は、コレクタ層１６の結晶方位［０１１］に沿っている。この第１部分４２Ａの一端部は、第２部分４２Ｂの一端部に繋がっている。
第２部分４２Ｂは、ベース層２０上からサブコレクタ層１４の外側までベース配線４２が引き出された部分である。この第２部分４２Ｂは、コレクタ層１６の短手方向の端部から引き出されているものの、当該端部に対して斜めに真っ直ぐ引き出されている。この引き出された先の第２部分４２Ｂの他端部は、第３部分４２Ｃの一端部に繋がっている。
第３部分４２Ｃは、化合物半導体基板１２上に存在し、形状が略長方形状となっている。第３部分４２Ｃの長手方向は、コレクタ層１６の結晶方位［０１−１］に沿っている。この第３部分４２Ｃの他端部は、図示しないベースまとめ配線に接続されている。なお、第２部分４２Ｂと第３部分４２Ｃの境界付近にある角部は、ベース配線４２の剥がれを抑制する観点から、面取りした方が好ましい。
以上、本第２実施形態に係るＨＢＴ４０によれば、平面視でベース配線４２の第２部分４２Ｂがコレクタ層１６の短手方向の端部に対して斜めに引き出されているため、製造時にコレクタ層１６等の順メサ面付近の第２部分４２Ｂの厚みが他の箇所に比べて薄くなる場合があっても、コレクタ層１６の短手方向と平行に引き出される場合に比べて、順メサ面付近での第２部分４２Ｂの幅を大きくすることができる。これにより、ベース配線４２において、コレクタ層１６等の順メサ面付近の断面積と、他の箇所の断面積をより近づけることができ、ベース配線４２の断線をより抑制することができる。
（第３実施形態）
次に、本発明の第３実施形態に係る半導体装置について説明する。
図７は、本発明の第３実施形態に係る半導体装置５０の平面図である。
本第３実施形態に係る半導体装置５０は、第１実施形態で説明したＨＢＴ１０を少なくとも１つ有するとともに、ＨＢＴ１０とはベース配線の引き出し方が異なるＨＢＴ６０を少なくとも１つ有する。
ＨＢＴ６０は、サブコレクタ層６２と、コレクタ層６４と、コレクタ電極６６と、ベース層６８と、ベース電極７０と、エミッタ層７２と、エミッタ電極７４と、を有している。また、ＨＢＴ６０は、コレクタ配線７６と、エミッタ配線７８と、ベース配線８０とを有している。
コレクタ層６４とベース層６８は、例えばＧａＡｓを主成分として含有している。そして、コレクタ層６４とベース層６８の形状は、例えば長方形状である。コレクタ層６４とベース層６８は、その長手方向が各々の結晶方位［０１１］に沿い、短手方向と直交する断面の形状が逆メサ型で、長手方向と直交する断面の形状が順メサ型となっている。同様に、サブコレクタ層６２も、コレクタ層６４の短手方向と直交する断面の形状が逆メサ型で、コレクタ層６４の長手方向と直交する断面の形状が順メサ型となっている。
ベース配線８０の平面視の形状は、例えば略Ｔ字形状となっている。ベース配線８０の直線部分は、コンタクトホール８０Ａを介してベース電極７０に接続されている。
そして、このベース配線８０は、ベース電極２２との接続領域から、ベース層６８及びコレクタ層６４の長手方向の端部からサブコレクタ層６２の外側まで引き出されている。より具体的に、本実施形態では、ベース配線８０は、コレクタ層６４の長手方向、言い換えるとコレクタ層６４の結晶方位［０１１］に沿って（と平行に）真っ直ぐ引き出されている。この結果、ベース配線８０は、ベース層６８、コレクタ層６４及びサブコレクタ層６２それぞれの順メサ面である側面を跨ぐことになる。
ベース配線８０は、サブコレクタ層６２の外側まで引き出された後は、コレクタ層６４の長手方向に沿って延伸する。そして、延伸先であるベース配線８０の他端部が、図示しないベースまとめ配線を介して金属パッド等に接続されている。
ＨＢＴ６０のその他の構成については、第１実施形態で説明した内容と同様なので説明を省略する。
以上、本第３実施形態に係る半導体装置５０によれば、単にＨＢＴ６０を並べる場合に比べて、ベース配線８０の引き出し方向が増え、半導体装置５０のレイアウトの自由度を高めることができる。これにより、例えば半導体装置５０の小型化が可能となる。
（第４実施形態）
次に、本発明の第４実施形態に係る半導体装置について説明する。
図８は、本発明の第４実施形態に係る半導体装置９０の平面図である。
本第４実施形態に係る半導体装置９０は、第１実施形態で説明したＨＢＴ１０と同様のＨＢＴ１００を少なくとも２つ有している。
各ＨＢＴ１００では、サブコレクタ層１０２と、コレクタ層１０４、ベース層１０６と共通である。各ＨＢＴ１００は、エミッタ層１０８とエミッタ電極１１０を個別に有する。また、各ＨＢＴ１００は、コレクタ電極１１２Ａを個別に有する。コレクタ電極１１２Ａと対向するコレクタ電極１１２Ｂは、各ＨＢＴ１００共通に用いられる。各コレクタ電極１１２Ａとコレクタ電極１１２Ｂは、コレクタ配線１１４で接続される。各エミッタ電極１１０は、エミッタ配線１１６で接続される。
コレクタ層１０４とベース層１０６は、例えばＧａＡｓを主成分として含有している。そして、コレクタ層１０４とベース層１０６の形状は、例えば長方形状である。コレクタ層１０４とベース層１０６は、その短手方向が各々の結晶方位［０１１］に沿い、短手方向と直交する断面の形状が逆メサ型で、長手方向と直交する断面の形状が順メサ型となっている。同様に、サブコレクタ層６２も、コレクタ層１０４の短手方向と直交する断面の形状が逆メサ型で、コレクタ層１０４の長手方向と直交する断面の形状が順メサ型となっている。
各ＨＢＴ１００では、ベース電極１１８及びベース配線１２０は共通となっている。
ベース配線１２０は、ベース電極１１８との接続領域から、ベース層１０６及びコレクタ層１０４の短手方向の端部からサブコレクタ層１０２の外側まで引き出されている。この結果、ベース配線１２０は、ベース層１０６、コレクタ層１０４及びサブコレクタ層１０２それぞれの順メサ面である側面を跨ぐことになる。
ベース配線１２０は、サブコレクタ層１０２の外側まで引き出された後は、コレクタ層１０４の短手方向に沿って延伸する。そして、延伸先であるベース配線１２０の他端部が、図示しないベースまとめ配線を介して金属パッド等に接続されている。
以上、本第４実施形態に係る半導体装置９０によれば、各ＨＢＴ１００のベース電極１１８及びベース配線１２０を共通化しているので、ベース層１０６とコレクタ層１０４との接触領域の拡大を抑制し、ベース・コレクタ容量の増加を抑制しつつ、給電位置のバランスも考慮したレイアウトが可能になる。また、これにより、例えば半導体装置９０の小型化が可能となる。
（第５実施形態）
次に、本発明の第５実施形態に係る半導体装置について説明する。
図９は、本発明の第５実施形態に係る半導体装置１２０の平面図である。
図９に示すように、半導体装置１２０は、ＲＦパワーアンプモジュールである。この半導体装置１２０では、第１実施形態で説明したＨＢＴ１０を少なくとも１つ有し、これをパワーアンプとして用いている。
半導体装置１２０は、ＨＢＴ１０の他に、ＨＢＴ１０の入力側の整合回路領域１２２と、ＨＢＴ１０の出力側の整合回路領域１２４と、制御チップ１２６とを有している。
以上、本第５実施形態に係る半導体装置１２０では、パワーアンプとしてＨＢＴ１０を用いることで、ＲＦパワーアンプモジュールを小型化することが可能となる。
（変形例）
なお、上記第１〜第５実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
例えば、サブコレクタ層１４は省略してもよい。同様に、エミッタ電極２６は省略してもよい。
また、基板として、化合物半導体基板１２でなく、Ｓｉを主成分とした半導体基板を用いる場合は、基板とサブコレクタ層１４との間に、１層以上のバッファー層を挿入してもよい。
また、図５に示す構造において、図１０に示すように、化合物半導体基板１２とサブコレクタ層１４との間に、ソース・ドレインのオーミックコンタクト層１３２とＦＥＴ部チャンネル層１３４とを追加して、ＢｉＦＥＴ１３０を構成してもよい。
また、ベース配線４２の第２部分４２Ｂは、コレクタ層１６の短手方向の端部に対して斜めに真っ直ぐ引き出されている場合を説明したが、第２部分４２Ｂが台形状であり、上底が第１部分４２Ａに繋がり、下底が第３部分４２Ｃに繋がってもよい。この場合、引き出し先に行くにつれて、ベース配線４２の幅が大きくなる。
また、コレクタ電極１８は、両側に必ずある必要はなく、片側にのみコレクタ電極１８があってもよい。
１０，４０，１００…ＨＢＴ（バイポーラトランジスタ）、１２…化合物半導体基板（基板）、１４，６２，１０２…サブコレクタ層、１６，６４，１０４…コレクタ層、１８，６６，１１２Ａ，１１２Ｂ…コレクタ電極、２０，６８，１０６…ベース層、２２，７０，１１８…ベース電極、２２Ｂ，４２，８０，１２０…ベース配線、５０，９０，１２０…半導体装置、８０…ベース配線

Claims (6)

  1. 基板上に形成されるサブコレクタ層であって、結晶方位［０１１］と直交し、互いに対向しない第１及び第２の端面と、前記第１及び第２の端面の間に連続して形成された第３の端面とを有し、前記第１及び第２の端面の断面形状が順メサ型である前記サブコレクタ層と、
    前記サブコレクタ層上に形成され、平面視で長手方向及び短手方向を有するコレクタ層であって、前記短手方向が前記結晶方位［０１１］に沿い、前記長手方向の端面の一端が前記第２の端面と対向し、前記短手方向の端面の断面形状が逆メサ型で、前記長手方向の端面の断面形状が順メサ型である前記コレクタ層と、
    前記サブコレクタ層上に形成され、平面視で長手方向及び短手方向を有するコレクタ電極であって、前記短手方向が前記結晶方位［０１１］に沿い、前記短手方向の端面が前記第３の端面と対向する前記コレクタ電極と、
    前記コレクタ層上に形成されているベース層と、
    前記ベース層上に形成されているベース電極と、
    前記ベース電極に接続され、前記コレクタ層の前記長手方向の端面の前記一端から前記サブコレクタ層の前記第２の端面を経て前記基板へ引き出されているベース配線と、
    を有するバイポーラトランジスタ。
  2. 前記ベース配線は、平面視で前記コレクタ層の短手方向に対して斜めに引き出されている、
    請求項１に記載のバイポーラトランジスタ。
  3. 前記ベース層は、平面視で長手方向及び短手方向を有し、前記コレクタ層と同じ結晶方位を有し、前記ベース層の前記短手方向が前記結晶方位［０１１］に沿い、前記ベース層の前記短手方向の端面の断面の形状が逆メサ型で、前記ベース層の前記長手方向の端面の断面の形状が順メサ型である、
    請求項１又は請求項２に記載のバイポーラトランジスタ。
  4. 前記基板は、ＧａＡｓ基板である、
    請求項１〜請求項３の何れか１項に記載のバイポーラトランジスタ。
  5. 請求項１〜請求項４の何れか１項に記載のバイポーラトランジスタである第１のバイポーラトランジスタと、
    平面視で長手方向及び短手方向を有するコレクタ層であって、前記長手方向が結晶方位［０１１］に沿い、前記短手方向の端面の断面形状が逆メサ型で、前記長手方向の端面の断面形状が順メサ型である前記コレクタ層と、前記コレクタ層上に形成されているベース層と、前記ベース層上に形成されているベース電極と、前記ベース電極に接続され、平面視で前記コレクタ層の前記短手方向の端面から前記コレクタ層の外部へ引き出されているベース配線と、を含む第２のバイポーラトランジスタと、
    を有する半導体装置。
  6. 基板上に、サブコレクタ層、コレクタ層及びベース層を形成する工程と、
    平面視で前記コレクタ層の短手方向が前記コレクタ層の結晶方位［０１１］に沿うように、前記コレクタ層と前記ベース層とをウェットエッチングする工程と、
    前記ベース層上にベース電極を形成する工程と、
    結晶方位［０１１］と直交し、互いに対向しない第１及び第２の端面と、前記第１及び第２の端面の間に連続する第３の端面とが形成され、前記第２の端面が前記前記コレクタ層の長手方向の端面の一端と対向するように、前記サブコレクタ層をウェットエッチングする工程と、
    前記サブコレクタ層上に、短手方向が前記結晶方位［０１１］に沿い、前記短手方向の端面が前記第３の端面と対向するようにコレクタ電極を形成する工程と、
    前記ベース電極に接続し、前記コレクタ層の前記長手方向の端面の前記一端から前記サブコレクタ層の前記第２の端面を経て前記基板へ引き出すベース配線を物理気相蒸着法で形成する工程と、
    を有するバイポーラトランジスタの製造方法。
JP2013159358A 2013-07-31 2013-07-31 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 Active JP5907480B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013159358A JP5907480B2 (ja) 2013-07-31 2013-07-31 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法
US14/328,737 US20150035121A1 (en) 2013-07-31 2014-07-11 Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method
CN201410369333.1A CN104347406B (zh) 2013-07-31 2014-07-30 双极晶体管、半导体装置以及双极晶体管的制造方法
TW103126174A TWI567983B (zh) 2013-07-31 2014-07-31 雙極性電晶體及半導體裝置、以及雙極性電晶體之製造方法
US15/073,802 US9627503B2 (en) 2013-07-31 2016-03-18 Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method
US15/454,434 US10236237B2 (en) 2013-07-31 2017-03-09 Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method
US16/263,193 US10468335B2 (en) 2013-07-31 2019-01-31 Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013159358A JP5907480B2 (ja) 2013-07-31 2013-07-31 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2015032623A JP2015032623A (ja) 2015-02-16
JP5907480B2 true JP5907480B2 (ja) 2016-04-26

Family

ID=52426923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013159358A Active JP5907480B2 (ja) 2013-07-31 2013-07-31 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法

Country Status (4)

Country Link
US (4) US20150035121A1 (ja)
JP (1) JP5907480B2 (ja)
CN (1) CN104347406B (ja)
TW (1) TWI567983B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239348B2 (en) * 2014-03-17 2022-02-01 Matthew H. Kim Wafer bonded GaN monolithic integrated circuits and methods of manufacture of wafer bonded GaN monolithic integrated circuits
JP2018026406A (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
JP2019033199A (ja) * 2017-08-09 2019-02-28 株式会社村田製作所 半導体装置
US11710735B2 (en) 2017-08-09 2023-07-25 Murata Manufacturing Co., Ltd. Semiconductor device
JP2020102581A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 バイポーラトランジスタ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287058A (ja) * 1987-05-19 1988-11-24 Sumitomo Electric Ind Ltd ヘテロ接合バイポ−ラトランジスタの製造方法
JP3278868B2 (ja) * 1991-08-20 2002-04-30 株式会社日立製作所 ヘテロ接合バイポーラトランジスタ
US5528189A (en) * 1993-12-21 1996-06-18 Texas Instruments Incorporated Noise performance of amplifiers
US5468659A (en) * 1994-03-10 1995-11-21 Hughes Aircraft Company Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors
JPH08139101A (ja) * 1994-11-07 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3345293B2 (ja) * 1997-02-27 2002-11-18 日本電信電話株式会社 ヘテロ接合型バイポーラトランジスタ
US5859447A (en) * 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter
WO2001075974A1 (en) * 2000-03-30 2001-10-11 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
JP4288852B2 (ja) * 2000-12-27 2009-07-01 住友電気工業株式会社 バイポーラトランジスタの製造方法
JP3565274B2 (ja) * 2002-02-25 2004-09-15 住友電気工業株式会社 バイポーラトランジスタ
JP3846347B2 (ja) * 2002-03-27 2006-11-15 住友電気工業株式会社 バイポーラトランジスタおよびその製造方法
JP4224980B2 (ja) * 2002-04-16 2009-02-18 住友電気工業株式会社 バイポーラトランジスタ
JP3945303B2 (ja) * 2002-04-19 2007-07-18 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
JP3843884B2 (ja) * 2002-04-23 2006-11-08 住友電気工業株式会社 バイポーラトランジスタの製造方法
JP3885658B2 (ja) * 2002-05-13 2007-02-21 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
JP2004221139A (ja) * 2003-01-09 2004-08-05 Sony Corp 半導体装置およびその製造方法
JP2004296542A (ja) * 2003-03-25 2004-10-21 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2004327904A (ja) 2003-04-28 2004-11-18 Renesas Technology Corp バイポーラトランジスタおよびその製造方法
JP4788096B2 (ja) * 2003-06-04 2011-10-05 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US7015519B2 (en) * 2004-02-20 2006-03-21 Anadigics, Inc. Structures and methods for fabricating vertically integrated HBT/FET device
JP2006147911A (ja) * 2004-11-22 2006-06-08 Renesas Technology Corp 半導体装置、半導体装置の製造方法、および電子装置
US7829917B1 (en) * 2007-06-14 2010-11-09 Hrl Laboratories, Llc Layout for self-aligned emitter-base processing
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路
US10367084B2 (en) * 2017-07-31 2019-07-30 Globalfoundries Inc. Cascode heterojunction bipolar transistors

Also Published As

Publication number Publication date
TW201505175A (zh) 2015-02-01
US20170186671A1 (en) 2017-06-29
US20190164868A1 (en) 2019-05-30
TWI567983B (zh) 2017-01-21
JP2015032623A (ja) 2015-02-16
US10468335B2 (en) 2019-11-05
US20160204235A1 (en) 2016-07-14
CN104347406A (zh) 2015-02-11
US20150035121A1 (en) 2015-02-05
US10236237B2 (en) 2019-03-19
CN104347406B (zh) 2017-05-31
US9627503B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
US10468335B2 (en) Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method
CN107359196B (zh) 半导体装置
JP5660115B2 (ja) ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法
US11329146B2 (en) Semiconductor device
US11728419B2 (en) High electron mobility transistor
JP2016171172A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US9397204B2 (en) Heterojunction bipolar transistor with two base layers
US20060108665A1 (en) Semiconductor device, manufacturing method of the same, and electronic device
JP2006185990A (ja) 半導体装置およびその製造方法ならびに電子装置
CN111223921B (zh) 双极晶体管
CN108155098B (zh) 双极晶体管的制作方法
CN113903799A (zh) 垂直的高阻断的iii-v族双极晶体管
CN220155546U (zh) 异质结双极型晶体管
JP2022036468A (ja) 半導体装置
JP5035588B2 (ja) バイポーラトランジスタを有する半導体装置
JP2009081284A (ja) トランジスタ素子
JP2009088194A (ja) 半導体装置および半導体集積回路装置
JP2005101402A (ja) 半導体装置およびその製造方法
JP2004319826A (ja) 半導体装置およびその製造方法
JP2005072467A (ja) 半導体装置およびその製造方法
JP2004221139A (ja) 半導体装置およびその製造方法
JP2005101134A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160229

R150 Certificate of patent or registration of utility model

Ref document number: 5907480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160313