Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5915183B2 - Power circuit - Google Patents
[go: Go Back, main page]

JP5915183B2 - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
JP5915183B2
JP5915183B2 JP2012001648A JP2012001648A JP5915183B2 JP 5915183 B2 JP5915183 B2 JP 5915183B2 JP 2012001648 A JP2012001648 A JP 2012001648A JP 2012001648 A JP2012001648 A JP 2012001648A JP 5915183 B2 JP5915183 B2 JP 5915183B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
output
power supply
rectifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012001648A
Other languages
Japanese (ja)
Other versions
JP2013142936A (en
Inventor
川口 剛
剛 川口
守 関谷
守 関谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2012001648A priority Critical patent/JP5915183B2/en
Publication of JP2013142936A publication Critical patent/JP2013142936A/en
Application granted granted Critical
Publication of JP5915183B2 publication Critical patent/JP5915183B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、電源回路に関する。   The present invention relates to a power supply circuit.

下記特許文献1には、以下の電源回路が記載されている。電源回路は、入力される交流電圧を整流する整流回路と、整流回路からの電圧を平滑する平滑部と、平滑された電圧が増加すると増加し、かつ、平滑された電圧が低下すると低下する閾値電圧を生成する閾値電圧生成部と、整流回路からの電圧と閾値電圧とを比較し、整流回路からの電圧が閾値電圧以上である場合に、整流回路からの電圧を出力部に供給せず、整流回路からの電圧が閾値電圧未満である場合に、整流回路からの電圧を出力部に供給する出力制御部と、出力制御部からの電圧に基づいて、直流電圧を生成する出力部とを備える。   The following power supply circuit is described in Patent Document 1 below. The power supply circuit includes a rectifier circuit that rectifies an input AC voltage, a smoothing unit that smoothes the voltage from the rectifier circuit, and a threshold value that increases when the smoothed voltage increases and decreases when the smoothed voltage decreases. The threshold voltage generation unit that generates the voltage, the voltage from the rectifier circuit and the threshold voltage are compared, and when the voltage from the rectifier circuit is equal to or higher than the threshold voltage, the voltage from the rectifier circuit is not supplied to the output unit, When the voltage from the rectifier circuit is less than the threshold voltage, an output control unit that supplies the voltage from the rectifier circuit to the output unit, and an output unit that generates a DC voltage based on the voltage from the output control unit .

交流電圧が増加すると、整流回路からの電圧の電圧値が増加する。ここで、閾値電圧が一定であれば整流回路から出力制御部を介して出力部に電圧が供給される期間が変動し、出力部に供給される電荷量が変化し、出力電圧である直流電圧が変動する。しかし、閾値電圧生成部が生成する閾値電圧が平滑された電圧が増加するのに応じて増加する。従って、出力部に供給される電荷量が変化せず、出力電圧である直流電圧が変動しない。同様に、交流電圧が低下した場合には、閾値電圧生成部が生成する閾値電圧が平滑された電圧が低下するのに応じて低下する。従って、出力部に供給される電荷量が変化せず、出力電圧である直流電圧が変動しない。以上のように、本電源回路によると、安定した直流電圧を出力することができる。   When the AC voltage increases, the voltage value of the voltage from the rectifier circuit increases. Here, if the threshold voltage is constant, the period during which the voltage is supplied from the rectifier circuit to the output unit via the output control unit varies, the amount of charge supplied to the output unit changes, and the output voltage is a DC voltage. Fluctuates. However, the threshold voltage generated by the threshold voltage generation unit increases as the voltage obtained by smoothing the threshold voltage increases. Therefore, the amount of charge supplied to the output unit does not change, and the DC voltage that is the output voltage does not change. Similarly, when the AC voltage decreases, the threshold voltage generated by the threshold voltage generator decreases as the voltage obtained by smoothing the threshold voltage decreases. Therefore, the amount of charge supplied to the output unit does not change, and the DC voltage that is the output voltage does not change. As described above, according to the power supply circuit, a stable DC voltage can be output.

しかし、特許文献1の電源回路には、整流回路からの電圧と閾値電圧とを比較しているだけであるので、出力部のコンデンサから負荷に流れる電流が変動した場合に出力電圧が変動してしまうという問題がある。また、出力部のコンデンサ(すなわち、負荷)が接地電位に対して短絡した場合、つまり、コンデンサの充電電圧が0V(接地電位)になった場合であっても、整流回路からの電圧と閾値電圧との比較結果のみに基づいてコンデンサに電流を供給するので、出力部に十分に電流を流すことができず、保護用のヒューズを切断することができず、プロテクトを働かせることができないという問題がある。   However, since the power supply circuit of Patent Document 1 only compares the voltage from the rectifier circuit with the threshold voltage, the output voltage fluctuates when the current flowing from the capacitor of the output unit fluctuates. There is a problem of end. Even when the output capacitor (ie, load) is short-circuited to the ground potential, that is, when the capacitor charging voltage is 0 V (ground potential), the voltage from the rectifier circuit and the threshold voltage Since the current is supplied to the capacitor based only on the comparison result, the current cannot be sufficiently supplied to the output section, the protective fuse cannot be cut, and the protection cannot be activated. is there.

特開2010−271954号JP 2010-271554 A

本発明は上記従来の課題を解決するためになされたものであり、その代表的な目的は、出力部の接地電位への短絡時にも、出力部に十分な電流を流すことができる電源回路を提供することにある。   The present invention has been made to solve the above-described conventional problems, and a typical object of the present invention is to provide a power supply circuit capable of flowing a sufficient current to the output section even when the output section is short-circuited to the ground potential. It is to provide.

本発明の好ましい実施形態による電源回路は、入力される交流電圧に基づいて直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路からの電圧が増加すると増加し、前記整流回路からの電圧が低下すると低下し、かつ、前記整流回路からの電圧が所定値以上のときには所定電圧に固定される閾値電圧を生成する閾値電圧生成部と、前記電源回路の出力電圧と前記閾値電圧とを比較し、前記電源回路の出力電圧が前記閾値電圧よりも大きい場合に、前記整流回路からの電圧を出力部に供給せず、前記電源回路からの出力電圧が前記閾値電圧以下である場合に、前記整流回路からの電圧を前記出力部に供給する出力制御部と、前記出力制御部からの電圧に基づいて、前記電源回路の出力電圧である直流電圧を生成する前記出力部とを備える。   A power supply circuit according to a preferred embodiment of the present invention is a power supply circuit that generates a DC voltage based on an input AC voltage, and rectifies the AC voltage, and increases as the voltage from the rectifier circuit increases. A threshold voltage generator that generates a threshold voltage that decreases when the voltage from the rectifier circuit decreases and that is fixed to a predetermined voltage when the voltage from the rectifier circuit is equal to or higher than a predetermined value; and an output of the power supply circuit When the output voltage of the power supply circuit is larger than the threshold voltage, the voltage from the rectifier circuit is not supplied to the output unit, and the output voltage from the power supply circuit is An output control unit that supplies a voltage from the rectifier circuit to the output unit, and a DC voltage that is an output voltage of the power supply circuit based on the voltage from the output control unit when the voltage is equal to or lower than the voltage. And a said output unit to be formed.

本実施形態によると、出力制御部は、電源回路の出力電圧と閾値電圧とを比較し、電源回路の出力電圧が閾値電圧よりも大きい場合に、整流回路からの電圧を出力部に供給せず、電源回路からの出力電圧が閾値電圧以下である場合に、整流回路からの電圧を出力部に供給する。従って、出力部が短絡した場合、すなわち、電源回路の出力電圧が0Vになった場合には、出力制御部は、長い期間に亘って電源回路からの出力電圧が閾値電圧以下であると判断し、長い期間に亘って出力部に電流を流し続けることができる。さらに、出力制御部は、電源回路の出力電圧と閾値電圧とを比較し、比較結果に応じて、整流回路からの電圧を前記出力部に供給するか否かを制御するので、出力部から負荷に流れる電流が変動した場合でも、出力電圧を安定化させることができる。   According to the present embodiment, the output control unit compares the output voltage of the power supply circuit with the threshold voltage, and does not supply the voltage from the rectifier circuit to the output unit when the output voltage of the power supply circuit is larger than the threshold voltage. When the output voltage from the power supply circuit is equal to or lower than the threshold voltage, the voltage from the rectifier circuit is supplied to the output unit. Therefore, when the output unit is short-circuited, that is, when the output voltage of the power supply circuit becomes 0 V, the output control unit determines that the output voltage from the power supply circuit is below the threshold voltage for a long period. The current can continue to flow through the output section for a long period of time. Further, the output control unit compares the output voltage of the power supply circuit with the threshold voltage, and controls whether to supply the voltage from the rectifier circuit to the output unit according to the comparison result. The output voltage can be stabilized even when the current flowing through the capacitor fluctuates.

好ましい実施形態においては、前記出力制御部が、前記電源回路の出力電圧と前記閾値電圧とを比較し、オン状態又はオフ状態に変化する第1トランジスタと、前記第1トランジスタのオン状態又はオフ状態に応答してオン状態又はオフ状態に変化し、前記整流回路からの電圧の前記出力部への供給又は非供給を切り換える第2トランジスタとを含み、前記第1トランジスタのベースには前記電源回路の出力電圧が供給され、前記第1トランジスタのエミッタには前記閾値電圧が供給される。   In a preferred embodiment, the output control unit compares an output voltage of the power supply circuit with the threshold voltage, and changes to an on state or an off state, and an on state or an off state of the first transistor. And a second transistor that changes to an on state or an off state and switches supply or non-supply of the voltage from the rectifier circuit to the output unit, and the base of the first transistor includes An output voltage is supplied, and the threshold voltage is supplied to the emitter of the first transistor.

好ましい実施形態においては、前記第2トランジスタから前記出力部に流れる電流が過大であることを検出して前記第2トランジスタをオフ状態に変化させ、前記第2トランジスタから前記出力部に流れる電流を制限する第3トランジスタをさらに備える。   In a preferred embodiment, the current flowing from the second transistor to the output unit is detected to change the second transistor to an off state, and the current flowing from the second transistor to the output unit is limited. And a third transistor.

第3トランジスタは、整流回路から第2トランジスタを介して出力部へと流れる電流の大きさを判断しており、当該電流が過大であることを検出した場合、第2トランジスタをオフ状態に変化させるように機能する。瞬間的に大きな電流が流れると、輻射ノイズの発生や消費電力の増加といった問題があるが、第3トランジスタを設けることで無駄に過大な電流が流れることを防止することができる。   The third transistor determines the magnitude of the current flowing from the rectifier circuit to the output unit via the second transistor, and when it detects that the current is excessive, it changes the second transistor to the off state. To function. If a large current flows instantaneously, there are problems such as generation of radiation noise and an increase in power consumption. However, provision of the third transistor can prevent an excessively large current from flowing.

出力部の接地電位への短絡時にも、出力部に十分な電流を流すことができる電源回路を提供することができる。   It is possible to provide a power supply circuit capable of flowing a sufficient current to the output unit even when the output unit is short-circuited to the ground potential.

本発明の好ましい実施形態による電源回路を示す回路図である。1 is a circuit diagram showing a power supply circuit according to a preferred embodiment of the present invention. 本発明の電源回路の動作を示すシミュレーション結果である。It is a simulation result which shows operation | movement of the power supply circuit of this invention. 本発明の電源回路の動作を示すシミュレーション結果である。It is a simulation result which shows operation | movement of the power supply circuit of this invention. 本発明の電源回路の動作を示すシミュレーション結果である。It is a simulation result which shows operation | movement of the power supply circuit of this invention. 本発明の電源回路の動作を示すシミュレーション結果である。It is a simulation result which shows operation | movement of the power supply circuit of this invention. 本発明の別の好ましい実施形態による電源回路を示す回路図である。FIG. 6 is a circuit diagram showing a power supply circuit according to another preferred embodiment of the present invention.

以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による電源回路1を示す概略回路図である。電源回路1は、全波整流回路D1と、閾値電圧生成部2と、出力制御部3と、出力部4とを概略備えている。   Hereinafter, although preferable embodiment of this invention is described, this invention is not limited to these embodiment. FIG. 1 is a schematic circuit diagram showing a power supply circuit 1 according to a preferred embodiment of the present invention. The power supply circuit 1 generally includes a full-wave rectifier circuit D1, a threshold voltage generation unit 2, an output control unit 3, and an output unit 4.

電源回路1は、出力制御部3が、電源回路1の出力電圧Voと、閾値電圧生成部2が生成する閾値電圧Vthとを比較し、出力電圧Voが閾値電圧Vthよりも大であるとき、直流電圧Vd1に基づく電流を出力部4に供給せず(直流電圧Vd1を供給せず)、直流電圧Vd1が閾値電圧Vth以下であるとき、直流電圧Vd1に基づく電流を出力部4に供給する(直流電圧Vd1を供給する)。   In the power supply circuit 1, the output control unit 3 compares the output voltage Vo of the power supply circuit 1 with the threshold voltage Vth generated by the threshold voltage generation unit 2, and when the output voltage Vo is larger than the threshold voltage Vth, The current based on the DC voltage Vd1 is not supplied to the output unit 4 (the DC voltage Vd1 is not supplied), and the current based on the DC voltage Vd1 is supplied to the output unit 4 when the DC voltage Vd1 is equal to or lower than the threshold voltage Vth ( DC voltage Vd1 is supplied).

閾値電圧生成部2によって生成される閾値電圧Vthは、直流電圧Vd1が増加するのに応じて増加し、直流電圧Vd1が減少するのに応じて減少し、かつ、整流回路D1からの直流電圧Vd1が所定値以上のときには所定電圧に固定される(つまり、閾値電圧Vthは所定電圧以上には増加しない)。   The threshold voltage Vth generated by the threshold voltage generator 2 increases as the DC voltage Vd1 increases, decreases as the DC voltage Vd1 decreases, and the DC voltage Vd1 from the rectifier circuit D1. Is fixed to a predetermined voltage when the value is equal to or higher than a predetermined value (that is, the threshold voltage Vth does not increase beyond the predetermined voltage).

全波整流回路D1は、2つの入力端子が図示しないトランスの二次巻線に接続されており、トランスから入力される交流電圧を全波整流し、直流電圧(全波整流波形)Vd1を生成し、出力する。全波整流回路D1の一方の出力端子は、閾値電圧生成部2と、出力制御部3とに接続され、他方の出力端子は接地電位に接続されている。全波整流回路D1の一方の入力端子には、ヒューズfが接続されている。   The full-wave rectifier circuit D1 has two input terminals connected to a secondary winding of a transformer (not shown), and full-wave rectifies the AC voltage input from the transformer to generate a DC voltage (full-wave rectified waveform) Vd1. And output. One output terminal of the full-wave rectifier circuit D1 is connected to the threshold voltage generator 2 and the output controller 3, and the other output terminal is connected to the ground potential. A fuse f is connected to one input terminal of the full-wave rectifier circuit D1.

閾値電圧生成部2は、出力制御部3が全波整流回路D1からの直流電圧Vd1に基づく電流を出力部4に供給するか否かを判別するための閾値電圧Vthを生成する。生成された閾値電圧Vthは、出力制御部3のトランジスタQ1のエミッタに供給される。閾値電圧Vthは、全波整流回路D1からの直流電圧Vd1の電圧値に応じて、変動する。すなわち、全波整流回路D1からの直流電圧が増加した場合には、閾値電圧生成部2が生成する閾値電圧Vthも増加し、全波整流回路D1からの直流電圧が減少した場合には、閾値電圧生成部2が生成する閾値電圧Vthも減少する。なお、全波整流回路D1からの直流電圧が所定電圧以上のときには、閾値電圧Vthは所定電圧以上に増加せず固定される。   The threshold voltage generation unit 2 generates a threshold voltage Vth for determining whether or not the output control unit 3 supplies a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 to the output unit 4. The generated threshold voltage Vth is supplied to the emitter of the transistor Q1 of the output control unit 3. The threshold voltage Vth varies according to the voltage value of the DC voltage Vd1 from the full-wave rectifier circuit D1. That is, when the DC voltage from the full-wave rectifier circuit D1 increases, the threshold voltage Vth generated by the threshold voltage generator 2 also increases, and when the DC voltage from the full-wave rectifier circuit D1 decreases, the threshold voltage The threshold voltage Vth generated by the voltage generator 2 also decreases. When the DC voltage from full-wave rectifier circuit D1 is equal to or higher than a predetermined voltage, threshold voltage Vth is fixed without increasing beyond the predetermined voltage.

閾値電圧生成部2は、定電圧生成部であるツェナーダイオードD2と、抵抗R1とを含む。抵抗R1は、一端が全波整流回路D1の出力に接続され、他端がトランジスタQ1のエミッタと、ツェナーダイオードD2のカソードとに接続されている。ツェナーダイオードD2のアノードは接地電位に接続されている。閾値電圧Vthは、全波整流回路D1から出力される直流電圧Vd1から、抵抗R1の両端電圧を減算した電圧となるが、ツェナーダイオードD2のツェナー電圧以上には増加しない。従って、ツェナーダイオードD2のツェナー電圧から0Vの間で、全波整流回路D1からの直流電圧Vd1の増減に伴って増減することになる。   The threshold voltage generation unit 2 includes a Zener diode D2 that is a constant voltage generation unit, and a resistor R1. One end of the resistor R1 is connected to the output of the full-wave rectifier circuit D1, and the other end is connected to the emitter of the transistor Q1 and the cathode of the Zener diode D2. The anode of the Zener diode D2 is connected to the ground potential. The threshold voltage Vth is a voltage obtained by subtracting the voltage across the resistor R1 from the DC voltage Vd1 output from the full-wave rectifier circuit D1, but does not increase beyond the Zener voltage of the Zener diode D2. Therefore, it increases or decreases between the Zener voltage of the Zener diode D2 and 0 V as the DC voltage Vd1 from the full-wave rectifier circuit D1 increases or decreases.

出力制御部3は、電源回路1の出力電圧Voと、閾値電圧生成部2が生成する閾値電圧Vthとを比較し、出力電圧Voが閾値電圧Vthよりも大のとき、直流電圧Vd1に基づく電流を出力部4のコンデンサC2に流さず(直流電圧Vd1をコンデンサC2に供給せず)、出力電圧Voが閾値電圧Vth以下であるとき、直流電圧Vd1に基づく電流を出力部4のコンデンサC2に流す(直流電圧Vd1をコンデンサC2に供給する)。   The output controller 3 compares the output voltage Vo of the power supply circuit 1 with the threshold voltage Vth generated by the threshold voltage generator 2, and when the output voltage Vo is larger than the threshold voltage Vth, the current based on the DC voltage Vd1 Is not supplied to the capacitor C2 of the output unit 4 (DC voltage Vd1 is not supplied to the capacitor C2), and when the output voltage Vo is equal to or lower than the threshold voltage Vth, a current based on the DC voltage Vd1 is supplied to the capacitor C2 of the output unit 4. (Supply DC voltage Vd1 to capacitor C2).

出力制御部3は、出力電圧Voと閾値電圧Vthとを比較し、比較した結果を出力するトランジスタQ1と、トランジスタQ1からの比較結果に応じて、直流電圧Vd1のコンデンサC2への供給/非供給を切り換えるトランジスタQ3とを含む。また、出力制御部3は、トランジスタQ2、抵抗R2〜R5と、コンデンサC1とをさらに含む。   The output control unit 3 compares the output voltage Vo and the threshold voltage Vth, and outputs / outputs the comparison result, and supply / non-supply of the DC voltage Vd1 to the capacitor C2 according to the comparison result from the transistor Q1. And a transistor Q3 for switching between. Output control unit 3 further includes a transistor Q2, resistors R2 to R5, and a capacitor C1.

トランジスタQ1は、ベースが抵抗R4を介して出力部4のコンデンサC2の一端に接続されて出力電圧Voが供給され、エミッタが抵抗R1とツェナーダイオードD2のカソードとの接続点に接続されて閾値電圧Vthが供給され、コレクタが抵抗R2を介して接地電位に接続されている。トランジスタQ1は、出力電圧Voが閾値電圧Vthよりも大である場合にオフ状態になり、出力電圧Voが閾値電圧Vth以下である場合にオン状態になる。なお、実際には、トランジスタQ1の導通開始電圧である0.6Vおよび抵抗R4の両端電圧を加味してトランジスタQ1のオン状態又はオフ状態が決定されるので、閾値電圧生成部2が生成する閾値電圧VthにトランジスタQ1の導通開始電圧0.6Vおよび抵抗R4の両端電圧を加味した電圧が広義の閾値電圧ということができる。   The transistor Q1 has a base connected to one end of the capacitor C2 of the output unit 4 via the resistor R4 to be supplied with an output voltage Vo, and an emitter connected to a connection point between the resistor R1 and the cathode of the Zener diode D2 to generate a threshold voltage. Vth is supplied, and the collector is connected to the ground potential via the resistor R2. The transistor Q1 is turned off when the output voltage Vo is larger than the threshold voltage Vth, and turned on when the output voltage Vo is equal to or lower than the threshold voltage Vth. Actually, since the ON state or the OFF state of the transistor Q1 is determined in consideration of the conduction start voltage of the transistor Q1 of 0.6V and the voltage across the resistor R4, the threshold voltage generated by the threshold voltage generator 2 is determined. A voltage obtained by adding the conduction start voltage 0.6V of the transistor Q1 and the voltage across the resistor R4 to the voltage Vth can be said to be a broad threshold voltage.

トランジスタQ2は、ベースが抵抗R3を介してトランジスタQ1のコレクタに接続され、抵抗R2を介して接地電位に接続され、かつ、コンデンサC1を介して接地電位に接続され、コレクタが抵抗R5を介してトランジスタQ3のベースに接続され、エミッタが接地電位に接続されている。   The base of the transistor Q2 is connected to the collector of the transistor Q1 via the resistor R3, is connected to the ground potential via the resistor R2, and is connected to the ground potential via the capacitor C1, and the collector is connected via the resistor R5. The emitter of the transistor Q3 is connected to the ground potential.

トランジスタQ3は、ベースが、抵抗R5を介してトランジスタQ2のコレクタに接続され、エミッタが全波整流回路D1の一方の出力端子に接続され、コレクタが出力部4のダイオードD3のアノードに接続されている。トランジスタQ3は、トランジスタQ1がオン状態のときにオン状態になり、全波整流回路D1からの直流電圧Vd1に基づく電流を出力部4のコンデンサC2に流し、トランジスタQ1がオフ状態のときにオフ状態になり、全波整流回路D1からの直流電圧Vd1に基づく電流を出力部4のコンデンサC2に流さない。   The base of the transistor Q3 is connected to the collector of the transistor Q2 via the resistor R5, the emitter is connected to one output terminal of the full-wave rectifier circuit D1, and the collector is connected to the anode of the diode D3 of the output unit 4. Yes. The transistor Q3 is turned on when the transistor Q1 is turned on, passes a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 to the capacitor C2 of the output unit 4, and is turned off when the transistor Q1 is turned off. Thus, the current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 is not passed through the capacitor C2 of the output unit 4.

出力部4は、全波整流回路D1から出力制御部3を介して供給される電流によってコンデンサC2を充電することにより、電源回路1の出力電圧Voである平滑された直流電圧を生成する。出力部4は、ダイオードD3と、コンデンサC2とを含む。ダイオードD3は、アノードがトランジスタQ3のコレクタに接続され、カソードがコンデンサC2の一端と負荷RLの一端とに接続されている。コンデンサC2は、一端がダイオードD3のカソードと、抵抗R4と、負荷RLとに接続され、他端が接地電位に接続されている。   The output unit 4 generates a smoothed DC voltage that is the output voltage Vo of the power supply circuit 1 by charging the capacitor C2 with a current supplied from the full-wave rectifier circuit D1 via the output control unit 3. The output unit 4 includes a diode D3 and a capacitor C2. The diode D3 has an anode connected to the collector of the transistor Q3 and a cathode connected to one end of the capacitor C2 and one end of the load RL. Capacitor C2 has one end connected to the cathode of diode D3, resistor R4, and load RL, and the other end connected to the ground potential.

以上の構成を有する電源回路1についてその動作を説明する。図2は、全波整流回路D1への入力交流電圧と、出力電圧Voと、トランジスタQ3からコンデンサC2へと流れる電流とを測定したシミュレーション結果である。以下、図1および図2を用いて説明する。   The operation of the power supply circuit 1 having the above configuration will be described. FIG. 2 shows simulation results obtained by measuring the input AC voltage to the full-wave rectifier circuit D1, the output voltage Vo, and the current flowing from the transistor Q3 to the capacitor C2. Hereinafter, description will be made with reference to FIGS. 1 and 2.

全波整流回路D1は、図示しないトランスから入力される交流電圧を全波整流し、直流電圧Vd1を生成し、閾値電圧生成部2および出力制御部3に供給する。閾値電圧生成部2は、全波整流回路D1からの直流電圧Vd1に基づいて閾値電圧Vthを生成し、トランジスタQ1のエミッタに供給する。トランジスタQ1のベースには、コンデンサC2の充電電圧である出力電圧Voが抵抗R4を介して供給される。トランジスタQ1は、出力電圧Voと閾値電圧Vthとの大小関係を比較する。   The full-wave rectifier circuit D1 performs full-wave rectification on an AC voltage input from a transformer (not shown), generates a DC voltage Vd1, and supplies the DC voltage Vd1 to the threshold voltage generator 2 and the output controller 3. The threshold voltage generator 2 generates a threshold voltage Vth based on the DC voltage Vd1 from the full-wave rectifier circuit D1, and supplies it to the emitter of the transistor Q1. An output voltage Vo that is a charging voltage of the capacitor C2 is supplied to the base of the transistor Q1 via the resistor R4. The transistor Q1 compares the magnitude relationship between the output voltage Vo and the threshold voltage Vth.

期間T1において、入力交流電圧の振幅値が小さいので、入力交流電圧から生成される閾値電圧Vthの値も小さい。従って、出力電圧Vo(実際にはトランジスタQ1の導通開始電圧および抵抗R4の両端電圧を考慮する、以下同様。)が閾値電圧Vthよりも大きく、トランジスタQ1は、オフ状態になる。トランジスタQ1がオン状態になると、トランジスタQ2は、ベースが接地電位に接続された状態になるので、オフ状態になる。従って、トランジスタQ2のオフにより、トランジスタQ3は、ベースが接地電位から開放された状態になるので、オフ状態になる。   In the period T1, since the amplitude value of the input AC voltage is small, the value of the threshold voltage Vth generated from the input AC voltage is also small. Accordingly, the output voltage Vo (actually, the conduction start voltage of the transistor Q1 and the voltage across the resistor R4 are considered, the same applies hereinafter) is greater than the threshold voltage Vth, and the transistor Q1 is turned off. When the transistor Q1 is turned on, the transistor Q2 is turned off because the base is connected to the ground potential. Therefore, the transistor Q3 is turned off because the base is released from the ground potential by turning off the transistor Q2.

従って、トランジスタQ3がオフ状態になることにより、全波整流回路D1からの直流電圧Vd1に基づいた電流がコンデンサC2には流れない。その結果、出力電圧Voが閾値電圧Vthよりも大である期間T1には、コンデンサC2は充電されず、コンデンサC2の充電電圧Voは負荷RLに消費され、少しずつ低下する。   Therefore, when the transistor Q3 is turned off, a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 does not flow to the capacitor C2. As a result, during the period T1 in which the output voltage Vo is greater than the threshold voltage Vth, the capacitor C2 is not charged, and the charging voltage Vo of the capacitor C2 is consumed by the load RL and gradually decreases.

期間T2には、入力交流電圧の振幅値が大きいので、入力交流電圧から生成される閾値電圧Vthの値も大きい。但し、入力交流電圧がある一定値以上の場合には、閾値電圧Vthは所定電圧以上にはならず、所定電圧に固定される。一方、出力電圧Voは、期間T1の動作により低下している。従って、出力電圧Voは、閾値電圧Vth以下になり、トランジスタQ1は、オン状態になる。トランジスタQ1がオン状態になると、トランジスタQ2は、ベースがトランジスタQ1のエミッタに接続され、閾値電圧Vthが供給された状態になるので、オン状態になる。従って、トランジスタQ2のオンにより、トランジスタQ3は、ベースが接地電位に接続された状態になるので、オン状態になる。   In the period T2, since the amplitude value of the input AC voltage is large, the threshold voltage Vth generated from the input AC voltage is also large. However, when the input AC voltage is equal to or higher than a certain value, the threshold voltage Vth does not exceed the predetermined voltage but is fixed to the predetermined voltage. On the other hand, the output voltage Vo decreases due to the operation in the period T1. Accordingly, the output voltage Vo becomes lower than the threshold voltage Vth, and the transistor Q1 is turned on. When the transistor Q1 is turned on, the transistor Q2 is turned on because the base is connected to the emitter of the transistor Q1 and the threshold voltage Vth is supplied. Accordingly, when the transistor Q2 is turned on, the transistor Q3 is turned on because the base is connected to the ground potential.

従って、トランジスタQ3がオン状態になることにより、全波整流回路D1からの直流電圧Vd1に基づいた電流がトランジスタQ3、ダイオードD3を介してコンデンサC2に流れ、コンデンサC2が充電され、出力電圧Voである直流電圧が少しずつ増加する。   Accordingly, when the transistor Q3 is turned on, a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 flows to the capacitor C2 via the transistor Q3 and the diode D3, and the capacitor C2 is charged, and the output voltage Vo A certain DC voltage increases little by little.

期間T3には、入力交流電圧が期間T2よりも増加しているが、閾値電圧Vthは上記の通り所定電圧に固定されている。一方、期間T2の動作によって出力電圧Voは増加している。従って、出力電圧Voが閾値電圧Vthよりも大きく、トランジスタQ1は、オフ状態になる。トランジスタQ1がオフ状態になると、トランジスタQ2は、ベースが接地電位に接続された状態になるので、オフ状態になる。従って、トランジスタQ2のオフにより、トランジスタQ3は、接地電位から開放された状態になるので、オフ状態になる。   In the period T3, the input AC voltage is higher than that in the period T2, but the threshold voltage Vth is fixed to the predetermined voltage as described above. On the other hand, the output voltage Vo is increased by the operation in the period T2. Therefore, the output voltage Vo is larger than the threshold voltage Vth, and the transistor Q1 is turned off. When the transistor Q1 is turned off, the transistor Q2 is turned off because the base is connected to the ground potential. Accordingly, when the transistor Q2 is turned off, the transistor Q3 is released from the ground potential, and thus is turned off.

従って、トランジスタQ3がオフ状態になることにより、全波整流回路D1からの直流電圧Vd1に基づいた電流がコンデンサC2には流れない。その結果、出力電圧Voが閾値電圧Vthよりも大である期間T3には、コンデンサC2は充電されず、コンデンサC2の充電電圧Voは負荷RLに消費され、少しずつ低下する。   Therefore, when the transistor Q3 is turned off, a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 does not flow to the capacitor C2. As a result, during the period T3 in which the output voltage Vo is greater than the threshold voltage Vth, the capacitor C2 is not charged, and the charging voltage Vo of the capacitor C2 is consumed by the load RL and gradually decreases.

期間T4には、入力交流電圧が期間T3から減少する。期間T4においても、出力電圧Voが閾値電圧Vthよりも大きく、トランジスタQ1は、オフ状態になる。トランジスタQ1がオフ状態になると、トランジスタQ2は、ベースが接地電位に接続された状態になるので、オフ状態になる。従って、トランジスタQ2のオフにより、トランジスタQ3は、接地電位から開放された状態になるので、オフ状態になる。   In the period T4, the input AC voltage decreases from the period T3. Also in the period T4, the output voltage Vo is higher than the threshold voltage Vth, and the transistor Q1 is turned off. When the transistor Q1 is turned off, the transistor Q2 is turned off because the base is connected to the ground potential. Accordingly, when the transistor Q2 is turned off, the transistor Q3 is released from the ground potential, and thus is turned off.

従って、トランジスタQ3がオフ状態になることにより、全波整流回路D1からの直流電圧Vd1に基づいた電流がコンデンサC2には流れない。その結果、出力電圧Voが閾値電圧Vthよりも大である期間T4には、コンデンサC2は充電されず、コンデンサC2の充電電圧Voは負荷RLに消費され、少しずつ低下する。   Therefore, when the transistor Q3 is turned off, a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 does not flow to the capacitor C2. As a result, during the period T4 in which the output voltage Vo is larger than the threshold voltage Vth, the capacitor C2 is not charged, and the charging voltage Vo of the capacitor C2 is consumed by the load RL and gradually decreases.

図3は、入力交流電圧が変動した場合における、全波整流回路D1への入力交流電圧と、出力電圧Voと、トランジスタQ3からコンデンサC2へと流れる電流とを測定したシミュレーション結果である。VaがIaに、VbがIbに、VcがIcにそれぞれ対応している。出力電圧Voと閾値電圧Vthとを比較して、トランジスタQ3をオンオフ制御しているので、入力交流電圧が変動しても、出力電圧Voを一定に保持できていることが分かる。   FIG. 3 shows simulation results obtained by measuring the input AC voltage to the full-wave rectifier circuit D1, the output voltage Vo, and the current flowing from the transistor Q3 to the capacitor C2 when the input AC voltage fluctuates. Va corresponds to Ia, Vb corresponds to Ib, and Vc corresponds to Ic. Since the output voltage Vo is compared with the threshold voltage Vth and the transistor Q3 is on / off controlled, it can be seen that the output voltage Vo can be held constant even if the input AC voltage fluctuates.

図4は、コンデンサC2から負荷RLに流れる電流が変動した場合における、全波整流回路D1への入力交流電圧と、出力電圧Voと、トランジスタQ3からコンデンサC2へと流れる電流とを測定したシミュレーション結果である。コンデンサC2から負荷RLに流れる電流が変動したとき、出力電圧Voが変動しようとするが、出力電圧Voと閾値電圧Vthとを比較して、トランジスタQ3をオンオフ制御しているので、出力電圧Voの変動を抑制することができる。つまり、コンデンサC2から負荷RLに流れる電流が増加すると、コンデンサC2の電圧Voは低下しようとすると、トランジスタQ3がオンする期間が増加して、トランジスタQ3からコンデンサC2に多くの電流が流れることで、コンデンサC2の電圧Voの低下が抑制される。その結果、出力電圧Voを一定に保持できる。   FIG. 4 shows a simulation result of measuring the input AC voltage to the full-wave rectifier circuit D1, the output voltage Vo, and the current flowing from the transistor Q3 to the capacitor C2 when the current flowing from the capacitor C2 to the load RL fluctuates. It is. When the current flowing from the capacitor C2 to the load RL fluctuates, the output voltage Vo tries to fluctuate. However, since the transistor Q3 is controlled on and off by comparing the output voltage Vo and the threshold voltage Vth, the output voltage Vo Variations can be suppressed. That is, when the current flowing from the capacitor C2 to the load RL increases, if the voltage Vo of the capacitor C2 is decreased, the period during which the transistor Q3 is turned on increases, and a large amount of current flows from the transistor Q3 to the capacitor C2. A decrease in the voltage Vo of the capacitor C2 is suppressed. As a result, the output voltage Vo can be kept constant.

図5は、コンデンサC2の一端(負荷RLの一端)が短絡し、接地電位に接続された場合、すなわち、出力電圧VoであるコンデンサC2の充電電圧が0Vになった場合における、全波整流回路D1への入力交流電圧と、トランジスタQ3からコンデンサC2へと流れる電流とを測定したシミュレーション結果である。この場合、出力電圧Voが0Vであるので、閾値電圧Vthが0V近辺である期間T31、T33のわずかな期間を除いて、閾値電圧Vthの大きさに関わらず、常に、出力電圧Voが閾値電圧Vth以下となり、トランジスタQ1がオン状態になる。従って、トランジスタQ3がオン状態になり、期間T32の長い期間にわたり、トランジスタQ3からコンデンサC2に電流が流れる。従って、負荷RLが短絡した場合に、ヒューズfを切ることができ、プロテクト動作を働かせることができる。   FIG. 5 shows a full-wave rectifier circuit when one end of the capacitor C2 (one end of the load RL) is short-circuited and connected to the ground potential, that is, when the charging voltage of the capacitor C2, which is the output voltage Vo, becomes 0V. It is the simulation result which measured the input alternating voltage to D1, and the electric current which flows into the capacitor | condenser C2 from the transistor Q3. In this case, since the output voltage Vo is 0 V, the output voltage Vo is always equal to the threshold voltage regardless of the magnitude of the threshold voltage Vth, except for a few periods T31 and T33 in which the threshold voltage Vth is around 0 V. Vth or less, and the transistor Q1 is turned on. Accordingly, the transistor Q3 is turned on, and a current flows from the transistor Q3 to the capacitor C2 over a long period of the period T32. Therefore, when the load RL is short-circuited, the fuse f can be blown and the protect operation can be activated.

図6は、本発明の別の実施形態による電源回路11を示す回路図であり、図1と同一部分に同一符号を付け、説明を援用する。電源回路11は、トランジスタQ4、Q5、抵抗R6、R7をさらに含む。特に、トランジスタQ5と、抵抗R6とを有することにより、トランジスタQ3を介してコンデンサC2に流れる電流が大きくなりすぎることを防止することができる。トランジスタQ4は、トランジスタQ2、Q5のオンオフ状態をトランジスタQ3へと伝達するトランジスタである。   FIG. 6 is a circuit diagram showing a power supply circuit 11 according to another embodiment of the present invention. The same parts as those in FIG. Power supply circuit 11 further includes transistors Q4 and Q5 and resistors R6 and R7. In particular, by including the transistor Q5 and the resistor R6, it is possible to prevent the current flowing through the capacitor C2 via the transistor Q3 from becoming too large. The transistor Q4 is a transistor that transmits the on / off states of the transistors Q2 and Q5 to the transistor Q3.

トランジスタQ5は、ベースが抵抗R6の一端と、トランジスタQ3のエミッタとに接続され、コレクタがトランジスタQ4のベースと抵抗R5との接続点に接続され、エミッタが抵抗R6の他端と全波整流回路D1の出力とに接続されている。   The transistor Q5 has a base connected to one end of the resistor R6 and the emitter of the transistor Q3, a collector connected to a connection point between the base of the transistor Q4 and the resistor R5, an emitter connected to the other end of the resistor R6, and a full-wave rectifier circuit. Connected to the output of D1.

トランジスタQ5は、ベースに、全波整流回路D1から出力される直流電圧Vd1から、トランジスタQ3を介してコンデンサC2へと流れる電流によって抵抗R6の両端に生じる電圧を減算した電圧が供給され、エミッタには全波整流回路D1からの直流電圧Vd1が供給される。従って、トランジスタQ3を介してコンデンサC2に流れる電流が過大になったとき、トランジスタQ5のベースの電圧がエミッタの電圧よりも導通開始電圧以上に小さくなり、トランジスタQ5がオン状態になる。トランジスタQ5がオン状態になると、トランジスタQ4がオフ状態になり、その結果、トランジスタQ3がオフ状態になる。従って、トランジスタQ3を介してコンデンサC2に流れる電流が遮断され、トランジスタQ3を介してコンデンサC2に流れる電流が大きくなりすぎることを防止することができる。なお、実際には、トランジスタQ5が完全にオン状態になる前に、トランジスタQ3を介してコンデンサC2に流れる電流が制限されることでトランジスタQ5がオンする条件を満たさなくなり、トランジスタQ5がオン状態に直ちに復帰する。   The transistor Q5 is supplied with a voltage obtained by subtracting a voltage generated at both ends of the resistor R6 from the DC voltage Vd1 output from the full-wave rectifier circuit D1 due to the current flowing to the capacitor C2 via the transistor Q3. Is supplied with the DC voltage Vd1 from the full-wave rectifier circuit D1. Accordingly, when the current flowing through the capacitor C2 through the transistor Q3 becomes excessive, the voltage at the base of the transistor Q5 becomes smaller than the voltage at the conduction than the voltage at the emitter, and the transistor Q5 is turned on. When the transistor Q5 is turned on, the transistor Q4 is turned off, and as a result, the transistor Q3 is turned off. Therefore, the current flowing through the capacitor C2 through the transistor Q3 is cut off, and it is possible to prevent the current flowing through the capacitor C2 through the transistor Q3 from becoming too large. Actually, before the transistor Q5 is completely turned on, the current flowing to the capacitor C2 through the transistor Q3 is limited so that the condition for turning on the transistor Q5 is not satisfied, and the transistor Q5 is turned on. Return immediately.

以上のように、トランジスタQ3を介してコンデンサC2に流れる電流が所定値以上に増加しないように制限されることによって、輻射ノイズを防止でき、かつ、消費電力が増大することを防止することができる。   As described above, by limiting the current flowing through the capacitor C2 via the transistor Q3 so as not to increase to a predetermined value or more, radiation noise can be prevented and power consumption can be prevented from increasing. .

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。上記各トランジスタの極性は、上記の実施形態に限定されない。   As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment. The polarity of each transistor is not limited to the above embodiment.

本発明は、アンプ等のオーディオ機器の電源回路に好適に採用され得る。   The present invention can be suitably employed in a power supply circuit of an audio device such as an amplifier.

1 電源回路
2 閾値電圧生成部
3 出力制御部
4 出力部
DESCRIPTION OF SYMBOLS 1 Power supply circuit 2 Threshold voltage generation part 3 Output control part 4 Output part

Claims (2)

入力される交流電圧に基づいて直流電圧を生成する電源回路であって、
前記交流電圧を整流する整流回路と、
前記整流回路からの電圧が増加すると増加し、前記整流回路からの電圧が低下すると低下し、かつ、前記整流回路からの電圧が所定値以上のときには所定電圧に固定される閾値電圧を生成する閾値電圧生成部と、
前記電源回路の出力電圧と前記閾値電圧とを比較し、前記電源回路の出力電圧が前記閾値電圧よりも大きい場合に、前記整流回路からの電圧を出力部に供給せず、前記電源回路からの出力電圧が前記閾値電圧以下である場合に、前記整流回路からの電圧を前記出力部に供給する出力制御部と、
前記出力制御部からの電圧に基づいて、前記電源回路の出力電圧である直流電圧を生成する前記出力部とを備え
前記出力制御部が、前記電源回路の出力電圧と前記閾値電圧とを比較し、オン状態又はオフ状態に変化する第1トランジスタと、前記第1トランジスタのオン状態又はオフ状態に応答してオン状態又はオフ状態に変化し、前記整流回路からの電圧の前記出力部への供給又は非供給を切り換える第2トランジスタとを含み、
前記第1トランジスタのベースには前記電源回路の出力電圧が供給され、前記第1トランジスタのエミッタには前記閾値電圧が供給される、電源回路。
A power supply circuit that generates a DC voltage based on an input AC voltage,
A rectifier circuit for rectifying the AC voltage;
A threshold value that increases when the voltage from the rectifier circuit increases, decreases when the voltage from the rectifier circuit decreases, and generates a threshold voltage that is fixed to a predetermined voltage when the voltage from the rectifier circuit is equal to or higher than a predetermined value. A voltage generator;
When the output voltage of the power supply circuit is compared with the threshold voltage, and the output voltage of the power supply circuit is greater than the threshold voltage, the voltage from the rectifier circuit is not supplied to the output unit, An output control unit that supplies a voltage from the rectifier circuit to the output unit when an output voltage is equal to or lower than the threshold voltage;
Based on the voltage from the output control unit, the output unit that generates a DC voltage that is an output voltage of the power supply circuit ,
The output control unit compares the output voltage of the power supply circuit with the threshold voltage, the first transistor changing to an on state or an off state, and an on state in response to the on state or the off state of the first transistor Or a second transistor that changes to an off state and switches between supply and non-supply of the voltage from the rectifier circuit to the output unit,
Wherein the first transistor based is supplied the output voltage of the power supply circuit, the emitter of the first transistor the threshold voltage Ru is supplied, the power supply circuit.
前記第2トランジスタから前記出力部に流れる電流が過大であることを検出して前記第2トランジスタをオフ状態に変化させ、前記第2トランジスタから前記出力部に流れる電流を制限する第3トランジスタをさらに備える、請求項に記載の電源回路。 A third transistor for detecting an excessive current flowing from the second transistor to the output unit, changing the second transistor to an off state, and limiting a current flowing from the second transistor to the output unit; The power supply circuit according to claim 1 , comprising:
JP2012001648A 2012-01-06 2012-01-06 Power circuit Expired - Fee Related JP5915183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012001648A JP5915183B2 (en) 2012-01-06 2012-01-06 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001648A JP5915183B2 (en) 2012-01-06 2012-01-06 Power circuit

Publications (2)

Publication Number Publication Date
JP2013142936A JP2013142936A (en) 2013-07-22
JP5915183B2 true JP5915183B2 (en) 2016-05-11

Family

ID=49039485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001648A Expired - Fee Related JP5915183B2 (en) 2012-01-06 2012-01-06 Power circuit

Country Status (1)

Country Link
JP (1) JP5915183B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988726U (en) * 1982-12-07 1984-06-15 日本ビクター株式会社 voltage stabilization circuit
JPS59191628A (en) * 1983-04-14 1984-10-30 Matsushita Electric Ind Co Ltd Constant voltage power supply device
JP5062440B2 (en) * 2009-05-21 2012-10-31 オンキヨー株式会社 Power circuit

Also Published As

Publication number Publication date
JP2013142936A (en) 2013-07-22

Similar Documents

Publication Publication Date Title
KR101677729B1 (en) Switch control device, power supply device comprising the same, and switch control method
JP5056395B2 (en) Switching power supply
JP5799537B2 (en) Switching power supply control circuit and switching power supply
US8310795B2 (en) Power factor correction type switching power supply unit
JP2010226807A (en) DC power supply
CN103138587A (en) Switching power supply
US20110002147A1 (en) Switching power supply apparatus and semiconductor device for switching power supply regulation
JP7707843B2 (en) power circuit
JP5062440B2 (en) Power circuit
JP6032749B2 (en) Switching power supply
JP2017070028A (en) Semiconductor device
JP6149953B1 (en) Protection circuit and switching power supply
JP5915183B2 (en) Power circuit
JP5915184B2 (en) Power circuit
JP5277706B2 (en) Switching power supply
JP2019176612A (en) Switching power supply
TW201509082A (en) Power control integrated circuit for hold-up time extension and power supply thereof
TWM471101U (en) Power control integrated circuit for hold-up time extension and power supply thereof
CN103299527A (en) Switching power supply circuit
JP5915267B2 (en) Power circuit
JP5315741B2 (en) Control circuit provided in switching power supply circuit
JP5971227B2 (en) Switching power supply
JP2016077050A (en) Charging circuit, and emergency lamp lighting device
JP6293014B2 (en) Switching power supply
JP6330772B2 (en) Electrical equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160321

R150 Certificate of patent or registration of utility model

Ref document number: 5915183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees