JP5919669B2 - 複合基板およびその製造方法、ならびに半導体デバイスおよびその製造方法 - Google Patents

Description

本発明は、半導体デバイスの製造に好適な複合基板およびその製造方法、ならびにその複合基板を用いた半導体デバイスおよびその製造方法に関する。

低価格で特性の高い半導体デバイスを効率よく製造するために、低価格の支持基板にＩＩＩ族窒化物層を貼り合わせた複合基板が開発されている。たとえば、特開２０１０―２３２６２５号公報（特許文献１）は、ＩＩＩ族窒化物半導体基板および第１の支持基板のうち少なくとも一方上に第１緩衝膜を形成する工程と、第１緩衝膜を介して第１の支持基板にＩＩＩ族窒化物半導体基板を貼り合わせる工程と、を含む、貼り合わせ基板の製造方法を開示する。

特開２０１０−２３２６２５号公報

しかし、特開２０１０―２３２６２５号公報（特許文献１）に開示される貼り合わせ基板においては、ＩＩＩ族窒化物半導体基板と第１の支持基板を貼り合わせる中間層である第１緩衝層として、Ｐｔ、Ｎｉ、Ｚｎ、Ｓｎ、Ａｌなどの金属層が用いられる場合は、第１の支持基板側への光の放出ができないため、ｐ側ダウン構造となるフリップチップ型のＬＥＤ（発光ダイオード）などの半導体デバイスの作製が困難であった。また、第１緩衝層としてＳｉＯ層などの絶縁層が用いられる場合は、縦型の半導体デバイスの作製が困難であった。

また、第１の緩衝層として、ＩＴＯ（インジウムスズ酸化物）、ＺｎＯなどの透明導電膜を用いても、これらの透明導電膜は、高温ＮＨ₃雰囲気下における耐久性が低く、貼り合わせ基板上に半導体層をエピタキシャル成長させるのが困難であった。

そこで、本発明は、高温ＮＨ₃雰囲気下においても耐久性が高い透明かつ導電性の中間膜を有し、半導体デバイスの製造に好適に用いられる複合基板およびその製造方法、ならびにかかる複合基板を用いた半導体デバイスおよびその製造方法を提供することを目的とする。

本発明は、多結晶ＧａＮ支持基板と、多結晶ＧａＮ支持基板上に配置された非晶質の中間ＧａＮ系膜と、中間ＧａＮ系膜上に配置された単結晶ＧａＮ系層と、を含み、多結晶ＧａＮ支持基板と単結晶ＧａＮ系層とが、中間ＧａＮ系膜を介在させて貼り合わされている複合基板である。

本発明にかかる複合基板において、中間ＧａＮ系膜は、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が１×１０¹⁷ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下で含むことができる。また、中間ＧａＮ系膜および単結晶ＧａＮ系層をいずれもＧａＮで形成することができる。また、単結晶ＧａＮ系層の主面を（０００１）面とすることができる。また、単結晶ＧａＮ系層の主面を｛１０−１０｝面および｛１１−２０｝面からなる群から選ばれる１つの面とすることができる。また、単結晶ＧａＮ系層の主面を｛１０−１１｝面、｛２０−２１｝面、｛２０−２−１｝面および｛１０−１−１｝面からなる群から選ばれる１つの面とすることができる。また、多結晶ＧａＮ支持基板の厚さを２００μｍ以上１０００μｍ以下とすることができる。

また、本発明は、上記の複合基板と、複合基板の単結晶ＧａＮ系層上に配置された少なくとも１層のＧａＮ系半導体層と、を含む半導体デバイスである。

また、本発明は、上記の複合基板の製造方法であって、多結晶ＩＩＩ族窒化物支持基板の一方の主面上に非結晶質の第１の中間ＧａＮ系層を形成する工程と、単結晶ＧａＮ系基板の一方の主面側から所定の深さの位置にイオン注入領域を形成する工程と、単結晶ＧａＮ系基板のイオン注入領域側の主面上に非結晶質の第２の中間ＧａＮ系層を形成する工程と、第１の中間ＧａＮ系層と第２の中間ＧａＮ系層とを貼り合わせて中間ＧａＮ系膜を形成することにより、中間ＧａＮ系膜を介在させて多結晶ＩＩＩ族窒化物支持基板と単結晶ＧａＮ系基板とを貼り合わせる工程と、単結晶ＧａＮ系基板をイオン注入領域において単結晶ＧａＮ系層と残りの単結晶ＧａＮ系基板とに分離する工程と、を含む複合基板を形成する複合基板の製造方法である。

本発明にかかる複合基板の製造方法において、残りの単結晶ＧａＮ系基板をさらなる単結晶ＧａＮ系基板として用いて、別の多結晶ＩＩＩ族窒化物支持基板と、別の多結晶ＩＩＩ族窒化物支持基板上に配置された別の中間ＧａＮ系膜と、別の中間ＧａＮ系膜上に配置されたさらなる単結晶ＧａＮ系層と、を含むさらなる複合基板を製造する複合基板の製造方法として、別の多結晶ＩＩＩ族窒化物支持基板の一方の主面上に非結晶質の別の第１の中間ＧａＮ系層を形成する工程と、さらなる単結晶ＧａＮ系基板の一方の主面側から所定の深さの位置にさらなるイオン注入領域を形成する工程と、さらなる単結晶ＧａＮ系基板のさらなるイオン注入領域側の主面上に非結晶質の別の第２の中間ＧａＮ系層を形成する工程と、別の第１の中間ＧａＮ系層と別の第２の中間ＧａＮ系層とを貼り合わせて別の中間ＧａＮ系膜を形成することにより、別の中間ＧａＮ系膜を介在させて別の多結晶ＩＩＩ族窒化物支持基板とさらなる単結晶ＧａＮ系基板とを貼り合わせる工程と、さらなる単結晶ＧａＮ系基板を前記さらなるイオン注入領域においてさらなる単結晶ＧａＮ系層とさらなる残りの単結晶ＧａＮ系基板とに分離する工程と、を含むことができる。

本発明は、上記の半導体デバイスの製造方法であって、多結晶ＧａＮ支持基板と、多結晶ＧａＮ支持基板上に配置された非結晶質の中間ＧａＮ系膜と、中間ＧａＮ系膜上に配置された単結晶ＧａＮ系層と、を含み、多結晶ＧａＮ支持基板と単結晶ＧａＮ系層とが、中間ＧａＮ系膜を介在させて貼り合わされている複合基板を準備する工程と、複合基板の単結晶ＧａＮ系層上に少なくとも１層のＧａＮ系半導体層を成長させる工程と、を含む半導体デバイスの製造方法である。また、ＧａＮ系半導体層を成長させる工程において、中間ＧａＮ系膜は非結晶質から結晶質に変質し得る。また、ＧａＮ系半導体層を成長させる工程は、単結晶ＧａＮ系層上にｎ型ＧａＮ系半導体層を成長させるサブ工程と、ｎ型ＧａＮ系半導体層上に多重量子井戸構造の活性層を成長させるサブ工程と、活性層上にｐ型ＧａＮ系半導体層を成長させるサブ工程と、を含むことができる。

本発明によれば、高温ＮＨ₃雰囲気下においても耐久性が高い透明かつ導電性の中間膜を有し、半導体デバイスの製造に好適に用いられる複合基板およびその製造方法、ならびにかかる複合基板を用いた半導体デバイスおよびその製造方法を提供することができる。

本発明にかかる複合基板の一実施形態を示す概略断面図である。 本発明にかかる半導体デバイスの一実施形態を示す概略断面図である。 本発明にかかる半導体デバイスの別の実施形態を示す概略断面図である。 本発明にかかる複合基板および半導体デバイスの製造方法の一実施形態を示す概略断面図である。 本発明にかかる半導体デバイスの一例を示す概略断面図である。 本発明にかかる半導体デバイスの実装の一例を示す概略断面図である。 典型的な半導体デバイスの一例を示す概略断面図である。 典型的な半導体デバイスの実装の一例を示す概略断面図である。 典型的な半導体デバイスの別の例を示す概略断面図である。 典型的な半導体デバイスの実装の別の例を示す概略断面図である。 本発明にかかる半導体デバイスの別の例を示す概略断面図である。 本発明にかかる半導体デバイスの実装の別の例を示す概略断面図である。 典型的な半導体デバイスのさらに別の例を示す概略断面図である。 典型的な半導体デバイスの実装のさらに別の例を示す概略断面図である。

［実施形態１］
図１を参照して、本発明の一実施形態である複合基板１は、多結晶ＩＩＩ族窒化物支持基板１０と、多結晶ＩＩＩ族窒化物支持基板１０上に配置された中間ＧａＮ系膜３０と、中間ＧａＮ系膜３０上に配置された単結晶ＧａＮ系層２１と、を含む。本実施形態の複合基板１は、多結晶ＩＩＩ族窒化物支持基板１０が低価格であり、単結晶ＧａＮ系層２１が高品質であり、多結晶ＩＩＩ族窒化物支持基板１０、中間ＧａＮ系膜３０および単結晶ＧａＮ系層２１が高温ＮＨ₃雰囲気下における耐久性が高く透明かつ導電性を有するため、複合基板１の単結晶ＧａＮ系層２１上に高品質のＧａＮ系半導体層を成長させて高品質の半導体デバイスを低コストで製造することができる。

（多結晶ＩＩＩ族窒化物支持基板）
多結晶ＩＩＩ族窒化物支持基板１０は、耐高温性および耐ＮＨ₃性を有する低価格な基板であり、４００ｎｍ〜４５０ｎｍの波長領域の光に対して透明性を有し、また、導電性を有するため、本実施形態の複合基板１における支持基板として好適である。

多結晶ＩＩＩ族窒化物支持基板１０としては、特に制限なく、多結晶Ａｌ_xＧＩｎ_yＧａ_1-xーyＮ支持基板（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１；ｘ＝０かつｙ＝０のとき多結晶ＧａＮ支持基板、ｘ＝１かつｙ＝０のとき多結晶ＡｌＮ支持基板）などが好適に用いられる。多結晶ＩＩＩ族窒化物支持基板１０は、その熱膨張係数を中間ＧａＮ系膜３０および単結晶ＧａＮ系層２１の熱膨張係数と同じまたは近似させることにより高品質のＧａＮ系半導体層を高い歩留まりで成長させる観点から、中間ＧａＮ系膜３０および単結晶ＧａＮ系層２１と同一または近似の化学組成を有することが好ましい。中間ＧａＮ系膜３０および単結晶ＧａＮ系層２１がＧａＮで形成されている場合は、多結晶ＩＩＩ族窒化物支持基板１０もＧａＮで形成されていることが好ましい。

多結晶ＩＩＩ族窒化物支持基板１０は、中間ＧａＮ系膜３０および単結晶ＧａＮ系層２１を支持する観点から、多結晶ＩＩＩ族窒化物支持基板１０の厚さが２００μｍ以上１０００μｍ以下が好ましく、３００μｍ以上９００μｍ以下がより好ましい。多結晶ＩＩＩ族窒化物支持基板１０は、その厚さが２００μｍより薄いと自立基板となりにくく、その厚さが１０００μｍより大きくなると価格が高くなる。

（中間ＧａＮ系膜）
中間ＧａＮ系膜３０は、高温ＮＨ₃雰囲気下における耐久性が高く透明性かつ導電性を有するため、本実施形態の複合基板１における中間層として好適である。ここで、中間ＧａＮ系膜３０は、多結晶ＩＩＩ族窒化物支持基板１０と単結晶ＧａＮ系層２１との間の貼り合わせによる接合強度を高めるために、それらの間に設けられるものである。

中間ＧａＮ系膜３０は、特に制限はないが、非結晶質であることが好ましい。非結晶質の中間ＧａＮ系膜３０は、２００℃〜５００℃程度の比較的低温で形成することができるため製造コストが低く、また 室温（２５℃）〜３００℃程度の低温雰囲気中で容易に多結晶ＩＩＩ族窒化物支持基板１０と単結晶ＧａＮ系層２１とを貼り合わせることができる。中間ＧａＮ系膜３０が非結晶質か結晶質かどうかは、Ｘ線回折、ＴＥＭ（透過型電子顕微鏡）などにより、評価することができる。

中間ＧａＮ系膜３０は、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物膜であり、膜の屈折率を調節することにより透明性を調節するため、Ｇａ以外のＩＩＩ族元素としてＡｌ、Ｉｎなどを含むことができ、化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１）などで表わされる。中間ＧａＮ系膜３０の屈折率は、Ａｌの含有量（ＩＩＩ族元素全体に対するモル％）が高いほど低くなり、Ｉｎの含有量（ＩＩＩ族元素全体に対するモル％）が高いほど高くなる。かかる場合に、中間ＧａＮ系膜３０に含まれるＡｌおよびＩｎは、それぞれＩＩＩ族元素全体に対して０．１モル％以上１５モル％以下が好ましい。すなわち、中間ＧａＮ系膜３０の化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮにおいて、０．００１≦ｘ≦０．１５および０．００１≦ｙ≦０．１５が好ましい。ＩＩＩ族元素全体に対して、ＡｌおよびＩｎの少なくとも１つを０．１モル％以上とすることにより膜の屈折率を容易に調節することができ、ＡｌおよびＩｎをそれぞれ１５モル％以下とすることにより膜品質を高く維持することができる。ここで、中間ＧａＮ系膜３０中のそれぞれのＩＩＩ族元素の含有量（ＩＩＩ族元素全体に対するモル％）は、ＳＩＭＳ（２次イオン質量分析）、グロー放電発光分光分析などにより測定できる。

また、中間ＧａＮ系膜３０は、膜の導電性を調節するため、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が１×１０¹⁷ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下で含むことが好ましい。中間ＧａＮ系膜３０は、酸素およびケイ素の全体で１×１０¹⁷ｃｍ^-3以上の濃度とすることによりキャリア濃度を高めて比抵抗を低減する（導電性を高める）ことができ、酸素およびケイ素の全体で５×１０¹⁹ｃｍ^-3以下の濃度とすることによりキャリア移動度を高めて比抵抗を低減する（導電性を高める）ことができる。ここで、中間ＧａＮ系膜３０中の酸素およびケイ素の濃度は、ＳＩＭＳにより測定できる。

また、中間ＧａＮ系膜３０の厚さは、特に制限はないが、４００ｎｍ以上４０００ｎｍ以下が好ましい。中間ＧａＮ系膜３０の厚さは、後述の第１の中間ＧａＮ系層３１および第２の中間ＧａＮ系層の厚さの和であり、第１の中間ＧａＮ系層３１および第２の中間ＧａＮ系層の厚さはそれぞれ２００ｎｍ以上２０００ｎｍ以下が好ましいからである。第１の中間ＧａＮ系層３１および第２の中間ＧａＮ系層の厚さは、それぞれ、２００ｎｍより薄いと層形成後貼り合わせ前の膜研磨の際に不具合が発生し易く、２０００ｎｍより厚いと生産性が低下し生産コストが増大する。

（単結晶ＧａＮ系層）
単結晶ＧａＮ系層２１は、結晶が高品質で、高温ＮＨ₃雰囲気下における耐久性が高く透明性かつ導電性を有するため、本実施形態の複合基板１における結晶成長用層として好適である。

単結晶ＧａＮ系層２１は、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物層である。上記の中間ＧａＮ系膜の場合と同様の観点から、単結晶ＧａＮ系層２１は、Ｇａ以外のＩＩＩ族元素としてＡｌ、Ｉｎなどを含むことができ、化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１）などで表わされる。ここで、単結晶ＧａＮ系層２１に含まれるＡｌおよびＩｎは、それぞれＩＩＩ族元素全体に対して０．１モル％以上１５モル％以下が好ましい。すなわち、単結晶ＧａＮ系層２１の化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮにおいて、０．００１≦ｘ≦０．１５および０．００１≦ｙ≦０．１５が好ましい。ここで、単結晶ＧａＮ系層２１中のそれぞれのＩＩＩ族元素の含有量（ＩＩＩ族元素全体に対するモル％）は、ＳＩＭＳ、グロー放電発光分光分析などにより測定できる。

また、上記中間ＧａＮ系膜の場合と同様の観点から、単結晶ＧａＮ系層２１は、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が１×１０¹⁷ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下で含むことが好ましい。ここで、単結晶ＧａＮ系層２１中の酸素およびケイ素の濃度は、ＳＩＭＳなどにより測定できる。

また、単結晶ＧａＮ系層２１の厚さは、特に制限はないが、５０ｎｍ以上５００ｎｍ以下が好ましい。単結晶ＧａＮ系層２１の厚さが、５０ｎｍより薄いと、その後のエピタキシャル成長工程において、単結晶ＧａＮ系層２１が剥がれる不良が発生する確率が高まり、５００ｎｍより厚いと、イオン注入時の単結晶ＧａＮ系層２１のダメージを回復しにくく、結晶欠陥が発生するおそれがある。

単結晶ＧａＮ系層２１の主面は、（０００１）面であることが好ましい。単結晶ＧａＮ系層２１の（０００１）の面方位を有する主面上には、主面が（０００１）の面方位を有するＧａＮ系半導体層を安定に成長させることができるため、広く普及している（０００１）上のエピタキシャル成長技術を適用し、高いＬＥＤ発光出力を容易に得ることができる。

また、単結晶ＧａＮ系層２１の主面は、｛１０−１０｝面および｛１１−２０｝面からなる群から選ばれる１つの面であることが好ましい。単結晶ＧａＮ系層２１の｛１０−１０｝および｛１１−２０｝からなる群から選ばれる１つの面方位を有する主面上には、それぞれ主面が｛１０−１０｝および｛１１−２０｝からなる群から選ばれる１つの面方位を有するＧａＮ系半導体層を安定に成長させることができるため、ＭＱＷ活性層（多重量子井戸構造の活性層）中の井戸層に発生するピエゾ電界を低減することが可能になり、特に青色や緑色といった波長領域で、高い発光効率を容易に得ることができる。

また、単結晶ＧａＮ系層の主面は、｛１０−１１｝面、｛２０−２１｝面、｛２０−２−１｝面および｛１０−１−１｝面からなる群から選ばれる１つの面であることが好ましい。単結晶ＧａＮ系層２１の｛１０−１１｝、｛２０−２１｝、｛２０−２−１｝および｛１０−１−１｝からなる群から選ばれる１つの面方位を有する主面上には、それぞれ主面が｛１０−１１｝、｛２０−２１｝、｛２０−２−１｝および｛１０−１−１｝からなる群から選ばれる１つの面方位を有するＧａＮ系半導体層を安定に成長させることができるため、ＭＱＷ活性層（多重量子井戸構造の活性層）中の井戸層に発生するピエゾ電界を低減するとともに、良好な結晶品質のＭＱＷ活性層を形成することが可能となり、特に青色や緑色といった波長領域で、高い発光効率を容易に得ることができる。

［実施形態２］
図２を参照して、本発明の別の実施形態である半導体デバイス３は、実施形態１の複合基板１と、複合基板１の単結晶ＧａＮ系層２１上に配置された少なくとも１層のＧａＮ系半導体層４０と、で形成される半導体積層体２を含む。本実施形態の半導体デバイス３は、実施形態１の複合基板１全体が高温ＮＨ₃雰囲気下における耐久性が高く透明性かつ導電性を有し、さらに複合基板１の単結晶ＧａＮ系層２１の結晶が高品質であるため、単結晶ＧａＮ系層２１上に高品質の少なくともＧａＮ系半導体層４０が配置されており、高い特性を有する。

ここで、ＧａＮ系半導体層４０は、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物半導体層であり、Ｇａ以外のＩＩＩ族元素としてＡｌ、Ｉｎなどを含むことができ、化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１）などで表わされる。

ＧａＮ系半導体層４０の貫通転位密度は、特に制限はないが、ＧａＮ系半導体層４０が高い品質を有し高特性の半導体デバイス３が得られる観点から、１×１０⁷ｃｍ^-2以下が好ましく、１×１０⁶ｃｍ^-2以下がより好ましい。

ＧａＮ系半導体層４０は、半導体デバイス３の種類に応じた構成を有する。たとえば、半導体デバイス３がＬＥＤの場合は、ＧａＮ系半導体層４０として、複合基板１側から順に配置されたｎ型ＧａＮ系半導体層４１、ＭＱＷ活性層（多重量子井戸構造の活性層）４３およびｐ型ＧａＮ系半導体層４５を含む。

図２を参照して、本実施形態の半導体デバイス３であるＬＥＤは、複合基板１と、ＧａＮ系半導体層４０として複合基板１側から順に配置されたｎ型ＧａＮ系半導体層４１、ＭＱＷ活性層４３（多重量子井戸構造の活性層）およびｐ型ＧａＮ系半導体層４５と、で形成される半導体積層体２を含み、ｐ型ＧａＮ系半導体層４５上にｐ側電極５０ｐを配置し、複合基板１の多結晶ＩＩＩ族窒化物支持基板１０上にｎ側電極を配置することにより縦型のＬＥＤとすることができる。

さらに、図５および６を参照して、本実施形態の半導体デバイス３，４であるＬＥＤは、ｐ側電極５０ｐはｐ側リードフレーム６０ｐに電気的に接続するように配置され、ｎ側電極５０ｎはボンディングワイヤ５０ｗによりｎ側リードフレーム６０ｎに電気的に接続されているｐ側ダウン構造の実装をすることができる。かかる半導体デバイス３であるＬＥＤは、複合基板１が透明かつ導電性であるため、複合基板１側からの光の取出しが可能であるため、かかる実装が可能となる。

［実施形態３］
図３を参照して、本発明のさらに別の実施形態である半導体デバイス３は、図２に示す実施形態２の半導体デバイス３と同様に、実施形態１の複合基板１と、複合基板１の単結晶ＧａＮ系層２１上に配置された少なくとも１層のＧａＮ系半導体層４０と、で形成される半導体積層体２を含む。本実施形態の半導体デバイス３は、実施形態１の複合基板１全体が高温ＮＨ₃雰囲気下における耐久性が高く透明性かつ導電性を有し、さらに複合基板１の単結晶ＧａＮ系層２１の結晶が高品質であるため、単結晶ＧａＮ系層２１上に高品質の少なくともＧａＮ系半導体層４０が配置されており、高い特性を有する。

ここで、本実施形態の半導体デバイス３は、実施形態２の半導体デバイス３と同様に、ＧａＮ系半導体層４０は、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物半導体層であり、Ｇａ以外のＩＩＩ族元素としてＡｌ、Ｉｎなどを含むことができ、化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１）などで表わされる。

また、ＧａＮ系半導体層４０の貫通転位密度は、特に制限はないが、ＧａＮ系半導体層４０が高い品質を有し高特性の半導体デバイス３が得られる観点から、１×１０⁷ｃｍ^-2以下が好ましく、１×１０⁶ｃｍ^-2以下がより好ましい。

また、ＧａＮ系半導体層４０は、半導体デバイス３の種類に応じた構成を有する。たとえば、半導体デバイス３がＬＥＤの場合は、ＧａＮ系半導体層４０として、複合基板１側から順に配置されたｎ型ＧａＮ系半導体層４１、ＭＱＷ活性層（多重量子井戸構造の活性層）４３およびｐ型ＧａＮ系半導体層４５を含む。

図３を参照して、本実施形態の半導体デバイス３であるＬＥＤは、複合基板１と、ＧａＮ系半導体層４０として複合基板１側から順に配置されたｎ型ＧａＮ系半導体層４１、ＭＱＷ活性層４３（多重量子井戸構造の活性層）およびｐ型ＧａＮ系半導体層４５と、で形成される半導体積層体２を含み、ｐ型ＧａＮ系半導体層４５上にｐ側電極５０ｐを配置し、エッチングにより露出させたｎ型ＧａＮ系半導体層４１上にｎ側電極５０ｎを配置することにより、横型のＬＥＤとすることができる。

さらに、図１１および１２を参照して、本実施形態の半導体デバイス３，４であるＬＥＤは、ｐ側電極５０ｐおよびｎ側電極５０ｎはｐ側リードフレーム６０ｐおよびｎ側リードフレーム６０ｎにそれぞれ電気的に接続されているｐダウン構造となるフリップチップ型の実装をすることができる。かかる半導体デバイス３であるＬＥＤは、複合基板１が透明であるため、複合基板１側からの光の取出しが可能であるため、かかる実装が可能となる。

［実施形態４］
図４を参照して、本発明のさらに別の実施形態である複合基板の製造方法は、実施形態１の複合基板１の製造方法であって、多結晶ＩＩＩ族窒化物支持基板１０の一方の主面上に非結晶質の第１の中間ＧａＮ系層３１を形成する工程（図４の（Ａ−１）および（Ａ−２））と、単結晶ＧａＮ系基板２０の一方の主面側から所定の深さの位置にイオン注入領域２０ｉを形成する工程（図４の（Ｂ−１）および（Ｂ−２））と、単結晶ＧａＮ系基板２０のイオン注入領域２０ｉ側の主面上に非結晶質の第２の中間ＧａＮ系層３２を形成する工程（図４の（Ｂ−３））と、第１の中間ＧａＮ系層３１と第２の中間ＧａＮ系層３２とを貼り合わせて中間ＧａＮ系膜３０を形成することにより、中間ＧａＮ系膜３０を介在させて多結晶ＩＩＩ族窒化物支持基板１０と単結晶ＧａＮ系基板２０とを貼り合わせる工程（図４の（Ｃ−１））と、単結晶ＧａＮ系基板２０をイオン注入領域２０ｉにおいて単結晶ＧａＮ系層２１と残りの単結晶ＧａＮ系基板２２とに分離する工程（図４の（Ｃ−２））と、を含む。本実施形態の複合基板の製造方法により、実施形態１の複合基板１が効率よく製造できる。

（多結晶ＩＩＩ族窒化物支持基板上への第１の中間ＧａＮ系層の形成工程）
図４の（Ａ−１）および（Ａ−２）を参照して、本実施形態の複合基板の製造方法は、多結晶ＩＩＩ族窒化物支持基板１０の一方の主面上に非結晶質の第１の中間ＧａＮ系層３１を形成する工程を含む。

本工程において用いられる多結晶ＩＩＩ族窒化物支持基板１０は、実施形態１において説明したとおりであり、ここでは繰り返さない。

本工程において、多結晶ＩＩＩ族窒化物支持基板１０の一方の主面上に成長させる非結晶質の第１の中間ＧａＮ系層３１は、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物層であり、層の屈折率を調節することにより透明性を調節するため、Ｇａ以外のＩＩＩ族元素としてＡｌ、Ｉｎなどを含むことができ、化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１）などで表わされる。第１の中間ＧａＮ系層３１の屈折率は、Ａｌの含有量（ＩＩＩ族元素全体に対するモル％）が高いほど低くなり、Ｉｎの含有量（ＩＩＩ族元素全体に対するモル％）が高いほど高くなる。かかる場合に、第１の中間ＧａＮ系層３１に含まれるＡｌおよびＩｎは、それぞれＩＩＩ族元素全体に対して０．１モル％以上１５モル％以下が好ましい。すなわち、第１の中間ＧａＮ系層３１の化学式Ａｌ_xＩｎ_yＧａ_1-x-yＮにおいて、０．００１≦ｘ≦０．１５および０．００１≦ｙ≦０．１５が好ましい。ＩＩＩ族元素全体に対して、ＡｌおよびＩｎの少なくとも１つを０．１モル％以上とすることにより膜の屈折率を容易に調節することができ、ＡｌおよびＩｎをそれぞれ１５モル％以下とすることにより層品質を高く維持することができる。ここで、第１の中間ＧａＮ系層３１中のそれぞれのＩＩＩ族元素の含有量（ＩＩＩ族元素全体に対するモル％）は、ＳＩＭＳ、グロー放電発光分光分析などにより測定できる。

また、第１の中間ＧａＮ系層３１は、層の導電性を調節するため、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が１×１０¹⁷ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下で含むことが好ましい。第１の中間ＧａＮ系層３１は、酸素およびケイ素の全体で１×１０¹⁷ｃｍ^-3以上の濃度とすることによりキャリア濃度を高めて比抵抗を低減する（導電性を高める）ことができ、酸素およびケイ素の全体で５×１０¹⁹ｃｍ^-3以下の濃度とすることによりキャリア移動度を高めて比抵抗を低減する（導電性を高める）ことができる。ここで、第１の中間ＧａＮ系層３１中の酸素およびケイ素の濃度は、ＳＩＭＳにより測定できる。

また、第１の中間ＧａＮ系層３１の厚さは、特に制限はないが、２００ｎｍ以上２０００ｎｍ以下が好ましい。中間ＧａＮ系膜３０の厚さが、２００ｎｍより薄いと層形成後の層研磨の際に不具合が発生し易く、２０００ｎｍより厚いと生産性が低下し生産コストが増大する。

第１の中間ＧａＮ系層３１を形成する方法は、非結晶質層を形成できるものであれば特に制限はないが、生産性向上の観点から、スパッタ法、ＭＯＣＶＤ（有機金属化学気相堆積）法などが好ましい。

（単結晶ＧａＮ系基板へのイオン注入領域の形成工程および第２の中間ＧａＮ系層の形成工程）
図４の（Ｂ−１）および（Ｂ−２）を参照して、本実施形態の複合基板の製造方法は、単結晶ＧａＮ系基板２０の一方の主面側から所定の深さの位置にイオン注入領域２０ｉを形成する工程を含む。

本工程において用いられる単結晶ＧａＮ系基板２０は、実施形態１において説明したとおりであり、ここでは繰り返さない。
本工程は、単結晶ＧａＮ系基板２０の一方の主面側からイオンＩを注入することにより行なわれる。注入されるイオンＩは、特に制限はないが、単結晶ＧａＮ系基板２０の結晶の品質の低下を抑制する観点から、水素、ヘリウムなどの質量数の小さい元素のイオンが好ましい。イオンＩが注入される深さ、すなわち、イオン注入領域２０ｉが形成される深さは、特に制限はないが、その深さの精度が高い観点から、１０ｎｍ以上１０００ｎｍ以下程度が好ましい。

本工程によりイオン注入領域２０ｉが形成された単結晶ＧａＮ系基板２０においては、イオン注入領域２０ｉは、イオンの注入により、他の領域に比べて脆化する。

図４の（Ｂ−３）を参照して、本実施形態の複合基板の製造方法は、単結晶ＧａＮ系基板２０のイオン注入領域２０ｉ側の主面上に非結晶質の第２の中間ＧａＮ系層３２を形成する工程を含む。

本工程において、単結晶ＧａＮ系基板２０のイオン注入領域２０ｉ側の主面上に成長させる非結晶質の第２の中間ＧａＮ系層３２は、上述の第１の中間ＧａＮ系層３１と同じであり、ここでは繰り返さない。また、第２の中間ＧａＮ系層３２を形成する方法は、上述の第２のＧａＮ系層３１を形成する方法と同じであり、ここでは繰り返さない。

上述の多結晶ＩＩＩ族窒化物支持基板１０上に第１の中間ＧａＮ系層３１を形成する工程と、単結晶ＧａＮ系基板２０にイオン注入領域２０ｉを形成する工程および単結晶ＧａＮ系基板２０上に第２の中間ＧａＮ系層３２を形成する工程とは、順序が反対であってもよい。また、単結晶ＧａＮ系基板２０にイオン注入領域２０ｉを形成する工程の後、多結晶ＩＩＩ族窒化物支持基板１０上に第１の中間ＧａＮ系層３１を形成する工程および単結晶ＧａＮ系基板２０上に第２の中間ＧａＮ系層３２を形成する工程を同時に行なってもよい。

さらに、多結晶ＩＩＩ族窒化物支持基板１０上に第１の中間ＧａＮ系層３１を形成する工程および単結晶ＧａＮ系基板２０上に第２の中間ＧａＮ系層３２を形成する工程の後、後述の多結晶ＩＩＩ族窒化物支持基板１０と単結晶ＧａＮ系基板２０とを貼り合わせる工程の前に、第１の中間ＧａＮ系層３１および第２の中間ＧａＮ系層３２の主面を表面処理することにより第１の中間ＧａＮ系層３１および第２の中間ＧａＮ系層３２の主面の平坦性を高める工程を行なうことが、後述の貼り合わせによる接合の強度を高める観点から、好ましい。上記の表面処理の方法は、特に制限はないが、主面の平坦性を高める観点から、機械的研磨、化学機械的研磨（ＣＭＰ）、化学的研磨などの研磨が好ましい。

（多結晶ＩＩＩ族窒化物支持基板と単結晶ＧａＮ系基板との貼り合わせる工程）
図４の（Ｃ−１）を参照して、本実施形態の複合基板の製造方法は、第１の中間ＧａＮ系層３１と第２の中間ＧａＮ系層３２とを貼り合わせて中間ＧａＮ系膜３０を形成することにより、中間ＧａＮ系膜３０を介在させて多結晶ＩＩＩ族窒化物支持基板１０と単結晶ＧａＮ系基板２０とを貼り合わせる工程を含む。

本工程は、第１の中間ＧａＮ系層３１と第２の中間ＧａＮ系層３２とを貼り合わせて中間ＧａＮ系膜３０を形成することにより行なわれる。

多結晶ＩＩＩ族窒化物支持基板１０上に形成された第１の中間ＧａＮ系層３１と単結晶ＧａＮ系基板２０上に形成された第２の中間ＧａＮ系層３２とを貼り合わせる方法は、特に制限はなく、圧着などの方法が好適に行なわれる。圧着によれば、両基板間に１０ｋｇｆ／ｃｍ²以上１０００ｋｇｆ／ｃｍ²以下の圧力を加えることにより室温（たとえば２５℃程度）以上３００℃以下の比較的低温で両基板を貼り合わせることができる。

（単結晶ＧａＮ系基板の分離工程）
図４の（Ｃ−２）を参照して、本実施形態の複合基板の製造方法は、単結晶ＧａＮ系基板２０をイオン注入領域２０ｉにおいて単結晶ＧａＮ系層２１と残りの単結晶ＧａＮ系基板２２とに分離する工程を含む。

本工程により、多結晶ＩＩＩ族窒化物支持基板１０と、多結晶ＩＩＩ族窒化物支持基板１０上に配置された中間ＧａＮ系膜３０と、中間ＧａＮ系膜３０上に配置された単結晶ＧａＮ系層２１と、を含む実施形態１の複合基板１が得られる。

本工程において、単結晶ＧａＮ系基板２０をイオン注入領域２０ｉにおいて単結晶ＧａＮ系層２１と残りの単結晶ＧａＮ系基板２２とに分離する方法は、特に制限はなく、単結晶ＧａＮ系基板２０に熱または応力を加える方法が好適に用いられる。単結晶ＧａＮ系基板２０に熱または応力を加えることにより、脆化したイオン注入領域２０ｉにおいて容易に分離する。

（残りの単結晶ＧａＮ系基板の再利用）
図４の（Ｃ−２）および（Ｂ−１）を参照して、上述の単結晶ＧａＮ系基板を単結晶ＧａＮ系層２１と残りの単結晶ＧａＮ系基板２２とに分離する分離工程において得られた残りの単結晶ＧａＮ系基板をさらなる単結晶基板として用いて、下記の工程によりさらなる複合基板を製造することができる。
かかる残りの単結晶ＧａＮ系基板をさらなる単結晶基板として用いたさらなる複合基板の製造方法は、別の多結晶ＩＩＩ族窒化物支持基板と、別の多結晶ＩＩＩ族窒化物支持基板上に配置された別の中間ＧａＮ系膜と、別の中間ＧａＮ系膜上に配置されたさらなる単結晶ＧａＮ系層と、を含むさらなる複合基板の製造方法であって、別の多結晶ＩＩＩ族窒化物支持基板の一方の主面上に非結晶質の別の第１の中間ＧａＮ系層を形成する工程と、さらなる単結晶ＧａＮ系基板の一方の主面側から所定の深さの位置にさらなるイオン注入領域を形成する工程と、さらなる単結晶ＧａＮ系基板のさらなるイオン注入領域側の主面上に非結晶質の別の第２の中間ＧａＮ系層を形成する工程と、別の第１の中間ＧａＮ系層と別の第２の中間ＧａＮ系層とを貼り合わせて別の中間ＧａＮ系膜を形成することにより、別の中間ＧａＮ系膜を介在させて別の多結晶ＩＩＩ族窒化物支持基板とさらなる単結晶ＧａＮ系基板とを貼り合わせる工程と、さらなる単結晶ＧａＮ系基板をイオン注入領域においてさらなる単結晶ＧａＮ系層とさらなる残りの単結晶ＧａＮ系基板とに分離する工程と、を含む複合基板の製造方法である。

［実施形態５］
図４の（Ｃ−２）、（Ｃ−３）、（Ｃ−３−１）および（Ｃ−３−２）を参照して、本発明のさらに別の実施形態である半導体デバイスの製造方法は、多結晶ＩＩＩ族窒化物支持基板１０と、多結晶ＩＩＩ族窒化物支持基板１０上に配置された中間ＧａＮ系膜３０と、中間ＧａＮ系膜３０上に配置された単結晶ＧａＮ系層２１と、を含む実施形態１の複合基板１を準備する工程と、複合基板１の単結晶ＧａＮ系層２１上に少なくとも１層のＧａＮ系半導体層４０を成長させる工程と、を含む。本実施形態の半導体デバイスの製造方法においては、準備される複合基板１全体が高温ＮＨ₃雰囲気下における耐久性が高く透明性かつ導電性を有し、さらに複合基板１の単結晶ＧａＮ系層２１の結晶が高品質であるため、複合基板１の単結晶ＧａＮ系層２１上に高品質の少なくともＧａＮ系半導体層４０を成長させることができ、高い特性を有する半導体デバイスが得られる。

（複合基板の準備工程）
図４の（Ｃ−２）を参照して、本実施形態の半導体デバイス３の製造方法は、多結晶ＩＩＩ族窒化物支持基板１０と、多結晶ＩＩＩ族窒化物支持基板１０上に配置された中間ＧａＮ系膜３０と、中間ＧａＮ系膜３０上に配置された単結晶ＧａＮ系層２１と、を含む実施形態１の複合基板１を準備する工程を含む。かかる複合基板１を準備する工程は、実施形態４において説明したとおりであり、ここでは繰り返さない。

（ＧａＮ系半導体層の成長工程）
図４の（Ｃ−３）を参照して、本実施形態の半導体デバイス３の製造方法は、複合基板１の単結晶ＧａＮ系層２１上に少なくとも１層のＧａＮ系半導体層４０を成長させる工程を含む。かかる工程により、複合基板１の単結晶ＧａＮ系層２１上に少なくとも１層のＧａＮ系半導体層４０が形成された半導体積層体２が得られる。

ここで、成長させるＧａＮ系半導体層４０は、実施形態２において説明したとおりであり、ここでは繰り返さない。また、ＧａＮ系半導体層４０を成長させる方法は、特に制限はないが、高品質のＧａＮ系半導体層４０を成長させる観点から、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法などが好ましい。

また、成長させるＧａＮ系半導体層４０は、半導体デバイスの種類に応じた構成を有する。たとえば、半導体デバイスがＬＥＤの場合は、ＧａＮ系半導体層４０を成長させる工程は、複合基板１の単結晶ＧａＮ系層２１上に、ｎ型ＧａＮ系半導体層４１を成長させるサブ工程と、ｎ型ＧａＮ系半導体層４１上にＭＱＷ活性層４３（多重量子井戸構造の活性層）を成長させるサブ工程と、ＭＱＷ活性層４３上にｐ型ＧａＮ系半導体層４５を成長させるサブ工程と、を含む。かかる工程により、複合基板１と、ＧａＮ系半導体層４０として複合基板１側から順に配置されたｎ型ＧａＮ系半導体層４１、ＭＱＷ活性層４３（多重量子井戸構造の活性層）およびｐ型ＧａＮ系半導体層４５と、で形成される半導体積層体２が得られる。

ＧａＮ系半導体層４０を成長させる工程において、ＧａＮ系半導体層４０は７００℃以上１１００℃以下の成長温度で成長されるため、中間ＧａＮ系膜３０は非結晶質から結晶質に変質することができる。このため、中間ＧａＮ系膜３０とそれに隣接する層との密着性が強固になることで、膜剥がれといった不良が抑制されて信頼性が向上し、さらに、中間ＧａＮ系膜３０における電子の移動度が向上して抵抗が低くなり、半導体デバイスの特性が高くなる。

さらに、図４の（Ｃ−３−１）を参照して、上記のようにして得られた図４の（Ｃ−３）に示す半導体積層体２において、ＧａＮ系半導体層４０のｐ型ＧａＮ系半導体層４５上にｐ側電極５０ｐを形成し、複合基板１の多結晶ＩＩＩ族窒化物支持基板１０上にｎ側電極５０ｎを形成することにより、半導体デバイス３として縦型のＬＥＤが得られる。ここで、ｐ側電極５０ｐおよびｎ側電極５０ｎを形成する方法は、特に制限はないが、生産性向上の観点から、スパッタ法、蒸着法などが好ましい。

さらに、図５および６を参照して、本実施形態の半導体デバイスの製造方法により得られた半導体デバイス３，４である縦型のＬＥＤは、ｐ側電極５０ｐがｐ側リードフレーム６０ｐに電気的に接続するように配置され、ｎ側電極５０ｎがボンディングワイヤ５０ｗによりｎ側リードフレーム６０ｎに電気的に接続されているｐ側ダウン構造の実装をすることができる。かかる半導体デバイス３，４であるＬＥＤは、複合基板１が透明かつ導電性であるため、複合基板１側からの光の取出しが可能であるため、かかる実装が可能となる。

また、図４の（Ｃ−３−２）を参照して、上記のようにして得られた図４の（Ｃ−３）に示す半導体積層体２において、ｐ型ＧａＮ系半導体層４５上にｐ側電極５０ｐを形成し、エッチングによりｎ型ＧａＮ系半導体層４１の一部を露出させ、露出したｎ型ＧａＮ系半導体層４１上にｎ側電極５０ｎを形成することにより、半導体デバイス３として横型のＬＥＤが得られる。

さらに、図１１および１２を参照して、本実施形態の半導体デバイスの製造方法により得られた半導体デバイス３，４である横型のＬＥＤは、ｐ側電極５０ｐがｐ側リードフレーム６０ｐに、ｎ側電極５０ｎがｎ側リードフレームに、それぞれ電気的に接続するように、ｐ側ダウン構造となるフリップチップ型の実装をすることができる。かかる半導体デバイス３，４であるＬＥＤは、横型のＬＥＤであり、複合基板１が透明であるため、複合基板１側からの光の取出しが可能であるため、かかる実装が可能となる。

ここで、ｐ側電極５０ｐとｐ側リードフレーム６０ｐとを、および、ｎ側電極５０ｎとｐ側リードフレーム６０ｎとを、それぞれ電気的に接続する方法は、特に制限はないが、簡易かつ確実に接続する観点から、バンプを介在させて接続させることが好ましい。

（実施例１）
１．単結晶ＧａＮ系基板内へのイオン注入
図４の（Ｂ−１）を参照して、直径５０ｍｍで厚さが４００μｍの表主面が（０００１）面で転位密度が５×１０⁶ｃｍ^-2の単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）を準備した。

次いで、図４の（Ｂ−２）を参照して、単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）の裏主面（これは（０００−１）面である）側から水素イオンを注入することにより、単結晶ＧａＮ基板の裏主面側から深さ２００ｎｍの位置にイオン注入領域２０ｉを形成した。かかるイオン注入領域２０ｉは周りの領域に比べて脆化した領域であった。

２．多結晶ＩＩＩ族窒化物支持基板および単結晶ＧａＮ系基板上への中間ＧａＮ系層の形成
一方、図４の（Ａ−１）を参照して、直径５０ｍｍで厚さが４００μｍの多結晶ＧａＮ支持基板（多結晶ＩＩＩ族窒化物支持基板１０）を準備した。

次いで、反応性スパッタ法により、上記のイオン注入領域２０ｉが形成された単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）の裏主面（イオン注入領域２０ｉ側の主面）上に第２の中間ＧａＮ層（第２の中間ＧａＮ系層３２）を形成し、上記の多結晶ＧａＮ支持基板（多結晶ＩＩＩ族窒化物支持基板１０）の一主面上に第１の中間ＧａＮ層（第１の中間ＧａＮ系層３１）を形成した。形成条件は、それぞれの基板の温度を４００℃とし、Ｇａの供給はＧａＮターゲットを用いてアルゴンプラズマにより行ない、Ｎの供給はＮ₂ガスにより行なった。形成された第１の中間ＧａＮ層（第１の中間ＧａＮ系層３１）および第２の中間ＧａＮ層（第２の中間ＧａＮ系層３２）は、それらの厚さがいずれも５００ｎｍであり、それらの酸素濃度がいずれも２×１０¹⁸ｃｍ^-3であり、それらのケイ素濃度がいずれも１×１０¹⁸ｃｍ^-3であった。

次いで、多結晶ＧａＮ支持基板（多結晶ＩＩＩ族窒化物支持基板１０）上に形成された第１の中間ＧａＮ層（第１の中間ＧａＮ系層３１）の主面および単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）上に形成された第２の中間ＧａＮ層（第２の中間ＧａＮ系層３２）の主面を、ダイヤモンドスラリーを用いてそれらの表面を２００ｎｍの深さまで機械研磨により平坦化して、それらの主面のＲＭＳ（二乗平均平方根）粗さを０．５ｎｍとした。ここで、ＲＭＳ粗さとは、平均面から測定曲面までの偏差（距離）の二乗を平均した値の平方根で表わした粗さをいい、ＪＩＳ Ｂ０６０１−２００１に規定するＲｑを意味しており、ＡＦＭ（原子間力顕微鏡）を用いて１０μｍ×１０μ角の範囲で測定した。

３．多結晶ＩＩＩ族窒化物支持基板と単結晶ＧａＮ系基板との貼り合わせ
次いで、図４の（Ｃ−１）を参照して、第１の中間ＧａＮ層（第１の中間ＧａＮ系層３１）の研磨後の主面と第２の中間ＧａＮ層（第２の中間ＧａＮ系層３２）の研磨後の主面とを貼り合わせて、２００℃の雰囲気温度下１００ｋｇｆ／ｃｍ²の圧力で１時間圧着させることにより、厚さ６００ｎｍの中間ＧａＮ膜（中間ＧａＮ系膜３０）を介在させて多結晶ＧａＮ基板（多結晶ＩＩＩ族窒化物支持基板１０）と単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）とを貼り合わせた。

４．単結晶ＧａＮ系基板の分離
次いで、図４の（Ｃ−２）を参照して、中間ＧａＮ膜（中間ＧａＮ系膜３０）を介在させて多結晶ＧａＮ支持基板（多結晶ＩＩＩ族窒化物支持基板１０）と単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）とが貼り合わされた基板を、ＮＨ₃雰囲気中で７００℃の雰囲気温度で２時間加熱することにより、単結晶ＧａＮ基板（単結晶ＧａＮ系基板２０）を脆化したイオン注入領域２０ｉで分離させて、厚さ４００μｍの多結晶ＧａＮ支持基板（多結晶ＩＩＩ族窒化物支持基板１０）上に形成された厚さ６００ｎｍの中間ＧａＮ膜（中間ＧａＮ系膜３０）上に形成された表主面が（０００１）面で厚さ２００ｎｍの単結晶ＧａＮ層（単結晶ＧａＮ系層２１）が形成された複合基板１が得られた。

５．半導体デバイスの製造
次いで、図５を参照して、上記で得られた複合基板１の単結晶ＧａＮ層（単結晶ＧａＮ系層２１）上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層４０として、厚さ２μｍのｎ型ＧａＮ層（ｎ型ＧａＮ系半導体層４１）、厚さ５ｎｍのＩｎ_0.12Ｇａ_0.88Ｎ井戸層および厚さ１０ｎｍのＧａＮ障壁層で構成される６重のＭＱＷ（量位井戸構造）活性層４３、厚さ２０ｎｍのｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層４５ａおよび厚さ１００ｎｍのｐ型ＧａＮコンタクト層４５ｂ（これらの全体がｐ型ＧａＮ系半導体層４５）を順次成長させた。ＧａＮ系半導体層４０の成長温度は、ｎ型ＧａＮ層が１０５０℃、Ｉｎ_0.12Ｇａ_0.88Ｎ井戸層が７５０℃、ＧａＮ障壁層が８５０℃、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層が１０００℃、ｐ型ＧａＮコンタクト層が１０００℃であった。なお、ＧａＮ系半導体層４０の貫通転位密度は、ＣＬ（カソードルミネッセンス）法により測定したところ、５×１０⁶ｃｍ^-2であった。

次いで、複合基板１の多結晶ＧａＮ支持基板（多結晶ＩＩＩ族窒化物支持基板１０）上に、電子線蒸着法によりＴｉ層を形成し、次いで、抵抗加熱蒸着法によりＡｌ層を形成することにより、ｎ側電極５０ｎとしてオーミック電極となるＴｉ／Ａｌ電極を形成した。ＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ上に、抵抗加熱蒸着法によりＮｉ層およびＡｕ層を形成することにより、ｐ側電極５０ｐとしてオーミック電極かつ半透明電極となるＮｉ／Ａｕ電極を形成した。

次いで、ＧａＮ系半導体層４０にメサを形成した後、チップ化を行ない、ｐ側電極５０ｐにおける大きさが４００μｍ×４００μｍの縦型のＬＥＤ（半導体デバイス３）を形成した。

６．半導体デバイスの実装
次いで、図５および６を参照して、得られた縦型のＬＥＤ（半導体デバイス３，４）を、反射電極としてのＡｇ電極の介在によりｐ側電極５０ｐがｐ側リードフレーム６０ｐに電気的に接続するように配置し、ｎ側電極５０ｎがボンディングワイヤ５０ｗによりｎ側リードフレーム６０ｎに電気的に接続して、ｐ側ダウン構造の実装を行なった。

７．半導体デバイスの評価
次いで、実装したＬＥＤ（半導体デバイス４）の通電試験を行なった。測定には、発熱の影響を抑止するため、繰り返し周波数が１０ｋＨｚでデューティ比が５％のパルス電源を用い、積分球を用いて、室温（２５℃）で２００Ａ／ｃｍ²までの光出力を測定した。発光波長は４５０ｎｍであった。得られた光出力Ｌ（ｍＷ）、光の波長λ（ｎｍ）、電流値Ｉ（ｍＡ）から、次の式（１）を用いて、外部量子効率を算出した。また、このときのＬＥＤの動作電圧（Ｖ）を測定した。

本実施例の縦型のＬＥＤ（半導体デバイス３）２０個について、外部量子効率および動作電圧を測定しそれらの２００Ａ／ｃｍ²における平均値を算出したところ、平均外部量子効率が６０％で動作電圧が３．１Ｖであった。結果を表１にまとめた。

（参考例１）
図７および８を参照して、複合基板に替えて直径が５０ｍｍで厚さが４００μｍの表主面が（０００１）面で転位密度が５×１０⁶ｃｍ^-2の自立ＧａＮ支持基板１００を用いて、この自立ＧａＮ支持基板１００上に、実施例１と同様にして、ＧａＮ系半導体層４０を成長させ、ｎ側電極５０ｎおよびｐ側電極５０ｐを形成して縦型のＬＥＤ（半導体デバイス３）を作製し、そのＬＥＤについてｐ側ダウン構造の実装を行なった。なお、ＧａＮ系半導体層４０の貫通転位密度は、５×１０⁶ｃｍ^-2であった。

上記のように実装した２０個の縦型のＬＥＤ（半導体デバイス４）について、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。参考例１におけるＬＥＤは、発光波長が４５５ｎｍ、平均外部量子効率が６０％、平均作動電圧が３．０Ｖであった。結果を表１にまとめた。

（比較例１）
図９および１０を参照して、複合基板に替えて直径が５０ｍｍで厚さが４００μｍの表主面が（０００１）面のサファイア支持基板２００を用いて、最初にサファイア基板の表主面を水素雰囲気中１０００℃でクリーニングしたこと、次いで４５０℃で厚さ２０ｎｍの低温ＧａＮ層を成長させたこと、さらにｎ型ＧａＮ層（ｎ型ＧａＮ系半導体層４１）の厚さを５μｍとしたこと以外は、実施例１と同様にして、ＧａＮ系半導体層４０を成長させた。なお、ＧａＮ系半導体層４０の貫通転位密度は、５×１０⁸ｃｍ^-2であった。

次いで、ＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ上に、実施例１と同様にして、ｐ側電極５０ｐを形成した。次いで、ｐ側電極５０ｐならびにＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層４５ａおよびＭＱＷ活性層４３の一部をメサエッチングにより除去してｎ型ＧａＮ層（ｎ型ＧａＮ系半導体層４１）の一部を露出させ、その露出部分に、実施例１と同様にして、ｎ側電極５０ｎを形成し、チップ化して、ｐ側電極５０ｐにおける大きさが４００μｍ×４００μｍの横型のＬＥＤ（半導体デバイス３）を作製した。次いで、そのＬＥＤについてｐ側ダウン構造のフリップチップ型の実装を行なった。

上記のように実装した２０個の横型のＬＥＤについて、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。比較例１におけるＬＥＤは、発光波長が４５５ｎｍ、平均外部量子効率が２０％、平均作動電圧が４．２Ｖであった。結果を表１にまとめた。

（実施例２）
図５および６を参照して、単結晶ＧａＮ系基板２０として、直径５０ｍｍで厚さが４００μｍの表主面が（１０−１０）面で転位密度が５×１０⁶ｃｍ^-2の単結晶ＧａＮ基板を用いたこと以外は、実施例１と同様にして、複合基板１を得た。得られた複合基板１の単結晶ＧａＮ層（単結晶ＧａＮ系層２１）の表主面は（１０−１０）面であった。次いで、この複合基板１を用いて、実施例１と同様にして、ＧａＮ系半導体層４０を成長させ、ｎ側電極５０ｎおよびｐ側電極５０ｐを形成して縦型のＬＥＤ（半導体デバイス３）を作製し、そのＬＥＤについてｐ側ダウン構造の実装を行なった。

上記のように実装した２０個の縦型のＬＥＤについて、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。参考例１におけるＬＥＤは、発光波長が４５１ｎｍ、平均外部量子効率が５０％、平均作動電圧が３．２Ｖであった。結果を表１にまとめた。

（参考例２）
図７および８を参照して、複合基板に替えて直径が５０ｍｍで厚さが４００μｍの表主面が（１０−１０）面で転位密度が５×１０⁶ｃｍ^-2の自立ＧａＮ支持基板１００を用いて、この自立ＧａＮ支持基板１００上に、実施例１と同様にして、ＧａＮ系半導体層４０を成長させ、ｎ側電極５０ｎおよびｐ側電極５０ｐを形成して縦型のＬＥＤ（半導体デバイス３）を作製し、そのＬＥＤについてｐ側ダウン構造の実装を行なった。なお、ＧａＮ系半導体層４０の貫通転位密度は、５×１０⁶ｃｍ^-2であった。

上記のように実装した２０個の縦型のＬＥＤについて、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。参考例２におけるＬＥＤは、発光波長が４５３ｎｍ、平均外部量子効率が５２％、平均作動電圧が３．０Ｖであった。結果を表１にまとめた。

（実施例３）
図５および６を参照して、単結晶ＧａＮ系基板２０として、直径５０ｍｍで厚さが４００μｍの表主面が（２０−２１）面で転位密度が５×１０⁶ｃｍ^-2の単結晶ＧａＮ基板を用いたこと以外は、実施例１と同様にして、複合基板１を得た。得られた複合基板１の単結晶ＧａＮ層（単結晶ＧａＮ系層２１）の表主面は（２０−２１）面であった。次いで、この複合基板１を用いて、実施例１と同様にして、ＧａＮ系半導体層４０を成長させ、ｎ側電極５０ｎおよびｐ側電極を形成して縦型のＬＥＤ（半導体デバイス３）を作製し、そのＬＥＤについてｐ側ダウン構造の実装を行なった。

上記のように実装した２０個の縦型のＬＥＤについて、実施例３と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。参考例１におけるＬＥＤは、発光波長が４５２ｎｍ、平均外部量子効率が５５％、平均作動電圧が３．３Ｖであった。結果を表１にまとめた。

（参考例３）
図７および８を参照して、複合基板に替えて直径が５０ｍｍで厚さが４００μｍの表主面が（２０−２１）面で転位密度が５×１０⁶ｃｍ^-2の自立ＧａＮ支持基板１００を用いて、この自立ＧａＮ支持基板１００上に、実施例１と同様にして、ＧａＮ系半導体層４０を成長させ、ｎ側電極５０ｎおよびｐ側電極５０ｐを形成して縦型のＬＥＤ（半導体デバイス３）を作製し、そのＬＥＤについてｐダウン構造のフリップチップ型の実装を行なった。なお、ＧａＮ系半導体層４０の貫通転位密度は、５×１０⁶ｃｍ^-2であった。

上記のように実装した２０個の縦型のＬＥＤについて、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。参考例３におけるＬＥＤは、発光波長が４５０ｎｍ、平均外部量子効率が５７％、平均作動電圧が３．１Ｖであった。結果を表１にまとめた。

（実施例４）
図１１および１２を参照して、単結晶ＧａＮ系基板２０として、直径５０ｍｍで厚さが４００μｍの表主面が（０００１）面で転位密度が５×１０⁶ｃｍ^-2の単結晶ＧａＮ基板を用いて、複合基板１を得た。得られた複合基板１の単結晶ＧａＮ層（単結晶ＧａＮ系層２１）の表主面は（０００１）面であった。次いで、この複合基板１を用いて、実施例１と同様にして、ＧａＮ系半導体層４０を成長させた。なお、ＧａＮ系半導体層４０の貫通転位密度は、５×１０⁶ｃｍ^-2であった。次いで、ＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ上に、実施例１と同様にして、ｐ側電極５０ｐを形成した。次いで、ｐ側電極５０ｐならびにＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層４５ａおよびＭＱＷ活性層４３の一部をメサエッチングにより除去してｎ型ＧａＮ層（ｎ型ＧａＮ系半導体層４１）の一部を露出させ、その露出部分に、実施例１と同様にして、ｎ側電極５０ｎを形成し、チップ化して、ｐ側電極５０ｐにおける大きさが４００μｍ×４００μｍの横型のＬＥＤ（半導体デバイス３）を作製した。次いで、そのＬＥＤについてｐダウン構造のフリップチップ型の実装を行なった。

上記のように実装した２０個の横型のＬＥＤについて、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。実施例４におけるＬＥＤは、発光波長が４５３ｎｍ、平均外部量子効率が６３％、平均作動電圧が３．２Ｖであった。結果を表１にまとめた。

（参考例４）
図１３および１４を参照して、複合基板に替えて直径が５０ｍｍで厚さが４００μｍの表主面が（０００１）面で転位密度が５×１０⁶ｃｍ^-2の自立ＧａＮ支持基板１００を用いて、この自立ＧａＮ支持基板１００上に、実施例１と同様にして、ＧａＮ系半導体層４０を成長させた。なお、ＧａＮ系半導体層４０の貫通転位密度は、５×１０⁶ｃｍ^-2であった。次いで、ＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ上に、実施例１と同様にして、ｐ側電極５０ｐを形成した。次いで、ｐ側電極５０ｐならびにＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層４５ｂ、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層４５ａおよびＭＱＷ活性層４３の一部をメサエッチングにより除去してｎ型ＧａＮ層（ｎ型ＧａＮ系半導体層４１）の一部を露出させ、その露出部分に、実施例１と同様にして、ｎ側電極５０ｎを形成し、チップ化して、ｐ側電極５０ｐにおける大きさが４００μｍ×４００μｍの横型のＬＥＤ（半導体デバイス３）を作製した。次いで、そのＬＥＤについてｐダウン構造のフリップチップ型の実装を行なった。

上記のように実装した２０個の横型のＬＥＤについて、実施例１と同様にして、通電試験を行ない、発光波長、２００Ａ／ｃｍ²における平均外部量子効率および平均作動電圧を測定および算出した。参考例４におけるＬＥＤは、発光波長が４５２ｎｍ、平均外部量子効率が６４％、平均作動電圧が３．１Ｖであった。結果を表１にまとめた。

表１を参照して、実施例１〜４の多結晶ＩＩＩ族窒化物支持基板と中間ＧａＮ系膜と単結晶ＧａＮ系層とを含む複合基板を用いたＬＥＤは、参考例１〜４の自立ＧａＮ支持基板を用いたＬＥＤとそれぞれ同様の半導体デバイスを形成することができ、参考例１〜４の自立ＧａＮ支持基板を用いたＬＥＤとそれぞれ同様の高い平均外部量子効率および低い平均作動電圧が得られた。ここで、実施例１〜３および参考例１〜３は縦型の半導体デバイスであり、実施例４および参考例４は横型の半導体デバイスであることから、本願発明は縦型および横型いずれの半導体デバイスにも好適に用いることができる。
なお、多結晶ＩＩＩ族窒化物支持基板と中間ＧａＮ系膜と単結晶ＧａＮ系層とを含む複合基板を用いたＬＥＤおよび自立ＧａＮ支持基板を用いたＬＥＤにおいては、ＧａＮ系半導体層の貫通転位密度が５×１０⁶ｃｍ^-2程度と低いため、ＭＱＷ活性層中の井戸層の厚さを３ｎｍ以下にすると１００Ａ／ｃｍ²以下の比較的低い電流密度での内部量子効率を高め、井戸層の厚さを５ｎｍ以上にすると１００Ａ／ｃｍ²より高い比較的高い電流密度での内部量子効率を高めることができる。

多結晶ＩＩＩ族窒化物支持基板と中間ＧａＮ系膜と単結晶ＧａＮ系層とを含む複合基板を用いたＬＥＤは、単結晶ＧａＮ系層の形成に用いた単結晶ＧａＮ系基板を繰り返し用いることができるため、自立ＧａＮ支持基板を用いたＬＥＤに比べて、低コストで製造できる。

また、実施例１の多結晶ＩＩＩ族窒化物支持基板と中間ＧａＮ系膜と単結晶ＧａＮ系層とを含む複合基板を用いたＬＥＤは、比較例１のサファイア支持基板を用いたＬＥＤに比べて、平均外部量子効率が高く、平均作動電圧が低く、優れた特性を有していた。平均外部量子効率が高くなったのは、実施例１のＬＥＤの複合基板を形成するＧａＮは比較例１のＬＥＤのサファイア基板に比べて屈折率が高く、また、実施例１のＬＥＤのＧａＮ系半導体層は比較例１のＬＥＤのＧａＮ系半導体層に比べて貫通転位密度が低いためと考えられる。平均作動電圧が低くなったのは、電流を縦方向（ＬＥＤの主面に垂直な方向）に流す構造になったことおよび、多結晶ＩＩＩ族窒化物支持基板の抵抗が低いため、横方向（ＬＥＤの主面に平行な方向）に電流が広がり易いためと考えられる。

今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

１ 複合基板、２ 半導体積層体、３，４ 半導体デバイス、１０ 多結晶ＩＩＩ族窒化物支持基板、２０ 単結晶ＧａＮ系基板、２０ｉ イオン注入領域、２１ 単結晶ＧａＮ系層、２２ 残りの単結晶ＧａＮ系基板、３０ 中間ＧａＮ系膜、３１ 第１の中間ＧａＮ系層、３２ 第２の中間ＧａＮ系層、４０ ＧａＮ系半導体層、４１ ｎ型ＧａＮ系半導体層、４３ ＭＱＷ活性層、４５ ｐ型ＧａＮ系半導体層、４５ａ ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層、４５ｂ ｐ型ＧａＮコンタクト層、５０ｎ ｎ側電極、５０ｐ ｐ側電極、５０ｗ ボンディングワイヤ、６０ｎ ｎ側リードフレーム、６０ｐ ｐ側リードフレーム、１００ 自立ＧａＮ支持基板、２００ サファイア支持基板。

Claims (13)

1. 多結晶ＧａＮ支持基板と、前記多結晶ＧａＮ支持基板上に配置された非結晶質の中間ＧａＮ系膜と、前記中間ＧａＮ系膜上に配置された単結晶ＧａＮ系層と、を含み、
   前記多結晶ＧａＮ支持基板と前記単結晶ＧａＮ系層とが、前記中間ＧａＮ系膜を介在させて貼り合わされている複合基板。
2. 前記中間ＧａＮ系膜は、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が１×１０¹⁷ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下で含む請求項１に記載の複合基板。
3. 前記中間ＧａＮ系膜および前記単結晶ＧａＮ系層は、いずれもＧａＮで形成されている請求項１または請求項２に記載の複合基板。
4. 前記単結晶ＧａＮ系層の主面は、（０００１）面である請求項１から請求項３のいずれか１項に記載の複合基板。
5. 前記単結晶ＧａＮ系層の主面は、｛１０−１０｝面および｛１１−２０｝面からなる群から選ばれる１つの面である請求項１から請求項３のいずれか１項に記載の複合基板。
6. 前記単結晶ＧａＮ系層の主面は、｛１０−１１｝面、｛２０−２１｝面、｛２０−２−１｝面および｛１０−１−１｝面からなる群から選ばれる１つの面である請求項１から請求項３のいずれか１項に記載の複合基板。
7. 前記多結晶ＧａＮ支持基板の厚さが２００μｍ以上１０００μｍ以下の請求項１から請求項６のいずれか１項に記載の複合基板。
8. 請求項１に記載の複合基板と、前記複合基板の前記単結晶ＧａＮ系層上に配置された少なくとも１層のＧａＮ系半導体層と、を含む半導体デバイス。
9. 多結晶ＩＩＩ族窒化物支持基板と、前記多結晶ＩＩＩ族窒化物支持基板上に配置された中間ＧａＮ系膜と、前記中間ＧａＮ系膜上に配置された単結晶ＧａＮ系層と、を含む複合基板の製造方法であって、
   前記多結晶ＩＩＩ族窒化物支持基板の一方の主面上に非結晶質の第１の中間ＧａＮ系層を形成する工程と、
   単結晶ＧａＮ系基板の一方の主面側から所定の深さの位置にイオン注入領域を形成する工程と、前記単結晶ＧａＮ系基板の前記イオン注入領域側の主面上に非結晶質の第２の中間ＧａＮ系層を形成する工程と、
   前記第１の中間ＧａＮ系層と前記第２の中間ＧａＮ系層とを貼り合わせて前記中間ＧａＮ系膜を形成することにより、前記中間ＧａＮ系膜を介在させて前記多結晶ＩＩＩ族窒化物支持基板と前記単結晶ＧａＮ系基板とを貼り合わせる工程と、
   前記単結晶ＧａＮ系基板を前記イオン注入領域において前記単結晶ＧａＮ系層と残りの単結晶ＧａＮ系基板とに分離する工程と、を含む複合基板の製造方法。
10. 前記残りの単結晶ＧａＮ系基板をさらなる単結晶ＧａＮ系基板として用いて、 別の多結晶ＩＩＩ族窒化物支持基板と、前記別の多結晶ＩＩＩ族窒化物支持基板上に配置された別の中間ＧａＮ系膜と、前記別の中間ＧａＮ系膜上に配置されたさらなる単結晶ＧａＮ系層と、を含むさらなる複合基板を製造する複合基板の製造方法であって、
    前記別の多結晶ＩＩＩ族窒化物支持基板の一方の主面上に非結晶質の別の第１の中間ＧａＮ系層を形成する工程と、前記さらなる単結晶ＧａＮ系基板の一方の主面側から所定の深さの位置にさらなるイオン注入領域を形成する工程と、前記さらなる単結晶ＧａＮ系基板の前記さらなるイオン注入領域側の主面上に非結晶質の別の第２の中間ＧａＮ系層を形成する工程と、前記別の第１の中間ＧａＮ系層と前記別の第２の中間ＧａＮ系層とを貼り合わせて別の中間ＧａＮ系膜を形成することにより、前記別の中間ＧａＮ系膜を介在させて前記別の多結晶ＩＩＩ族窒化物支持基板と前記さらなる単結晶ＧａＮ系基板とを貼り合わせる工程と、前記さらなる単結晶ＧａＮ系基板を前記さらなるイオン注入領域においてさらなる単結晶ＧａＮ系層とさらなる残りの単結晶ＧａＮ系基板とに分離する工程と、を含む請求項９に記載の複合基板の製造方法。
11. 半導体デバイスの製造方法であって、
    多結晶ＧａＮ支持基板と、前記ＧａＮ支持基板上に配置された非結晶質の中間ＧａＮ系膜と、前記中間ＧａＮ系膜上に配置された単結晶ＧａＮ系層と、を含み、前記多結晶ＧａＮ支持基板と前記単結晶ＧａＮ系層とが、前記中間ＧａＮ系膜を介在させて貼り合わされている複合基板を準備する工程と、
    前記複合基板の前記単結晶ＧａＮ系層上に少なくとも１層のＧａＮ系半導体層を成長させる工程と、を含む半導体デバイスの製造方法。
12. 前記ＧａＮ系半導体層を成長させる工程において、前記中間ＧａＮ系膜は非結晶質から結晶質に変質する請求項１１に記載の半導体デバイスの製造方法。
13. 前記ＧａＮ系半導体層を成長させる工程は、前記単結晶ＧａＮ系層上にｎ型ＧａＮ系半導体層を成長させるサブ工程と、前記ｎ型ＧａＮ系半導体層上に多重量子井戸構造の活性層を成長させるサブ工程と、前記活性層上にｐ型ＧａＮ系半導体層を成長させるサブ工程と、を含む請求項１１または請求項１２に記載の半導体デバイスの製造方法。

Images