JP5921322B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5921322B2 JP5921322B2 JP2012109262A JP2012109262A JP5921322B2 JP 5921322 B2 JP5921322 B2 JP 5921322B2 JP 2012109262 A JP2012109262 A JP 2012109262A JP 2012109262 A JP2012109262 A JP 2012109262A JP 5921322 B2 JP5921322 B2 JP 5921322B2
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- solder
- oxide
- module
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
<構成>
図1(a)に、本実施の形態に係る半導体モジュールの平面図を示す。また、図1(b)に、本実施の形態に係る半導体モジュールの断面図を示す。
金属基板1は、以下の様にして形成される。銅製の金属ベース板1a上に、窒化珪素の絶縁層1bがはんだ接合により貼り合わせられ、絶縁層1b上には、例えば、リソグラフィー工程により、所定の金属パターン1cが形成される。ここで、金属パターン1cの材質は、銅または銅を含む合金である。さらに、金属パターン1cの表面には、NiまたはNiを含む合金によりめっきが施される。
本実施の形態に係る半導体モジュールは、金属ベース板1aと、金属ベース板1a上に形成された絶縁層1bと、絶縁層1b上に形成された金属パターン1cと、金属パターン1cに電気的に接合された半導体素子3と、金属パターン1cに電気的に接合されたモジュール端子4と、金属パターン1c上の、金属パターン1cと半導体素子3の接合部の周辺および金属パターン1cとモジュール端子4の接合部の周辺に形成された酸化物1dと、を備え、金属パターン1cと半導体素子3、および金属パターン1cとモジュール端子4は、はんだ2により接合され、酸化物1dは、加熱された刻印にて金属パターン1cを加熱することにより、一括に形成されることを特徴とする。
本実施の形態における半導体モジュールの変形例の平面図を図2に示す。図2において、酸化物1dは、金属パターン1cと半導体素子3の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ断続的に囲んで形成されている。その他は図1と同じであるので、説明を省略する。
Claims (4)
- (a)金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程と、
(b)前記金属パターンに半導体素子をはんだで接合する工程と、
(c)前記金属パターンにモジュール端子をはんだで接合する工程と、
(d)前記工程(b)および(c)の前に、前記金属パターン上の、前記金属パターンと前記半導体素子の接合部の周辺および前記金属パターンと前記モジュール端子の接合部の周辺に、加熱された刻印にて前記金属パターンを加熱することにより酸化物を一括に形成する工程と、
を備える、
半導体モジュールの製造方法。 - 前記工程(a)は、前記金属パターンの表面にNiまたはNiを含む合金によりめっきを施す工程をさらに備える、
請求項1に記載の半導体モジュールの製造方法。 - 前記酸化物は、前記金属パターンと前記半導体素子の接合部、および前記金属パターンと前記モジュール端子の接合部をそれぞれ連続的に囲んで形成されることを特徴とする、
請求項1または2に記載の半導体モジュールの製造方法。 - 前記酸化物は、前記金属パターンと前記半導体素子の接合部、および前記金属パターンと前記モジュール端子の接合部をそれぞれ断続的に囲んで形成されることを特徴とする、
請求項1または2に記載の半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012109262A JP5921322B2 (ja) | 2012-05-11 | 2012-05-11 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012109262A JP5921322B2 (ja) | 2012-05-11 | 2012-05-11 | 半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013236037A JP2013236037A (ja) | 2013-11-21 |
| JP5921322B2 true JP5921322B2 (ja) | 2016-05-24 |
Family
ID=49761898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012109262A Expired - Fee Related JP5921322B2 (ja) | 2012-05-11 | 2012-05-11 | 半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5921322B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015079808A1 (ja) * | 2013-11-29 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
| WO2015079834A1 (ja) * | 2013-11-29 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
| JP6529823B2 (ja) * | 2015-05-22 | 2019-06-12 | シャープ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6958259B2 (ja) * | 2017-11-08 | 2021-11-02 | 株式会社デンソー | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350213A (ja) * | 1993-06-14 | 1994-12-22 | Denki Kagaku Kogyo Kk | 金属ベース基板 |
| JPH0831848A (ja) * | 1994-07-19 | 1996-02-02 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH11111737A (ja) * | 1997-09-30 | 1999-04-23 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11145331A (ja) * | 1997-11-11 | 1999-05-28 | Sansha Electric Mfg Co Ltd | 電力半導体装置 |
| JP5145729B2 (ja) * | 2007-02-26 | 2013-02-20 | 富士電機株式会社 | 半田接合方法およびそれを用いた半導体装置の製造方法 |
-
2012
- 2012-05-11 JP JP2012109262A patent/JP5921322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013236037A (ja) | 2013-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5921322B2 (ja) | 半導体モジュールの製造方法 | |
| WO2014203798A1 (ja) | 半導体装置 | |
| JP2006351926A (ja) | 回路基板、電子部品及び電気接続箱 | |
| JP2008187101A (ja) | 半導体装置及び半導体装置の実装構造 | |
| JP2007012850A (ja) | 回路基板 | |
| JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
| JP5734493B2 (ja) | 電力用半導体装置 | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| JP4946959B2 (ja) | 半導体装置の製造方法 | |
| JP6124521B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
| JP2019208021A (ja) | 発光モジュールの製造方法 | |
| JP2014146644A (ja) | 半導体装置およびその製造方法 | |
| JP4439432B2 (ja) | セラミックス回路基板製造方法 | |
| JP2008205101A (ja) | 電子部品実装基板の製造方法及び電子部品実装基板 | |
| JPH10242331A (ja) | パワーモジュール用基板及びその製造法 | |
| JP5240160B2 (ja) | マスクを用いた成膜品の製造方法 | |
| JP4225164B2 (ja) | 配線基板の製造方法 | |
| JP2007109859A (ja) | 電子部品の製造方法 | |
| JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
| JP2020136638A (ja) | 絶縁回路基板の製造方法 | |
| JP6488669B2 (ja) | 基板 | |
| JP7561969B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001250872A (ja) | 半導体装置およびその製造方法 | |
| JP2009105327A (ja) | 放熱板付き半導体装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5921322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |