Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5921322B2 - 半導体モジュールの製造方法 - Google Patents
[go: Go Back, main page]

JP5921322B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP5921322B2
JP5921322B2 JP2012109262A JP2012109262A JP5921322B2 JP 5921322 B2 JP5921322 B2 JP 5921322B2 JP 2012109262 A JP2012109262 A JP 2012109262A JP 2012109262 A JP2012109262 A JP 2012109262A JP 5921322 B2 JP5921322 B2 JP 5921322B2
Authority
JP
Japan
Prior art keywords
metal pattern
solder
oxide
module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012109262A
Other languages
English (en)
Other versions
JP2013236037A (ja
Inventor
平岡 功治
功治 平岡
吉田 博
博 吉田
岡 誠次
誠次 岡
金塚 憲彦
憲彦 金塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012109262A priority Critical patent/JP5921322B2/ja
Publication of JP2013236037A publication Critical patent/JP2013236037A/ja
Application granted granted Critical
Publication of JP5921322B2 publication Critical patent/JP5921322B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01308Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • H10W72/387Flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体モジュールおよび半導体モジュールの製造方法に関する。
一般に半導体モジュールは、回路パターンが形成された金属基板上に、例えば、IGBTチップ等のパワートランジスタやダイオードチップ等の半導体素子がはんだ接合されて形成される。従来の半導体モジュールは、金属基板と半導体素子をはんだにより接合する工程において、金属基板と半導体素子の接合部から溶融したはんだがはみ出すことを防止するため、また半導体素子を所定の位置にはんだ接合するために、金属基板上の、半導体素子との接合部周辺に予めソルダーレジストを形成してから、はんだ接合を行っていた(例えば、特許文献1参照)。
ソルダーレジストの形成は、一般に以下の工程により行われる。まず、エポキシ系やイミド系のクリーム状のソルダーレジスト(インクとも呼ばれる)を準備する。次に、ソルダーレジストを金属基板全面に、例えばスプレーで塗布する。塗布したソルダーレジストを乾燥させた後、ソルダーレジストを形成する部分にのみ露光を行い、未硬化部分を洗い流す。最後に、残ったソルダーレジストを加熱して硬化させる。以上の工程を経て、金属基板上に所望のパターンのソルダーレジストが形成される。
なお、ソルダーレジストを金属基板に塗布する工程において、印刷によって塗布する方法もある。また、塗布するソルダーレジストの膜厚、乾燥・加熱する温度等は、所定の範囲に管理される。
特開平10−70212号公報
上述のソルダーレジストペースト(インク)の製造工程において、複数の材料(例えば、10〜20種類)を計測し、混合・攪拌する作業が必要であり、インク製造において、コストと時間を要していた。また、回路パターンごとに、印刷する際のマスク(印刷により塗布する場合)や紫外線を照射する際の露光マスクを製造する必要があり、コストが増大していた。
また、塗布するソルダーレジストの膜厚や乾燥、加熱する温度等を工程ごとに適切に管理する必要があり、製造コストが増大する問題があった。
本発明は以上のような課題を解決するためになされたものであり、半導体素子を金属基板上にはんだ接合する際に、接合部からのはんだのはみ出しを低コストで防止した半導体モジュールおよび半導体モジュールの製造方法の提供を目的とする。
本発明に係る半導体モジュールの製造方法は、(a)金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程と、(b)金属パターンに半導体素子をはんだで接合する工程と、(c)金属パターンにモジュール端子をはんだで接合する工程と、(d)工程(b)および(c)の前に、金属パターン上の、金属パターンと半導体素子の接合部の周辺および金属パターンとモジュール端子の接合部の周辺に、加熱された刻印にて金属パターンを加熱することにより酸化物を一括に形成する工程と、を備える。
また、本発明に係る半導体モジュールの製造方法は、金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程(a)と、(b)金属パターンに半導体素子をはんだで接合する工程(b)と、(c)金属パターンにモジュール端子をはんだで接合する工程(c)と、工程(b)および(c)の前に、金属パターン上の、金属パターンと半導体素子の接合部の周辺および金属パターンとモジュール端子の接合部の周辺に、加熱された刻印にて金属パターンを加熱することにより酸化物を一括に形成する工程(d)とを備える。
本発明に係る半導体モジュールにおいて、金属パターンと半導体素子のはんだ接合を行う工程、および金属パターンとモジュール端子のはんだ接合を行う工程よりも前の工程で、酸化物が形成されていれば、半導体素子およびモジュール端子のはんだ接合を行う際に、溶融したはんだが接合部の外側にはみ出すことを酸化物により防止することができる。また、酸化物は、加熱された刻印にて金属パターンを加熱することにより一括に形成される。よって、ソルダーレジストの形成に比べて、短時間、低コストで酸化物を形成することが可能である。以上より、接合部からのはんだのはみ出しを抑制した、はんだの接合精度の高い半導体モジュールを低コストで得ることが可能である。
また、本発明に係る半導体モジュールの製造方法において、金属パターンと半導体素子の接合部の周辺および金属パターンとモジュール端子の接合部の周辺に予め酸化物を形成した後で、金属パターンに半導体素子をはんだで接合する工程および金属パターンにモジュール端子をはんだで接合する工程を行うため、はんだによる接合の際に、溶融したはんだが接合部の外側にはみ出すことを酸化物により防止することができる。
また、酸化物は、加熱された刻印によって金属パターンを加熱して一括に形成されるため、ソルダーレジストを形成する場合と比較して、短時間、低コストでソルダーレジストと同様の機能を発揮する酸化物を形成することができる。よって、はんだ接合の精度の高い半導体モジュールを低コストで製造することが可能である。また、はんだ接合の精度が高まることにより、歩留まりが向上する。また、短時間で酸化物の形成が可能なため、生産性も向上する。
本発明の実施の形態に係る半導体モジュールの構成を示す図である。 本発明の実施の形態に係る半導体モジュールの変形例を示す図である。 本発明の実施の形態に係る酸化物の形状の別の例を示す図である。
<実施の形態>
<構成>
図1(a)に、本実施の形態に係る半導体モジュールの平面図を示す。また、図1(b)に、本実施の形態に係る半導体モジュールの断面図を示す。
金属基板1において、金属ベース板1aの上に絶縁層1bを介して、所定の金属パターン1cが形成されている。金属パターン1c上の所定の位置には、半導体素子3および筒状のモジュール端子4がはんだ2により接合されている。モジュール端子4は、外部の回路と半導体モジュールを接続するための端子であり、金属基板1に対して略垂直に接合される。半導体素子3は、例えば、IGBTチップ3aやダイオードチップ3bである。
なお、金属パターン1cの形状や半導体素子3の種類およびモジュール端子4の本数、配置等は、半導体モジュールの品種、設計、用途等により異なるため、本実施の形態に限定されるものではない。
また、金属パターン1c上の、金属パターン1cと半導体素子3(IGBTチップ3a、ダイオードチップ3b)の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ連続的に囲んで酸化物1dが形成されている。
なお、金属パターン1cの材質を銅または銅を含む合金とすると、特にIGBTチップ3aの放熱性の観点から好ましい。
本実施の形態における半導体モジュールは、例えば、大電力用途の半導体モジュールであり、IGBTチップ3aにて電力の制御を行う。また、ダイオードチップ3bは、回生電流からIGBTチップ3aを保護するために設けられている。
<製造方法>
金属基板1は、以下の様にして形成される。銅製の金属ベース板1a上に、窒化珪素の絶縁層1bがはんだ接合により貼り合わせられ、絶縁層1b上には、例えば、リソグラフィー工程により、所定の金属パターン1cが形成される。ここで、金属パターン1cの材質は、銅または銅を含む合金である。さらに、金属パターン1cの表面には、NiまたはNiを含む合金によりめっきが施される。
次に、金属パターン1c上に、所定のパターンの酸化物1dを形成する。まず、刻印を準備する。刻印は金属体であり、図1(a)に示す酸化物1dのパターンに対応する形状に掘り込み加工されている。この刻印を大気中で、例えば500℃程度に加熱する。
次に、加熱した刻印を、Ni又はNiを含む合金でめっきされた金属パターン1cに押し付けることにより、めっきが酸化して所定のパターンの酸化物1dが一括に形成される。
なお、金属パターン1cの表面にめっきが施されていない場合には、加熱された刻印によって金属パターン1cが酸化して所定のパターンの酸化物1dが一括に形成される。
以上のようにして金属パターン1c上に所定のパターンの酸化物を1d形成した後、金属パターン1c上の所定の場所に、半導体素子3およびモジュール端子4がはんだ接合される。ここで、半導体素子3およびモジュール端子4の接合部分の各々は、酸化物1dにより連続的に囲まれている。
はんだ接合には、フラックス入りはんだペーストを用い、以下の手順で行われる。まず、金属基板1上のはんだ接合を行う位置に、フラックス入りはんだペーストを印刷する。次に、印刷したはんだペースト上に、半導体素子3およびモジュール端子4を搭載する。次に、リフロー炉にて加熱を行い、はんだ2を溶融させた後、冷却を行う。以上の工程により、半導体モジュールが形成される。
酸化物1dが予め形成されていない場合、リフロー炉で加熱する際に、溶融したはんだ2が接合部の外側にはみ出して、例えば、他のはんだと接合すると、半導体モジュールとしての機能が損なわれ、あるいは機能しなくなる場合がある。一方、本実施の形態では、接合部の各々を連続的に囲むように予め酸化物1dを形成しておくため、酸化物1dによって、溶融したはんだ2のはみ出しを防止することができる。つまり、本実施の形態においては、酸化物1dがソルダーレジストとしての機能を発揮する。
なお、金属パターン1cの表面にNiまたはNiを含む合金によるめっきが施されていない場合、リフロー炉で加熱する際に、金属パターン1cが酸化されて変色する。本実施の形態では、金属パターン1cの表面にNiまたはNiを含む合金によりめっきが施されているため、酸化による変色が防止される。また、めっきを施すことにより、はんだによる接合を行う際に、はんだ付け性が向上する。
また、金属パターン1c上に酸化物1dを形成する工程において、刻印の温度は、はんだ付け温度よりも高温で、かつフラックスの活性作用によりはんだ2が濡れないような強固な酸化物1dが生成される温度であり、例えば、好ましくは、500℃程度が必要である。
また、本実施の形態において、金属パターン1cの表面を部分的に加熱する手段として、加熱された刻印を用いるが、刻印による加熱は、短時間に一括して部分的な加熱を行う手段として適している。短時間で加熱処理を行うため、必要な範囲以外には酸化物が形成されずない。また、短時間の加熱で酸化物の形成を行うことができるため、生産性が向上する。
また、酸化物1dのパターンが異なる半導体モジュールを製造する場合は、その酸化物のパターンに対応する掘り込みの形状を有する刻印を用意する。刻印の掘り込みは機械加工で形成するため、直線だけでなく、曲線の掘り込みも自由に形成することが可能であり、例えば、モジュール端子4の周囲を囲む酸化物1dに対応するような、丸やその他異形の掘り込み形状も簡単に形成することができる。よって、いろいろなパターンの酸化物1dを形成することが可能である。
<効果>
本実施の形態に係る半導体モジュールは、金属ベース板1aと、金属ベース板1a上に形成された絶縁層1bと、絶縁層1b上に形成された金属パターン1cと、金属パターン1cに電気的に接合された半導体素子3と、金属パターン1cに電気的に接合されたモジュール端子4と、金属パターン1c上の、金属パターン1cと半導体素子3の接合部の周辺および金属パターン1cとモジュール端子4の接合部の周辺に形成された酸化物1dと、を備え、金属パターン1cと半導体素子3、および金属パターン1cとモジュール端子4は、はんだ2により接合され、酸化物1dは、加熱された刻印にて金属パターン1cを加熱することにより、一括に形成されることを特徴とする。
従って、金属パターン1cと半導体素子3のはんだ接合を行う工程、および金属パターン1cとモジュール端子4のはんだ接合を行う工程よりも前の工程で、酸化物1dが形成されていれば、半導体素子3およびモジュール端子4のはんだ接合を行う際に、溶融したはんだ2が接合部の外側にはみ出すことを酸化物1dにより防止することができる。また、酸化物1dは、加熱された刻印にて金属パターン1cを加熱することにより一括に形成される。よって、ソルダーレジストの形成に比べて、短時間、低コストで酸化物1dを形成することが可能である。以上より、はんだの接合精度の高い半導体モジュールを低コストで得ることが可能である。
本実施の形態に係る半導体モジュールにおいて、金属パターン1cの材質は、銅または銅を含む合金であることを特徴とする。
従って、金属パターン1cの材質を、銅または銅を含む合金とすることで、半導体素子3、特にIGBTチップ3aのオン、オフによる発熱を効果的に放熱することが可能であり、性能の良い半導体モジュールが得られる。
また、本実施の形態に係る半導体モジュールにおいて、酸化物1dは、金属パターン1cと半導体素子3の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ連続的に囲んで形成されることを特徴とする。
従って、金属パターン1cと半導体素子3のはんだ接合を行う工程、および金属パターン1cとモジュール端子4のはんだ接合を行う工程よりも前の工程で、酸化物1dが形成されていれば、半導体素子3およびモジュール端子4のはんだ接合を行う際に、溶融したはんだ2が接合部の外側にはみ出すことを、それぞれの接合部を連続的に囲んで形成された酸化物1dにより、より確実に防止することができる。
また、本実施の形態に係る半導体モジュールの製造方法は、金属ベース板1aの上に絶縁層1bを介して金属パターン1cが形成された金属基板1を準備する工程(a)と、金属パターン1cに半導体素子3をはんだ2で接合する工程(b)と、金属パターン1cにモジュール端子4をはんだ2で接合する工程(c)と、工程(b)および(c)の前に、金属パターン1c上の、金属パターン1cと半導体素子3の接合部の周辺および金属パターン1cとモジュール端子4の接合部の周辺に、加熱された刻印にて金属パターン1cを加熱することにより酸化物1dを一括に形成する工程(d)とを備える。
従って、金属パターン1cと半導体素子3の接合部の周辺および金属パターン1cとモジュール端子4の接合部の周辺に予め酸化物1dを形成した後で、金属パターン1cに半導体素子3をはんだ2で接合する工程および金属パターン1cにモジュール端子4をはんだ2で接合する工程を行うため、はんだ2による接合の際に、溶融したはんだ2が接合部の外側にはみ出すことを、酸化物1dにより防止することができる。
また、酸化物1dは、加熱された刻印にて金属パターン1cを加熱して一括に形成されるため、ソルダーレジストを形成する場合と比較して、短時間、低コストでソルダーレジストと同様の機能を発揮する酸化物1dを形成することができる。よって、はんだ接合の精度の高い半導体モジュールを低コストで製造することが可能である。また、はんだ接合の精度が高まることにより、歩留まりが向上する。また、短時間で酸化物1dの形成が可能なため、生産性も向上する。
また、本実施の形態に係る半導体モジュールの製造方法において、金属ベース板1aの上に絶縁層1bを介して金属パターン1cが形成された金属基板1を準備する工程は、金属パターン1cの表面にNiまたはNiを含む合金によりめっきを施す工程をさらに備える。
従って、金属パターン1cの表面に、NiまたはNiを含む合金によりめっきを施しておくことで、リフロー炉で加熱する際に、金属パターン1cの酸化および変色を防ぐことが可能である。また、はんだ付け性も向上する。
また、本実施の形態に係る半導体モジュールの製造方法において、酸化物1dは、金属パターン1cと半導体素子3の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ連続的に囲んで形成されることを特徴とする。
従って、接合部の各々は、酸化物1dによって連続的に囲まれるため、はんだ2による接合を行う際に、溶融したはんだ2が接合部の外側にはみ出すことを、より確実に防止することが可能である。
<変形例>
本実施の形態における半導体モジュールの変形例の平面図を図2に示す。図2において、酸化物1dは、金属パターン1cと半導体素子3の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ断続的に囲んで形成されている。その他は図1と同じであるので、説明を省略する。
酸化物1dの形成は、前述したように、加熱された刻印を金属パターン1cに押し当てることにより行われる。なお、刻印は、図2の酸化物1dのパターンに対応した形状に掘り込み加工されている。
図2のように、金属パターン1cと半導体素子3モジュールの接合部、金属パターン1cとモジュール端子4の接合部のそれぞれを断続的に囲むように酸化物1dを形成した場合であっても、酸化物1dの途切れる間隔が、溶融したはんだがはみ出さない程度に狭ければ、図1のように接合部の各々を連続的に囲んで形成した場合と同様に、ソルダーレジストと同様の機能を発揮して、溶融したはんだのはみ出しを抑制することができる。
また、図3(a)に示すように、接合部を連続的に囲んだ酸化物1dの一部が途切れている場合や、図3(b)に示すように、接合部を連続的に囲んだ酸化物1dが複数の箇所において途切れている場合であっても、図2の場合と同様に、接合部から溶融したはんだ2がはみ出すことを抑制することができる。
また、図3(c)に示すように、接合部を連続的に囲んだ酸化物1dの幅が一定でない場合であっても、溶融したはんだ2のはみ出しを防止することができる。
本実施の形態に係る半導体モジュールの変形例において、酸化物1dは、金属パターン1cと半導体素子3の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ断続的に囲んで形成されることを特徴とする。
従って、金属パターン1cと半導体素子3のはんだ接合、および金属パターン1cとモジュール端子4のはんだ接合を行う工程よりも前の工程で、酸化物1dが形成されていれば、半導体素子3およびモジュール端子4のはんだ接合を行う際に、溶融したはんだ2が接合部の外側にはみ出すことを、それぞれの接合部を断続的に囲んで形成された酸化物1dにより抑制することができる。
また、本実施の形態に係る半導体モジュールの変形例の製造方法において、酸化物1dは、金属パターン1cと半導体素子3の接合部、および金属パターン1cとモジュール端子4の接合部をそれぞれ断続的に囲んで形成されることを特徴とする。
従って、接合部の各々を酸化物1dにより断続的に囲んで形成した場合であっても、酸化物1dの途切れる間隔が、溶融したはんだがはみ出さない程度に狭ければ、はんだのはみ出しを抑制することが可能である。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
1 金属基板、1a 金属ベース板、1b 絶縁層、1c 金属パターン、1d 酸化物、2 はんだ、3 半導体素子、3a IGBTチップ、3b ダイオードチップ、4 モジュール端子。

Claims (4)

  1. (a)金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程と、
    (b)前記金属パターンに半導体素子をはんだで接合する工程と、
    (c)前記金属パターンにモジュール端子をはんだで接合する工程と、
    (d)前記工程(b)および(c)の前に、前記金属パターン上の、前記金属パターンと前記半導体素子の接合部の周辺および前記金属パターンと前記モジュール端子の接合部の周辺に、加熱された刻印にて前記金属パターンを加熱することにより酸化物を一括に形成する工程と、
    を備える、
    半導体モジュールの製造方法。
  2. 前記工程(a)は、前記金属パターンの表面にNiまたはNiを含む合金によりめっきを施す工程をさらに備える、
    請求項1に記載の半導体モジュールの製造方法。
  3. 前記酸化物は、前記金属パターンと前記半導体素子の接合部、および前記金属パターンと前記モジュール端子の接合部をそれぞれ連続的に囲んで形成されることを特徴とする、
    請求項1または2に記載の半導体モジュールの製造方法。
  4. 前記酸化物は、前記金属パターンと前記半導体素子の接合部、および前記金属パターンと前記モジュール端子の接合部をそれぞれ断続的に囲んで形成されることを特徴とする、
    請求項1または2に記載の半導体モジュールの製造方法。
JP2012109262A 2012-05-11 2012-05-11 半導体モジュールの製造方法 Expired - Fee Related JP5921322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012109262A JP5921322B2 (ja) 2012-05-11 2012-05-11 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109262A JP5921322B2 (ja) 2012-05-11 2012-05-11 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2013236037A JP2013236037A (ja) 2013-11-21
JP5921322B2 true JP5921322B2 (ja) 2016-05-24

Family

ID=49761898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012109262A Expired - Fee Related JP5921322B2 (ja) 2012-05-11 2012-05-11 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5921322B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079808A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 半導体装置
WO2015079834A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 半導体装置
JP6529823B2 (ja) * 2015-05-22 2019-06-12 シャープ株式会社 半導体装置および半導体装置の製造方法
JP6958259B2 (ja) * 2017-11-08 2021-11-02 株式会社デンソー 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350213A (ja) * 1993-06-14 1994-12-22 Denki Kagaku Kogyo Kk 金属ベース基板
JPH0831848A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
JPH11111737A (ja) * 1997-09-30 1999-04-23 Mitsubishi Electric Corp 半導体装置
JPH11145331A (ja) * 1997-11-11 1999-05-28 Sansha Electric Mfg Co Ltd 電力半導体装置
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013236037A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5921322B2 (ja) 半導体モジュールの製造方法
WO2014203798A1 (ja) 半導体装置
JP2006351926A (ja) 回路基板、電子部品及び電気接続箱
JP2008187101A (ja) 半導体装置及び半導体装置の実装構造
JP2007012850A (ja) 回路基板
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP5734493B2 (ja) 電力用半導体装置
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP4946959B2 (ja) 半導体装置の製造方法
JP6124521B2 (ja) パワーモジュール用基板の製造方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2019208021A (ja) 発光モジュールの製造方法
JP2014146644A (ja) 半導体装置およびその製造方法
JP4439432B2 (ja) セラミックス回路基板製造方法
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JPH10242331A (ja) パワーモジュール用基板及びその製造法
JP5240160B2 (ja) マスクを用いた成膜品の製造方法
JP4225164B2 (ja) 配線基板の製造方法
JP2007109859A (ja) 電子部品の製造方法
JP6407042B2 (ja) 半導体装置及びその製造方法
JP2020136638A (ja) 絶縁回路基板の製造方法
JP6488669B2 (ja) 基板
JP7561969B2 (ja) 半導体装置および半導体装置の製造方法
JP2001250872A (ja) 半導体装置およびその製造方法
JP2009105327A (ja) 放熱板付き半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R150 Certificate of patent or registration of utility model

Ref document number: 5921322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees