Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5923735B2 - Manufacturing method of solar cell - Google Patents
[go: Go Back, main page]

JP5923735B2 - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP5923735B2
JP5923735B2 JP2011280050A JP2011280050A JP5923735B2 JP 5923735 B2 JP5923735 B2 JP 5923735B2 JP 2011280050 A JP2011280050 A JP 2011280050A JP 2011280050 A JP2011280050 A JP 2011280050A JP 5923735 B2 JP5923735 B2 JP 5923735B2
Authority
JP
Japan
Prior art keywords
insulating layer
side electrode
layer
semiconductor layer
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011280050A
Other languages
Japanese (ja)
Other versions
JP2013131631A (en
Inventor
曽谷 直哉
直哉 曽谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2011280050A priority Critical patent/JP5923735B2/en
Publication of JP2013131631A publication Critical patent/JP2013131631A/en
Application granted granted Critical
Publication of JP5923735B2 publication Critical patent/JP5923735B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a solar cell.

従来、改善された光電変換効率を実現し得る太陽電池として、裏面接合型の太陽電池が知られている(例えば特許文献1を参照)。特許文献1には、裏面電極をスクリーン印刷法により形成することが記載されている。   Conventionally, a back junction solar cell is known as a solar cell capable of realizing improved photoelectric conversion efficiency (see, for example, Patent Document 1). Patent Document 1 describes that a back electrode is formed by a screen printing method.

特開2005−101240号公報JP-A-2005-101240

特許文献1に記載の方法では、改善された光電変換効率を有する太陽電池を製造するのが困難であるという問題がある。   The method described in Patent Document 1 has a problem that it is difficult to manufacture a solar cell having improved photoelectric conversion efficiency.

本発明は、改善された光電変換効率を有する太陽電池を製造し得る方法を提供することを主な目的とする。   The main object of the present invention is to provide a method capable of producing a solar cell having improved photoelectric conversion efficiency.

本発明に係る太陽電池の製造方法では、一主面にp型表面とn型表面とを有する光電変換部を用意する。光電変換部の一主面の上に、p型表面とn型表面とを区画する絶縁層を形成する。絶縁層を形成した後に、めっき法により、p型表面の上にp側電極を形成すると共に、n型表面の上にn側電極を形成する電極形成工程を行う。   In the method for manufacturing a solar cell according to the present invention, a photoelectric conversion unit having a p-type surface and an n-type surface on one main surface is prepared. An insulating layer that partitions the p-type surface and the n-type surface is formed on one main surface of the photoelectric conversion unit. After forming the insulating layer, an electrode forming step is performed in which a p-side electrode is formed on the p-type surface and an n-side electrode is formed on the n-type surface by plating.

本発明によれば、改善された光電変換効率を有する太陽電池を製造し得る方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the method which can manufacture the solar cell which has the improved photoelectric conversion efficiency can be provided.

第1の実施形態における太陽電池製造工程を説明するための略図的断面図である。It is a schematic sectional drawing for demonstrating the solar cell manufacturing process in 1st Embodiment. 第1の実施形態における太陽電池製造工程を説明するための略図的断面図である。It is a schematic sectional drawing for demonstrating the solar cell manufacturing process in 1st Embodiment. 第1の実施形態における太陽電池製造工程を説明するための略図的断面図である。It is a schematic sectional drawing for demonstrating the solar cell manufacturing process in 1st Embodiment. 光電変換部の一例の略図的断面図である。It is schematic-drawing sectional drawing of an example of a photoelectric conversion part. 光電変換部の他の例の略図的断面図である。It is schematic-drawing sectional drawing of the other example of a photoelectric conversion part.

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。   Hereinafter, an example of the preferable form which implemented this invention is demonstrated. However, the following embodiment is merely an example. The present invention is not limited to the following embodiments.

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。   Moreover, in each drawing referred in embodiment etc., the member which has a substantially the same function shall be referred with the same code | symbol. The drawings referred to in the embodiments and the like are schematically described, and the ratio of the dimensions of the objects drawn in the drawings may be different from the ratio of the dimensions of the actual objects. The dimensional ratio of the object may be different between the drawings. The specific dimensional ratio of the object should be determined in consideration of the following description.

本実施形態では、図3に示す裏面接合型の太陽電池1の製造方法の一例について説明する。   In the present embodiment, an example of a method for manufacturing the back junction solar cell 1 shown in FIG. 3 will be described.

まず、図1に示される光電変換部10を用意する。光電変換部10は、一主面(裏面)10bにp型表面10bpとn型表面10bnとを有するものである限りにおいて特に限定されない。光電変換部10の例については、後述する。   First, the photoelectric conversion unit 10 shown in FIG. 1 is prepared. The photoelectric conversion unit 10 is not particularly limited as long as it has a p-type surface 10 bp and an n-type surface 10 bn on one main surface (back surface) 10 b. An example of the photoelectric conversion unit 10 will be described later.

次に、光電変換部10の主面10bにp型表面10bpとn型表面10bnとを区画する絶縁層22を形成する。絶縁層22は、例えば、酸化ケイ素や窒化ケイ素などの無機絶縁材料や、感光性または非感光性のエポキシ樹脂やポリイミド樹脂、あるいはエチレン酢酸ビニル共重合樹脂、などの有機絶縁材料により構成することができる。絶縁層22は、例えば、主面10b上に形成された絶縁膜の一部をエッチングなどに除去することにより形成することができる。また、絶縁層22を有機絶縁材料により形成する場合は、絶縁層22をスクリーン印刷法やインクジェット法などの印刷法により形成することもできる。絶縁層22を感光性の樹脂材料により形成する場合は、絶縁層22をフォトリソグラフィー法を用いて形成することもできる。   Next, the insulating layer 22 that partitions the p-type surface 10 bp and the n-type surface 10 bn is formed on the main surface 10 b of the photoelectric conversion unit 10. The insulating layer 22 may be composed of, for example, an inorganic insulating material such as silicon oxide or silicon nitride, or an organic insulating material such as a photosensitive or non-photosensitive epoxy resin or polyimide resin, or ethylene vinyl acetate copolymer resin. it can. The insulating layer 22 can be formed, for example, by removing a part of the insulating film formed on the main surface 10b by etching or the like. When the insulating layer 22 is formed of an organic insulating material, the insulating layer 22 can be formed by a printing method such as a screen printing method or an ink jet method. When the insulating layer 22 is formed of a photosensitive resin material, the insulating layer 22 can also be formed using a photolithography method.

次に、光電変換部10の主面10bの上にシード層21を形成する。具体的には、絶縁層22を含んだ主面10bの略全面の上に、面状のシード層21を形成する。なお、シード層21は、めっきのシードとなる層である。シード層21はスパッタリング法やCVD法、または無電解めっき法などによって形成することができる。また、シード層21は、例えば、ITO(インジウムスズ酸化物)などの透明導電膜、Cuなどの金属膜、または透明導電膜と金属膜の積層体によって構成することができる。   Next, the seed layer 21 is formed on the main surface 10 b of the photoelectric conversion unit 10. Specifically, a planar seed layer 21 is formed on substantially the entire main surface 10 b including the insulating layer 22. The seed layer 21 is a layer that serves as a seed for plating. The seed layer 21 can be formed by a sputtering method, a CVD method, an electroless plating method, or the like. Moreover, the seed layer 21 can be comprised by the laminated body of transparent conductive films, such as ITO (indium tin oxide), metal films, such as Cu, or a transparent conductive film and a metal film, for example.

次に、無電解めっき法または電解めっき法などのめっき法により、p型表面10bpの上にp側電極13p(図3を参照)を形成すると共に、n型表面10bnの上にn側電極14nを形成する電極形成工程を行うことにより、太陽電池1を完成させることができる。   Next, the p-side electrode 13p (see FIG. 3) is formed on the p-type surface 10bp by a plating method such as an electroless plating method or an electrolytic plating method, and the n-side electrode 14n is formed on the n-type surface 10bn. The solar cell 1 can be completed by performing the electrode formation process which forms.

本実施形態では、具体的には、まず、図2に示されるように、電極形成工程において、光電変換部10の主面10bの上に、絶縁層22よりも厚い導電膜12を形成する。導電膜12は、絶縁層22が設けられていない部分と、絶縁層22が設けられている部分とに跨がるように、主面10bの実質的に全体にわたって形成される。従って、この状態では、導電膜12のp型表面10bpの上に位置する部分と、n型表面10bnの上に位置する部分とは、電気的に接続されている。   In the present embodiment, specifically, as shown in FIG. 2, first, in the electrode forming step, the conductive film 12 thicker than the insulating layer 22 is formed on the main surface 10 b of the photoelectric conversion unit 10. The conductive film 12 is formed over substantially the entire main surface 10b so as to straddle a portion where the insulating layer 22 is not provided and a portion where the insulating layer 22 is provided. Therefore, in this state, the portion located on the p-type surface 10bp of the conductive film 12 and the portion located on the n-type surface 10bn are electrically connected.

次に、導電膜12の厚みを絶縁層の厚み以下とする。これにより、導電膜12のp型表面10bpの上に位置している部分と、n型表面10bnの上に位置している部分とを絶縁層22により隔離し、導電膜12のp型表面10bpの上に位置している部分からp側電極13pを形成すると共に、導電膜12のn型表面10bnの上に位置している部分からn側電極14nを形成する。   Next, the thickness of the conductive film 12 is set to be equal to or less than the thickness of the insulating layer. Thereby, the part located on the p-type surface 10bp of the conductive film 12 and the part located on the n-type surface 10bn are separated by the insulating layer 22, and the p-type surface 10bp of the conductive film 12 is separated. A p-side electrode 13p is formed from a portion located on the n-type surface, and an n-side electrode 14n is formed from a portion located on the n-type surface 10bn of the conductive film 12.

なお、導電膜12の厚みを低減する方法としては、機械的研磨によるポリッシング法や、機械的研磨と化学的研磨の両方を用いたCMP(Chemical Mechanical Polishing)法などが挙げられる。導電膜12の表面の平坦性が高い場合は、エッチバック法が好ましく用いられる。   Note that examples of a method for reducing the thickness of the conductive film 12 include a polishing method by mechanical polishing, and a CMP (Chemical Mechanical Polishing) method using both mechanical polishing and chemical polishing. When the flatness of the surface of the conductive film 12 is high, an etch back method is preferably used.

なお、導電膜12の厚みを低減する工程において、絶縁層22の厚みも同時に低減し、導電膜12の厚みと絶縁層22の厚みとを等しくしてもよい。   Note that in the step of reducing the thickness of the conductive film 12, the thickness of the insulating layer 22 may be simultaneously reduced so that the thickness of the conductive film 12 is equal to the thickness of the insulating layer 22.

以上説明したように、本実施形態では、絶縁層22を設けた状態でスパッタリング法によりシード層21を形成し、めっき法によりp側電極13pとn側電極14nとを形成する。このため、p側電極13pとn側電極14nとを高い形状精度で形成することができる。よって、p側電極13pとn側電極14nとの間の間隔を小さくすることができる。従って、改善された光電変換効率を有する太陽電池1を製造することが可能となる。   As described above, in the present embodiment, the seed layer 21 is formed by the sputtering method with the insulating layer 22 provided, and the p-side electrode 13p and the n-side electrode 14n are formed by the plating method. For this reason, the p-side electrode 13p and the n-side electrode 14n can be formed with high shape accuracy. Therefore, the interval between the p-side electrode 13p and the n-side electrode 14n can be reduced. Accordingly, it is possible to manufacture the solar cell 1 having improved photoelectric conversion efficiency.

本実施形態のように、導電膜12の厚みを絶縁層22の厚み以下とする工程の後に、絶縁層22を除去しない場合、絶縁層22を有する太陽電池1を得ることができる。絶縁層22を有することによって、p側電極13pとn側電極14nとの間の絶縁が十分に保たれ、太陽電池1の信頼性が向上する。   When the insulating layer 22 is not removed after the step of setting the thickness of the conductive film 12 to be equal to or less than the thickness of the insulating layer 22 as in the present embodiment, the solar cell 1 having the insulating layer 22 can be obtained. By having the insulating layer 22, the insulation between the p-side electrode 13p and the n-side electrode 14n is sufficiently maintained, and the reliability of the solar cell 1 is improved.

また、絶縁層22を設けた状態でシード層21をに形成することにより、電界めっき法によって導電膜12を形成する際にシード層21全体に均一に電流を流すことができる。これによって、導電膜12の膜厚の均一性が向上する。   In addition, by forming the seed layer 21 in the state where the insulating layer 22 is provided, when the conductive film 12 is formed by the electroplating method, a current can be supplied uniformly to the entire seed layer 21. Thereby, the uniformity of the film thickness of the conductive film 12 is improved.

ところで、n型表面の上に第1のシード層を形成し、p型表面の上に、第1のシード層とは隔離された第2のシード層を形成し、その後、めっき法によりシード層の上にp側電極及びn側電極を形成することも考えられる。しかしながら、この場合は、第1のシード層と第2のシード層との間隔が小さいと、p側電極とn側電極とが接触してしまう虞がある。このため、第1のシード層と第2のシード層との間の間隔を広くする必要がある。それに対して、絶縁層22を設ける本実施形態では、p側電極13pとn側電極14nとが接触する虞がないため、p側電極13pとn側電極14nとの間の間隔を狭くすることができる。従って、改善された光電変換効率を有する太陽電池1を製造することができる。   By the way, a first seed layer is formed on the n-type surface, a second seed layer isolated from the first seed layer is formed on the p-type surface, and then the seed layer is formed by plating. It is also conceivable to form a p-side electrode and an n-side electrode on the substrate. However, in this case, if the distance between the first seed layer and the second seed layer is small, the p-side electrode and the n-side electrode may come into contact with each other. For this reason, it is necessary to widen the distance between the first seed layer and the second seed layer. On the other hand, in the present embodiment in which the insulating layer 22 is provided, there is no possibility that the p-side electrode 13p and the n-side electrode 14n are in contact with each other, and therefore, the interval between the p-side electrode 13p and the n-side electrode 14n is reduced. Can do. Therefore, the solar cell 1 having improved photoelectric conversion efficiency can be manufactured.

なお、本実施形態では、導電膜12を絶縁層22よりも厚く形成してから導電膜12の厚みを低減したが、導電膜12を絶縁層22よりも薄く形成し、直接p側電極13p及びn側電極14nを形成してもよい。   In the present embodiment, the thickness of the conductive film 12 is reduced after the conductive film 12 is formed thicker than the insulating layer 22. However, the conductive film 12 is formed thinner than the insulating layer 22, and the p-side electrode 13 p and The n-side electrode 14n may be formed.

(光電変換部10の一例)
図4は、光電変換部の一例の略図的断面図である。図4に示されるように、本例においては、光電変換部10は、基板11を備えている。基板11は、半導体材料からなる。基板11は、例えば、結晶シリコンなどの結晶半導体等により構成することができる。基板11は、一の導電型を有する。具体的には、ここでは、基板11の導電型がn型である例について説明する。
(Example of photoelectric conversion unit 10)
FIG. 4 is a schematic cross-sectional view of an example of the photoelectric conversion unit. As shown in FIG. 4, in this example, the photoelectric conversion unit 10 includes a substrate 11. The substrate 11 is made of a semiconductor material. The substrate 11 can be made of, for example, a crystalline semiconductor such as crystalline silicon. The substrate 11 has one conductivity type. Specifically, an example in which the conductivity type of the substrate 11 is n-type will be described here.

基板11の他主面(受光面)10a側に位置する第1の主面11aの上には、基板11と同じ導電型であるn型の半導体により構成された半導体層15nが配されている。この半導体層15nにより、第1の主面11aの実質的に全体が覆われている。半導体層15nは、n型のアモルファスシリコンなどにより構成することができる。   On the first main surface 11a located on the other main surface (light receiving surface) 10a side of the substrate 11, a semiconductor layer 15n made of an n-type semiconductor having the same conductivity type as the substrate 11 is disposed. . The semiconductor layer 15n covers substantially the entire first major surface 11a. The semiconductor layer 15n can be composed of n-type amorphous silicon or the like.

なお、半導体層15nと第1の主面11aとの間に、例えば数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なi型半導体からなる半導体層が配されていてもよい。   A semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 mm, is disposed between the semiconductor layer 15n and the first main surface 11a. May be.

半導体層15nの基板11とは反対側の表面の上には、反射を抑制する機能と、保護膜としての機能とを併せ持つ反射抑制層16が配されている。この反射抑制層16によって光電変換部10の受光面10aが構成されている。反射抑制層16は、例えば窒化ケイ素等により構成することができる。   On the surface of the semiconductor layer 15n opposite to the substrate 11, a reflection suppressing layer 16 having both a function of suppressing reflection and a function as a protective film is disposed. The reflection suppressing layer 16 constitutes the light receiving surface 10 a of the photoelectric conversion unit 10. The reflection suppression layer 16 can be made of, for example, silicon nitride.

基板11の第2の主面11bの一部分の上には、基板11とは異なる導電型であるp型の半導体により構成された半導体層17pが配されている。基板11の第2の主面11bの半導体層17pが配されていない部分の少なくとも一部の上には、基板11と同じ導電型であるn型の半導体により構成された半導体層18nが配されている。半導体層17pは、例えば、p型のアモルファスシリコンなどにより構成することができる。本実施形態では、半導体層17pと半導体層18nとによって第2の主面11bの実質的に全体が覆われている。   A semiconductor layer 17 p made of a p-type semiconductor having a conductivity type different from that of the substrate 11 is disposed on a part of the second main surface 11 b of the substrate 11. A semiconductor layer 18n made of an n-type semiconductor having the same conductivity type as that of the substrate 11 is disposed on at least a part of the second main surface 11b of the substrate 11 where the semiconductor layer 17p is not disposed. ing. The semiconductor layer 17p can be composed of, for example, p-type amorphous silicon. In the present embodiment, substantially the entire second main surface 11b is covered with the semiconductor layer 17p and the semiconductor layer 18n.

これら半導体層17pと半導体層18nとによって光電変換部10の裏面10bが構成されている。半導体層17pは、p型表面10bpを構成している。半導体層18nは、n型表面10bnを構成している。   The semiconductor layer 17p and the semiconductor layer 18n constitute the back surface 10b of the photoelectric conversion unit 10. The semiconductor layer 17p constitutes a p-type surface 10bp. The semiconductor layer 18n constitutes the n-type surface 10bn.

なお、半導体層17pと第2の主面11bとの間に、例えば数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なi型半導体からなる半導体層が配されていてもよい。同様に、半導体層18nと第2の主面11bとの間に、例えば数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なi型半導体からなる半導体層が配されていてもよい。実質的に真性なi型半導体からなる半導体層は、例えば、i型のアモルファスシリコンなどにより構成することができる。   A semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 mm, is disposed between the semiconductor layer 17p and the second main surface 11b. May be. Similarly, between the semiconductor layer 18n and the second main surface 11b, there is a semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches. It may be arranged. The semiconductor layer made of a substantially intrinsic i-type semiconductor can be made of, for example, i-type amorphous silicon.

半導体層17pのx軸方向における端部は、半導体層18nと厚み方向zにおいて重畳している。半導体層17pの端部と半導体層18nとの間には、絶縁層19が配されている。絶縁層19は、例えば、窒化ケイ素や酸化ケイ素等により構成することができる。   An end portion of the semiconductor layer 17p in the x-axis direction overlaps the semiconductor layer 18n in the thickness direction z. An insulating layer 19 is disposed between the end of the semiconductor layer 17p and the semiconductor layer 18n. The insulating layer 19 can be made of, for example, silicon nitride or silicon oxide.

このように構成された光電変換部10の上に、上述のとおり、絶縁層22を形成する。絶縁層22を形成したあと、スパッタリング法によりシード層21を形成し、めっき法によりp側電極13pn側電極14nを形成して、太陽電池1を完成させることができる。   As described above, the insulating layer 22 is formed on the photoelectric conversion unit 10 thus configured. After forming the insulating layer 22, the seed layer 21 is formed by sputtering, and the p-side electrode 13pn side electrode 14n is formed by plating, whereby the solar cell 1 can be completed.

(光電変換部10の他の例)
図5は、光電変換部の他の例の略図的断面図である。図5に示されるように、本例においては、基板11と半導体層17pとの間には、例えば数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なi型半導体からなる半導体層17iが配されている。基板11と半導体層18nとの間には、例えば数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なi型半導体からなる半導体層18iが配されている。
(Another example of the photoelectric conversion unit 10)
FIG. 5 is a schematic cross-sectional view of another example of the photoelectric conversion unit. As shown in FIG. 5, in this example, a substantially intrinsic i having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches, is formed between the substrate 11 and the semiconductor layer 17p. A semiconductor layer 17i made of a type semiconductor is disposed. Between the substrate 11 and the semiconductor layer 18n, a semiconductor layer 18i made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches is disposed.

半導体層17iと半導体層17pとは、半導体層18nの上を含め、第2の主面11bの実質的に全体を覆うように配されている。このため、半導体層18nの上にも、半導体層17iと半導体層17pとが配されている。半導体層18nと半導体層17pとの間には、再結合層20が配されている。このように、半導体層18nにより構成されたn型表面10bnの上に、さらなる半導体層が設けられていてもよい。   The semiconductor layer 17i and the semiconductor layer 17p are arranged so as to cover substantially the entire second main surface 11b including the top of the semiconductor layer 18n. For this reason, the semiconductor layer 17i and the semiconductor layer 17p are also disposed on the semiconductor layer 18n. A recombination layer 20 is disposed between the semiconductor layer 18n and the semiconductor layer 17p. Thus, a further semiconductor layer may be provided on the n-type surface 10bn constituted by the semiconductor layer 18n.

p型表面10bpで収集された電子は、半導体層17pに直接接触しているp側電極13pから取り出される。一方、n型表面10bnで収集された電子は、再結合層20、半導体層17i及び半導体層17pを介して、n側電極14nから取り出される。   The electrons collected at the p-type surface 10 bp are taken out from the p-side electrode 13p that is in direct contact with the semiconductor layer 17p. On the other hand, electrons collected on the n-type surface 10bn are extracted from the n-side electrode 14n through the recombination layer 20, the semiconductor layer 17i, and the semiconductor layer 17p.

再結合層20は、エネルギーバンド中に多くのギャップ内準位が存在する半導体材料や、p型半導体層とオーム性接触する金属材料などにより構成することができる。再結合層20の材料として、このような材料を選択することにより、n側電極22nから取り出される電子の損失を低減することができる。具体的には、再結合層20は、例えば、p型のアモルファスシリコン等により構成することができる。   The recombination layer 20 can be made of a semiconductor material having many in-gap levels in the energy band, a metal material in ohmic contact with the p-type semiconductor layer, or the like. By selecting such a material as the material of the recombination layer 20, loss of electrons taken out from the n-side electrode 22n can be reduced. Specifically, the recombination layer 20 can be composed of, for example, p-type amorphous silicon.

このように構成された光電変換部10の上に、上述のとおり、シード層21及び絶縁層22を形成する。絶縁層22を形成したあと、めっき法によりp側電極13pn側電極14nを形成して、太陽電池1を完成させることができる。   As described above, the seed layer 21 and the insulating layer 22 are formed on the photoelectric conversion unit 10 thus configured. After forming the insulating layer 22, the p-side electrode 13pn side electrode 14n is formed by plating, and the solar cell 1 can be completed.

p型表面10bpとn型表面10bnとは半導体層17i及び半導体層17pを介して接続されている。しかし、半導体層17i及び半導体層17pの膜厚は薄いため、抵抗が大きく、流れる電流も小さい。これによって、半導体層17i及び半導体層17pを分離する形成する工程を省きつつ、p側電極13pとn側電極14nとから発電した電流を効率的に取り出すことができる。   The p-type surface 10bp and the n-type surface 10bn are connected via the semiconductor layer 17i and the semiconductor layer 17p. However, since the semiconductor layer 17i and the semiconductor layer 17p are thin, the resistance is large and the flowing current is small. Thereby, the current generated from the p-side electrode 13p and the n-side electrode 14n can be efficiently extracted while omitting the step of forming the semiconductor layer 17i and the semiconductor layer 17p.

1…太陽電池
10…光電変換部
10a、10b…主面
10bn…n型表面
10bp…p型表面
12…導電膜
13p…p側電極
14n…n側電極
21…シード層
22…絶縁層
DESCRIPTION OF SYMBOLS 1 ... Solar cell 10 ... Photoelectric conversion part 10a, 10b ... Main surface 10bn ... N-type surface 10bp ... P-type surface 12 ... Conductive film 13p ... P-side electrode 14n ... N-side electrode 21 ... Seed layer 22 ... Insulating layer

Claims (2)

一主面にp型表面とn型表面とを有する光電変換部を用意する工程と、
前記光電変換部の一主面の上に、前記p型表面と前記n型表面とを区画する絶縁層を形成する工程と、
前記絶縁層を形成した後に、前記絶縁層を設けた状態でシード層を形成する工程と、
めっき法により、前記シード層全体に電流を流して導電膜を形成し、前記導電膜により、前記p型表面の上にp側電極を形成すると共に、前記n型表面の上にn側電極を形成する電極形成工程と、
を備える、太陽電池の製造方法。
Preparing a photoelectric conversion part having a p-type surface and an n-type surface on one principal surface;
Forming an insulating layer that partitions the p-type surface and the n-type surface on one main surface of the photoelectric conversion unit;
Forming a seed layer in a state where the insulating layer is provided after forming the insulating layer;
A conductive film is formed by flowing a current through the seed layer by plating, and a p-side electrode is formed on the p-type surface by the conductive film, and an n-side electrode is formed on the n-type surface. An electrode forming step to be formed;
A method for manufacturing a solar cell.
前記電極形成工程において、前記光電変換部の一主面の上に前記絶縁層よりも厚い導電膜を形成した後に、前記導電膜の厚みを前記絶縁層の厚み以下とすることにより、前記導電膜の前記p型表面の上に位置している部分と前記n型表面の上に位置している部分とを前記絶縁層により隔離し、前記絶縁層から前記p側電極及び前記n側電極を形成する、請求項1に記載の太陽電池の製造方法。   In the electrode formation step, after forming a conductive film thicker than the insulating layer on one main surface of the photoelectric conversion unit, the conductive film is made to have a thickness equal to or less than the thickness of the insulating layer. A portion located on the p-type surface and a portion located on the n-type surface are separated by the insulating layer, and the p-side electrode and the n-side electrode are formed from the insulating layer. The method for manufacturing a solar cell according to claim 1.
JP2011280050A 2011-12-21 2011-12-21 Manufacturing method of solar cell Expired - Fee Related JP5923735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011280050A JP5923735B2 (en) 2011-12-21 2011-12-21 Manufacturing method of solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011280050A JP5923735B2 (en) 2011-12-21 2011-12-21 Manufacturing method of solar cell

Publications (2)

Publication Number Publication Date
JP2013131631A JP2013131631A (en) 2013-07-04
JP5923735B2 true JP5923735B2 (en) 2016-05-25

Family

ID=48908966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011280050A Expired - Fee Related JP5923735B2 (en) 2011-12-21 2011-12-21 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP5923735B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418558B2 (en) * 2014-02-06 2018-11-07 パナソニックIpマネジメント株式会社 Solar cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967879B2 (en) * 2000-11-16 2007-08-29 株式会社ルネサステクノロジ Copper plating solution and method for manufacturing semiconductor integrated circuit device using the same
US20080251121A1 (en) * 2007-04-12 2008-10-16 Charles Stone Oxynitride passivation of solar cell
JP2012501550A (en) * 2008-08-27 2012-01-19 アプライド マテリアルズ インコーポレイテッド Back-contact solar cells using printed dielectric barriers
KR100993511B1 (en) * 2008-11-19 2010-11-12 엘지전자 주식회사 Solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013131631A (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US10181540B2 (en) Solar cell and method of manufacturing the same
JP6404474B2 (en) Solar cell and solar cell module
JP5705968B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5334926B2 (en) Manufacturing method of solar cell
WO2012043516A1 (en) Solar-cell module and manufacturing method therefor
TW200952200A (en) Thin film type solar cell and method for manufacturing the same
JPWO2012132995A1 (en) Method for manufacturing photoelectric conversion element
JP2013219065A (en) Solar cell and method for manufacturing the same
WO2016158299A1 (en) Solar cell, method for manufacturing same, solar cell module and wiring sheet
WO2013014968A1 (en) Solar cell
JPWO2012132835A1 (en) Solar cell
JP5923735B2 (en) Manufacturing method of solar cell
JPWO2019130859A1 (en) Manufacturing method of photoelectric conversion element, plating jig, plating equipment
JP6029023B2 (en) SOLAR CELL, SOLAR CELL MODULE, AND SOLAR CELL MANUFACTURING METHOD
JPWO2015145886A1 (en) Electrode pattern forming method and solar cell manufacturing method
JP2016066709A (en) Solar cell
JP6762304B2 (en) Photoelectric conversion element
JP6906195B2 (en) Solar cell
JP5971499B2 (en) Solar cell and manufacturing method thereof
JP6418558B2 (en) Solar cell
JPWO2012132834A1 (en) Solar cell and method for manufacturing solar cell
JP6681607B2 (en) Solar cell and method for manufacturing solar cell
JP2015185658A (en) Manufacturing method of solar cell
WO2012132932A1 (en) Solar cell and method for producing solar cell
JP5963024B2 (en) Solar cell manufacturing method and solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160309

R151 Written notification of patent or utility model registration

Ref document number: 5923735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees