JP5943346B2 - 評価方法、半導体装置、電気光学装置、及び電子機器 - Google Patents

Description

本発明は、評価方法、半導体装置、電気光学装置、及び電子機器に関する。

薄膜トランジスター（ＴＦＴ）は液晶装置や有機ＥＬ装置等の表示装置に広く使用されている。取り分け、多結晶シリコンＴＦＴは、トランジスター性能が高く、ＣＭＯＳ構成を容易に取り得る事から、各種表示装置等でキーデバイスとして採択が進んでいる。昨今では、こうした表示装置の高機能化や高性能化に伴い、製品の歩留まりや信頼性を確保する為に、トランジスターの特性を正確に把握する必要性が生じている。

トランジスターの特性を評価する方法は、例えば特許文献１に記載されている。特許文献１では、Ｎ型薄膜トランジスターについて、容量電圧特性とドレイン電流ゲート電圧特性（伝達特性）とを測定し、バンドギャップ中の上半分に存在する欠陥準位密度を抽出している。バンドギャップ全体に渡って欠陥準位密度を抽出するには、非特許文献１（従来論文）に記載されている様に、Ｎ型薄膜トランジスターとＰ型薄膜トランジスターの各々について前述の二種類の測定を実施する。その上で、Ｎ型薄膜トランジスターの伝達特性とＰ型薄膜トランジスターの伝達特性とから、まずフラットバンド電圧を求める。次いで、Ｎ型薄膜トランジスターの容量電圧特性と伝達特性とから、伝導帯からフラットバンド条件のエネルギー値までの欠陥準位密度を抽出する。同様に、Ｐ型薄膜トランジスターの容量電圧特性と伝達特性とから、価電子帯からフラットバンド条件のエネルギー値までの欠陥準位密度を抽出する。最後にこれらの欠陥準位密度分布を結合することで、伝導帯から価電子帯までのバンドギャップ全体に渡る欠陥準位密度を把握していた。

特開２００１−１９６４３４号公報

Ｍ． Ｋｉｍｕｒａ， Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ６３ （２０１１） ９４−９９（従来論文）

しかしながら、特許文献１や非特許文献１（従来論文）に記載の方法では、正確で精度の高い計測が困難であるという課題があった。容量電圧特性の測定は準静的状態で実施する必要がある為、低周波数（例えば１Ｈｚ以下）での測定が不可欠となり、それ故にノイズに対する計測信号の比（Ｓ／Ｎ比）が小さくなり、高い精度で欠陥準位密度を抽出する事が困難となっていた。又、測定には、Ｎ型薄膜トランジスターとＰ型薄膜トランジスターとの２つのトランジスターが必要で、半導体膜が異なっていた。即ち、異なった２つの半導体膜を用い、この２つの半導体膜が同じ特性を有すると仮定して、欠陥準位密度を抽出していた。この事は単に計測の精度が落ちるに止まらず、少なくても２つのトランジスターに対して測定と解析とを行う必要があり、作業効率も著しく劣っていた。換言すると、従来の半導体膜の評価方法では、正確で精度の高い計測が困難で、更に計測作業自体も容易に行いがたいという課題があった。

本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態又は適用例として実現する事が可能である。

本適用例に係わる評価方法は、Ｎ型半導体領域を含む第一領域と、Ｐ型半導体領域を含む第二領域と、平面視にて第一領域と第二領域とで挟まれた第三領域と、を有する半導体層と、少なくとも第三領域に重なる誘電体膜と、第一領域に電気的に接続される第一電極と、第二領域に電気的に接続される第二電極と、誘電体膜を介して少なくとも第三領域に対面する第三電極と、を備えた半導体装置に対して、第一電極と第三電極との間又は第二電極と第三電極との間で容量電圧特性（ＣＶ特性）を測定する事で、第三領域の状態密度を計測する事を特徴とする。
この方法によれば、第三領域をなす半導体のバンドギャップの上半分はＮ型半導体領域と第三電極との間のＣＶ特性によって求められ、第三領域をなす半導体のバンドギャップの下半分はＰ型半導体領域と第三電極との間のＣＶ特性によって求められるので、第三領域をなす半導体のバンドギャップの全体に渡って、欠陥準位密度を高精度で比較的容易な計測作業にて抽出する事ができる。

本適用例に係わる評価方法は、Ｎ型半導体領域を含む第一領域と、Ｐ電型半導体領域を含む第二領域と、平面視にて第一領域と第二領域とで挟まれた第三領域と、を有する半導体層と、少なくとも第三領域に重なる誘電体膜と、第一領域に電気的に接続される第一電極と、第二領域に電気的に接続される第二電極と、誘電体膜を介して少なくとも第三領域に対面する第三電極と、を備えた半導体装置に対して、第三電極に振動電位を印加し、第一電極又は第二電極に流れる電流を測定する事で、第三領域の状態密度を計測する事を特徴とする。
この方法によれば、第三領域をなす半導体のバンドギャップの上半分はＮ型半導体領域に流れる電流を測定する事によって求められ、第三領域をなす半導体のバンドギャップの下半分はＰ型半導体領域に流れる電流を測定する事によって求められるので、第三領域をなす半導体のバンドギャップの全体に渡って、欠陥準位密度を高精度で比較的容易な計測作業にて抽出する事ができる。

上記適用例に係わる評価方法において、状態密度は、第三領域と誘電体膜との界面での界面捕獲準位と第三領域でのバルク半導体捕獲準位との和に対応する密度で有る事が好ましい。
第三領域をなす半導体の欠陥準位には、第三領域と誘電体膜との界面での界面捕獲準位と第三領域でのバルク半導体捕獲準位とがある。この方法によれば、これらの和に対応する密度（欠陥準位密度）を高精度で比較的容易な計測作業にて抽出する事ができる。

本適用例に係わる半導体装置は、Ｎ型半導体領域とＰ型半導体領域とを含む第一領域と、Ｎ型半導体領域とＰ型半導体領域とを含む第二領域と、平面視にて第一領域と第二領域とで挟まれた第三領域と、を有する半導体層と、少なくとも第三領域に重なる誘電体膜と、第一領域におけるＮ型半導体領域とＰ型半導体領域とに電気的に接続される第一電極と、第二領域におけるＮ型半導体領域とＰ型半導体領域とに電気的に接続される第二電極と、誘電体膜を介して少なくとも第三領域に対面する第三電極と、を備え、第一領域におけるＮ型半導体領域とＰ型半導体領域とは、平面視にて第三領域に接し、第二領域におけるＮ型半導体領域とＰ型半導体領域とは、平面視にて第三領域に接する事を特徴とする。
この構成によれば、第三領域のいずれの場所も、第一領域又は第二領域のＮ型半導体領域に近接させる事ができ、更に、第三領域のいずれの場所も、第一領域又は第二領域のＰ型半導体領域に近接させる事ができる。従って、第三領域をキャリアーが移動する際の電気抵抗が小さくなり、高精度に欠陥準位密度を抽出する事ができる。

上記適用例に係わる半導体装置において、第一領域におけるＮ型半導体領域と第二領域におけるＰ型半導体領域とが、第三領域を介して対向し、第一領域におけるＰ型半導体領域と第二領域におけるＮ型半導体領域とが、第三領域を介して対向する事が好ましい。
この構成によれば、第三領域のいずれの場所も、第一領域又は第二領域のＮ型半導体領域に近接させる事ができ、更に、第三領域のいずれの場所も、第一領域又は第二領域のＰ型半導体領域に近接させる事ができる。従って、第三領域をキャリアーが移動する際の電気抵抗が小さくなり、高精度に欠陥準位密度を抽出する事ができる。

本適用例に係わる評価方法は、上記適用例に記載の半導体装置に対して、第一電極と第三電極との間又は第二電極と第三電極との間で容量電圧特性を測定する事で、第三領域の状態密度を計測する事を特徴とする。
この方法によれば、第三領域をなす半導体のバンドギャップの上半分はＮ型半導体領域と第三電極との間のＣＶ特性によって求められ、第三領域をなす半導体のバンドギャップの下半分はＰ型半導体領域と第三電極との間のＣＶ特性によって求められるので、第三領域をなす半導体のバンドギャップの全体に渡って、欠陥準位密度を高精度で比較的容易な計測作業にて抽出する事ができる。

本適用例に係わる評価方法は、上記適用例に記載の半導体装置に対して、第三電極に振動電位を印加し、第一電極又は第二電極に流れる電流を測定する事で、第三領域の状態密度を計測する事を特徴とする。
この方法によれば、第三領域をなす半導体のバンドギャップの上半分はＮ型半導体領域に流れる電流を測定する事によって求められ、第三領域をなす半導体のバンドギャップの下半分はＰ型半導体領域に流れる電流を測定する事によって求められるので、第三領域をなす半導体のバンドギャップの全体に渡って、欠陥準位密度を高精度で比較的容易な計測作業にて抽出する事ができる。

本適用例に係わる半導体装置は、Ｎ型半導体領域を含む第一領域と、Ｐ型半導体領域を含む第二領域と、平面視にて第一領域と第二領域とで挟まれた第三領域と、を有する半導体層と、第三領域に断面視で上側に重なる上側誘電体膜と、第三領域に断面視で下側に重なる下側誘電体膜と、第一領域に電気的に接続する第一電極と、第二領域に電気的に接続する第二電極と、上側誘電体膜を介して少なくとも第三領域に対面する上側第三電極と、下側誘電体膜を介して少なくとも第三領域に対面する下側第三電極と、を備えた事を特徴とする。

本適用例に係わる電気光学装置は、上記適用例に記載の半導体装置を備えた事を特徴とする。
この構成によれば、電気光学装置に使用されるトランジスターの特性を正確に把握できるので、電気光学装置の歩留まりを高め、電気光学装置の信頼性を確保する事ができる。

本適用例に係わる電子機器は、上記適用例に記載の電気光学装置を備えた事を特徴とする。
この構成によれば、電気光学装置に使用されるトランジスターの特性を正確に把握できるので、電子機器の歩留まりを高め、電子機器の信頼性を確保する事ができる。

実施形態１に係わる半導体装置の概要を説明する図。 実施形態１に係わる半導体装置を用いたＣＶ測定の概要を説明する回路図。 実施形態１に係わるＣＶ測定での電圧印加方法を説明する図。 実施形態１に係わるＣＶ測定結果の一例を説明する図。 実施形態１に係わる半導体装置を用いたＣＶ測定から得られた欠陥準位密度を説明する図。 液晶装置の構造を示す模式平面図。 液晶装置の模式断面図。 液晶装置の電気的な構成を示す等価回路図。 三板式プロジェクターの構成を示す平面図。 実施形態２に係わる半導体装置の概要を説明する図。 実施形態３に係わる半導体装置の概要を説明する図。 実施形態４に係わる半導体装置の概要を説明する図。 変形例１と変形例２とに係わる半導体装置の断面構造を説明する図。

以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

（実施形態１）
「評価用半導体装置」
図１は、実施形態１に係わる半導体装置の概要を説明する図であり、（ａ）は半導体層の平面図、（ｂ）は半導体装置の断面図、（ｃ）は半導体装置の平面図である。以下、図１を参照してトランジスター特性評価用の半導体装置１０００の構成を説明する。

図１（ｂ）に示す様に、トランジスター特性評価用の半導体装置１０００は、半導体層１０を備え、この半導体層１０は、図１（ａ）に示す様に、Ｎ型半導体領域Ｎを含む第一領域１１と、Ｐ型半導体領域Ｐを含む第二領域１２と、平面視にて第一領域１１と第二領域１２とで挟まれた第三領域１３と、を有する。本実施形態で半導体層１０は多結晶シリコン膜であるが、これ以外にも非晶質シリコン膜や単結晶シリコン膜（Ｓｉｌｉｃｏｎ−ｏｎ−ＩｎｓｕｌａｔｏｒやＳｉｌｉｃｏｎ−ｏｎ−Ｑｕａｒｔ等で使用される半導体膜）、単結晶シリコンウェファー、などＰＮ接合を作り得る各種半導体が半導体層１０として使用される。

第三領域１３は平面視でほぼ四角形をなし、四角形をなす四辺の内の少なくとも一辺に接する様に第一領域１１が設けられ、同様に、四角形をなす四辺の内の少なくとも一辺に接する様に第二領域１２が設けられる。本実施形態では、第一領域１１が接する第三領域１３の一辺と、第二領域１２が接する第三領域１３の一辺と、は互いに対向し、ほぼ平行となっている。本実施形態では、第一領域１１がＮ型半導体領域Ｎとなり、第二領域１２がＰ型半導体領域Ｐとなり、第三領域１３が真性半導体領域となっているので、第一領域１１が接する第三領域１３の一辺にはＮ型半導体と真性半導体との接合（ＮＩ接合）が形成され、第二領域１２が接する第三領域１３の一辺にはＰ型半導体と真性半導体との接合（ＰＩ接合）が形成されている。従って、半導体層１０全体としては平面視でＰＩＮダイオード構造を第二領域１２から第三領域１３、第一領域１１へと形成している事になる。第三領域１３の長さＬ（第一領域１１から第二領域１２までの距離）は２０マイクロメーター（Ｌ＝２０μｍ）で、第三領域１３の幅Ｗ（第一領域１１や第二領域１２が接する第三領域１３の一辺の幅）は１０００マイクロメーター（Ｗ＝１０００μｍ）である。第三領域１３の面積（長さＬと幅Ｗとの積）が１００００平方マイクロメーター（ＬＷ＝１００００μｍ²）以上とすると、トランジスター特性を高精度に計測でき、好ましい。

図１（ｂ）と（ｃ）とに示すトランジスター特性評価用の半導体装置１０００を用いて、容量電圧特性（ＣＶ特性）を測定する。この測定に適した第三領域１３の長さＬと幅Ｗとを説明する。第三領域１３の幅Ｗは１００μｍ以上３ｍｍ以下の範囲にあるのが好ましい。第三領域１３の幅Ｗが広い程、ＣＶ特性における電流量の変化が大きくなる為、第三領域１３の幅Ｗを１００μｍ以上とすると、低周波数でＣＶ特性を測定しても、ノイズに対する信号の比（Ｓ／Ｎ比）が確保する事ができる。一方、第三領域１３幅Ｗが３ｍｍ以上と大きすぎると、第三電極２３のパターニングに不良が発生し易くなり、正常な測定が困難となる。即ち、第三領域１３幅Ｗが３ｍｍ以下であると、第三電極２３にパターニン不良は殆ど発生しなくなり、正常な測定が容易に行われる。第三領域１３の長さＬは１０μｍ以上１００μｍ以下の範囲にあるのが好ましい。第三領域１３の長さＬが１０μｍ以下と短い場合は、半導体装置１０００を製造する際の熱工程により第一領域１１や第二領域１２からのドナー型元素やアクセプター型元素が第三領域１３に拡散し、これにより第三領域１３の実効的な長さＬが短縮される為、正確な計測が困難となる。従って、第三領域１３の長さＬが１０μｍ以上の場合には、第一領域１１や第二領域１２からのドナー型元素やアクセプター型元素の第三領域１３への拡散の影響が低減し、正確な計測を行う事ができる。又、第三領域１３の長さＬが１００μｍ以上と長い場合は、ＣＶ特性における電流量が小さくなる為、測定精度が確保し難い。即ち、第三領域１３の長さＬが１００μｍ以下であると、ＣＶ特性における電流量が比較的大きくなり、高精度で計測を行う事ができる。

Ｎ型半導体領域Ｎにはドナー型の元素が高濃度に添加され、Ｎ型半導体領域ＮはＮ型の縮体半導体となっている。本実施形態では、Ｎ型半導体領域Ｎに燐が１．２×１０²⁰ｃｍ^-3の濃度に添加されている。同様に、Ｐ型半導体領域Ｐにはアクセプター型の元素が高濃度に添加され、Ｐ型半導体領域ＰはＰ型の縮体半導体となっている。本実施形態では、Ｐ型半導体領域Ｐに硼素が１．２×１０²⁰ｃｍ^-3の濃度に添加されている。尚、縮体半導体とはドナー型元素やアクセプター型元素が概ね１×１０¹⁹ｃｍ^-3以上半導体に添加されて、フェルミレベルが伝導体又は価電子帯から数ｋＴ以内に位置する半導体である。ここでｋはボルツマン定数で、Ｔは絶対温度である。従って、Ｎ型半導体領域Ｎにおけるドナー型元素の濃度は１×１０¹⁹ｃｍ^-3以上であり、Ｐ型半導体領域Ｐにおけるアクセプター型元素の濃度は１×１０¹⁹ｃｍ^-3以上である。尚、本実施形態で、第三領域１３は真性半導体であるが、真性とはドナー型元素及びアクセプター型元素の濃度が概ね１×１０¹⁸ｃｍ^-3以下となっている半導体を指す。

図１（ｂ）は（ｃ）のＡ−Ａ’における断面図である。図１（ｂ）に示す様に、トランジスター特性評価用の半導体装置１０００は、第三領域１３を覆い、第三領域１３に平面視で重なる誘電体膜ＤＦを備える。更に、トランジスター特性評価用の半導体装置１０００は、第一領域１１に電気的に接続される第一電極２１と、第二領域１２に電気的に接続される第二電極２２と、誘電体膜ＤＦを介して少なくとも第三領域１３に対面する第三電極２３と、を備える。第一領域１１や第二領域１２を覆う誘電体膜ＤＦにはコンタクトホール２４が開口され得おり、第一電極２１はコンタクトホール２４を介して第一領域１１に電気的に接続し、第二電極２２はコンタクトホール２４を介して第二領域１２に電気的に接続する。

平面視にて、図１（ｃ）に示す様に、第三電極２３の延在方向は第三領域１３の延在方向にほぼ一致しており、第三電極２３の一辺は第一領域１１が接する第三領域１３の一辺にほぼ一致している。同様に、第三電極２３の他の一辺は第二領域１２が接する第三領域１３の一辺にほぼ一致している。これは半導体層１０に対して第三電極２３をマスクとして利用してドナー型元素やアクセプター型元素をイオン打ち込みする事で、自己整合的に形成される。即ち、第一領域１１は第三電極２３に対してセルフアライン構造をなし、第二領域１２は第三電極２３に対してセルフアライン構造をなす。半導体層１０と第三電極２３の平面視における重なり部はほぼ第三領域１３となる。第三電極２３を第一領域１１や第二領域１２に対してセルフアライン構造とし、第一領域１１や第二領域１２を縮体半導体とすると、第一領域１１や第二領域１２の電気抵抗が下がるので、ＣＶ特性計測の時定数が小さくなり、低周波でも比較的速くＣＶ特性を計測する事が可能になる。更に、第一領域１１や第二領域１２が空乏化する事もないので、空乏化容量がＣＶ特性の計測に寄生する事もなくなり、高精度な計測を行う事ができる。

トランジスター特性評価用の半導体装置１０００では、第一領域１１と第二領域１２とにそれぞれ複数個のコンタクトホール２４が開口され、第一電極２１は、第一領域１１が接する第三領域１３の一辺に、平面視で平行して延在し、その延設された配線の一端に第一端子６１を備える。同様に、第二電極２２は、第二領域１２が接する第三領域１３の一辺に、平面視で平行して延在し、その延設された配線の一端に第二端子６２を備える。第一端子６１と第二端子６２とは一つの端子で兼用しても良い。第三電極２３は、第一電極２１と第二電極２２とに平面視にて挟まれると共に、第一電極２１と第二電極２２とに平行に延在し、その延設された配線の一端に第三端子６３を備える。第一端子６１も第二端子６２も第三端子６３も、半導体装置１０００と外部の計測器などと電気的な接続を取る為の端子で、具体的には計測器の探針を接触させたり、或いは、ワイヤーボンディング用の金属ワイヤーを接続させたりする部位である。第一端子６１と第三端子６３とは、平面視で、半導体層１０を挟んだ反対側にそれぞれ対向配置される。又、第二端子６２と第三端子６３とは、平面視で、半導体層１０を挟んだ反対側にそれぞれ対向配置される。即ち、第三端子６３と、第一端子６１又は第二端子６２と、は同じ側に設けず（近接させず）、できる限り離す構成とする。もし、第三端子６３と、第一端子６１又は第二端子６２と、を同じ側に形成し、これらの端子間距離（第三端子６３と第一端子６１との距離や第三端子６３と第二端子６２との距離）が狭まると、探針間の容量が寄生容量として計測値に載ってしまう。その結果、Ｓ／Ｎ比が低下する事になる。取り分け、本実施形態で説明する評価方法では、低周波でのＣＶ測定で微小な信号を検出する為、ノイズの影響は最小限に止める必要性がある。従って第三端子６３と、第一端子６１又は第二端子６２と、を反対側に対向配置すれば、端子間距離を広げる事ができ、Ｓ／Ｎ比を向上させる事が可能になる。即ち、より高精度なＣＶ測定を行う事ができる。

尚、図１（ａ）から判る様に、第三領域１３内でＮ型半導体領域Ｎから最も離れた距離ＤＮ（これをＮ型半導体領域Ｎ迄の距離ＤＮと称する）は第三領域１３の長さＬに等しく、第三領域１３内でＰ型半導体領域Ｐから最も離れた距離ＤＰ（これをＰ型半導体領域Ｐ迄の距離ＤＰと称する）は第三領域１３の長さＬに等しい。従って、本実施形態ではＤＮ＝ＤＰ＝Ｌである。

「ＣＶ測定」
図２は、実施形態１に係わる半導体装置を用いたＣＶ測定の概要を説明する回路図である。又、図３は実施形態１に係わるＣＶ測定での電圧印加方法を説明する図である。図４は、実施形態１に係わるＣＶ測定結果の一例を説明する図である。以下、図２乃至４を参照して、実施形態１に係わる半導体装置１０００を用いたＣＶ測定を説明する。

図２に示す様に、上述した半導体装置１０００を用いて、容量電圧特性（ＣＶ特性）を計測する。即ち、少なくとも第一電極２１又は第二電極２２の一方の電極と第三電極２３との間でＣＶ特性を測定する。具体的には、第三電極２３に電圧発生器７２を接続して振動電位を印加し、更に、第一電極２１と第二電極２２に電流計７１を接続して、第一電極２１又は第二電極２２に流れる電流を測定する。第三電極２３に印加される振動電位の平均電位値は、負電位から正電位（若しくは正電位から負電位）に渡り掃引され、各平均電位値において、第一電極２１や第二電極２２に現れる交流電流を計測する事で、各平均電位値における容量を測定する。計測精度を上げるには、図２に示す様に、第一電極２１と第二電極２２とから延設される配線を接続し、第一端子６１と第二端子６２とを共通の端子として、この端子に電流計７１を接続する。電圧発生器７２は基準電位（本実施形態では接地電位）と第三電極２３との間に配置され、電流計７１は基準電位と第一電極２１及び第二電極２２との間に配置される。

図３に示す様に、ｉ番目の振動電位の平均電位値がＶ_iの際に、振幅はＶ_Aで表され、ＣＶ測定の周波数ｆは振動電位の一周期の逆数である。本実施形態では、ｉ＋１番目の振動電位の平均電位値Ｖ_i+1とｉ番目の振動電位の平均電位値がＶ_iとの差は０．１Ｖである（｜Ｖ_i+1−Ｖ_i｜＝０．１Ｖ）。又、振幅は０．０７０７Ｖである（Ｖ_A＝０．０７０７Ｖ）。ｉ番目の振動電位での容量計測が終了すると、ｉ＋１番目の振動電位での容量計測に移る。

図４は、こうした計測結果の一例で、トランジスター特性評価用の半導体装置１０００を用いて各周波数ｆにてＣＶ特性を計測した例である。まず、従来は、同サイズのＮ型薄膜トランジスターとＰ型薄膜トランジスターとの伝達特性から、フラットバンド電圧を特定していた。これに対して、本実施形態では、図４から第三領域１３全体が空乏化して真性条件となるＶ₀がフラットバンド電圧Ｖ_fbと容易に判定する事ができる（Ｖ₀＝Ｖ_fb）。具体的に図４の例では、第三電極２３の電位Ｖが−１．５Ｖでフラットバンドとなっている事が判る（Ｖ＝Ｖ₀＝Ｖ_fb＝−１．５Ｖ）。要するに５Ｈｚ程度以上の高い周波数ｆでのＣＶ計測で容量値が最少となる第三電極２３の電位ＶをＶ₀＝Ｖ_fbと特定できる。更に、図４から、このフラットバンド電圧Ｖ_fbに対して第三電極２３の電位がマイナス側とプラス側とが、１Ｈｚ以下の低い周波数ｆでの測定においても連続的にノイズが小さい状態で測定できている事が判る。従来は、Ｎ型とＰ型の薄膜トランジスターで別々に測定していた２つのＣＶ特性を、本実施形態では、一度に同じ一つの半導体装置１０００にて、連続的に測定する事が可能になっている。更に、従来は、特にノイズの影響により高い精度での計測が困難であった低周波におけるフラットバンド電圧付近とトランジスターのオフ領域に相当する領域（従来のＮ型薄膜トランジスターでは、Ｖ_fbよりもマイナス側のゲート電圧範囲、従来のＰ型薄膜トランジスターでは、Ｖ_fbよりもプラス側のゲート電圧範囲）についても、連続的に、安定して高精度に計測できる様になっている。

「欠陥準位密度の抽出」
図５は、実施形態１に係わる半導体装置を用いたＣＶ測定から得られた欠陥準位密度を説明する図である。以下、図５を参照して、実施形態１に係わる半導体装置１０００を用いたＣＶ測定から欠陥準位密度Ｄ_tを抽出する方法を説明する。

図４に示すＣＶ測定結果より、図５に示す欠陥準位密度Ｄ_tが抽出される。次にＣＶ測定結果から欠陥準位密度Ｄ_tを計算する方法を説明する。まず、誘電体膜ＤＦに対してＱ＝ＣＶの関係を適応する事で、ＣＶ測定結果からサーフェイスポテンシャルφ_Sを数式１から数式３に示す様に求める。

尚、ここでＣ₀は第三領域１３と第三電極２３とが誘電体膜ＤＦを挟んで形成する容量を幾何学的に計算して得られた値であり、Ｃ_mはＣＶ計測結果で得られる容量値である。サーフェイスポテンシャルφ_Sは第三電極２３の電位Ｖの関数で、数式３では、Ｖ＝Ｖ_iの際のサーフェイスポテンシャルφ_Sを示している。数式３にＣ_mを代入する事で各Ｖ_iの際のサーフェイスポテンシャルφ_Sが計算される。次にポテンシャルφの曲がりの半導体層１０の厚み（ｘ）方向に関する表面での傾き（φをｘにて偏微分した関数の表面での値）を、ガウスの法則を誘電体膜ＤＦ表面に適応して、数式４と計算する。

尚、数式４でε_iとε_Sとはそれぞれ誘電体膜ＤＦと半導体層１０との誘電率であり、ｔ_iは誘電体膜ＤＦの厚みである。サーフェイスポテンシャルφ_Sを数式４に代入してポテンシャルφの曲がりの半導体層１０の厚み（ｘ）方向に関する表面での傾きが数式４と計算される。

本実施形態では、ポテンシャルφはフェルミレベルＥ_Fを基準としたバンドの曲がり（真性フェルミレベルＥ_iの曲がり）である。要するに、真性フェルミレベルＥ_iとフェルミレベルＥ_Fとの差がポテンシャルφとなり（φ＝Ｅ_i−Ｅ_F）、ポテンシャルφの表面における値がサーフェイスポテンシャルφ_Sである。フラットバンド状態における真性フェルミレベルをＥ_i0にて表し、フェルミレベルＥ_Fとフラットバンド状態における真性フェルミレベルＥ_i0との差をφ₀とすると（φ₀＝Ｅ_F−Ｅ_i0）、ポテンシャルφはφ＝Ｅ_i−Ｅ_i0−φ₀である。従って、表面ポテンシャルφ_Sはフラットバンド条件でφ_S＝−φ₀となる。但し、本実施形態では、第三領域１３は真性半導体であるのでφ_S＝φ₀＝０である。

次に、ポテンシャルφの半導体層１０の厚みに関する空間的な関数を、数式５に示すポワッソン方程式と、数式６と７とに示すキャリアー密度方程式とを適応して、計算する。この際に、ポテンシャルφと捕獲された電荷の密度Ｎ_tとは、欠陥準位密度Ｄ_tと数式８の関係にあるので、サーフェイスポテンシャルφ_Sやポテンシャルφの曲がりの半導体層１０の厚み（ｘ）方向に関する表面での傾き等を適宜最適化する事で、欠陥準位密度Ｄ_tが抽出される。

ここでｑは電荷素量で、ｎとｐとはそれぞれ電子と正孔のキャリアー密度である。又、Ｎ_Dは第三領域１３に添加されているドナー型元素のドーズ量で、Ｎ_Aは第三領域１３に添加されているアクセプター型元素のドーズ量である。本実施形態では、真性半導体膜を第三領域１３に使用して居るので、Ｎ_D＝Ｎ_A＝０としている。この様にして、図４に示すＣＶ特性の計測結果から、図５に示す欠陥準位密度Ｄ_tが求まる。

従来は、Ｎ型薄膜トランジスターとＰ型薄膜トランジスターとで別々に測定していた２つのＣＶ特性から欠陥準位密度Ｄ_tを求めていた。而もそのＣＶ測定時にはノイズの影響が大きく、その為に高精度な欠陥準位密度Ｄ_tの抽出が困難であった。これに対して、上に示した様に、本実施形態では、単一の半導体層１０に対して、伝導帯から価電子帯までのバンドギャップ全域に渡り、容易に欠陥準位密度Ｄ_tの分布を把握する事ができる。

欠陥準位密度Ｄ_tは単に状態密度とも言われる事がある。第三領域１３をなす半導体の欠陥準位には、第三領域１３と誘電体膜ＤＦとの界面での界面捕獲準位と第三領域１３でのバルク半導体捕獲準位とがある。欠陥準位密度Ｄ_t（状態密度）とは、第三領域１３と誘電体膜ＤＦとの界面での界面捕獲準位と第三領域１３でのバルク半導体捕獲準位との和に対応する密度で有る。又、ここでは、第三領域１３をなす半導体のバンドギャップの上半分はＮ型半導体領域Ｎと第三電極２３との間のＣＶ特性（Ｖ₀よりもプラス側のＣＶ特性）によって求められ、第三領域１３をなす半導体のバンドギャップの下半分はＰ型半導体領域Ｐと第三電極２３との間のＣＶ特性（Ｖ₀よりもマイナス側のＣＶ特性）によって求められている。即ち、バンドギャップの上半分の欠陥準位密度Ｄ_tを求めるには、数式３でＶ₀よりもプラス側のＣＶ特性から得られるＶ_iとＣ_mとを用いて計算し、バンドギャップの下半分の欠陥準位密度Ｄ_tを求めるには、数式３でＶ₀よりもマイナス側のＣＶ特性から得られるＶ_iとＣ_mとを用いて計算する。

尚、本実施形態では第三領域１３は真性であったが、第三領域１３は真性に限らず、Ｎ型であっても、Ｐ型であっても、構わない。例えば第三領域１３にアクセプター型元素が添加されて、第三領域１３がＰ型になっている場合、数式６でＮ_D＝０とし、Ｎ_A≠０となる。アクセプター型元素のドーズ量に応じて、第三領域１３のフェルミレベルＥ_Fが定まる。フェルミレベルＥ_Fと真性フェルミレベルＥ_iとの差がポテンシャルφなので、フラットバンド条件の際には、サーフェイスポテンシャルφ_Sはフェルミレベルと真性フェルミレベルとの差に等しくなる（Ｖ＝Ｖ_fbの際にφ_S＝Ｅ_F−Ｅ_i）。要するに数式３で求めたサーフェイスポテンシャルφ_Sがフェルミレベルと真性フェルミレベルとの差に一致した時の電圧値がフラットバンド電圧Ｖ_fbに相当する。この後、こうして得られたフラットバンド電圧Ｖ_fbを基準にして、上述の抽出方法を適応する事で、バンドギャップ全域に渡って、欠陥準位密度Ｄ_tを抽出する事ができる。

「原理」
本願発明者が鋭意研究した所によると、半導体層１０の欠陥準位での電荷の捕獲や放出に関する時定数は１秒程度のオーダーである。この時定数は半導体層１０（第三領域１３内や第一領域１１又は第二領域１２）において電荷が被る電気抵抗と欠陥準位の容量との積にて定まる。この為に本実施形態ではＣＶ測定時の周波数ｆが１Ｈｚ程度以下とすると欠陥準位密度Ｄ_tを抽出する事が可能となった。これに対して、従来のＴＦＴを用いたＣＶ測定ではオフ状態に相当する計測では、ゲート電極下の半導体層１０とソースドレイン領域との間に空乏領域が形成され、電荷の移動を阻害していた。例えば、Ｎ型トランジスターでゲート電極を負にした場合、Ｐ型のチャンネルとＮ型ソースドレイン領域との境界領域にＰＮ接合が形成され、キャリアーが空乏化していた。この空乏領域の電気抵抗が大きく、時定数を大きくしていた。この結果、従来は、１Ｈｚ程度のＣＶ測定では時定数よりも充放電期間が短時間になるので、容量をアンダーエスティメイトしていた。又、欠陥準位に起因する容量が定まっている一方で、大きい時定数の影響を排除する為に長時間の測定を試みると（要するにＣＶ測定の計測周波数ｆを小さくすると）、計測される電流値が極めて小さくなり、ＳＮ比の低下を避けられなかった。

本実施形態の評価方法では、第三領域１３とＮ型半導体領域Ｎとの間に空乏領域ができる際には（第三領域１３が電気的にＰ型となっている際には）、第三領域１３とＰ型半導体領域Ｐとで、空乏領域の影響を被ることなく、ＣＶ測定が行われる。同様に、第三領域１３とＰ型半導体領域Ｐとの間に空乏領域ができる際には（第三領域１３が電気的にＮ型となっている際には）、第三領域１３とＮ型半導体領域Ｎとで、空乏領域の影響を被ることなく、ＣＶ測定が行われる。この様に単一の半導体装置１０００にて欠陥準位密度Ｄ_tと云ったトランジスター特性の一つを高精度に評価する事ができる。又、従来は単一のＴＦＴではフラットバンド電圧を特定できず、而もバンドギャップの半分しか欠陥準位密度Ｄ_tを抽出できなかったが、本実施形態に記載の半導体装置１０００を用いた評価方法では、単一の半導体装置１０００でフラットバンド電圧の特定もバンドギャップ全域に渡る欠陥準位密度Ｄ_tの抽出も可能になる。

「電気光学装置」
図６は、液晶装置の構造を示す模式平面図である。図７は、図６に示す液晶装置のＡ−Ａ’線に沿う模式断面図である。以下、液晶装置の構造を、図６及び図７を参照しながら説明する。

図６及び図７に示す様に、液晶装置１００は、薄膜トランジスター４６（ＴＦＴ素子４６と称する、図８参照）を画素３５のスイッチング素子として用いたＴＦＴアクティブマトリックス方式の液晶装置である。液晶装置１００では、一対の基板を構成する素子基板５２と対向基板５３とが、平面視で略矩形枠状に配置されたシール材１４にて貼り合わされている。

液晶装置１００は、シール材１４に囲まれた領域内に液晶層１５（図７参照）が封入された構成になっている。尚、シール材１４には液晶を注入する為の液晶注入口３１が設けられ、液晶注入口３１は封止材３２により封止されている。

液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１００は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の遮光膜３３が対向基板５３に形成されており、この遮光膜３３の内側の領域が表示領域３４となっている。表示領域３４の外側で遮光膜３３に隠された領域の素子基板５２には半導体装置１０００が形成されている。半導体装置１０００は比較低サイズが大きいので、上述の場所に形成されているが、この他の場所に設置しても構わない。例えば、シール材１４に平面視で重なる様に半導体装置１０００が形成されても良い。

遮光膜３３は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、対向基板５３側の表示領域３４の外周を区画する様に、更に、上記した様に、表示領域３４内で走査線１６と信号線１７に対向して設けられている。

表示領域３４内には、画素３５がマトリックス状に設けられている。画素３５は、交差する走査線１６と信号線１７とによって特定される領域で、一つの画素３５は一本の走査線１６からその隣の走査線１６まで、且つ、一本の信号線１７からその隣の信号線１７までの領域である。シール材１４の外側の領域には、信号線駆動回路３６及び外部接続端子３７が素子基板５２の一辺（図６における下側）に沿って形成されている。更に、シール材１４の内側の領域には、この一辺に隣り合う二辺に沿って走査線駆動回路３８がそれぞれ形成されている。素子基板５２の残る一辺（図６における上側）には、前述の如く半導体装置１０００が形成されている。対向基板５３側に形成された遮光膜３３は、例えば、素子基板５２上に形成された走査線駆動回路３８及び半導体装置１０００に対向する位置（言い換えれば、平面的に重なる位置）に形成されている。

一方、対向基板５３の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板５２と対向基板５３との間の電気的導通をとるための上下導通端子４１が配設されている。

「電気光学装置の断面構造」
図７は液晶装置の模式断面図である。以下、液晶装置１００の構造を、図７を参照して説明する。尚、本明細書において、「○○上に」「○○上側に」と記載された場合、○○の上に接する様に配置される場合、又は、○○の上に他の構成物を介して配置される場合、又は、○○の上に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものとする。又、「上」や「上側」とは、素子基板５２などの基板に対して、膜や層が積まれている向きを指す。

図７に示す様に、素子基板５２の液晶層１５側には、複数の画素電極４２が形成されており、これら画素電極４２を覆う様に第１配向膜４３が形成されている。画素電極４２は、インジウム錫酸化物（ＩＴＯ）等の透明導電材料からなる導電膜である。一方、対向基板５３の液晶層１５側には、格子状の遮光膜３３が形成され、その上に平面ベタ状の共通電極２７が形成されている。そして、共通電極２７上には、第２配向膜４４が形成されている。共通電極２７は、ＩＴＯ等の透明導電材料からなる導電膜である。

液晶装置１００は透過型であって、素子基板５２及び対向基板５３における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１００の構成は、これに限定されず、反射型や半透過型の構成であってもよい。

「回路構成」
図８は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置１００の電気的な構成を、図８を参照しながら説明する。

図８に示す様に、液晶装置１００は、表示領域３４を構成する複数の画素３５を有している。各画素３５には、それぞれ画素電極４２が配置されている。又、画素３５には、ＴＦＴ素子４６が形成されている。

ＴＦＴ素子４６は、画素電極４２へ通電制御を行う画素スイッチング素子である。ＴＦＴ素子４６のソース側には、信号線１７が電気的に接続されている。各信号線１７には、例えば、信号線駆動回路３６から画像信号Ｓ１、Ｓ２、…、Ｓｎが供給される様になっている。

又、ＴＦＴ素子４６のゲート側には、走査線１６が電気的に接続されている。走査線１６には、例えば、走査線駆動回路３８から所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給される様になっている。又、ＴＦＴ素子４６のドレイン側には、画素電極４２が電気的に接続されている。

走査線１６から供給された走査信号Ｇ１、Ｇ２、…、Ｇｍは画素スイッチング素子に対する選択電位で、画素スイッチング素子は選択電位が印加された際に導通状態となり、非選択電位が印加された際に非導通状態となる。即ち、スイッチング素子であるＴＦＴ素子４６は選択電位が供給された一定期間だけオン状態となることで、信号線１７から供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、画素電極４２を介して画素３５に所定のタイミングで書き込まれる様になっている。

画素３５に書き込まれた所定電位の画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極４２と共通電極２７（図７参照）との間で形成される液晶容量で一定期間保持される。尚、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎの電位が、漏れ電流により、低下する事を抑制すべく、画素電極４２と容量線４７とで保持容量４８が形成されている。

液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成される。

各画素３５には、ＴＦＴ素子４６が配置されているが、ＴＦＴ素子４６はＮ型ＴＦＴで、素子基板５２に形成されている。ＴＦＴ素子４６をなすＮ型ＴＦＴは、断面視では、図１（ｂ）に示す半導体装置１０００と殆ど同じ構造をなす。具体的には、Ｎ型ＴＦＴの半導体膜は半導体層１０と同じであり、Ｎ型ＴＦＴでは、この半導体膜にＮ型半導体のソース領域とドレイン領域、弱いＰ型半導体のチャンネル形成領域が形成されている。チャンネル形成領域は第三領域１３に相当する。ソース領域とドレイン領域とは低濃度のドナー型元素添加領域と高濃度のドナー型元素添加領域とを有し、第一領域１１や第二領域１２に相当する。Ｎ型ＴＦＴのゲート絶縁膜は誘電体膜ＤＦと同じであり、Ｎ型ＴＦＴのゲート電極は第三電極２３と同じである。更に、信号線駆動回路３６や走査線駆動回路３８には、Ｐ型ＴＦＴも使用されているが、このＰ型ＴＦＴも、断面視では、図１（ｂ）に示す半導体装置１０００と殆ど同じ構造をなす。具体的には、Ｐ型ＴＦＴの半導体膜は半導体層１０と同じであり、Ｐ型ＴＦＴでは、この半導体膜にＰ型半導体のソース領域とドレイン領域、弱いＰ型半導体のチャンネル形成領域が形成されている。チャンネル形成領域は第三領域１３に相当する。ソース領域とドレイン領域とは高濃度のアクセプター型元素添加領域となっており、第一領域１１や第二領域１２に相当する。Ｐ型ＴＦＴのゲート絶縁膜は誘電体膜ＤＦと同じであり、Ｐ型ＴＦＴのゲート電極は第三電極２３と同じである。この様に、電気光学装置で使用されているＮ型ＴＦＴとＰ型ＴＦＴとは半導体装置１０００と殆ど同じ構造をなすので、半導体装置１０００を解析する事で、電気光学装置に使用されているＮ型ＴＦＴとＰ型ＴＦＴのトランジスター特性を特定する事ができる。

尚、本実施形態では、電気光学装置として液晶装置１００を用いて説明したが、この他に電気光学装置としては、電気泳動表示装置や有機ＥＬ装置なども対象となる。

本実施形態に記載された電気光学装置は、上述の半導体装置１０００を備えているので、電気光学装置に使用されるＴＦＴ素子の特性を正確に把握できる。従って、電気光学装置の歩留まりを高め、電気光学装置の信頼性を確保する事ができる。

「電子機器」
図９は、電子機器としての三板式プロジェクターの構成を示す平面図である。次に図９を参照して、本実施形態に係る電子機器の一例としてプロジェクターを説明する。

プロジェクター２１００において、超高圧水銀ランプで構成される光源２１０２から出射された光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色の光に分離され、各原色に対応する液晶装置１００Ｒ、１００Ｇ及び１００Ｂに導かれる。尚、青色の光は、他の赤色や緑色と比較すると、光路が長いので、その損失を防ぐ為に、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

液晶装置１００Ｒ、１００Ｇ及び１００Ｂは、上述した構成を取り、それぞれが半導体装置１０００を備えている。外部装置（図示省略）から供給される赤、緑、青の各色に対応する画像信号にて、それぞれ駆動される。

液晶装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に三方向から入射する。そして、このダイクロイックプリズム２１１２において、赤色及び青色の光は９０度に屈折される一方、緑色の光は直進する。ダイクロイックプリズム２１１２において合成されたカラー画像を表す光は、レンズユニット２１１４によって拡大投射され、スクリーン２１２０上にフルカラー画像が表示される。

尚、液晶装置１００Ｒ、１００Ｂの透過像がダイクロイックプリズム２１１２により反射した後に投射されるのに対し、液晶装置１００Ｇの透過像はそのまま投射されるため、液晶装置１００Ｒ、１００Ｂにより形成される画像と、液晶装置１００Ｇにより形成される画像とが左右反転の関係になる様に設定されている。

本実施形態のプロジェクター２１００は、上述の液晶装置１００Ｒ、１００Ｇ、１００Ｂが用いられているので、明るく高精細で画像品位の高いフルカラー画像を投射する事ができる。

電子機器としては、図９を参照して説明したプロジェクターの他にも、リアプロジェクション型テレビ、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。そして、これらの電子機器に対しても、本実施形態にて詳述した電気光学装置を適用させる事ができる。

本実施形態に記載の電子機器は、上述の電気光学装置を備えているので、電気光学装置に使用されるトランジスターの特性を正確に把握する事ができる。従って、電子機器の歩留まりを高め、電子機器の信頼性を確保する事ができる。

（実施形態２）
「第一領域と第二領域との構造を変えた形態」
図１０は、実施形態２に係わる半導体装置の概要を説明する図であり、（ａ）は半導体層の平面図、（ｂ）は半導体装置の平面図である。以下、図１０を参照して、実施形態２に係わるトランジスター特性評価用の半導体装置２０００の構成を説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本実施形態（図１０）は実施形態１（図１）と比べて、第一領域１１と第二領域１２とにおける半導体層１０の導電型が異なっている。それ以外の構成は、実施形態１とほぼ同様である。実施形態１（図１）では、第一領域１１はＮ型半導体領域Ｎで、第二領域１２はＰ型半導体領域Ｐとなっていた。これに対して、図１０（ａ）に示す様に、本実施形態では、第一領域１１はＮ型半導体領域ＮとＰ型半導体領域Ｐとを含み、第二領域１２もＮ型半導体領域ＮとＰ型半導体領域Ｐとを含んでいる。第三領域１３が平面視にて第一領域１１と第二領域１２とで挟まれ、半導体層１０が第一領域１１と第二領域１２と第三領域１３とを有する点は、実施形態１と同じである。誘電体膜ＤＦは、第三領域１３に重なり、この誘電体膜ＤＦを介して、図１０（ｂ）に示す様に、第三電極２３は、少なくとも第三領域１３に対面している。第一電極２１は、第一領域１１におけるＮ型半導体領域ＮとＰ型半導体領域Ｐとに電気的にコンタクトホール２４を介して接続されている。同様に、第二電極２２は、第二領域１２におけるＮ型半導体領域ＮとＰ型半導体領域Ｐとに電気的にコンタクトホール２４を介して接続されている。第一領域１１におけるＮ型半導体領域ＮとＰ型半導体領域Ｐとは、平面視にて第三領域１３に接し、第二領域１２におけるＮ型半導体領域ＮとＰ型半導体領域Ｐとは、平面視にて第三領域１３に接する。その他の半導体装置２０００に関する構成は実施形態１と同じであり、評価方法も実施形態１と同じである。

こうする事で、第三領域１３で、第三電極２３の延在方向に直交する辺の近傍を除いて、第三領域１３のいずれの場所でも、第一領域１１又は第二領域１２のＮ型半導体領域Ｎに近接させる事ができる。同様に、第三領域１３で、第三電極２３の延在方向に直交する辺の近傍を除いて、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＰ型半導体領域Ｐに近接させる事ができる。この結果、第三領域１３をキャリアーが移動する際の電気抵抗が小さくなり、その分、ＣＶ特性計測の時定数が小さくなるので、高精度に欠陥準位密度Ｄ_tを抽出する事ができる。次にこの事を説明する。

図１０（ａ）には、第三領域１３内でＮ型半導体領域Ｎから最も離れた点をしめす丸印と、Ｎ型半導体領域Ｎ迄の距離ＤＮと、が記載されている。尚、図１０（ａ）では、第一領域１１や第二領域１２におけるＮ型半導体領域Ｎの幅をＷ_Nにて表し、第一領域１１や第二領域１２におけるＰ型半導体領域Ｐの幅をＷ_Pにて表している。図１０（ａ）に示す様に、第三領域１３で、第三電極２３の延在方向に直交する辺の近傍（図１０（ａ）の例では、第三領域１３の右端の領域）を除いて、第三領域１３内でＮ型半導体領域Ｎから最も離れた点（丸印）は、第三領域１３の長さＬ方向の中央で、且つＰ型半導体領域Ｐの幅Ｗ方向の中央となる位置である。従って、Ｎ型半導体領域Ｎ迄の距離ＤＮは数式９と記述される。

ここでＤＮ＜Ｌとすると、本実施形態におけるＮ型半導体領域Ｎ迄の距離ＤＮは、実施形態１でのＮ型半導体領域Ｎ迄の距離ＤＮよりも短くなる。数式９をこの不等号に関して解くと、数式１０が得られる。

数式１０が満たされると、第三領域１３内での電子に関する電気抵抗が実施形態１よりも小さくなり、それ故に電子に関するＣＶ特性計測の時定数が小さくなるので、実施形態１よりも更に高精度にバンドギャップの上半分に関して欠陥準位密度Ｄ_tを抽出する事ができる。同様にして、数式１１が得られる。

数式１１が満たされると、第三領域１３内での正孔に関する電気抵抗が実施形態１よりも小さくなり、それ故に正孔に関するＣＶ特性計測の時定数が小さくなるので、実施形態１よりも更に高精度にバンドギャップの下半分に関して欠陥準位密度Ｄ_tを抽出する事ができる。

数式１０では、第三領域１３の右端の近傍を除いてその他の第三領域１３の大半の領域で、Ｎ型半導体領域Ｎ迄の距離ＤＮが実施形態１よりも短くなった。又、数式１１では、第三領域１３の左端の近傍を除いてその他の第三領域１３の大半の領域で、Ｐ型半導体領域Ｐ迄の距離ＤＰが実施形態１よりも短くなった。数式１０や数式１１を導いたのと同じ考え方で、数式１２が満たされると、第三領域１３の総ての位置で、Ｎ型半導体領域Ｎ迄の距離ＤＮやＰ型半導体領域Ｐ迄の距離ＤＰを実施形態１よりも短くする事ができる。

従って、数式１２が満たされると、実施形態１よりも更に高精度にバンドギャップの全域に渡って欠陥準位密度Ｄ_tを抽出する事ができる。

以上述べたように、本実施形態によれば、実施形態１での効果に加えて、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＮ型半導体領域Ｎに実施形態１の場合よりも近接させる事ができ、更に、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＰ型半導体領域Ｐに実施形態１の場合よりも近接させる事ができる。従って、第三領域１３をキャリアーが移動する際の電気抵抗が小さくなり、高精度に欠陥準位密度Ｄ_tを抽出する事ができる。

（実施形態３）
「第一領域と第二領域との構造を変えた形態２」
図１１は、実施形態３に係わる半導体装置の概要を説明する図であり、（ａ）は半導体層の平面図、（ｂ）は半導体装置の平面図である。以下、図１１を参照して、実施形態３に係わるトランジスター特性評価用の半導体装置３０００の構成を説明する。尚、実施形態１乃至実施形態２と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本実施形態（図１１）は実施形態２（図１０）と比べて、第一領域１１と第二領域１２とにおけるＮ型半導体領域ＮとＰ型半導体領域Ｐとの配置が異なっている。それ以外の構成は、実施形態２とほぼ同様である。実施形態２（図１０）では、第一領域１１のＮ型半導体領域Ｎは第二領域１２のＮ型半導体領域Ｎに平面視で対面し、第一領域１１のＰ型半導体領域Ｐは第二領域１２のＰ型半導体領域Ｐに平面視で対面していた。これに対して、図１１（ａ）に示す様に、本実施形態では、第一領域１１におけるＮ型半導体領域Ｎと第二領域１２におけるＰ型半導体領域Ｐとが、第三領域１３を介して対向し、第一領域１１におけるＰ型半導体領域Ｐと第二領域１２におけるＮ型半導体領域Ｎとが、第三領域１３を介して対向している。その他の半導体装置３０００に関する構成は１実施形態１乃至実施形態２と同じであり、評価方法も実施形態１と同じである。

こうする事で、第三領域１３で、第三電極２３の延在方向に直交する辺の近傍を除いて、第三領域１３のいずれの場所でも、第一領域１１又は第二領域１２のＮ型半導体領域Ｎに近接させる事ができる。同様に、第三領域１３で、第三電極２３の延在方向に直交する辺の近傍を除いて、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＰ型半導体領域Ｐに近接させる事ができる。この結果、第三領域１３をキャリアーが移動する際の電気抵抗が小さくなり、その分、ＣＶ特性計測の時定数が小さくなるので、高精度に欠陥準位密度Ｄ_tを抽出する事ができる。次にこの事を説明する。

図１１（ａ）には、第三領域１３内でＮ型半導体領域Ｎから最も離れた点を示す丸印と、Ｎ型半導体領域Ｎ迄の距離ＤＮと、が記載されている。尚、図１１（ａ）では、第一領域１１や第二領域１２におけるＮ型半導体領域Ｎの幅をＷ_Nにて表し、第一領域１１や第二領域１２におけるＰ型半導体領域Ｐの幅をＷ_Pにて表している。図１１（ａ）に示す様に、第三領域１３で、第三電極２３の延在方向に直交する辺の近傍（図１１（ａ）の例では、第三領域１３の左右端の領域）を除いて、第三領域１３内でＮ型半導体領域Ｎから最も離れた点（丸印）は、第三領域１３の長さＬ方向に関しては第三領域１３と第一領域１１又は第二領域１２との境界部で、且つＰ型半導体領域Ｐの幅Ｗ方向の中央となる位置である。従って、Ｎ型半導体領域Ｎ迄の距離ＤＮは数式１３と記述される。

ここでＤＮ＜Ｌとすると、本実施形態におけるＮ型半導体領域Ｎ迄の距離ＤＮは、実施形態１や実施形態２でのＮ型半導体領域Ｎ迄の距離ＤＮよりも短くなる。数式１３をこの不等号に関して記述し直すと、数式１４が得られる。

数式１４が満たされると、第三領域１３内での電子に関する電気抵抗が実施形態１や実施形態２よりも小さくなり、それ故に電子に関するＣＶ特性計測の時定数が小さくなるので、実施形態１や実施形態２よりも更に高精度にバンドギャップの上半分に関して欠陥準位密度Ｄ_tを抽出する事ができる。同様にして、数式１５が得られる。

数式１５が満たされると、第三領域１３内での正孔に関する電気抵抗が実施形態１や実施形態２よりも小さくなり、それ故に正孔に関するＣＶ特性計測の時定数が小さくなるので、実施形態１や実施形態２よりも更に高精度にバンドギャップの下半分に関して欠陥準位密度Ｄ_tを抽出する事ができる。

数式１４や数式１５では、第三領域１３の左右端の近傍を除いてその他の第三領域１３の大半の領域で、Ｎ型半導体領域Ｎ迄の距離ＤＮが実施形態１よりも短くなり、Ｐ型半導体領域Ｐ迄の距離ＤＰが実施形態１よりも短くなった。数式１４や数式１５を導いたのと同じ考え方で、数式１６が満たされると、第三領域１３の総ての位置で、Ｎ型半導体領域Ｎ迄の距離ＤＮやＰ型半導体領域Ｐ迄の距離ＤＰを実施形態１よりも短くする事ができる。

従って、数式１６が満たされると、実施形態１や実施形態２よりも更に高精度にバンドギャップの全域に渡って欠陥準位密度Ｄ_tを抽出する事ができる。

以上述べたように、本実施形態によれば、実施形態１や実施形態２での効果に加えて、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＮ型半導体領域Ｎに実施形態１や実施形態２の場合よりも近接させる事ができ、更に、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＰ型半導体領域Ｐに実施形態１や実施形態２の場合よりも近接させる事ができる。従って、第三領域１３をキャリアーが移動する際の電気抵抗が小さくなり、高精度に欠陥準位密度Ｄ_tを抽出する事ができる。

（実施形態４）
「第一領域と第二領域との構造を変えた形態３」
図１２は、実施形態４に係わる半導体装置の概要を説明する図であり、（ａ）は半導体層の平面図、（ｂ）は半導体装置の平面図である。以下、図１１を参照して、実施形態４に係わるトランジスター特性評価用の半導体装置４０００の構成を説明する。尚、実施形態１乃至実施形態３と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本実施形態（図１２）は実施形態３（図１１）と比べて、Ｎ型半導体領域Ｎの幅Ｗ_NとＰ型半導体領域Ｐの幅Ｗ_Pとが異なっている。それ以外の構成は、実施形態３とほぼ同様である。実施形態３（図１１）では、Ｎ型半導体領域Ｎの幅Ｗ_NはＰ型半導体領域Ｐの幅Ｗ_Pとほぼ等しかった。これに対して、図１２（ａ）に示す様に、本実施形態では、Ｎ型半導体領域Ｎの幅Ｗ_NはＰ型半導体領域Ｐの幅Ｗ_Pと異なっており、より具体的には、Ｎ型半導体領域Ｎの幅Ｗ_NはＰ型半導体領域Ｐの幅Ｗ_Pより狭くなっている（Ｗ_P＞Ｗ_N）。その他の半導体装置４０００に関する構成は実施形態１乃至実施形態３と同じであり、評価方法も実施形態１と同じである。

こうする事で、第三領域１３のいずれの場所からのＰ型半導体領域Ｐまでの距離がＮ型半導体領域Ｎまでの距離よりも小さくなっている。正孔と電子とでは、電子の移動度の方が大きいので、実施形態３の場合、電子に関するＣＶ特性計測の時定数は正孔に関するＣＶ特性計測の時定数よりも小さくなる。この結果、実施形態３の場合は正孔に関するＣＶ特性計測よりも電子に関するＣＶ特性計測の方が正確になっていた。逆を云うと、実施形態３の場合は正孔に関するＣＶ特性計測の精度は電子に関するＣＶ特性計測ほど高くはなかった。これに対し、本実施形態では、第三領域１３を正孔が移動する際の電気抵抗を、第三領域１３を電子が移動する際の電気抵抗と、同程度にする事ができる。その結果、バンドギャップの上半分と下半分とを同程度の高精度さで、欠陥準位密度Ｄ_tを抽出する事ができる。更に、実施形態３に比べてＣＶ特性の計測精度が劣ると思われる電子に関する計測も第三実施形態よりも高める事もできる。次にこの事を説明する。

実施形態３と本実施形態とを比較すると、Ｐ型半導体領域Ｐの幅Ｗ_Pが広くなっているので、本実施形態でのＰ型半導体領域Ｐ迄の距離ＤＰの方が、実施形態３でのＰ型半導体領域Ｐ迄の距離ＤＰよりも短くなる。これに反して、本実施形態でのＮ型半導体領域Ｎ迄の距離ＤＮは、実施形態３でのＮ型半導体領域Ｎ迄の距離ＤＮよりも長くなると思われがちだが、半導体装置４０００を以下の様に構成する事で。本実施形態でのＮ型半導体領域Ｎ迄の距離ＤＮの方が、実施形態３でのＮ型半導体領域Ｎ迄の距離ＤＮよりも短くし得る事を説明する。図１２（ａ）には、第三領域１３内でＮ型半導体領域Ｎから最も離れた点を示す丸印と、Ｎ型半導体領域Ｎ迄の距離ＤＮと、が記載されている。図１２（ａ）に示す様に、第三領域１３内でＮ型半導体領域Ｎから最も離れた点（丸印）は、第三領域１３の長さＬ方向の中央で、且つ第一領域１１のＰ型半導体領域Ｐと第二領域１２のＰ型半導体領域Ｐと幅Ｗ方向で重なっている部位の中央となる位置である。従って、Ｎ型半導体領域Ｎ迄の距離ＤＮは数式１７と記述される。

ここでＮ型半導体領域ＮとＰ型半導体領域Ｐとを一組みとし、この組みが半導体層１０の幅Ｗを分割している数をαとする（Ｗ_P＋Ｗ_N＝Ｗ／α）。更に、Ｗ_PのＷ_Nに対する比をβとする（Ｗ_P／Ｗ_N＝β）。すると、Ｗ_PとＷ_Nとは数式１８で表される。

実施形態３（図１１）と本実施形態（図１２）とでα＝３である。又、実施形態３（図１１）ではβ＝１で、本実施形態（図１２）ではβ＞１である。実施形態３におけるＰ型半導体領域Ｐの幅を、混乱しない様に、本実施形態ではＷ_p3と記述すると、Ｗ_p3＝Ｗ／２αであるので、Ｗ_p3は本実施形態におけるＮ型半導体領域Ｎの幅Ｗ_NとＰ型半導体領域Ｐの幅Ｗ_Pとを用いて、数式１９と表現される。

数式１７に示されるＤＮが、数式１３を参照して、ＤＮ＜Ｗ_p3／２とすると、本実施形態におけるＮ型半導体領域Ｎ迄の距離ＤＮは、実施形態３でのＮ型半導体領域Ｎ迄の距離ＤＮよりも短くなる。この不等号に数式１７と数式１９とを代入すると、数式２０がえられる。

数式２０の不等号は、数式２１と書き直される。

βが３よりも大きいと、数式２１は決して満たされる事はない。従って、少なくとも１＜β＜３でなくてはならない。言い換えると、１＜β＜３（数式２２）で、且つ数式２１が満たされると、本実施形態におけるＮ型半導体領域Ｎ迄の距離ＤＮは、実施形態３でのＮ型半導体領域Ｎ迄の距離ＤＮよりも短くなる。

こうして、数式２１と数式２２とが満たされると、第三領域１３内での電子に関する電気抵抗が実施形態３よりも小さくなり、実施形態３よりも更に高精度にバンドギャップの上半分に関して欠陥準位密度Ｄ_tを抽出する事ができる。又、前述の如く、実施形態３よりも高精度にバンドギャップの下半分に関して欠陥準位密度Ｄ_tを抽出する事ができるので、結局、実施形態３よりも更に高精度にバンドギャップの全域に渡って欠陥準位密度Ｄ_tを抽出する事ができる。

以上述べたように、本実施形態によれば、実施形態１乃至実施形態３での効果に加えて、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＮ型半導体領域Ｎに実施形態１乃至実施形態３の場合よりも近接させる事ができ、更に、第三領域１３のいずれの場所も、第一領域１１又は第二領域１２のＰ型半導体領域Ｐに実施形態１乃至実施形態３の場合よりも近接させる事ができる。而もバンドギャップの上半分と下半分とから同じ高精度で欠陥準位密度Ｄ_tを抽出する事ができる。

尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）
「第三電極が半導体層よりも下側に位置する形態」
図１３は変形例１と変形例２とに係わる半導体装置の断面構造を説明する図である。以下、図１３（ａ）を用いて、本変形例に係わる半導体装置５０００について説明する。尚、実施形態１乃至４と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本変形例に係わる半導体装置５０００は、実施形態１乃至４と比べて、断面視にて半導体層１０に対する第三電極２３の位置が異なっている。それ以外の構成は、実施形態１乃至４とほぼ同様である。実施形態１乃至４では、図１（ｂ）に示す様に、断面視にて第三電極２３が半導体層１０よりも上側に位置していた。これとは反対に、図１３（ａ）に示す様に、断面視にて第三電極２３が半導体層１０よりも下側に位置していても良い。又、図１（ｂ）に示す様に、第三領域１３は第三電極２３に対してセルフアライン構造である事が望ましいが、図１３（ａ）に示す様に、第一領域１１と第三電極２３とは、断面視で、僅かに重なっていても良い。同様に、第二領域１２と第三電極２３とは、断面視で、僅かに重なっていても良い。

（変形例２）
「第三電極が半導体層の上下に位置する形態」
図１３（ｂ）を用いて、本変形例に係わる半導体装置６０００について説明する。尚、実施形態１乃至４と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本変形例に係わる半導体装置６０００は、実施形態１乃至４と比べて、断面視にて半導体層１０の上下に第三電極２３が形成されている。それ以外の構成は、実施形態１乃至４とほぼ同様である。実施形態１乃至４では、図１（ｂ）に示す様に、断面視にて第三電極２３が半導体層１０よりも上側に位置していた。これに対して、第三電極２３が上側第三電極２３Ｕと下側第三電極２３Ｌと複数個存在しても良い。具体的には、図１３（ｂ）に示す様に、断面視にて、上側第三電極２３Ｕが半導体層１０よりも上側に位置しており、更に下側第三電極２３Ｌが半導体層１０よりも下側に位置していても良い。この場合、半導体装置６０００を構成する誘電体膜ＤＦは、上側第三電極２３Ｕと半導体層１０とで挟まれる上側誘電体膜ＤＦＵと、下側第三電極２３Ｌと半導体層１０とで挟まれる下側誘電体膜ＤＦＬと、の複数個となる。又、図１３（ｂ）に示す様に、第一領域１１と下側第三電極２３Ｌとは、断面視で、僅かに重なっていても良い。同様に、第二領域１２と下側第三電極２３Ｌとは、断面視で、僅かに重なっていても良い。下側第三電極２３Ｌは半導体装置６０００に対する遮光膜とする事もできる。

実施形態１乃至４の半導体装置６０００を用いた場合、半導体層１０の下側（第三電極２３から遠い側）界面におけるポテンシャルの傾きはゼロを前提（境界条件）として解析が行われる。実際の半導体装置６０００では積極的に下側界面のポテンシャルφを制御していない為、解析結果にはある程度の曖昧さが現れる恐れを否定できなかった。これに対して、本変形例の構成とすると、まず、下側第三電極２３Ｌを用いてＣＶ測定を行う事で、半導体層１０の下側の界面に関するフラットバンド電圧を特定し、次に、下側第三電極２３Ｌの電位を、こうして得られたフラットバンド電圧に固定した状態で、上側第三電極２３Ｕに対してＣＶ測定を実施する事で、先の境界条件を厳密に満たす事が可能となる。従って、実施形態１乃至４に比べても、更に正確に欠陥準位密度Ｄ_tを抽出する事ができる。

１０…半導体層、１１…第一領域、１２…第二領域、１３…第三領域、２１…第一電極、２２…第二電極、２３…第三電極、２３Ｌ…下側第三電極、２３Ｕ…上側第三電極、２４…コンタクトホール、３４…表示領域、３５…画素、４６…ＴＦＴ素子、５２…素子基板、５３…対向基板、６１…第一端子、６２…第二端子、６３…第三端子、７１…電流計、７２…電圧発生器、１００…液晶装置、１０００…半導体装置、２０００…半導体装置、３０００…半導体装置、４０００…半導体装置、５０００…半導体装置、６０００…半導体装置。

Claims (10)

1. Ｎ型半導体領域を含む第一領域と、Ｐ型半導体領域を含む第二領域と、平面視にて前記第一領域と前記第二領域とで挟まれ、前記第一領域よりドナー型元素の濃度が低く、かつ、前記第二領域よりアクセプター型元素の濃度が低い第三領域と、を有する半導体層と、
   少なくとも前記第三領域に重なる誘電体膜と、
   前記第一領域に電気的に接続される第一電極と、
   前記第二領域に電気的に接続される第二電極と、
   前記誘電体膜を介して少なくとも前記第三領域に対面する第三電極と、
   を備えた半導体装置に対して、
   前記第一電極と前記第三電極との間又は前記第二電極と前記第三電極との間で容量電圧特性を測定する事で、前記第三領域の状態密度を計測する事を特徴とする評価方法。
2. Ｎ型半導体領域を含む第一領域と、Ｐ電型半導体領域を含む第二領域と、平面視にて前記第一領域と前記第二領域とで挟まれ、前記第一領域よりドナー型元素の濃度が低く、かつ、前記第二領域よりアクセプター型元素の濃度が低い第三領域と、を有する半導体層と、
   少なくとも前記第三領域に重なる誘電体膜と、
   前記第一領域に電気的に接続される第一電極と、
   前記第二領域に電気的に接続される第二電極と、
   前記誘電体膜を介して少なくとも前記第三領域に対面する第三電極と、
   を備えた半導体装置に対して、
   前記第三電極に振動電位を印加し、前記第一電極又は前記第二電極に流れる電流を測定する事で、前記第三領域の状態密度を計測する事を特徴とする評価方法。
3. 前記状態密度は、前記第三領域と前記誘電体膜との界面での界面捕獲準位と前記第三領域でのバルク半導体捕獲準位との和に対応する密度で有る事を特徴とする請求項１又は２に記載の評価方法。
4. Ｎ型半導体領域とＰ型半導体領域とを含む第一領域と、Ｎ型半導体領域とＰ型半導体領域とを含む第二領域と、平面視にて前記第一領域と前記第二領域とで挟まれ、前記第一領域よりドナー型元素の濃度が低く、かつ、前記第二領域よりアクセプター型元素の濃度が低い第三領域と、を有する半導体層と、
   少なくとも前記第三領域に重なる誘電体膜と、
   前記第一領域におけるＮ型半導体領域とＰ型半導体領域とに電気的に接続される第一電極と、
   前記第二領域におけるＮ型半導体領域とＰ型半導体領域とに電気的に接続される第二電極と、
   前記誘電体膜を介して少なくとも前記第三領域に対面する第三電極と、
   を備え、
   前記第一領域におけるＮ型半導体領域とＰ型半導体領域とは、平面視にて前記第三領域に接し、
   前記第二領域におけるＮ型半導体領域とＰ型半導体領域とは、平面視にて前記第三領域に接する事を特徴とする半導体装置。
5. 前記第一領域におけるＮ型半導体領域と前記第二領域におけるＰ型半導体領域とが、前記第三領域を介して対向し、
   前記第一領域におけるＰ型半導体領域と前記第二領域におけるＮ型半導体領域とが、前記第三領域を介して対向する事を特徴とする請求項４に記載の半導体装置。
6. 請求項４又は５に記載の半導体装置に対して、前記第一電極と前記第三電極との間又は前記第二電極と前記第三電極との間で容量電圧特性を測定する事で、前記第三領域の状態密度を計測する事を特徴とする評価方法。
7. 請求項４又は５に記載の半導体装置に対して、前記第三電極に振動電位を印加し、前記第一電極又は前記第二電極に流れる電流を測定する事で、前記第三領域の状態密度を計測する事を特徴とする評価方法。
8. Ｎ型半導体領域を含む第一領域と、Ｐ型半導体領域を含む第二領域と、平面視にて前記第一領域と前記第二領域とで挟まれ、前記第一領域よりドナー型元素の濃度が低く、かつ、前記第二領域よりアクセプター型元素の濃度が低い第三領域と、を有する半導体層と、
   前記第三領域に断面視で上側に重なる上側誘電体膜と、前記第三領域に断面視で下側に重なる下側誘電体膜と、
   前記第一領域に電気的に接続する第一電極と、
   前記第二領域に電気的に接続する第二電極と、
   前記上側誘電体膜を介して少なくとも前記第三領域に対面する上側第三電極と、前記下側誘電体膜を介して少なくとも前記第三領域に対面する下側第三電極と、
   を備えた事を特徴とする半導体装置。
9. 請求項４又は５又は８に記載の半導体装置を備えた事を特徴とする電気光学装置。
10. 請求項９に記載の電気光学装置を備えた事を特徴とする電子機器。

Images