JP5947633B2 - 信号伝達回路、集積回路およびそれを含む電気機器 - Google Patents

Description

本発明は、信号伝達回路、集積回路およびそれを含む電気機器に関し、より特定的には、伝達速度の異なる複数の信号についての信号伝達技術に関する。

電気信号を電気的に絶縁しながら伝達する場合に、伝達すべき信号に基づいて生成されたパルス信号を、パルストランスやフォトカプラなどを用いて伝達する手法が知られている。

特開２０１０−１０７６２号公報（特許文献１）は、パワー半導体の駆動用回路装置に用いられる信号伝達回路装置について、パルストランスを用いて制御入力信号を伝達するとともに、伝達された信号が制御入力信号を忠実に復元しているか否かを検出、監視する自己診断機能を備える構成を開示する。

特開２０１０−１０７６２号公報

上述のようにパルストランスやフォトカプラのような絶縁素子を用いて単一のデジタル信号を伝達する手法としては、所定周期の発振パルスを用いて１つの絶縁素子で伝達する手法、および、伝達すべき信号の立上がりおよび立下りに基づいたパルスを２つの絶縁素子で伝達する手法がある。

伝達速度の異なる２つの信号を伝達する場合、上記のような単一の信号を伝達する構成を組合せて使用することが考えられる。しかしながら、複数の信号伝達回路の単純な組み合わせで実現すると、構成要素の数が多くなり、小型化の制約となったりコストが増加したりする場合がある。あるいは、伝達速度の速い信号を伝達する場合に、発振パルスを用いる信号伝達回路を用いると、発振周期に起因する伝達遅れを防止するために発振周期を短く、すなわち高周波化することが必要となる。そうすると、発振回路の電力増加となって、回路全体の効率が低下するおそれがある。

本発明は、このような課題を解決するためになされたものであって、その目的は、比較的シンプルな回路を用いて、異なる伝達速度を有する複数の信号を、電気的に絶縁しながら伝達することのできる信号伝達回路を提供することである。

本発明による信号伝達回路は、パルス生成部と、第１および第２の伝達部と、第１および第２の出力部を備え、第１および第２の入力信号を伝達する。パルス生成部は、第１および第２の入力信号の論理状態に応じて、第１および第２のパルス信号を生成する。第１および第２の伝達部は、パルス生成部からの第１および第２のパルス信号をそれぞれ電気的に絶縁しながら伝達する。第１の出力部は、第１の伝達部によって伝達された第１のパルス信号および第２の伝達部によって伝達された第２のパルス信号の変化に基づいて、第１の入力信号を表わす第１の出力信号を生成して出力する。第２の出力部は、伝達された第１のパルス信号および伝達された第２のパルス信号の発振状態に基づいて、第２の入力信号を表わす第２の出力信号を生成して出力する。

好ましくは、第１の出力部は、伝達された第１のパルス信号の立ち上がりに従って第１の出力信号を論理ハイに設定し、伝達された第２のパルス信号の立ち上がりに従って第１の出力信号を論理ローに設定する。

好ましくは、第２の出力部は、伝達された第１のパルス信号または伝達された第２のパルス信号のいずれかが発振状態である場合に第２の出力信号を論理ハイに設定し、伝達された第１のパルス信号および伝達された第２のパルス信号の双方が非発振状態である場合に第２の出力信号を論理ローに設定する。

好ましくは、パルス生成部は、第１の入力信号が論理ハイであり、かつ、第２の入力信号が論理ハイである場合は、所定周期の発振パルス列を有する第１のパルス信号を第１の伝達部に出力する。

好ましくは、パルス生成部は、第１の入力信号が論理ローであり、かつ、第２の入力信号が論理ハイである場合は、所定周期の発振パルス列を有する第２のパルス信号を第２の伝達部に出力する。

好ましくは、パルス生成部は、第１の入力信号が論理ローであり、かつ、第２の入力信号が論理ローである場合は、第１および第２の伝達部への第１および第２のパルス信号を非発振状態にする。

好ましくは、第１の入力信号に要求される伝達速度は、第２の入力信号に要求される伝達速度よりも速く設定される。

好ましくは、第１および第２の伝達部の各々は、トランス、フォトカプラまたはキャパシタのいずれかを含んで構成される。

本発明による集積回路は、上記の信号伝達回路が集積化されたものである。
本発明による電気機器は、上記の信号伝達回路を含む。

本発明によれば、信号伝達回路において、比較的シンプルな回路を用いて、異なる伝達速度を有する複数の信号を、電気的に絶縁しながら伝達することが可能となる。

単一の信号を伝達する信号伝達回路の第１の例を示すブロック図である。 図１の信号伝達回路の動作を説明するためのタイムチャートである。 単一の信号を伝達する信号伝達回路の第２の例を示すブロック図である。 図３の信号伝達回路の動作を説明するためのタイムチャートである。 本実施の形態に従う信号伝達回路が適用されるモータ駆動システムの全体ブロック図である。 図５の信号伝達回路における信号伝達動作を説明するためのタイムチャートである。 図５の信号伝達回路における入力、伝達部、および出力における論理状態を説明するための図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

［単一信号の伝達回路の例］
単一のデジタル信号を絶縁しながら伝達する手法としては、（１）入力信号の論理状態に応じて発振パルスを生成して伝達し、この発振パルスの有無によって入力信号を復元する手法、ならびに、（２）入力信号の立上がり／立下がりエッジに対応する開始パルスおよび終了パルスを生成して伝達し、この開始／終了パルスに従って入力信号を復元する手法が知られている。

図１は、上記の発振パルスを用いて信号を伝達する（１）の場合の信号伝達回路１０を説明するためのブロック図である。また、図２は、図１の信号伝達回路１０の動作を説明するためのタイムチャートである。

図１および図２を参照して、信号伝達回路１０は、パルス生成部１１と、励磁回路１２と、伝達部１３と、パルス検出部１４と、発振判定回路１５とを含む。

パルス生成部１１は、入力端子で受信した入力信号ＩＮの論理状態に応じて、所定周期で発振する発振パルスＰＬＳを生成する。そして、パルス生成部１１は、生成した発振パルスＰＬＳを、伝達部１３を駆動するための駆動信号として励磁回路１２へ出力する。

より具体的には、図２に示すように、パルス生成部１１は、入力信号ＩＮの論理状態が論理ローの場合には発振パルスＰＬＳを発振状態として出力し、入力信号ＩＮの論理状態が論理ハイの場合には発振パルスを非発振状態として出力するように構成される。なお、これとは反対に、入力信号ＩＮが論理ローの場合に発振パルスＰＬＳを非発振状態とし、入力信号ＩＮが論理ハイの場合に発振パルスＰＬＳを発振状態とするようにしてもよい。

励磁回路１２は、発振パルス信号ＰＬＳに基づいて、伝達部１３に含まれるパルストランスを励磁するための回路である。伝達部１３においては、パルストランスにより、入力側と出力側とを電気的に絶縁しながらパルス信号を伝達することができる。

なお、伝達部は、電気的に絶縁しながらパルス信号を伝達することができれば、パルストランス以外の構成とすることもできる。たとえば、伝達部は、フォトカプラを用いて構成することも可能である。その場合には、励磁回路は省略されてもよいし、あるいは励磁回路に代えて増幅回路等の代替回路が設けられてもよい。また、伝達部としてキャパシタを用いてもよく、その場合には、励磁回路が非励磁にされた場合に、キャパシタを放電するための構成が追加され得る。

伝達部１３により伝達された発振パルスＰＬＳは、伝達部１３の出力に結合されたパルス検出部１４により検出されて、発振判定回路１５へ送られる。

発振判定回路１５は、伝達部１３により伝達された発振パルスＰＬＳを受信し、受信した発振パルスＰＬＳの発振状態を判定する。そして、発振判定回路１５は、発振パルスＰＬＳが発振状態である場合には、出力信号ＯＵＴを論理ローとして出力し、発振パルスＰＬＳが非発振状態である場合には、出力信号ＯＵＴを論理ハイとして出力する。

図１に示されるような信号伝達回路１０は、伝達部１３が１つであるので比較的シンプルな構成とすることができる。また、信号伝達回路１０は、入力信号を発振パルスに変換して伝達するので、たとえば伝達部としてフォトカプラを用いる場合には、入力信号の状態をそのまま反映した信号を伝達するよりも消費する電力を低減できるというメリットがある。

しかしながら、図１に示されるような信号伝達回路１０においては、発振パルスを使用しているために、入力信号ＩＮと出力信号ＯＵＴとの間に、図２に示されるような時間遅れが生じる場合がある。

具体的には、図２において、時刻ｔ１１において発振パルスが出力された直後であって、かつ次の発振パルスが出力される前の時刻ｔ１２にて入力信号ＩＮの論理状態が論理ローから論理ハイに切換わった場合を考える。この場合、パルス生成部１１からは次の発振パルスは出力されないが、発振判定回路１５においては、この次の発振パルスが出力されるべき所定の周期Ｔ後に発振パルスが出力されていないことに基づいて、入力信号の論理状態が変化したことが認識される。すなわち、最大で発振周期Ｔの時間遅れが生じ得ることになる。

そして、時刻ｔ１２および時刻ｔ１７を比較するとわかるように、入力信号ＩＮの立上がりのタイミングによって、入力信号ＩＮの立上がりと出力信号ＯＵＴの立上がりとの間の遅延量が変化し得る。また、入力信号ＩＮの立下がりにおいても同様に、発振パルスＰＬＳの発振周期に起因した遅延が生じ得る。

このように、図１に示されるような発振パルスを用いた信号伝達回路１０においては、入力信号ＩＮと出力信号ＯＵＴとの同期が正確にとれない状態が生じ得る。そのため、たとえば、インバータなどに含まれるスイッチング素子の駆動信号のように、高精度の動作タイミングが要求される用途には不向きとなる傾向がある。

図３は、開始／終了パルスを用いて入力信号を伝達する（２）の場合の信号伝達回路２０を説明するためのブロック図である。また、図４は、図３の信号伝達回路２０の動作を説明するためのタイムチャートである。

図３を参照して、信号伝達回路２０は、パルス生成部２１と、励磁回路２２，２３と、伝達部２４，２５と、パルス検出部２６，２７と、ラッチ回路２８とを含む。

パルス生成部２１は、入力端子から入力信号ＩＮを受信する。パルス生成部２１は、受信した入力信号ＩＮの論理状態に応じて、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂを生成し、励磁回路２２，２３へそれぞれ出力する。

図４に示されるように、パルス信号ＰＬＳ＿Ａは、入力信号ＩＮの論理状態が論理ローから論理ハイに切換わる立上がりエッジにて生成される、所定の持続時間を有するパルス信号である。また、パルス信号ＰＬＳ＿Ｂは、入力信号ＩＮの論理状態が論理ハイから論理ローに切換わる立下がりエッジにて生成される、所定の持続時間を有するパルス信号である。

励磁回路２２，２３は、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂに基づいて、伝達部２４，２５に含まれるパルストランスをそれぞれ励磁するための回路である。伝達部２４，２５においては、パルストランスにより、入力側と出力側とを電気的に絶縁しながらパルス信号を伝達することができる。

なお、伝達部は、図１と同様に、電気的に絶縁しながらパルス信号を伝達することができれば、パルストランス以外の構成とすることもできる。

伝達部２４，２５の出力側に伝達されたパルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂは、それぞれパルス検出部２６，２７にて検出されてラッチ回路２８へ出力される。

ラッチ回路２８は、代表的にはフリップフロップで構成される。ラッチ回路２８のセット入力（Ｓ）は、伝達部２４によって伝達されたパルス信号ＰＬＳ＿Ａを受ける。また、ラッチ回路２８のリセット入力（Ｒ）は、伝達部２５によって伝達されたパルス信号ＰＬＳ＿Ｂを受ける。

ラッチ回路２８は、セット入力（Ｓ）で受けたパルス信号ＰＬＳ＿Ａの立上がりエッジにて、出力（Ｑ）から出力される出力信号ＯＵＴを論理ハイの状態に設定して保持する（図４中の時刻ｔ２１，ｔ２３）。一方、ラッチ回路２８は、リセット入力（Ｒ）で受けたパルス信号ＰＬＳ＿Ｂの立上がりエッジにて、出力（Ｑ）から出力される出力信号ＯＵＴを論理ローの状態に設定して保持する（図４中の時刻ｔ２２）。

すなわち、パルス信号ＰＬＳ＿Ａは入力信号ＩＮを復元する際の開始パルスとして機能し、パルス信号ＰＬＳ＿Ｂは入力信号ＩＮを復元する際の終了パルスとして機能する。

図３に示された信号伝達回路２０は、図１の信号伝達回路１０と比較して、２つの伝達部２４，２５が必要となるため、部品点数が増加し、回路構成としてはやや複雑になる。

しかしながら、信号伝達回路２０においては、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂを用いることによって、入力信号ＩＮの立上がりおよび立下がりのタイミングを時間遅れなく復元することができるので、図１に示した信号伝達回路１０よりも高精度の信号伝達をすることができる。

さらに、伝達される信号が、開始パルスと終了パルスだけであり、信号伝達速度にかかわらず入力信号ＩＮの変化に対するパルス数が変化しないので、高速で信号伝達する場合であっても、消費電力の大幅な増加は生じない。

このように、図３に示された信号伝達回路２０は、高速かつ高精度な信号伝達に適した回路構成を有している。

［本実施の形態に従う信号伝達回路の説明］
伝達速度の異なる２つのデジタル信号を絶縁しながら伝達する手法としては、上述の図１および図３で説明したような信号伝達回路を適宜組合せることが考えられる。

この場合、コスト面および必要となる回路面積の面から、できるだけ部品点数を少なくしてシンプルな回路構成とすることが望ましい。この観点からは、図１に示した信号伝達回路を２つ用いることが考えられる。しかしながら、一方で、伝達速度の速さおよび／または用途によっては、入力信号と出力信号との時間遅れの少ない高精度の信号伝達が必要とされる場合があり、このような場合には、上述のように図１に示した信号伝達回路では不十分である可能性がある。

本実施の形態においては、比較的シンプルな回路構成を用いて、異なる伝達速度を有する２つのデジタル信号を電気的に絶縁しながら伝達することができる信号伝達回路を提供する。

図５は、本実施の形態に従う信号伝達回路が適用される、モータ駆動システム１００の全体ブロック図である。モータ駆動システム１００は、たとえば、家電製品や電気自動車などに用いられる。なお、モータ駆動システム１００は、本実施の形態の信号伝達回路が適用される電気機器の一例であり、異なる伝達速度を有する２つのデジタル信号を電気的に絶縁しながら伝達する必要のある用途であれば、モータ駆動システム以外の電気機器に対しても当該信号伝達回路が適用可能である。

図５を参照して、モータ駆動システム１００は、電源１１０と、電力変換装置１２０と、モータ１３０と、アラーム回路１４０と、信号伝達装置１５０と、制御装置３００とを備える。

また、信号伝達装置１５０は、本実施の形態に従う第１の信号伝達回路２００と、図３で説明した構成を有する第２の信号伝達回路４００とを含む。なお、第２の信号伝達回路４００は、モータ１３０を駆動するための駆動信号ＤＲＶを、制御装置３００から電力変換装置１２０へ伝達するための回路である。第１の信号伝達回路２００は、第２の信号伝達回路４００により伝達された駆動信号ＤＲＶをフィードバック信号ＦＢとして制御装置３００へ伝達するとともに、アラーム回路１４０で生成された、システムの異常を表わす異常信号ＡＬＭを制御装置３００へ伝達するための回路である。

電源１１０は、商用電源のような交流電源、あるいはバッテリなどの直流電源で構成される。

電力変換装置１２０は、代表的には電力用スイッチング素子を有するインバータやコンバータを含んで構成され、電源１１０から供給される電力を変換してモータ１３０を駆動する。

制御装置３００は、モータ１３０を駆動するための駆動信号ＤＲＶを生成する。また、制御装置３００は、第１の信号伝達回路２００からのフィードバック信号ＦＢおよび異常信号ＡＬＭを受信し、駆動信号ＤＲＶが正しく伝達されているか否か、および、システムに異常が生じているか否かを監視する。信号伝達が正常に行なわれていない場合、あるいは、システムに異常が生じている場合には、制御装置３００は、たとえば、電力変換装置１２０をシャットダウンさせたり、図示しない通知装置を用いて異常の発生をユーザに通知したりする。

アラーム回路１４０は、図示しない電流センサや温度センサなどからの信号に基づいて、電力変換装置１２０の過電流や過熱状態、あるいは電源電圧の低下などのシステムの異常を検出する。そして、アラーム回路１４０は、信号伝達装置１５０を介して異常信号ＡＬＭを制御装置３００へ出力する。なお、図５においては、アラーム回路１４０は電力変換装置１２０とは別個の構成として示されるが、アラーム回路１４０は、電力変換装置１２０に含まれる制御部（図示せず）の機能に含まれるものであってもよい。

第１の信号伝達回路２００は、上述のように、フィードバック信号ＦＢおよび異常信号ＡＬＭを制御装置３００へ伝達する。

ここで、フィードバック信号ＦＢは、電力変換装置１２０の駆動信号ＤＲＶが正しく伝達されているか否かを監視するための信号であるため、比較的高速かつ高精度で伝達することが必要とされ、たとえば、数μｓ以下のオーダの伝達速度が必要とされる。一方、異常信号ＡＬＭの伝達については、フィードバック信号ＦＢに比べると低速であってもよく、たとえば、数ｍｓのオーダの伝達速度が必要とされる。このように、第１の信号伝達回路２００は、伝達速度の異なる２つの信号を伝達する。

第１の信号伝達回路２００は、パルス生成部２１０と、励磁回路２２０，２２５と、伝達部２３０，２３５と、パルス検出部２４０，２４５と、ラッチ回路２５０と、ＯＲ回路２６０と、発振判定回路２７０とを含む。

第１の信号伝達回路２００は、概略的には、図１の信号伝達回路１０と図３の信号伝達回路２０とを統合したような回路構成となっており、伝達部２３０，２３５で伝達されたパルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂは、ラッチ回路２５０の２つの入力（Ｓ，Ｒ）にそれぞれ伝達されるとともに、ＯＲ回路２６０を介して発振判定回路２７０へも伝達される。

パルス生成部２１０は、制御装置３００から、フィードバック信号ＦＢを入力信号ＩＮ１として受信するとともに、システムの異常信号ＡＬＭを入力信号ＩＮ２として受信する。

なお、本実施の形態の例においては、駆動信号ＤＲＶが論理ハイの場合に電力変換装置１２０の対応するスイッチング素子がターンオンされ、駆動信号ＤＲＶが論理ローの場合にターンオフされるものとし、フィードバック信号ＦＢもまた同様である。また、異常信号ＡＬＭは、異常がない場合に論理ハイを示し、異常がある場合に論理ローを示すものとする。

パルス生成部２１０は、これらの入力信号ＩＮ１，ＩＮ２の組み合わせに基づいて、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂを生成する。このパルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂの各々は、図１で示した信号伝達回路１０におけるパルス信号ＰＬＳと同様に、一定周期を有する発振パルスである。

パルス信号ＰＬＳ＿Ａは、入力信号ＩＮ１（ＦＢ）および入力信号ＩＮ２（ＡＬＭ）がいずれも論理ハイであるという条件が成立した場合に発振状態とされ、それ以外の条件においては非発振状態とされる。

パルス信号ＰＬＳ＿Ｂは、入力信号ＩＮ１（ＦＢ）が論理ローであり、かつ、入力信号Ｎ２（ＡＬＭ）が論理ハイであるという条件が成立した場合に発振状態とされる。また、パルス信号ＰＬＳ＿Ｂは、入力信号ＩＮ１（ＦＢ）および入力信号ＩＮ２（ＡＬＭ）のいずれも論理ローであるという条件が成立した場合には、１パルスのみが出力される。

なお、本実施の形態においては、システムの異常が検出された場合には、電力変換装置１２０が停止されるため、入力信号ＩＮ１（ＦＢ）が論理ハイであり、かつ、入力信号ＩＮ２（ＡＬＭ）が論理ローとなる状態には実質的にはなり得ないが、万一そのような条件となった場合には、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂともに発振状態が停止され、論理ローの状態となる。

パルス生成部２１０は、生成したパルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂを、励磁回路２２０，２２５にそれぞれ出力する。

励磁回路２２０，２２５は、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂに従って、伝達部２３０，２３５に含まれるパルストランスをそれぞれ励磁する。各伝達部においては、パルストランスによって、入力側と出力側とを電気的に絶縁しながらパルス信号を伝達する。

伝達部２３０によって伝達されたパルス信号ＰＬＳ＿Ａは、パルス検出部２４０により検出されて、ラッチ回路２５０のセット入力（Ｓ）へ伝達される。伝達部２３５によって伝達されたパルス信号ＰＬＳ＿Ｂは、パルス検出部２４５により検出されて、ラッチ回路２５０のリセット入力（Ｒ）へ伝達される。

ラッチ回路２５０は、セット入力（Ｓ）で受けたパルスの最初の立上がりエッジにて、出力（Ｑ）から出力される出力信号ＯＵＴ１を論理ハイの状態に設定して保持する。一方、ラッチ回路２５０は、リセット入力（Ｒ）で受けたパルスの最初の立上がりエッジにて、出力信号ＯＵＴ１を論理ローの状態に設定して保持する。

ラッチ回路２５０からの出力信号ＯＵＴ１はフィードバック信号ＦＢに対応し、第１の信号伝達回路２００は、出力信号ＯＵＴ１を制御装置３００へ出力する。

ＯＲ回路２６０の２つの入力は、パルス検出部２４０とラッチ回路２５０を結ぶ信号伝達経路、および、パルス検出部２４５とラッチ回路２５０を結ぶ信号伝達経路にそれぞれ接続され、伝達部２３０および伝達部２３５によって伝達されたパルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂを受ける。ＯＲ回路２６０は、受信したパルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂの論理和をとり、その結果を発振判定回路２７０へ出力する。

発振判定回路２７０は、図１における発振判定回路１５と同様に、ＯＲ回路から受信した信号が発振状態である場合には出力信号ＯＵＴ２を論理ハイに設定し、ＯＲ回路から受信した信号が非発振状態である場合には出力信号ＯＵＴ２を論理ローに設定する。

発振判定回路２７０からの出力信号ＯＵＴ２は異常信号ＡＬＭに対応し、第１の信号伝達回路２００は、出力信号ＯＵＴ２を制御装置３００へ出力する。

第２の信号伝達回路は、電力変換装置１２０の駆動信号ＤＲＶを伝達するため、比較的高速かつ高精度での信号伝達が必要である。そのため、本実施の形態においては、第２の信号伝達回路として、図３で説明した信号伝達回路２０と同様の構成が採用される。

第２の信号伝達回路４００は、パルス生成部４１０と、励磁回路４２０，４３０と、伝達部４４０，４５０と、パルス検出部４６０，４７０と、ラッチ回路４８０と、ＡＮＤ回路４９０とを含む。なお、ＡＮＤ回路４９０を除く、図３の信号伝達回路２０と同様の構成についての説明は繰り返さない。

ＡＮＤ回路４９０は、ラッチ回路４８０の出力に接続される第１の入力と、異常信号ＡＬＭを受信する第２の入力とを有する。

ＡＮＤ回路４９０は、第２の入力における信号が論理ハイの場合、すなわち、アラーム回路１４０において異常が検出されていない場合には、伝達された駆動信号ＤＲＶを電力変換装置１２０へ出力する。アラーム回路１４０において異常が検出されている場合（すなわち、第２の入力が論理ローの場合）には、ラッチ回路４８０の出力にかかわらず、電力変換装置１２０へは論理ローの信号のみが伝達される。したがって、異常が発生した場合には、電力変換装置１２０のスイッチング動作が停止され、電力変換装置１２０はシャットダウン状態とされる。

図６は、図５の第１の信号伝達回路２００における信号伝達動作を説明するためのタイムチャートである。図６においては、横軸に時間が示されており、縦軸には入力信号ＩＮ１，ＩＮ２、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂ、ＯＲ回路２６０から発振判定回路２７０への信号（ＰＬＳ＿Ａ＋ＰＬＳ＿Ｂ）、および、出力信号ＯＵＴ１，ＯＵＴ２が示される。

図５および図６を参照して、時刻ｔ３１までは、フィードバック信号ＦＢである入力信号ＩＮ１は論理ローの状態であり、異常信号ＡＬＭである入力信号ＩＮ２は論理ハイの状態である。この状態においては、パルス生成部２１０は、パルス信号ＰＬＳ＿Ａを非発振状態のままとし、パルス信号ＰＬＳ＿Ｂを発振状態とする。これによって、ラッチ回路２５０はリセットされて、出力信号ＯＵＴ１は論理ローとなる。

一方、ＯＲ回路２６０には、パルス信号ＰＬＳ＿Ｂからの発振パルスが入力されるため、発振判定回路２７０からの出力は論理ハイとなる。

時刻ｔ３１において、入力信号ＩＮ１が論理ハイに切換わると、入力信号ＩＮ１，ＩＮ２の双方が論理ハイの状態となるので、パルス生成部２１０において、パルス信号ＰＬＳ＿Ａの発振が開始されるとともに、パルス信号ＰＬＳ＿Ｂが非発振状態に切換えられる。

このパルス信号の切換えにより、パルス信号ＰＬＳ＿Ａの発振パルスの最初の立上がりエッジにて（時刻ｔ３１）ラッチ回路２５０がセットされ、ラッチ回路２５０の出力信号ＯＵＴ１が論理ハイに切換えられる。なお、パルス信号ＰＬＳ＿Ｂは非発振状態に切換えられるが、パルス信号ＰＬＳ＿Ａが発振状態となるので、ＯＲ回路２６０からの出力は発振状態のままとなり、発振判定回路２７０からの出力信号ＯＵＴ２は論理ハイの状態が継続される。

そして、時刻ｔ３２において、入力信号ＩＮ１が論理ローに切換わると、時刻ｔ３１までの状態と同様となるので、パルス信号ＰＬＳ＿Ａが非発振状態に切換えられるとともに、パルス信号ＰＬＳ＿Ｂの発振が開始される。

このとき、パルス信号ＰＬＳ＿Ｂの最初の立上がりエッジにて（時刻ｔ３２）ラッチ回路２５０がリセットされ、ラッチ回路２５０の出力信号ＯＵＴ１が論理ローに切換えられる。なお、パルス信号ＰＬＳ＿Ｂが発振状態となるので、発振判定回路２７０の出力信号ＯＵＴ２は論理ハイのままである。

その後、システムに異常が生じて、入力信号ＩＮ２が論理ローに切換わった場合（時刻ｔ３３）には、入力信号ＩＮ１，ＩＮ２ともに論理ローとなる。この状態においては、パルス信号ＰＬＳ＿Ａは非発振状態のままであるので、出力信号ＯＵＴ１についても論理ローの状態が維持される。

一方、パルス信号ＰＬＳ＿Ｂについては、入力信号ＩＮ１，ＩＮ２ともに論理ローとなったタイミング（時刻ｔ３３）にて、１パルスだけ出力した後に非発振状態とされる。これによって、時刻ｔ３３でパルスが出力された後は、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂともに非発振状態となるので、発振判定回路２７０において、出力信号ＯＵＴ２が論理ローに切換えられる。

なお、入力信号ＩＮ１，ＩＮ２ともに論理ローとなったタイミングでパルスを１つだけ出力するのは、たとえば、入力信号ＩＮ１が論理ハイの状態、すなわち、パルス信号ＰＬＳ＿Ａが発振状態において入力信号ＩＮ２が論理ローに切換わった場合、この１パルスが出力されなければ、ラッチ回路２５０のリセットを行なうことができず、出力信号ＯＵＴ１が論理ハイの状態のままとなってしまうことを防止するためである。

このように、フィードバック信号ＦＢについては、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂの切換時の立上がりエッジによって論理状態が切換えられるので、出力信号ＯＵＴ１においては、時間遅れのない信号が復元される。

一方、異常信号ＡＬＭについては、発振状態の有無によって論理状態を切換えているために、図１の信号伝達回路１０と同様の時間遅れが生じ、さらに、入力信号ＩＮ１，ＩＮ２の双方が論理ローとなったタイミングで、１パルスが出力されるために、出力信号ＯＵＴ２が論理ローとなるタイミングに遅延が生じる（時刻ｔ３４）。ただし、上述したように、異常信号ＡＬＭについては、入力信号ＩＮ２と出力信号ＯＵＴ２との間の同期の精度が、フィードバック信号ＦＢほどは要求されないため、この遅延による影響は小さい。

図７は、入力信号ＩＮ１，ＩＮ２、パルス信号ＰＬＳ＿Ａ，ＰＬＳ＿Ｂ、および、出力信号ＯＵＴ１，ＯＵＴ２の論理状態の関係をまとめたものである。なお、当該信号の関係については上述しているため、図７において、それらの説明は繰り返さない。

このような構成の信号伝達回路とすることによって、特に、伝達部であるパルストランスの数をできるだけ少なくしつつ、かつ、高速側の信号についての時間遅れを生じさせずに、異なる伝達速度を有する２つの信号を電気的に絶縁しながら伝達することが可能となる。さらに、高速側の伝達速度が速い場合でも、パルス信号の発振周波数を増加する必要がないため、伝達速度の増加に伴う消費電力の増加を抑制することが可能となる。

上述の説明においては、伝達すべき２つの信号が、スイッチング素子の駆動信号とシステムの異常信号である場合を例として説明したが、伝達する信号は、本実施の形態に従う信号伝達回路が適用される用途に応じて適宜設定されることに注意すべきである。

なお、本実施の形態における「ラッチ回路２５０」は、本発明における「第１の出力部」の一例である。また、本実施の形態における「発振判定回路２７０」は、本発明における「第２の出力部」の一例である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０，２０，２００，４００ 信号伝達回路、１１，２１，２１０，４１０ パルス生成部、１２，２２，２３，２２０，２２５，４２０，４３０ 励磁回路、１３，２４，２５，２３０，２３５，４４０，４５０ 伝達部、１４，２６，２７，２４０，２４５，４６０，４７０ パルス検出部、１５，２７０ 発振判定回路、２８，２５０，４８０ ラッチ回路、１００ モータ駆動システム、１１０ 電源、１２０ 電力変換装置、１３０ モータ、１４０ アラーム回路、１５０ 信号伝達装置、２６０ ＯＲ回路、３００ 制御装置、ＡＮＤ回路 ４９０。

Claims (8)

1. 第１および第２の入力信号を伝達するための信号伝達回路であって、
   前記第１および第２の入力信号の論理状態に応じて、第１および第２のパルス信号を生成するパルス生成部と、
   電気的に絶縁しながら、前記パルス生成部からの前記第１および第２のパルス信号をそれぞれ伝達する第１および第２の伝達部と、
   前記第１の伝達部によって伝達された前記第１のパルス信号および前記第２の伝達部によって伝達された前記第２のパルス信号の変化に基づいて、前記第１の入力信号を表わす第１の出力信号を生成して出力する第１の出力部と、
   前記伝達された第１のパルス信号および前記伝達された第２のパルス信号の発振状態に基づいて、前記第２の入力信号を表わす第２の出力信号を生成して出力する第２の出力部とを備え、
   前記第１の出力部は、前記伝達された第１のパルス信号の立ち上がりに従って前記第１の出力信号を論理ハイに設定し、前記伝達された第２のパルス信号の立ち上がりに従って前記第１の出力信号を論理ローに設定し、
   前記第２の出力部は、前記伝達された第１のパルス信号または前記伝達された第２のパルス信号のいずれかが発振状態である場合に前記第２の出力信号を論理ハイに設定し、前記伝達された第１のパルス信号および前記伝達された第２のパルス信号の双方が非発振状態である場合に前記第２の出力信号を論理ローに設定する、信号伝達回路。
2. 前記パルス生成部は、前記第１の入力信号が論理ハイであり、かつ、前記第２の入力信号が論理ハイである場合は、所定周期の発振パルス列を有する前記第１のパルス信号を前記第１の伝達部に出力する、請求項１に記載の信号伝達回路。
3. 前記パルス生成部は、前記第１の入力信号が論理ローであり、かつ、前記第２の入力信号が論理ハイである場合は、所定周期の発振パルス列を有する前記第２のパルス信号を前記第２の伝達部に出力する、請求項１に記載の信号伝達回路。
4. 前記パルス生成部は、前記第１の入力信号が論理ローであり、かつ、前記第２の入力信号が論理ローである場合は、前記第１および第２の伝達部への前記第１および第２のパルス信号を非発振状態にする、請求項１に記載の信号伝達回路。
5. 前記第１の入力信号に要求される伝達速度は、前記第２の入力信号に要求される伝達速度よりも速く設定される、請求項１に記載の信号伝達回路。
6. 前記第１および第２の伝達部の各々は、トランス、フォトカプラまたはキャパシタのいずれかを含んで構成される、請求項１に記載の信号伝達回路。
7. 請求項１に記載の信号伝達回路が集積化された、集積回路。
8. 請求項１に記載の信号伝達回路を含む、電気機器。

Images