Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5951602B2 - フレキシブル基板にチップをアセンブルする方法 - Google Patents
[go: Go Back, main page]

JP5951602B2 - フレキシブル基板にチップをアセンブルする方法 - Google Patents

フレキシブル基板にチップをアセンブルする方法 Download PDF

Info

Publication number
JP5951602B2
JP5951602B2 JP2013517432A JP2013517432A JP5951602B2 JP 5951602 B2 JP5951602 B2 JP 5951602B2 JP 2013517432 A JP2013517432 A JP 2013517432A JP 2013517432 A JP2013517432 A JP 2013517432A JP 5951602 B2 JP5951602 B2 JP 5951602B2
Authority
JP
Japan
Prior art keywords
flexible substrate
substrate
region
electronic chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013517432A
Other languages
English (en)
Other versions
JP2013531897A (ja
Inventor
ジャン、ブラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2013531897A publication Critical patent/JP2013531897A/ja
Application granted granted Critical
Publication of JP5951602B2 publication Critical patent/JP5951602B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • H05K1/0281Reinforcement details thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/038Textiles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10545Related components mounted on both sides of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07202Connecting or disconnecting of bump connectors using auxiliary members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07202Connecting or disconnecting of bump connectors using auxiliary members
    • H10W72/07204Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
    • H10W72/07207Temporary substrates, e.g. removable substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07232Compression bonding, e.g. thermocompression bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07302Connecting or disconnecting of die-attach connectors using an auxiliary member
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07302Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H10W72/07304Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H10W72/07307Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating the auxiliary member being a temporary substrate, e.g. a removable substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07332Compression bonding, e.g. thermocompression bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07337Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261Functions other than electrical connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00Direct bonding of chips, wafers or substrates
    • H10W80/211Direct bonding of chips, wafers or substrates using auxiliary members, e.g. aids for protecting the bonding area
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00Direct bonding of chips, wafers or substrates
    • H10W80/301Bonding techniques, e.g. hybrid bonding
    • H10W80/331Bonding techniques, e.g. hybrid bonding characterised by the application of energy for connecting
    • H10W80/333Compression bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/794Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、基板の上に電子チップをアセンブルする方法に関する。
新しい市場を獲得するために、電気分野(electronics sector)は、ますます厳しくなる環境に対して耐久性を有するように、従来の電子チップを変形する。しかしながら、フレキシブルな支持体の分野は、克服されていない多くの課題を持つ分野である。
テキスタイルといったフレキシブルな支持体の上に電子部品を集積する分野において、課題は、基板自体のフレキシブル性に主に起因するものである。
チップがフレキシブル基板の上に直接形成できない限り、電子チップは別に製造され、この特有な基板の上にアセンブルされる。
さらに、1つ又はそれ以上の電子チップを基板と接続しようとする際に、従来のアセンブル方法は、基板の一定の硬さ及び/又は一定の熱抵抗を要求する点によって、効果的なものではない。チップと他の装置とを接続するためにさらに有利なのは、例えば他のチップ又は受動素子を一緒に製造することである。
糸状の導電性ワイヤが設けられたテキスタイルに電子チップを集積することは、多くの解決策を与える。テキスタイルは、フレキシブル基板として機能し、導電性ワイヤはチップを外部素子と接続することを可能にする。
製造の一例が、米国特許文献2004/0074660と米国特許文献2006/0258205とに記載されている。これらの2つの文献においては、チップ又はアダプタはテキスタイルに接続され、チップ(アダプタ)とテキスタイルとの間の異なる接続の整列において問題を生じさせている。米国特許文献2004/0074660においては、チップとテキスタイルとの密閉を行うために、樹脂は形成された接続に注入される。
チップの側壁に沿って走る縦溝を用いて導電性ワイヤとチップとを接続することが提案されている。この方法は実施することが難しく、さらに、ワイヤの直径に適合するように形成された溝の形状を必要とするものである。
国際公開WO2005/067042においては、固い基板の上に形成された数個のチップは、電気ワイヤを備えるテキスタイルと接続するように配置される。この実施形態においては、異なるチップを接続する基板のためにアセンブリは最終的に硬いものとなっていることから、導電性フレキシブル基板の利点は失われている。日本特許文献04290478においては、支持板に接着されたテキスタイルによって固い基板が形成されている。テキスタイルは、発光ダイオードに供給するための導電性ワイヤを備える。さらに、硬い支持板のために、フレキシブル基板の利点が失われている。
実施が容易で、基板とチップとの間の整列性を良好に確保することができるような基板に電子チップをアセンブルする方法を与えることに対しての要求が高まっている。
この要求は、以下に添付された請求項による方法を用いて解決することができ、特に、以下のステップを備える方法を用いることによって解決することができる。
− 少なくとも1つの導電性ワイヤと重合性材料とが設けられたフレキシブル基板を準備するステップと、
− 基板の第1の領域において重合性材料を反応させることにより、基板のこの第1の領域を硬化させ、且つ、基板の表面上にチップの収納領域を形成するステップであって、収納領域は基板のより硬化された領域である、ステップと、
− 収納領域においてチップを配置することにより、導電性ワイヤをチップの電気接続領域に電気的に接続するステップと。
図1は、基板に搭載された2つのチップを概略的に示す上面図である。 図2は、基板の上にチップをアセンブルする方法を概略的に示す断面図である。 図3は、基板の上にチップをアセンブルする方法を概略的に示す断面図である。 図4は、基板の上にチップをアセンブルする方法を概略的に示す断面図である。 図5は、基板の上にチップをアセンブルする第2の方法のあるステップを概略的に示す断面図である。 図6は、基板の上にチップをアセンブルする第2の方法の他のステップを概略的に示す断面図である。 図7は、他の実施形態のアセンブル方法のあるステップを概略的に示す断面図である。 図8は、さらなる他の実施形態のアセンブル方法のあるステップを概略的に示す断面図である。 図9は、さらなる他の実施形態のアセンブル方法の他のステップを概略的に示す断面図である。 図10は、第3の実施形態のアセンブル方法のあるステップを概略的に示す断面図である。 図11は、第3の実施形態のアセンブル方法の他のステップを概略的に示す断面図である。 図12は、他の実施形態の基板に搭載された2つのチップを概略的に示す上面図である。
他の利点及び特徴は、本発明の特有の実施形態についての下記の説明によりさらに明らかにされる。本発明の特有の実施形態は、単なる例示であって、本発明を限定するものではない。本発明の特有の実施形態は添付の図面により示される。
図1に示すように、チップ2がアセンブルされた基板1は、少なくとも1つの導電性ワイヤ3を備えるフレキシブル基板である。ある実施形態においては、ワイヤ3は、電気絶縁性材料で全体的又は部分的に覆われている。他の実施形態においては、導電性ワイヤ3は電気絶縁性材料により覆われていない。
特有の実施形態においては、基板1は複数の導電性ワイヤ3を備える。導電性ワイヤ3は、基板の内部の1つの平面に含まれることができ、いくつかの平行な平面に配置されたワイヤ3であることも可能である。例えば、基板1は、基板1の内部の2つの平行な平面をなす2つのシリーズのワイヤを備える。
先の実施形態を組み合わせることができる他の実施形態においては、基板1は複数の非導電性ワイヤ3を備える。用いられた実施形態によれば、用いられたワイヤは、波状又は波状ではない形態を有する。導電性ワイヤは、全て同じ向きにすることができる。例えばマトリックスといったように集積され、いくつかの向きに配置されることができる導電性ワイヤであることもできる。
例えば、基板1は波状の複数のワイヤ3を備えるテキスタイルであり、そのうちに少なくとも1つの導電性ワイヤが存在する。他の例においては、基板1は、導電性ワイヤ3により覆われた支持膜を備える。基板1は、1つ又はそれ以上のワイヤ3が内部に存在する電気絶縁性材料から形成された膜である。(導電性又は非導電性)ワイヤ間の機械的固定は、支持膜又は異なるワイヤの間に存在する異なる機械的な接続を用いて行われる。
用いられる実施形態によれば、導電性ワイヤ3は、電気絶縁性材料の中に配置することができ、アセンブリは、ワイヤの形状で維持される、もしくは、絶縁材料の層からなるものとすることができる。
導電性ワイヤ3が絶縁性材料により覆われており、且つ、ワイヤの形状で維持されている場合、他のワイヤから電気的に絶縁されている導電性ワイヤは、横糸又は縦糸といった波状構造であることができる。
導電性ワイヤは例えば電気絶縁体により覆われている。それ自体が電気絶縁体である基板内部の絶縁層により覆われた導電性ワイヤを組み込むことも可能である。絶縁体を用いることなく導電性ワイヤを集積した場合、絶縁は基板構造によりなされる。
収納領域5は、チップ2を収納するように基板の上に形成される。チップ2のための収納領域5は基板1のより硬い領域である。この非常に硬い剛性は、収納領域に容易にチップを配置することができ、それによって、チップに対して導電性ワイヤと基板とが大きく変形することを避けることができる。このようにして、基板に対してチップを容易に配列させることができる。チップがフレキシブル基板上に集積する場合には特に効果的である。
基板の一部は、収納領域を形成するために異なる技術によって硬化されることができ、例えば収納領域を硬化するための反応を起こすような重合性材料4を用いることができる。チップが配置された際に、大きな変形を避けるため基板の硬度を促進させる外部促進剤を用いることができる。光、磁力、及び/又は電気的な刺激を用いて、一時的又は恒久的に収納領域の機械的性質を変えることも可能である。
このようにして、図に示すように、フレキシブル基板は、フレキシブル領域に隣り合い又はフレキシブル領域により囲まれる硬化領域を備える。2つの領域は異なる機械的性質を示す。この性質の違いは、例えば、硬化された収納領域を形成する材料とその隣のフレキシブル基板の材料との間のヤング率(Young’s module)の違いに起因するものである。収納領域のヤング率は、フレキシブル基板の残りの領域のヤング率と比べて高い。従って、硬化領域は導電性ワイヤに対してチップを正確に配置させる役割をにない、フレキシブルな領域は基板がもともと持っている利点を維持することができる。
先に説明した実施形態においては、収納領域5は基板の変形に対応することができる。この変形は、例えば1つ又はそれ以上のワイヤ3に対してといった、周囲(environment)に対してチップを配置する役割をになう。
基板1が電子チップ2のための収納領域5を形成するために変形する場合には、この収納領域5は、基板1の残りの部分に対してくぼんだ又は突出した形状となることができる。実施形態によれば、くぼんだ又は突出した収納領域5は、チップ2の表面に対応し、又は、チップ2と比べて広い表面を有する。このようにすることで、チップを配置する役割をにない、もしくは、2つのチップを並べてアセンブルすることを可能にする。収納領域が突出している場合には、収納領域をチップよりも狭い表面に対応させることもできる。
基板1の変形は好適な技術により達成することができる。図2に示すように、変形は、2つのハーフマトリックス6の間における基板に対するダイスタンプを用いて達成することができる。
ハーフマトリックス6に形成されたパターンによれば、基板1の反対側の面は、様々な形状を持つ、突出した又はくぼんだものとすることができる。突出した又はくぼんだ収納領域5の形成は、従来のダイスタンプ法による従来技術で行うことができる。
用いられたハーフマトリックスによれば、基板1はくぼんだ領域を有し、2つのくぼんだ領域は、基板の各サイドで互いに向かい合い、もしくは、1つのくぼんだ領域が突出した領域と向かい合う。図3に示す例においては、2つのくぼんだ領域は互いに向かい合っている。
基板1がフレキシブル基板である場合には、基板にとって収納領域5を好ましい形状に維持することは難しい。有利には、基板を局所的に硬化することができる重合性材料4又は他の材料を備える基板を用いる。重合性材料は、基板の最初からの構成物、又は、基板に付加することができるものであることができ、例えば、基板に重合性材料を堆積又は含浸させることによってこのようなものとすることができる。含浸又は堆積は、チップを将来収納する収納領域を生成し又は限定することができる。重合性材料の重合が起きた際には、重合性材料の機械的性質はより硬化したものとなるように変化する。重合性材料の変質(transformation)は基板を硬化することを可能にする。用いることができる他の材料に関しても同様である。
基板1の多孔性とその重合性材料4への親和性に応じて、基板の化学的成分と機械的強度とに関して基板を局所的に変化させることができる。このような場合でないときには、重合性材料4は、フレキシブル基板1の表面に硬化層を形成し、それに続く変形を避けることができる。
図3に示されるように、収納領域5を形成した後、重合性材料4が反応するように重合性材料4を処理する。基板1は少なくともチップ2の収納領域5の面において硬化される。重合性材料4の重合は好適な技術により得ることができ、例えば、熱処理又は電磁照射又は電子放射を用いることができる。
形状が変化することを避けるために、収納領域5の硬化は収納領域の変形の後にできるだけすぐに行われることが好ましい。好ましい方法によれば、基板1に求められるものにできるだけ近いフットプリントを維持するために、プレス又はダイスタンプを行った際に重合性材料4の変質は少なくとも部分的に起きる。
図4に示されるように、特有の実施形態においては、基板1が収納領域5の面で硬化した場合には、チップ2は収納領域5に配置される。チップ2の主面は基板と接するように配置され、基板とチップとは互いに固定される。基板1にチップ2を固定することは好適な技術により行われ、例えば、接着、収納領域にチップを埋め込む、又は、チップと基板に対向する面に配置された対応する素子との間の機械的固定により行われる。
図5及び6に示される他の実施形態においては、チップ2を用いて直接基板1をプレスすることができる。チップ2の主面は基板1の主面と接するように配置され、圧力が印加される。基板1は、チップ2とまったく同じ形状になるように変形される。有利には、収納領域5の変形がより良く行われるように、カウンタープレート7は用いられる。この変形は、最終的なもの(definitive)もしくは暫定的なもの(provisional)とすることができる。基板1とチップ2との間の機械的接触を効果的に確保するために印加された圧力は有利なものである。
ダイスタンプにおいては、様々な形状を持つフットプリントは基板1の1つ又は2つの表面で可能である。この特有の場合においては、収納領域5の形成とチップ2との配置とは同時に行われる。他の実施形態においては、基板1は、重合性材料4により、もしくは、プレスステップが終わった際に収納領域5の形状を維持するような他の技術によって、少なくとも局所的に硬化される。
他の実施形態においては、収納領域の硬化はカウンタープレート7を用いることと関連する。これは、重合性材料の使用を必要としない。
カウンタープレート7は基板と連携するものであり(associate with)、より硬化した領域すなわち収納領域5を定める効果を有する。チップは収納領域5の面の基板上に配置される。チップ2とカウンタープレート7とは基板1によって隔てられている。
チップ2は基板1と電気的接続されている。チップ2の主面に配置された電気接続領域8は、基板1の導電性ワイヤ3と電気的に接続される。チップ2の電気接続領域8は、例えば、チップ2の主面から突出した領域であり、又は、その反対に同じ面に対してくぼんだ領域である。電気接続領域8は、マイクロインサート、又は、可融金属材料から形成されたバンプ、又は、例えば特有の形状のバンプといったスタッドバンプにより得ることができる。電気接続は、導電性接着剤、好ましくは異方導電性接着剤(conducting anisotropic glue)によっても形成することができる。基板1の導電性ワイヤ3は、電力供給、及び/又は、基板1、チップ又は受動素子に電気的に接続された他の素子とチップ2との通信を可能にする。
その収納領域5中へのチップ2の配置を行った際、基板上のチップによって圧力を印加することは、導電性ワイヤ3と電気接続領域8との間の電気的接続を確保することを可能にする。
突出した接続領域は、導電性ワイヤを覆う絶縁材料が貫かれることを可能にし、従って、少なくとも部分的に導電性ワイヤが露出する。好ましい方法においては、チップの主面から突出した電気接続領域は、鋭い形状(pointed shape)、及び/又は、30マイクロメートルと等しい又は小さい直径を持ち、導電性ワイヤ3まで突出した領域8を貫通させる。
他の実施形態によれば、ワイヤ3が露出することなく接続領域を形成するために、追加的な化学的又はイオン又は機械的エッチングステップが行われる。
例えば、チップ内部でへこんだ接続領域は、カウンタープレート7により起こされた導電性ワイヤの変形についての利点を引き出すことにより導電性ワイヤ3と接続されることができる。
電気接続領域8と導電性ワイヤ3との間の接続を確保するために、導電性ワイヤとチップの電気接続領域とに応じて収納領域5を配置させる。
図7に示される他の実施形態は、導電性ワイヤとの接続は、将来の電気接続領域と向かい合って配置される絶縁材料に対する化学エッチング及び/又はイオンエッチング及び/又は機械エッチングにより構成される追加的なステップを用いて達成される。図に示される実施形態においては、導電性ワイヤ3との接続は、基板を貫通させ、さらにカウンタープレート7の面で止めることによって達成される。貫通コンタクトを得るために、カウンタープレート7の使用又はカウンタープレート7のエッチングの使用を必要としない。
用いられたエッチング技術に基づいて、導電性ワイヤを基板1の残りと同時に除去し、形成された空洞領域を接続領域8で充填する。電気的接続は電気ワイヤの側面を用いて得ることができ、接続領域は残りの電気ワイヤの中での信号の連続性を確保する。他の実施形態においては、基板1の除去の際に、導電性ワイヤ3を除去しない、もしくは完全に除去しない。導電性ワイヤを覆う絶縁層のほとんどは除去される。
チップ2は1つ又はそれ以上の追加的電気接続領域8(図1)を備えることができる。2つの活性化電気接続領域8の間の間隔は自由であり、複数のワイヤの間に存在する間隔としても機能する。
一方、基板1が数個の導電性ワイヤを備える場合には、2つの平行又はほぼ平行な導電性ワイヤ3の間の距離は、2つの電気接続領域8の間に存在する距離に準拠する。
数個の電気接続領域8が1つの導電性ワイヤ3に接続している場合には、ショートが生じることを避けるために、導電性ワイヤ3は2つのチップの間又は同じチップの2つの接続領域の間を切断することができる(図1)。例えば、パンチ又はレーザービームを用いるといった好適な技術によりワイヤは切断される。
ある実施形態においては、カウンタープレート7は基板変形ステップのみで用いられ、この場合には、カウンタープレート7は最終的な装置の中に存在しない。他の実施形態においては、カウンタープレート7は、チップ2及び/又は基板1のための機械的補強(mechanical strengthener)として働き、カウンタープレート7は電子チップに固定される。カウンタープレート7とチップ2とは、基板1のそれぞれのサイドに配置される。
他の実施形態においては、カウンタープレート7は追加電子チップ2により形成され、このチップは基板1と第1のチップ2とに機械的に接続されている。好ましくは、2つのチップ2は互いに電気的に接続されている。この電気的接続は、互いに向かい合った相補的な形状を有する複数の電気接続領域8により直接得ることができる。この場合、2つのチップの間の接続のためのワイヤ3を介した導通路が存在しない。この電気接続は、1つ以上の導電性ワイヤ3を介した通過によっても形成することができる。有利には、2つのチップ2の間の電気接続は有利には2つのチップ2の向かい合った面に配置される。
電子チップ2とカウンタープレート7との間の機械的接続は、例えば、接着剤又は強制的な接続構造を用いるといった好適な手段により形成することができる。
図8及び9に示される他の実施形態においては、先に説明した実施形態と組み合わせることができ、チップ2の収納領域5は、カウンタープレート7と基板上にカウンタープレートを押圧することにより形成される。基板は変形され、カウンタープレートは、カウンタープレートを備える面と反対の面の上の突出した領域を定める(図8)。1つ又はそれ以上の突出したパターンを備えるカウンタープレートも可能である。突出した収納領域は様々な形状にすることができる。突出した収納領域は、カウンタープレートのものと同じパターンを有することもできる。カウンタープレート7の突出したパターンは、基板1を通過する又は収納領域5の上にプリントされた盛り上がったパターンであっても良く、連続的にアセンブルされたチップ2の位置及び方向に対する不良を防止する手段として働く(図9)。
図9及び10に示されるように、カウンタープレート7に対するチップ2の配置は、基板1から突出した(図9)、又は、基板1のかたまりの中(図10)の収納領域により行うことができる。カウンタープレートは、2つの隣り合うチップと対応する収納領域の形成に用いることもできる。カウンタープレート7は、有利には、2つのチップ2を、互いに対して且つワイヤ3に対して配置するために用いることができる。
フレキシブル基板のワイヤ3の上にチップ2を配置し、且つ、基板に固定した後に、カウンタープレート7を好適な技術により除去することができる。カウンタープレート7は維持されたままでも良い。
従って、導電性ワイヤ3に対して不良を防止する手段が設けられたカウンタープレート7を配置することによって、導電性ワイヤ3に対するチップ2の配置は自動的に行われる。不良を避ける手段は、電気接続領域を形成することもできる。
カウンタープレートを押圧することにより基板を変形し、突出した収納領域を形成し、もしくは、基板を通過する1つ又はそれ以上の不良を防止する手段の通路を形成する。
導電性ワイヤ3と電気接続領域8との間の電気接続を確保するために、好ましくは導電性ワイヤ3に対してチップ2を配置することを行う。この配置は、収納領域5を定めた際、もしくは、収納領域5の中でのチップ2の配置を行った際に、行うことができる。
図1に示される特有の実施形態においては、2つのチップ2は、それぞれ数個の接続領域8を有し、基板1の上に集積される。2つのチップの間の接続を容易に且つ効果的に得るために、これらの2つのチップの電気接続領域は1つの導電性ワイヤに接続される。一方、互いに交信するものではなく、それにもかかわらず同じワイヤ3に接続されている2つの領域の間にショートが生じないように、導電性ワイヤは局所的にエッチングされている。
このようにして、フレキシブル基板の上に異なるチップをアセンブルすることと、チップの間の共有されたワイヤと切断領域とに応じた特有の機能を形成するためにチップを接続することとを、容易にする。
図8から11までに示された実施形態においては、導電性ワイヤ3と電気接続領域8とは断面図に示されていない。これらは、先の図面と同様に示すことができ、示されていない他の平面に接続を形成することが可能である。この場合、収納領域5に存在する変形は、不良を防止する手段として働く。
図12に示される他の実施形態においては、導電性ワイヤ3はマトリックス状に組織され、例えば、異なる方向を向いた複数のワイヤのシリーズが少なくとも2つ存在し、好ましくはワイヤの向きは垂直な方向となっている。1つ又はそれ以上のチップは複数の電気接続領域8を有する。ある接続8は第1の方向を向いたワイヤに電気的に接続され、一方、同じチップの他の接続は、第2の方向に向いたワイヤと電気的に接続される。
既に形成された接続に依存して、チップ2と向かい合った複数の導電ワイヤ3は接続されることもでき、もしくは、接続されなくても良い。1つの同じワイヤ3はチップ2の数個の接続領域8と接続することもできる。異なる信号が1つの同じワイヤの異なる領域に伝達される場合には、ワイヤは寄生信号の生成を避けるために切断される。例えば、第1の領域8を介してチップに入力された信号が、処理された後に、他のチップの方向に同じワイヤ3の上の第2の領域8により再注入される場合には、2つの連続した電気接続領域8の間のチップの面で電気ワイヤが切断される。
特有の実施形態においては、基板は2つの平行な平面内に配置された複数の導電性ワイヤを備える。ワイヤは各平面に様々に配置することができる。ワイヤの各シリーズは1つの方向に向くことができ、これらの2つの方向は平行であり、もしくは平行ではない。各平面のワイヤで組織されたマトリックスであっても良い。
チップ2が基板1に接続している場合には、接続はワイヤ3の平面の1つの上に、又は、ワイヤ3の2つの平面の上に形成することができる。特有の実施形態においては、チップ2の電気接続領域8は、重なった領域の面における2つの異なる平面にある2つのワイヤ3を同時に接続する。
先に説明した実施形態と組み合わせることができる他の実施形態においては、チップは、2つの重ね合わせたワイヤの間の内部接続を形成するための手段を備える。ワイヤの電気接続を行うために、内部接続は、2つの重ね合わせたワイヤに印加された圧力を用いることにより形成することができる。内部接続は、チップに生じる電気接続を用いることによっても得ることができ、2つの導電性ワイヤ3に直接接する。
2つのワイヤ3の間のこの内部接続は、チップ2と電気的に接続することも、接続しないこともできる。
この方法は、チップ配置を行う際に、変形に特に敏感なテキスタイルタイプの基板を用いる場合に特に有利である。収納領域の硬化は、変形を減少させることができ、それによって導電性ワイヤに対するチップ配置を行う。

Claims (17)

  1. フレキシブル基板(1)の上に電子チップ(2)をアセンブルする方法であって、
    − 少なくとも1つの導電性ワイヤ(3)と重合性材料(4)とが設けられた前記フレキシブル基板を準備するステップと、
    − 前記フレキシブル基板の第1の領域において前記重合性材料(4)を反応させることにより、前記フレキシブル基板(1)の前記第1の領域を硬化させ且つ前記フレキシブル基板(1)の第2の領域において反応させないようにし、前記第1の領域は前記フレキシブル基板(1)の表面上に前記電子チップ(2)の収納領域(5)を形成する、ステップであって、前記収納領域(5)は前記第2の領域に比べて前記フレキシブル基板(1)のより硬化された領域である、ステップと、
    − 前記収納領域(5)において前記電子チップ(2)を配置することにより、少なくとも1つの前記導電性ワイヤ(3)を前記チップ(2)の電気接続領域(8)に電気的に接続するステップと、
    連続的に備えることを特徴とする方法。
  2. 前記収納領域(5)を形成する前に、前記重合性材料(4)を前記フレキシブル基板(1)に含浸させるステップを備える、ことを特徴とする請求項1に記載の方法。
  3. 前記重合性材料(4)はエポキシ樹脂であることを特徴とする請求項1又は2に記載の方法。
  4. 前記電子チップ(2)の前記電気接続領域(8)と、少なくとも1つの前記導電性ワイヤ(3)と追加的な電気接続領域(8)との間の接続と、の間の少なくとも1つの前記導電性ワイヤ(3)を切断することを備えることを特徴とする請求項1から3のいずれか1つに記載の方法。
  5. 前記切断は、パンチ又はレーザービームによって行われることを特徴とする請求項4に記載の方法。
  6. 前記重合性材料を有している前記フレキシブル基板(1)の一部を変形させることを備え、その変形は前記フレキシブル基板(1)の前記変形させた部分における前記第1の領域の硬化前に行われることを特徴とする請求項1から5のいずれか1つに記載の方法。
  7. 重合性材料を有する前記フレキシブル基板(1)の前記一部の変形は、2つのハーフマトリックス間で前記フレキシブル基板(1)をダイスタンプすることにより重合性材料の処理されることを含む、ことを特徴とする請求項6に記載の方法。
  8. 重合性材料を有する前記フレキシブル基板(1)の前記一部の変形は、前記フレキシブル基板(1)の上に前記電子チップ(2)を押圧することにより重合性材料(4)が処理されることを含む、ことを特徴とする請求項6に記載の方法。
  9. 重合性材料を有する前記フレキシブル基板(1)の前記一部の変形は、前記フレキシブル基板(1)の上にカウンタープレートを押圧し、且つ、前記収納領域に前記電子チップを配置する前に前記カウンタープレートを取り除くことにより、重合性材料が処理されることを含む、ことを特徴とする請求項6又は8に記載の方法。
  10. 重合性材料を有する前記フレキシブル基板(1)の前記一部の変形は、前記フレキシブル基板(1)の上にカウンタープレートを押圧し、且つ、前記収納領域に前記電子チップを配置した後に前記カウンタープレートを取り除くことにより、重合性材料が処理されることを含む、ことを特徴とする請求項6又は8に記載の方法。
  11. 前記電子チップをカウンタープレートに押し付け、前記電子チップを前記収納領域に配置し、少なくとも1つの導電性ワイヤを前記電子チップの前記電気接続領域に電気的に接続することをさらに含むことを特徴とする請求項1から10のいずれか1つに記載の方法。
  12. 前記カウンタープレート(7)は、前記電子チップ(2)と電気的に接続される追加的電子チップである、ことを特徴とする請求項11に記載の方法。
  13. 前記カウンタープレートは、前記電子チップのくぼんだ領域と協働する少なくとも突出した領域を備えることを特徴とする請求項12に記載の方法。
  14. 前記電気接続領域(8)は前記電子チップ(2)の主面から突出している、ことを特徴とする請求項1から13のいずれか1つに記載の方法。
  15. 前記フレキシブル基板(1)はテキスタイルである、ことを特徴とする請求項1から14のいずれか1つに記載の方法。
  16. 前記フレキシブル基板(1)は2つの平行な平面内に配置された複数の導電性ワイヤ(3)を備え、且つ、前記電子チップは各平面の複数の導電性ワイヤの1つに電気的に接続される、ことを特徴とする請求項1から15のいずれか1つに記載の方法。
  17. 前記電子チップは、2本の重ね合わせられた導電性ワイヤ(3)に圧力を加えて前記2つの重ね合わせられた導電性ワイヤ(3)の間に相互接続を形成する突出した領域を備える、ことを特徴とする請求項16に記載の方法。
JP2013517432A 2010-07-06 2011-07-05 フレキシブル基板にチップをアセンブルする方法 Expired - Fee Related JP5951602B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1002846 2010-07-06
FR1002846A FR2962593B1 (fr) 2010-07-06 2010-07-06 Procede d'assemblage d'une puce dans un substrat souple.
PCT/FR2011/000395 WO2012007655A1 (fr) 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple

Publications (2)

Publication Number Publication Date
JP2013531897A JP2013531897A (ja) 2013-08-08
JP5951602B2 true JP5951602B2 (ja) 2016-07-13

Family

ID=43587503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013517432A Expired - Fee Related JP5951602B2 (ja) 2010-07-06 2011-07-05 フレキシブル基板にチップをアセンブルする方法

Country Status (6)

Country Link
US (1) US9179586B2 (ja)
EP (1) EP2591498A1 (ja)
JP (1) JP5951602B2 (ja)
CN (1) CN102971841A (ja)
FR (1) FR2962593B1 (ja)
WO (1) WO2012007655A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
GB2500380A (en) 2012-03-18 2013-09-25 Effect Photonics B V Arrangement and method of making electrical connections
EP2957154B1 (en) 2013-02-15 2018-11-07 IMEC vzw Textile integration of electronic circuits
US9801277B1 (en) * 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US10306755B2 (en) 2014-12-08 2019-05-28 Fujikura Ltd. Stretchable board
EP3251473B1 (en) * 2015-01-27 2018-12-05 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Flexible device module for fabric layer assembly and method for production
CN105047676A (zh) 2015-09-06 2015-11-11 京东方科技集团股份有限公司 一种封装用柔性基板及封装体
EP3483929B1 (en) * 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
US11022580B1 (en) 2019-01-31 2021-06-01 Flex Ltd. Low impedance structure for PCB based electrodes
EP3735111A1 (en) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with deformed layer for accommodating component
US11668686B1 (en) 2019-06-17 2023-06-06 Flex Ltd. Batteryless architecture for color detection in smart labels
CN112839425B (zh) * 2019-11-25 2024-07-12 浙江荷清柔性电子技术有限公司 柔性电路板、柔性芯片封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290478A (ja) * 1991-03-19 1992-10-15 Denki Kagaku Kogyo Kk マトリックス回路基板、その製造方法及び表示板
JPH0536868U (ja) 1991-10-11 1993-05-18 スタンレー電気株式会社 回路基板
AU663640B2 (en) * 1993-02-22 1995-10-12 Illinois Tool Works Inc. Membrane switch
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
DE19755792C2 (de) * 1997-12-16 2001-05-17 Titv Greiz Textiles Flächengebilde aus mehreren miteinander verbundenen, teilweise elektrisch leitende Drähte/Fäden enthaltenden Gewebelagen
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
DE10161527A1 (de) 2001-12-14 2003-07-03 Infineon Technologies Ag Aufbau- und Verbindungstechnik in textilen Strukturen
DE10307505B4 (de) 2003-02-21 2005-03-03 Infineon Technologies Ag Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Bestimmen eines Abstands von Mikroelektronikelementen der Textilgewebestruktur zu mindestens einer Referenzposition
JP4290478B2 (ja) 2003-05-20 2009-07-08 株式会社コーワ 洗浄用ブラシのブラシ片
DE10325883A1 (de) 2003-06-06 2004-12-30 Infineon Technologies Ag Verfahren zur Kontaktierung von leitfähigen Fasern
DE102004001661A1 (de) * 2004-01-12 2005-08-11 Infineon Technologies Ag Verfahren zum elektrischen Verbinden eines elektrischen Leiters mit einem elektronischen Bauelement und Vorrichtung
TWI246914B (en) * 2004-12-30 2006-01-11 Ind Tech Res Inst Flexible implantable electrical stimulator array
EP1727408A1 (de) 2005-05-13 2006-11-29 Eidgenössische Technische Hochschule Zürich Textil mit einem Leiterbahnsystem und Verfahren zu dessen Herstellung
EP1722614B1 (de) 2005-05-13 2007-12-12 Sefar AG Leiterplatte und Verfahren zu deren Herstellung
TWI276191B (en) * 2005-08-30 2007-03-11 Ind Tech Res Inst Alignment precision enhancement of electronic component process on flexible substrate device and method thereof the same
JP5437231B2 (ja) * 2007-03-29 2014-03-12 コーニンクレッカ フィリップス エヌ ヴェ ファブリック生地へ取り付けるための電子アセンブリ、電子繊維製品、及び斯様な電子繊維製品を製造する方法
TWI377880B (en) * 2007-08-20 2012-11-21 Ind Tech Res Inst Fabrication methods for flexible electronic devices
WO2010058360A1 (en) 2008-11-21 2010-05-27 Koninklijke Philips Electronics N.V. Textile electronic arrangement
EP2620042A1 (en) * 2010-09-21 2013-07-31 Koninklijke Philips Electronics N.V. Electronic textile and method of manufacturing an electronic textile

Also Published As

Publication number Publication date
EP2591498A1 (fr) 2013-05-15
CN102971841A (zh) 2013-03-13
US20130074331A1 (en) 2013-03-28
FR2962593B1 (fr) 2014-03-28
JP2013531897A (ja) 2013-08-08
US9179586B2 (en) 2015-11-03
WO2012007655A1 (fr) 2012-01-19
FR2962593A1 (fr) 2012-01-13

Similar Documents

Publication Publication Date Title
JP5951602B2 (ja) フレキシブル基板にチップをアセンブルする方法
KR101097816B1 (ko) 전자 부품 내장형 기판의 제조 방법
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
KR100650614B1 (ko) 다층기판 제조방법
JP4510020B2 (ja) 電子モジュールの製造方法
CN1853451B (zh) 用于制造电子模块的方法
CN101436571B (zh) 电器件和方法
CN101982025B (zh) 用于制造电子组件的方法
US8530753B2 (en) Fine wiring package and method of manufacturing the same
US10306750B2 (en) Circuit board and method for manufacturing a circuit board
US9967972B2 (en) Circuit board having an asymmetric layer structure
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
CN101567357B (zh) 具有配线基板的电子设备及用于这种电子设备的配线基板
US7678612B2 (en) Method of manufacturing semiconductor device
CN104781927B (zh) 用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法
JP4862871B2 (ja) 半導体装置
JP4447143B2 (ja) 半導体装置及びその製造方法
CN116666368A (zh) 半导体装置及半导体装置的制造方法
US20110189824A1 (en) Method for manufacturing an electronic device
US20070015338A1 (en) Substrate applicable to both wire bonding and flip chip bonding, smart card modules having the substrate and methods for fabricating the same
JP2012044163A (ja) 電気的構成要素を埋め込む方法
KR20170092285A (ko) 인쇄회로기판
KR20040045017A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20240164397A (ko) 반도체 패키지 스택 및 그 형성 방법
JP5760687B2 (ja) 配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160608

R150 Certificate of patent or registration of utility model

Ref document number: 5951602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees