JP5955073B2 - 表示装置及び表示装置の駆動方法 - Google Patents

Description

本発明は、表示装置、発光素子の駆動装置ならびに画像形成装置に関し、特に有機エレクトロルミネセンス素子とその駆動回路を備えた表示装置に関する。

近年、有機エレクトロルミネセンス（ＥＬ）素子などの発光素子を備えたアクティブマトリクス型の表示装置に対する高精細化や狭画素化のニーズが高まっており、それに伴って１つの画素に割り当て可能な領域が小さくなってきている。各画素には発光素子と発光素子を駆動する駆動回路とが配置される。従って、１つの画素に割り当て可能な領域が小さくなると、駆動回路に割り当てられる領域も小さくなるため、できるだけ少ない回路素子数で駆動回路を構成する必要がある。

駆動回路は、画像信号に応じて発光素子に供給する電流量を制御するトランジスタ（以下、駆動トランジスタと呼ぶ）を備えている。ところが、トランジスタには製造プロセスに起因して、電気特性にばらつきが生じる。特に、広く用いられている薄膜トランジスタは、閾値や移動度のばらつきが大きい。そのため、駆動トランジスタが薄膜トランジスタからなる表示装置の場合、同一の画像信号を与えたとしても、発光素子に供給される電流量が駆動回路ごとに異なって表示むらとなり、表示品質が低下してしまうという課題がある。

特許文献１では、発光素子に流れる電流をカレントミラー回路によって増幅してデータ側駆動回路にフィードバックし、フィードバックした電流と輝度情報をもつ基準電流とを比較して、発光素子に流れる電流が所望の輝度を得る駆動電流となるように制御している。

また、特許文献２では、駆動トランジスタの閾値電圧によらない電流が生成されるようにした駆動回路が開示されている。データ電圧の書き込みに先立って、駆動トランジスタと発光素子との間の電流経路を遮断し、かつゲート−ドレイン間を短絡する。これによって駆動トランジスタのドレイン電流がゲート−ソース間の容量を放電し、ゲート−ソース間電圧を小さくしていく。ゲート−ソース間電圧が駆動トランジスタの閾値電圧に等しくなった時点でドレイン電流が０になる。これによって容量に閾値電圧が保持される。このような、トランジスタに流れる電流によってゲート−ソース間電圧をそのトランジスタの閾値電圧にする動作は、オートゼロと呼ばれている。

オートゼロによって駆動トランジスタのゲート−ソース間容量に閾値電圧が保持された状態にある駆動回路に、データ電圧を書き込むには、データ線の電圧を基準電圧からデータ電圧に変化させ、ゲートとデータ線の間に接続された別の容量を介してデータ線の電圧変化を駆動トランジスタのゲートに伝える。これによって、ゲート−ソース間容量の両端電圧は、閾値電圧から、データ線の電圧変化に比例した電圧分だけ変化する。変化後のゲート−ソース間電圧は閾値電圧にデータ電圧に比例した変化分を上乗せした値になっている。これによって閾値電圧によらないドレイン電流が得られる。

特開２００３−１４０６１３号公報 特開２００３−２７１０９５号公報

特許文献１では、データ側駆動回路はデータ線毎に設けられ、複数の画素によって共用されるため、画素毎にデータ側駆動回路を設ける必要はない。その代わり、各発光素子に流れる電流を増幅した電流（モニタ電流）を、データ線を介してデータ側駆動回路へフィードバックする必要がある。モニタ電流が微小な電流の場合、データ線の寄生容量の影響を受けて微小電流の検出や補正に時間がかかるという課題がある。カレントミラー回路による増幅率を高めてモニタ電流を増大させようとすると、駆動回路が肥大化する恐れがある。

特許文献２のオートゼロ動作を用いる画素回路は、ゲート−ソース間の容量とゲート−データ線間の容量の２つを持つためにディスプレイ基板の上での占有面積が大きくなり、画素サイズを小さくして精細度の高い表示装置を得ることが困難である。

本発明は、駆動回路を構成する回路素子数を増やさずに、駆動トランジスタの電気特性のばらつきを補正して、高精細かつ高品質な画像表示が可能な有機ＥＬ装置を提供することを目的としている。

本発明は前記課題を解決するためになされたものであって、本発明に係る表示装置は、マトリクス状に配置された画素と、前記画素の列ごとに設けられたデータ線およびフィードバック線と、前記データ線およびフィードバック線に接続された列制御回路と、を備える表示装置であって、前記画素ごとに発光素子と前記発光素子を駆動する駆動回路が設けられ、前記駆動回路は、前記発光素子に流れる電流を制御する駆動トランジスタを有しており、前記列制御回路は、前記駆動トランジスタに所定の電流が流れる時の前記駆動トランジスタのゲートとソース間の電圧を検出する検出手段と、
前記検出手段にて検出された電圧に画像情報に応じた電圧を加算して、前記データ線に供給する手段と、を有し、前記検出手段は、所定範囲の電位を走査してデータ線に供給する電圧走査回路、前記駆動トランジスタに流れる電流を電圧に変換する電流―電圧変換回路、前記電流―電圧変換回路から出力される電圧と参照電圧とを比較する比較手段、を有し、前記電流―電圧変換回路の入力は、前記フィードバック線によって行われ、前記フィードバック線の電圧は、一定の電圧に制御されるものであり、前記電流―電圧変換回路から出力される電圧が前記参照電圧に等しくなったところで、前記走査を停止する信号を出力
することを特徴とする。

上述した本発明の構成によれば、駆動回路の回路素子数をできるだけ少なくしながらも駆動トランジスタの特性ばらつきを補正することができ、高精細かつ高品位な表示装置を提供することができる。

本発明にかかる表示装置の構成例を示すブロック図。 本発明にかかる表示装置の駆動回路と列制御回路の接続例を示す図。 電流―電圧変換回路の具体的な回路構成例を示す図。 電圧走査回路の具体的な回路構成例を示す図。 電圧走査回路の動作を示すタイミングチャート図。 本発明にかかる表示装置の動作を示すタイミングチャート図。

図１は、本発明にかかる表示装置の構成例を示すブロック図である。マトリクス表示装置１０は行方向および列方向に配列した複数の画素１によって表示が行われる。画素１は、有機ＥＬ素子などの発光素子と、それを駆動する駆動回路（画素回路）から構成されている。カラー表示が可能な表示装置においては、発光素子は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３種類あって、行方向に周期的に配列している。発光素子には有機ＥＬ素子が特に好ましく、他に無機ＥＬ素子やＬＥＤなどが用いられることもあり得る。

画素１は、行方向に延びる走査線４と、列方向に延びるデータ線６およびフィードバック線７によって制御される。走査線４は行制御回路２によって信号が与えられ、画素１を書き込みモード、発光モードなどに制御する。画素１の発光状態を決めるデータ信号は、列制御回路３内で生成され、データ線６を通じて書き込みモードにある画素１に書き込まれる。画素１は、発光モードにあるときに、書き込まれた輝度信号に応じて発光する。

図２は、図１のマトリクス表示装置１０の１つの列を取り出して、画素回路の詳細とデータ線６とフィードバック線７がどのように列制御回路３に接続されているかを示した図である。図１と同じ部分には同じ符号を付した。

駆動回路９は、４つのｐチャネル型電界効果トランジスタ１１、１２、１３と、データ電圧を保持するための画素容量１５とを含んでいる。駆動回路９には、トランジスタ１２を制御する走査線４ａ、トランジスタ１３を制御する走査線４ｂ、データ線６、基準電圧線７、図１では不図示の電源線５が接続されている。

トランジスタ１１のソースは電源線５と画素容量１５の一端とに接続されおり、ドレインは発光素子８のアノード電極と、トランジスタ１３を介してフィードバック線７とに接続されている。また、トランジスタ１１のゲートは画素容量１５の他端と、トランジスタ１２を介してデータ線６とに接続されており、画素容量１５に保持されたゲート−ソース間電圧によって決まる電流（ドレイン電流）をドレインから出力し、発光素子８に供給する。トランジスタ１１が、画像信号に応じて発光素子に供給する電流量を制御する駆動トランジスタである。

データ線６と駆動トランジスタ１１のゲートとの間にあるトランジスタ１２は、データ線６の電圧を駆動トランジスタ１１のゲートに伝えるためのスイッチ（第１スイッチ）である。また、フィードバック線７と駆動トランジスタ１１のドレインとの間にあるトランジスタ１３は、トランジスタ１２がオンのときに、駆動トランジスタ１１のドレイン電流をフィードバック線７に流すためのスイッチ（第２スイッチ）である。

列制御回路３は、画素列毎に設けられた回路ブロック１７、１９、２０、２１と、１つの容量１８とを、それぞれ複数有している。回路ブロック１９はデータ電圧を生成するデータ生成回路、回路ブロック１７は電圧増幅器である。回路ブロック２０は、駆動回路９からフィードバック線７を介して出力される電流Ｉｏｕｔを検出するための電流検出手段である。回路ブロック２１は、電流検出ブロック２０で検出される電流が所定の値に等しくなる時の、駆動トランジスタ１１のゲート−ソース間電圧を特定するため、所定範囲の電圧を走査して画素回路へ出力するための電圧走査手段である。容量１８は、データ生成回路１９の出力を電圧増幅器１７に伝える結合容量である。

データ生成回路１９で生成されたデータ電圧は、電圧走査ブロック２１から出力される電圧を加算し、電圧増幅器１７を経てデータ線６に出力することができる。

本発明にかかる画素回路のプログラミング方法の概要を説明する。

１画素列に含まれる駆動回路のうち、プログラミング対象のｎ行目の駆動回路ｐｉｘ（ｎ）のトランジスタ１２、１３をオンにする。そして、データ生成回路１９の出力電圧を、駆動トランジスタのドレイン電流を０とするゲート−ソース間電圧Ｖａに相当する電圧に固定する。一旦、電圧走査ブロック２１のＶｐｒｅ出力端子から出力する電圧を、駆動トランジスタのドレイン電流が０となるゲート−ソース間電圧に相当する電圧設定した後、ドレイン電流が増加する方向に電圧値を走査する。なお、Ｖｐｒｅ出力端子の電圧値は、ドレイン電流が最大となる電圧から、ドレイン電流が減少する方向に走査をしてもよい。

データ線６を介して駆動回路ｐｉｘ（ｎ）の駆動トランジスタのゲートには、（Ｖａ＋Ｖｐｒｅ）が入力され、ゲート−ソース間電圧に応じたドレイン電流がフィードバック線７に出力され、検出電流Ｉｏｕｔとして電流検出ブロック２０に入力される。電流検出ブロック２０は、検出電流Ｉｏｕｔが所定の電流に等しくなったところで、電圧走査ブロック２１に走査を停止する信号を出力する。この動作は、駆動回路に画像信号を書き込む前に、各駆動回路の状態を揃えるために行う動作であって、先行技術における閾値や移動度の補正動作に相当する。検出電流Ｉｏｕｔを比較する所定の電流は、各駆動回路で共通の電流値であれば任意に決定することができる。

電圧走査ブロック２１が電流検出ブロック２０から走査停止の信号を受けた時の電圧は、データ線の寄生容量や容量１８に保持されると、トランジスタ１３をオフする。続いてデータ生成回路１９から画像信号に応じたデータ電圧を出力し、走査信号データ線の寄生容量や容量１８に保持され電圧にデータ電圧が加算された電圧を駆動回路へ入力し、駆動トランジスタのゲートに書き込む。駆動回路ｐｉｘ（ｎ）のプログラミングが完了すると、トランジスタ１２をオフし、次のプログラミング対象のｎ＋１行目の駆動回路ｐｉｘ（ｎ＋１）ののトランジスタ１２、１３をオンして、ｐｉｘ（ｎ）と同様にプログラミングを行う。

次に、電流検出ブロック２０、電圧走査ブロック２１の回路構成を詳細に説明した後、表示装置の具体的な駆動方法を説明する。

電流検出ブロック２０は、電流―電圧変換回路２２とコンパレータ２３とを備えており、電圧走査ブロック２１は、加算回路２４と電圧走査回路２５と、スイッチ２６とを備えている。

フィードバック線７は電流―電圧変換回路２２に接続されており、駆動回路から出力される検出電流Ｉｏｕｔは、電流―電圧変換回路２２で電圧に変換される。電流―電圧変換回路２２のＶｓａｍｐ出力端子は、コンパレータ２３の一端に入力され、コンパレータ２３の他端には参照電圧ＲＥＦが入力される。

参照電圧ＲＥＦは、電気特性が互いに異なる駆動トランジスタを有する複数の画素回路を、一定の状態に揃えるための電圧である。参照電圧ＲＥＦは、データ電圧とは関係のない、任意の値を選択すれば良い。参照電圧ＲＥＦは、少なくとも１画面分のデータ電圧をプログラミングする間、すべての電流―電圧変換回路２２に共通の値に固定されていればよく、画面毎に参照電圧ＲＥＦを変更しても良い。例えば、表示する画面の平均輝度が高い場合は参照電圧ＲＥＦを高く、平均輝度が低い場合は参照電圧ＲＥＦを低く設定しておけば、各画素に含まれる駆動トランジスタの閾値や移動度などの特性ばらつきを、より低減することが可能となる。コンパレータ２３は、Ｖｓａｍｐ出力端子の出力電圧＜参照電圧ＲＥＦの時にＨｉｇｈ（Ｈ）を出力し、それ以外はＬｏｗ（Ｌ）を出力する。

コンパレータ２３の出力は加算回路２４の一端に入力され、加算回路２４の他端には制御信号ＲＥＳが入力される。そして、加算回路２４のＶｃ出力端子は、スイッチ２６の制御端子に接続される。加算回路２４の出力端子Ｖｃは、コンパレータ２３の出力がＨの時にＨを出力し、それ以外はＬを出力する。

スイッチ２６の一端は電圧走査回路２５に接続され、スイッチ２６の他端は容量１８および電圧増幅器１７に接続される。電圧走査回路２５には制御信号ＲＥＳが入力される。スイッチ２６はＶｃ出力端子がＨの時に導通し、Ｌの時に遮断する。容量１８の他端はデータ生成回路１９の出力に接続され、電圧増幅器１７の出力はデータ線に接続される。

図３は電流―電圧変換回路２２の具体例を示したもので、トランジスタ３０、容量３１、オペアンプ３２、抵抗３３を備えている。オペアンプ３２のプラス側にはフィードバック線７は接続され、マイナス側には参照電圧Ｖｉｎｐが入力される。オペアンプ３２の出力はトランジスタ３０のゲートに入力され、トランジスタ３０のドレインはフィードバック線７に接続される。フィードバック線７には容量３１が接続されているが、フィードバック線７には寄生容量が発生するのでその容量を用いてもよい。トランジスタ３０のソースには抵抗３３が接続され、Ｖｓａｍｐ出力端子に接続される。抵抗３３の他端は所定の電圧Ｖｍに接続される。

オペアンプ３２のフィードバック線７が接続された端子（フィードバック線端子）の電圧がＶｉｎｐよりも高い場合、オペアンプ３２の出力電圧は高くなりトランジスタ３０のゲート−ソース間電圧Ｖｇｓが大きくなる。Ｖｇｓに応じてトランジスタ３０を流れる電流も大きくなり容量３１が放電動作をする。従ってフィードバック線７の端子電圧は下降する。

フィードバック線端子電圧がＶｉｎｐよりも低い場合、オペアンプ３２の出力電圧は低くなり、トランジスタ３０のＶｇｓが小さくなる。Ｖｇｓに応じてトランジスタ３０を流れる電流も小さくなり容量３１に対して充電動作をする。従ってフィードバック線端子電圧は上昇する。このような動作によりフィードバック線端子電圧は常にＶｉｎｐの電圧と等しくなるように制御される。Ｖｉｎｐの電圧を、発光素子６が発光しない電圧に設定しておくと、トランジスタ１３がオンしている間、発光素子６が発光しないように制御することができる。

抵抗３３はフィードバック線から入力された電流を電圧に変換してＶｓａｍｐを出力する。電圧Ｖｍはフィードバック線の電圧Ｖｒｅｆよりも低い電圧とし、検出中はＶｓａｍｐ＞Ｖｒｅｆ、かつ、トランジスタ３０のソース−ドレイン間電圧Ｖｄｓを確保しながら精度よく検出できるように抵抗２２の値を設計する。

以上の動作によりフィードバック線端子電圧を一定の電位に保ったまま、駆動回路から出力される電流Ｉｏｕｔの大きさを検出し、電流Ｉｏｕｔに対応した電圧Ｖｓａｍｐに変換することができる。

電圧走査回路２５の具体例を図４に示す。ｐ型トランジスタ４１のソースは電源線５に接続される。またドレインはＶｐｒｅ出力端子に接続され、ゲートは制御信号ＲＥＳが接続される。ｎ型トランジスタ４２のゲートとドレインはＶｐｒｅ出力端子に接続され、ソースはＶｓｓ（ＧＮＤ）に接続される。Ｖｐｒｅ出力端子には、容量４３が接続される。

この回路の動作について図５のタイミングチャートを用いて説明する。制御信号ＲＥＳがＬになると、トランジスタ４１のゲートがＬになりトランジスタ４１がオンし、Ｖｐｒｅ出力端子は電源線の電位Ｖｏｌｅｄと同電位になる（この状態をリセット状態と呼ぶ）。この時、容量４３にはＶｐｒｅとＶｓｓ（ＧＮＤ）との電位差、Ｖｏｌｅｄが充電される。トランジスタ４１のゲートがＬからＨの状態になるとトランジスタ４１はオフし、トランジスタ４２のゲート−ソース間電圧Ｖｇｓに応じて流れる電流により容量４３が放電され、出力端子Ｖｐｒｅの出力電圧はＶｏｌｅｄから下降する。そしてトランジスタ４２の閾値電圧になるまで電流を流し、放電動作を行う。つまり、出力端子Ｖｐｒｅから出力される電圧は、Ｖｏｌｅｄからトランジスタ４２の閾値電圧までの所定範囲の電圧が走査される。出力端子Ｖｐｒｅの出力電圧を走査するのに必要な走査時間は、容量４３のサイズやトランジスタ４２のチャネル幅とチャネル長の比（Ｗ／Ｌ）によって決定される。表示装置の設計に応じた走査時間以内で検出できるように、容量４３のサイズやトランジスタ４２を設計する。

続いて、図２の回路に、図３、４に示した回路を適用した表示装置の駆動回路のプログラミングについて説明する。ｎ行目の駆動回路ｐｉｘ（ｎ）のプログラミング動作を示したタイミングチャートを図６に示す。

ｔ１〜ｔ２の間、走査線４ａ（ｎ）、４ｂ（ｎ）がＬになり、トランジスタ１２、１３がオン状態になっている。ｔ１のタイミングで制御信号ＲＥＳがＬになり、電圧走査回路２５のトランジスタ４１がオンして、電圧走査回路２５のＶｐｒｅ出力端子は電源線５の電位Ｖｏｌｅｄと同電位となる。その後、制御信号ＲＥＳがＨになり、加算回路２４のＶｃ出力端子からはＨが出力され、スイッチ２６がオンする。Ｖｃ出力端子は、電流―電圧変換回路２２の出力端子の電圧Ｖｓａｍｐ＜参照電圧ＲＥＦの時にＨの状態になり、それ以外はＬの状態となる。

電圧走査回路２５から出力された電圧Ｖｐｒｅは、スイッチ２６、アンプ１７を通して、ｎ画素目の駆動トランジスタ１１のゲートに入力される。この時、データ生成回路１９の出力は、固定電位Ｖｄａに設定する。電流―電圧変換回路１２のＶｉｎｐ電圧は、発光素子８が発光しない電圧に設定する。

駆動トランジスタ１１の電流は、フィードバック線７を通して電流―電圧変換回路２２に入力され、電圧Ｖｓａｍｐに変換されてコンパレータ２３の一端に入力される。この時の駆動トランジスタ１１のＶｇｓがほぼ０であることから、ドレイン電流、すなわち検出電流Ｉｏｕｔもほぼ０となり、Ｖｓａｍｐ＜参照電圧ＲＥＦとなって、コンパレータ２３の出力はＨになる。

制御信号ＲＥＳをＬからＨに切り替えて以降は、電圧走査回路２５の出力電圧Ｖｐｒｅは、電圧走査回路２５の容量４３の放電動作により下降する。これに伴い駆動トランジスタ１１のＶｇｓは徐々に大きくなり、検出電流Ｉｏｕｔも増加し、Ｖｓａｍｐも増加する。

次にあるＶｇｓにおける検出電流においてＶｓａｍｐ＝Ｖｓｅｔ＞参照電圧ＲＥＦとなった時、コンパレータ２３の出力はＨからＬに変化して加算回路２４の出力ＶｃがＬになり、スイッチ２６はオフとなる。データ線６には、検出された電圧Ｖｓｅｔになる。

ｔ２〜ｔ３では、データ線６の電圧はスイッチ２６が遮断されたことにより、検出された電圧Ｖｓｅｔを保持する。走査線４ｂ（ｎ）をＬからＨに切り替え、トランジスタ１３をオフする。

ｔ３〜ｔ４でデータ生成回路１９の出力を、固定電位Ｖｄａからデータ電圧Ｖｖｉｄｅｏに変化させる。発光素子の発光輝度を大きくするには低い電圧（Ｗ）、小さくするには高い電圧（ＢＫ）に設定すればよい。容量１８を介して、ＶｄａとＶｖｉｄｅｏの差電圧（Ｖｄａ−Ｖｖｉｄｅｏ）が、データ線７が保持する電圧Ｖｓｅｔに加算され、プログラミング対象の駆動回路の駆動トランジスタ１１（ｎ）のゲートには、Ｖｓｅｔ−（Ｖｄａ―Ｖｖｉｄｅｏ）が書き込まれる。

走査線４ａ（ｎ）をＬからＨに切り替えてトランジスタ１２をオフし、画素ｐｉｘ（ｎ）プログラミング動作が完了する。続くｔ４〜ｔ９では、データ線６やフィードバック線７は、画素ｐｉｘ（ｎ＋１）のプログラミング動作に利用される。

ｔ４〜ｔ６では、Ｖｓｅｔ−（Ｖｄａ―Ｖｖｉｄｅｏ）の電圧が画素容量１５に保持されて駆動トランジスタ１１のＶｇｓ電圧になり、この電圧に応じた電流が発光素子８に供給されて発光が行われる。

ｔ６〜ｔ７で４ａ（ｎ）をＬに切り替え、トランジスタ１２をオンする。この時、データ線６は、他の駆動回路の電流検出動作に利用されているのでデータ線６の電圧はＶｏｌｅｄ電圧付近になっている。従って、画素ｐｉｘ（ｎ）の駆動トランジスタ１１のゲートに、この時のデータ線６の電圧を書き込むことで、発光素子を消灯させることができる。発光素子の発光輝度をデューティを制御しない方式で調整するのであれば、このシーケンスは省くことが可能である。

ｔ８〜ｔ９では、画素ｐｉｘ（ｎ＋１）の消灯動作を行う。

以上の動作により、駆動トランジスタ１１の電気特性のばらつきの補正を行うことができ、高品位な画像を得ることが可能になる。また、本発明において、電圧走査回路２５をリセット状態とするときの電圧をＶｏｌｅｄとしたが、短時間で検出するためＶｏｌｅｄよりも低い電圧（ただし閾値電圧よりは高い電圧）に適宜変更してもよい。本実施例の駆動トランジスタ７はｐ型で説明しているが、ｎ型のトランジスタを用いることも可能である。

１ 画素
２ 行駆動回路
３ 列駆動回路
４ 走査線
５ 電源線
６ データ線
７ フィードバック線
８ 発光素子
９ 駆動回路
１０ 表示装置
１１ 駆動トランジスタ
１２ 第１スイッチ
１３ 第２スイッチ
１７ 電圧増幅器
１８ 容量
１９ データ生成回路
２０ 電流検出手段
２１ 電圧走査手段
２２ 電流―電圧変換回路
２３ コンパレータ
２４ 加算回路
２５ 電圧走査回路

Claims (1)

1. 行方向および列方向に配列された画素と、前記画素の列ごとに設けられたデータ線およびフィードバック線と、前記データ線およびフィードバック線に接続された列制御回路と、を備える表示装置であって、
   前記画素ごとに発光素子と前記発光素子を駆動する駆動回路が設けられており、
   前記駆動回路は、前記発光素子に流れる電流を制御する駆動トランジスタを有し、
   前記列制御回路は、前記駆動トランジスタに所定の電流が流れる時の前記駆動トランジスタのゲートとソース間の電圧を検出する検出手段と、
   前記検出手段にて検出された電圧にデータ電圧を加算して、前記データ線に供給する手段と、を有し、前記検出手段は、所定範囲の電位を走査してデータ線に供給する電圧走査回路、前記駆動トランジスタに流れる電流を電圧に変換する電流―電圧変換回路、前記電流―電圧変換回路から出力される電圧と参照電圧とを比較する比較手段、を有し、前記電流―電圧変換回路の入力は、前記フィードバック線によって行われ、前記フィードバック線の電圧は、一定の電圧に制御されるものであり、前記電流―電圧変換回路から出力される電圧が前記参照電圧に等しくなったところで、前記走査を停止する信号を出力
   することを特徴とする表示装置。

Images