JP5956783B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5956783B2 JP5956783B2 JP2012046329A JP2012046329A JP5956783B2 JP 5956783 B2 JP5956783 B2 JP 5956783B2 JP 2012046329 A JP2012046329 A JP 2012046329A JP 2012046329 A JP2012046329 A JP 2012046329A JP 5956783 B2 JP5956783 B2 JP 5956783B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- lid member
- leads
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/417—Bonding materials between chips and die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/465—Bumps or wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
<半導体装置の構成>
まず、本実施の形態の半導体装置の構成について説明する。図1は本実施の形態の半導体装置の上面側を示す平面図、図2は図1に示す半導体装置の下面側を示す平面図、図3は、図1に示す半導体装置の側面図である。また、図4は、図1のA−A線に沿った断面図、図5は、図1のB−B線に沿った断面図である。また、図6は、図1に示す半導体装置の上キャップを透視して内部構造を示す透視平面図である。また、図7は図6の一部の拡大平面図である。また、図8は図4または図5に示すキャップを示す断面図である。また、図9は、図6のA−A線に沿った断面図である。
まず、半導体装置10の外観構造について説明する。図1に示す上面側の上キャップ(蓋部材)12は、外面(上面)12aおよび外面12aの周囲に配置される側面12cを有し、平面視において四角形(四辺形)を成す。上キャップ12は周縁部に以下の四辺(四つの主辺)を備えている。すなわち、上キャップ12は、周縁部に、X方向に沿って延びる辺(主辺)12h1、辺12h1と交差(直交)するY方向に沿って延びる辺(主辺)12h2、辺12h1と対向する辺(主辺)12h3、および辺(主辺)12h2と対向する辺12h4を備える。また、上キャップ12は、辺12h1、辺12h2、辺12h3、辺12h4が交差する領域に位置する四つの角部12kを備える。詳しくは、上キャップ12は、辺12h1と辺12h2が交差する領域に角部12k1を備える。また、上キャップ12は、辺12h3と辺12h4が交差する領域に角部12k2を備える。また、上キャップ12は、辺12h1と辺12h4が交差する領域に角部12k3を備える。また、上キャップ12は、辺12h2と辺12h3が交差する領域に角部12k4を備える。
次に、半導体装置10の内部構造について説明する。図4に示すように、半導体装置10は、半導体チップ1、半導体チップ6、ダイパッド(チップ搭載部)2、およびダイパッド2の周囲に配置された複数のリード3を有している。また、半導体装置10は、半導体チップ1と複数のリード3を電気的に接続する複数のワイヤ5を有している。また、半導体装置10は、半導体チップ1、6、および複数のワイヤ5を封止する封止体7を有している。また半導体装置10は封止体7を覆うキャップ(蓋部材)11を有している。
次に図5〜図9に示す半導体装置10の製造工程について説明する。半導体装置10は、図10に示す組み立てフローに沿って製造される。図10は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図11〜図33を用いて、以下に説明する。
図11は、図10に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図12は、図11に示す複数の製品形成領域のうち、1つの製品形成領域周辺の拡大平面図である。また、図13は図12のA−A線に沿った拡大断面図である。
図14は、図12に示すダイパッド上に接着材を介して半導体チップを搭載した状態を示す拡大平面図、図15は図14のA−A線に沿った拡大断面図である。また、図16は、図14に示す半導体チップ上に接着材を介して別の半導体チップを搭載した状態を示す拡大平面図、図17は図16のA−A線に沿った拡大断面図である。
図18は、図16に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図、図19は、図18のA−A線に沿った拡大断面図である。
図20は、図18に示す複数のリード上にキャップを接着固定した状態を示す拡大平面図、図21は、図20のA−A線に沿った拡大断面図である。また、図22は図20に示すリードフレームの上下を反転させた状態を示す拡大平面図、図23は、図22のA−A線に沿った拡大断面図である。また、図24は、図18に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図、図25は、図24のA−A線に沿った拡大断面図である。また、図26は、図24に示す封着材を介して実装面側のキャップを接着固定した状態を示す拡大平面図、図27は、図26のA−A線に沿った拡大断面図である。また、図28は、図26のB−B線に沿った拡大断面図である。
図29は、図20に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図、図30は図29のA−A線に沿った拡大断面図である。また、図31は、図29に示すB−B線に沿った断面において、キャップが形成する空間内に、封止用の樹脂を供給する状態を示す拡大断面図である。
図32は、図29に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。なお、図32に示すA−A線に沿った拡大断面図は、図4と同様なので図示を省略し、図4を用いて説明する。
図33は、図32に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。
本実施の形態では、前記実施の形態1で説明した半導体装置10の変形例として、半導体チップの裏面側に配置するキャップにはキャビティ部を形成せず、平板であるキャップを用いたパッケージ構造について説明する。なお、本実施の形態では、前記実施の形態1で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態1との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態1で説明した図面を引用して説明する。
図34は、図2に対する変形例である半導体装置の下面側を示す平面図である。また、図35は、図4に対する変形例である半導体装置の断面図、図36は図5に対する変形例である半導体装置の断面図である。また、図37は、図6に対する変形例である半導体装置の透視平面図である。なお、図34に示す半導体装置の上面図は、前記実施の形態1で説明した図1と同様なので図示は省略する。
次に、図34〜図37に示す半導体装置50の製造方法について説明する。本セクションでも、前記実施の形態1で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。図38は、図10に対する変形例である半導体装置の組み立てフローを示す説明図である。
本実施の形態では、前記実施の形態1で説明した半導体装置10の変形例として、封止体を形成した後で、封止体を覆うようにキャップを配置する実施態様について説明する。なお、本実施の形態では、前記実施の形態1で説明した半導体装置の製造方法およびその構造の相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態1との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態1で説明した図面を引用して説明する。
まず、本実施の形態の半導体装置の製造方法について説明する。図42は、図10に対する変形例である半導体装置の組み立てフローを示す説明図である。また、図43は、図4に対する他の変形例である半導体装置の断面図、図44は図5に対する他の変形例である半導体装置の断面図である。また、図45は、図43に対する変形例である半導体装置の断面図である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1a、6a 表面(主面、上面)
1b、6b 裏面(主面、下面)
1c、6c 側面
1p、6p パッド(電極、ボンディングパッド)
2 ダイパッド(チップ搭載部)
2a 上面
2b 下面
3 リード
3a インナリード部
3b アウタリード部
3c ボンディング領域
3d 封止領域
3e 封着領域
5、5a、5b ワイヤ(導電性部材)
7 封止体
7a 上面
7b 下面
7c 側面
7p 樹脂
8 吊りリード
10、50、51、52、53、54 半導体装置
11 キャップ(蓋部材、部材)
12 上キャップ(蓋部材)
12a 外面(上面、露出面)
12b 内面(下面)
12c 側面
12d 窪み部(空間形成部)
12e フランジ部(突出部、接着領域)
12f 接着面
12h1、12h2、12h3、12h4 辺
12k、12k1、12k2、12k3、12k4 角部
13 下キャップ(蓋部材)
13a 内面(上面)
13b 外面(下面、露出面、実装面)
13c 側面
13d 窪み部(空間形成部)
13e フランジ部(突出部、接着領域)
13f 接着面
13h1、13h2、13h3、13h4 辺
13k、13k1、13k2、13k3、13k4 角部
14、14a、14b 封着材
15 下キャップ(蓋部材)
15a 内面(上面)
15b 外面(下面、露出面、実装面)
15h1、15h2、15h3、15h4 辺
15k、15k1、15k2、15k3、15k4 角部
16 接着材
20 リードフレーム
20a 製品形成領域
20b 外枠(枠体)
20c 枠部
20h、20h1、20h2、20h3、20h4 辺
20k、20k1、20k2、20k3、20k4 角部
21 基材
22 ダムバー(ダム部、タイバー)
30、31 押圧治具
32 ステージ
32a 凹部
32b リード保持部
40 成形金型
40B ベント部(排出部)
40G ゲート部(供給部)
41 上金型(第1金型)
41a 内面(下面)
41b 金型面(クランプ面)
42a 内面(上面)
42b 金型面(クランプ面)
42 下金型(第2金型)
43、44 キャビティ
45 樹脂フィルム
MM 金属膜
S1 接着材
S2 接着材
SK 隙間
TK 空間
Claims (12)
- 以下の工程を含む半導体装置の製造方法:
(a)第1面を有するチップ搭載部、および前記チップ搭載部の周囲に配置された複数のリードを有するリードフレームを準備する工程;
(b)前記(a)工程の後、表面、前記表面に形成された複数の電極、および前記表面とは反対側の裏面を有する半導体チップを、前記チップ搭載部の前記第1面上に搭載する工程;
(c)前記(b)工程の後、前記半導体チップの前記複数の電極と前記複数のリードを、複数のワイヤを介して電気的に接続する工程;
(d)前記(c)工程の後、前記半導体チップおよび前記複数のワイヤを覆うように蓋部材を配置し、封着材を介して前記蓋部材を前記複数のリードに接着する工程;
(e)前記(d)工程の後、前記蓋部材内の前記半導体チップが配置された空間内に樹脂を供給し、前記複数のワイヤおよび前記半導体チップを前記樹脂で封止する工程;
ここで、
前記蓋部材は、金属部材から成り、
前記蓋部材の平面形状は、第1角部を有する四角形からなり、
前記(d)工程では、前記複数のリードのうちの互いに隣り合うリード間が前記封着材の一部で塞がれ、
前記(e)工程により形成される封止体は、前記チップ搭載部の前記第1面と同じ側の面である上面と、前記上面とは反対側の下面と、を有し、
前記(e)工程では、前記封着材により塞がれない前記第1角部から前記空間内に前記樹脂を供給し、
前記(e)工程を施した後、前記半導体チップの前記表面の全ておよび前記複数のワイヤの全てと重なるように、前記蓋部材が前記封止体の前記上面を覆っている。 - 請求項1において、
前記(d)工程では、前記蓋部材と前記複数のリードが接触しないように絶縁材料から成る前記封着材を介して接着する半導体装置の製造方法。 - 請求項1において、
前記(d)工程には、
(d1)第1窪み部、前記第1窪み部の周囲に設けられた第1突出部を有する第1蓋部材を準備して、前記半導体チップおよび前記複数のワイヤを覆うように前記第1蓋部材を配置し、第1封着材を介して前記複数のリードに接着する工程、
(d2)第2窪み部、前記第2窪み部の周囲に設けられた第2突出部を有する第2蓋部材を準備して、前記第1窪み部と前記第2窪み部が対向するように前記第2蓋部材を配置し、第2封着材を介して前記複数のリードに接着する工程、
が含まれる半導体装置の製造方法。 - 請求項3において、
前記(d2)工程では、前記複数のリードのうち隣り合うリードの間に前記封着材が埋め込まれる半導体装置の製造方法。 - 請求項1において、
前記(e)工程では、前記蓋部材の内部の気体を前記蓋部材の前記第1角部とは異なる第2角部から排出する半導体装置の製造方法。 - 請求項1において、
前記(a)工程で準備するリードフレームの前記チップ搭載部には第1吊りリードが接続され、
前記第1吊りリードは、前記第1角部と前記チップ搭載部の間で複数に分岐し、前記第1角部を避けるように配置される半導体装置の製造方法。 - 請求項1において、
前記(e)工程では、
前記蓋部材の内面と前記樹脂が密着するように前記樹脂を供給する半導体装置の製造方法。 - 請求項1において、
前記(e)工程では、成形金型のキャビティ内に前記蓋部材を収容した状態で前記樹脂が供給され、
前記成形金型と前記蓋部材の間には、前記成形金型および前記蓋部材よりも柔らかい樹脂フィルムが介在する半導体装置の製造方法。 - 請求項1において、
前記(e)工程では、減圧室内に前記リードフレームを配置して前記蓋部材内に前記樹脂を供給する半導体装置の製造方法。 - 請求項1において、
前記(e)工程では、前記蓋部材内が樹脂で満たされた後、前記樹脂を供給する圧力よりも高い圧力を前記蓋部材内に印加する半導体装置の製造方法。 - 請求項1において、
前記(e)工程では、
前記複数のリードは、隣り合うリードのそれぞれが、絶縁材料から成る前記封着材を介して連結されている半導体装置の製造方法。 - 請求項1において、
前記(a)工程で準備するリードフレームには、
平面視において四角形を成し、前記チップ搭載部を有する平板である第1蓋部材が予め接着され、
前記チップ搭載部の周囲には前記複数のリードが第1封着材を介して接着され、
前記(d)工程では、窪み部、前記窪み部の周囲に設けられた突出部を有する第2蓋部材を準備して、前記第1蓋部材の周縁部と前記第2蓋部材の周縁部が重なるように前記第2蓋部材を配置し、第2封着材を介して前記複数のリードに接着する半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012046329A JP5956783B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置の製造方法 |
| US13/777,219 US8841166B2 (en) | 2012-03-02 | 2013-02-26 | Manufacturing method of semiconductor device, and semiconductor device |
| TW102106787A TWI627684B (zh) | 2012-03-02 | 2013-02-26 | 半導體裝置之製造方法及半導體裝置 |
| CN201310067465.4A CN103295922B (zh) | 2012-03-02 | 2013-03-04 | 半导体器件的制造方法和半导体器件 |
| US14/464,401 US20140353812A1 (en) | 2012-03-02 | 2014-08-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012046329A JP5956783B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013183054A JP2013183054A (ja) | 2013-09-12 |
| JP5956783B2 true JP5956783B2 (ja) | 2016-07-27 |
Family
ID=49042370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012046329A Expired - Fee Related JP5956783B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8841166B2 (ja) |
| JP (1) | JP5956783B2 (ja) |
| CN (1) | CN103295922B (ja) |
| TW (1) | TWI627684B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9659855B2 (en) | 2013-08-27 | 2017-05-23 | Ubotic Company Limited | Cavity package with pre-molded substrate |
| US9257370B2 (en) * | 2013-08-27 | 2016-02-09 | Ubotic Company Limited | Cavity package with pre-molded cavity leadframe |
| US9627329B1 (en) * | 2014-02-07 | 2017-04-18 | Xilinx, Inc. | Interposer with edge reinforcement and method for manufacturing same |
| JP2016072376A (ja) | 2014-09-29 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6783128B2 (ja) * | 2016-12-06 | 2020-11-11 | 三菱電機株式会社 | リード加工装置 |
| KR102554431B1 (ko) * | 2018-09-05 | 2023-07-13 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치 제조 방법 |
| JP2021148653A (ja) * | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体装置、検査用部品、および検査装置 |
| US11765836B2 (en) | 2022-01-27 | 2023-09-19 | Xilinx, Inc. | Integrated circuit device with edge bond dam |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4594770A (en) * | 1982-07-15 | 1986-06-17 | Olin Corporation | Method of making semiconductor casing |
| JP2530056B2 (ja) * | 1989-09-14 | 1996-09-04 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
| JPH04133453A (ja) * | 1990-09-26 | 1992-05-07 | Nec Corp | 半導体装置用リードフレーム |
| JPH04157757A (ja) * | 1990-10-22 | 1992-05-29 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置及びその製造方法 |
| US5293301A (en) * | 1990-11-30 | 1994-03-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and lead frame used therein |
| JP3322429B2 (ja) * | 1992-06-04 | 2002-09-09 | 新光電気工業株式会社 | 半導体装置 |
| US5324888A (en) * | 1992-10-13 | 1994-06-28 | Olin Corporation | Metal electronic package with reduced seal width |
| JPH077032A (ja) * | 1993-06-16 | 1995-01-10 | Hitachi Ltd | 半導体装置の樹脂封止方法及びその実施装置 |
| US5451715A (en) * | 1993-08-11 | 1995-09-19 | Sgs-Thomson Microelectronics, Inc. | Molded package integrated circuit with electrochemical cell |
| JP3201180B2 (ja) * | 1994-10-21 | 2001-08-20 | 株式会社村田製作所 | 電子部品のシール構造 |
| JPH10144822A (ja) * | 1996-11-05 | 1998-05-29 | Ibiden Co Ltd | 電子部品搭載用基板 |
| TW400631B (en) * | 1999-01-06 | 2000-08-01 | Walsin Advanced Electronics | Chip package structure |
| US6368899B1 (en) * | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
| JP4286242B2 (ja) * | 2001-11-12 | 2009-06-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2003247903A (ja) * | 2002-02-21 | 2003-09-05 | Denso Corp | 圧力センサ |
| CN101273673B (zh) * | 2005-08-30 | 2010-12-08 | 松下电器产业株式会社 | 基板结构及电子设备 |
| US7582951B2 (en) * | 2005-10-20 | 2009-09-01 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
| CN100477176C (zh) * | 2006-06-01 | 2009-04-08 | 美国博通公司 | 集成电路封装体及其装配方法 |
| JP2009049115A (ja) * | 2007-08-17 | 2009-03-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2010080931A (ja) | 2008-08-27 | 2010-04-08 | Kyocera Corp | 電子部品モジュールおよびその製造方法 |
| TWI392065B (zh) * | 2009-06-08 | 2013-04-01 | 乾坤科技股份有限公司 | 電子元件封裝模組 |
| CN102589753B (zh) * | 2011-01-05 | 2016-05-04 | 飞思卡尔半导体公司 | 压力传感器及其封装方法 |
-
2012
- 2012-03-02 JP JP2012046329A patent/JP5956783B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-26 US US13/777,219 patent/US8841166B2/en active Active
- 2013-02-26 TW TW102106787A patent/TWI627684B/zh active
- 2013-03-04 CN CN201310067465.4A patent/CN103295922B/zh not_active Expired - Fee Related
-
2014
- 2014-08-20 US US14/464,401 patent/US20140353812A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US8841166B2 (en) | 2014-09-23 |
| CN103295922B (zh) | 2017-07-18 |
| JP2013183054A (ja) | 2013-09-12 |
| US20140353812A1 (en) | 2014-12-04 |
| US20130228908A1 (en) | 2013-09-05 |
| TW201401388A (zh) | 2014-01-01 |
| TWI627684B (zh) | 2018-06-21 |
| CN103295922A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5956783B2 (ja) | 半導体装置の製造方法 | |
| JP6129645B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5689462B2 (ja) | 半導体装置およびその製造方法 | |
| TWI521658B (zh) | 半導體裝置及其製造方法 | |
| JP6129315B2 (ja) | 半導体装置 | |
| US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2010062365A (ja) | 半導体装置およびその製造方法 | |
| WO2017002268A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20190006268A1 (en) | Manufacturing method for semiconductor device and semiconductor device | |
| WO2017154072A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016192523A (ja) | 半導体装置の製造方法 | |
| JP3429245B2 (ja) | 半導体装置及びその製造方法 | |
| JP2012109435A (ja) | 半導体装置の製造方法 | |
| JP6100612B2 (ja) | 半導体装置の製造方法 | |
| CN106935520A (zh) | 一种内绝缘封装结构及其制造工艺 | |
| JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
| JP5119092B2 (ja) | 半導体装置の製造方法 | |
| JP2013016851A (ja) | 半導体装置の製造方法 | |
| CN102097407A (zh) | 半导体封装体及其制造方法 | |
| JP2004207307A (ja) | 半導体装置およびその製造方法 | |
| HK1237992A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN106783764A (zh) | 一种固定顶针内绝缘封装结构及其工艺方法 | |
| JP2012190956A (ja) | 半導体装置およびその製造方法 | |
| CN102315186A (zh) | 一种通过印刷粘接材料封装的半导体器件及其制造方法 | |
| HK1204506B (zh) | 半导体装置以及半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160617 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5956783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |