JP5965658B2

JP5965658B2 - 半導体膜の作製方法

Info

Publication number: JP5965658B2
Application number: JP2012025693A
Authority: JP
Inventors: 哲弘田中; 亮徳丸; 高志大槻; 亮太田島; 絵里香加藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-02-11
Filing date: 2012-02-09
Publication date: 2016-08-10
Anticipated expiration: 2032-02-09
Also published as: JP2012182447A; US20120208360A1; US8828859B2

Description

本発明は、微結晶半導体膜の作製方法、及び当該微結晶半導体膜を用いた半導体装置の作製方法に関する。また、本発明は、半導体膜の作製方法、及び当該半導体膜を用いた半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。本明細書中の薄膜トランジスタは半導体装置であり、薄膜トランジスタを含む表示装置、半導体回路及び電子機器は全て半導体装置に含まれる。

電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜にチャネル領域が形成される薄膜トランジスタ（ＴＦＴともいう。）が知られている。薄膜トランジスタに用いられる半導体膜として、非晶質半導体膜よりも高い電界効果移動度が得られる微結晶半導体膜を用いる技術が開示されている（特許文献１参照）。また、該半導体膜の形成に、例えばシラン（ＳｉＨ_４）を水素と希ガス元素で希釈して用いる技術が開示されている（特許文献２参照）。

薄膜トランジスタの代表的な応用例は、液晶表示装置及び発光表示装置などのフラットパネルディスプレイであり、該フラットパネルディスプレイの表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。

特開２００５−０４９８３２号公報特開２００９−０４４１３４号公報

チャネル領域が形成される半導体膜を用いた薄膜トランジスタの作製において、薄膜トランジスタの作製工程中に形成した膜（ゲート絶縁膜、半導体膜及び導電膜など）が剥がれるという不良は、歩留まり低下の要因である。特に、該半導体膜として微結晶半導体膜を用いた場合、該半導体膜として非晶質半導体膜を用いた場合と比較してゲート絶縁膜との密着性が悪く、該微結晶半導体膜が剥がれやすいという問題がある。

また、微結晶半導体膜が剥がれるという不良は、被形成基板の端部において顕著であり、該不良は、被形成基板の端部における微結晶半導体膜の被覆性や応力などが関係して生じる。

従って、微結晶半導体膜が剥がれるという不良を抑制する為に、微結晶半導体膜を形成した基板の端部のみをエッチングすればよいが、該エッチングをする際にはエッチングマスクが必要となり、該エッチングマスクはフォトマスクを用いたフォトリソグラフィによって形成されることが多い。

つまり、微結晶半導体膜を用いた薄膜トランジスタの作製において、微結晶半導体膜が剥がれるという不良は、薄膜トランジスタの作製の歩留まりを低下させるだけではなく、該エッチング用のフォトマスクが必要になることやフォトリソグラフィを行うことなど、作製コストを増加させることにも繋がる。

そこで、本発明の一態様は、結晶性の高い微結晶半導体膜を生産性高く作製する方法を提供することを課題とする。また、該微結晶半導体膜を用いて電気特性が良好な半導体装置を生産性高く作製する方法を提供することを課題とする。また、半導体膜を生産性高く作製する方法を提供することを課題とする。また、該半導体膜を用いて電気特性が良好な半導体装置を生産性高く作製する方法を提供することを課題とする。

上記課題を解決する方法は、反応室内に第１の電極（上部電極ともいう。）及び第２の電極（下部電極ともいう。）を備えたプラズマＣＶＤ装置を用いて、基板端部には半導体膜が形成されないように、該基板端部以外の領域に該半導体膜を形成することである。なお、本明細書において、第１の電極に高周波電力を供給して、プラズマを発生させることにより反応室内に供給した原料ガスから膜を形成する（膜が堆積する）方法をプラズマＣＶＤ法と記載する。

本発明の一態様は、反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置を用いた半導体膜の作製方法であって、堆積性気体及び水素を第１の電極及び第２の電極の間に配置された基板を含む反応室内に供給した後、反応室内の圧力を調整し、第１の電極に高周波電力を供給することにより反応室内にプラズマを発生させて、プラズマが発生している領域において、反応室内の基板端部と重畳する領域のプラズマ密度を、基板端部と重畳する領域より内側の領域のプラズマ密度より高くし、基板において、基板端部より内側の領域に、半導体膜を形成することである。なお、半導体膜として、微結晶半導体膜を作製してもよい。

また、プラズマＣＶＤ法による半導体膜の形成は、堆積性気体から生じる反応種によって半導体膜が堆積する過程と、該半導体膜の一部が堆積性気体及び水素から生じる水素ラジカルによって除去される過程とが含まれる。基板端部に半導体膜が形成されないようにするには、基板端部に堆積した半導体膜を水素ラジカルによって除去すればよいため、プラズマが発生している領域において、基板端部上に水素ラジカルが多数存在するようにすればよい。

従って、本発明の別の一態様は、シリコンを含む堆積性気体及び水素から発生するプラズマに含まれる水素ラジカルの量が、基板端部と重畳する領域より内側の領域と比較して、基板端部と重畳する領域で多い条件で半導体膜を形成することである。なお、半導体膜として、微結晶半導体膜を作製してもよい。

具体的には、反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置において、第１の電極及び第２の電極の間に配置された基板を含む反応室内で、堆積性気体の流量に対する水素の流量を５０倍以上２０００倍以下にして堆積性気体を希釈し、反応室内の圧力を５０００Ｐａ以上５００００Ｐａ以下とし、第１の電極に供給する高周波電力を１００Ｗ以上１３００Ｗ以下とするプラズマＣＶＤ法により、基板の端部より内側の領域に半導体膜を形成することである。

また、水素ラジカルの量を制御する方法としては、反応室内に供給する水素の流量を一定とし、反応室内に供給する堆積性気体の水素の流量に対する流量比を増減させてもよい。

具体的には、反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置において、第１の電極及び第２の電極の間に配置された基板を含む反応室内で、堆積性気体の流量に対する水素の流量を５０倍以上２０００倍以下にして堆積性気体を希釈し、反応室内の圧力を５０００Ｐａ以上５００００Ｐａ以下とし、第１の電極に供給する高周波電力を１００Ｗ以上１３００Ｗ以下とすることで、基板に半導体膜を堆積する第１の期間と、反応室内で、第１の期間よりも堆積性気体に対する水素の流量比を大きくし、反応室内の圧力を５０００Ｐａ以上５００００Ｐａ以下とし、第１の電極に供給する高周波電力を１００Ｗ以上１３００Ｗ以下とすることにより基板端部に堆積した半導体膜を選択的に除去する第１の期間より長い第２の期間と、を交互に行うことである。なお、半導体膜として、微結晶半導体膜を作製してもよい。

なお、半導体膜を基板全面に堆積させた後に、反応室内のプラズマ密度を制御した水素プラズマ処理によって、基板端部に堆積した半導体膜を除去してもよい。

従って、本発明の別の一態様は、反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置を用いたシリコンを含む半導体膜の作製方法であって、堆積性気体及び水素を第１の電極及び第２の電極の間に配置された基板を含む反応室内に供給した後、反応室内の圧力を調整し、第１の電極に高周波電力を供給することにより反応室内にプラズマを発生させて、シリコンを含む半導体膜を堆積させて、堆積したシリコンを含む半導体膜に対して水素プラズマ処理をし、水素プラズマ処理は、反応室内の基板端部と重畳する領域のプラズマ密度のほうが、基板端部と重畳する領域より内側の領域のプラズマ密度より高くし、基板端部に形成されているシリコンを含む半導体膜を選択的に除去することである。なお、半導体膜として、微結晶半導体膜を作製してもよい。

なお、上記水素プラズマ処理の水素プラズマに含まれる水素ラジカルの量は、基板端部と重畳する領域より内側の領域と比較して、基板端部と重畳する領域のほうが多い。

具体的には、反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置において、第１の電極及び第２の電極の間に配置された基板を含む反応室内で、堆積性気体の流量に対する水素の流量を５０倍以上２０００倍以下にして堆積性気体を希釈し、プラズマＣＶＤ法により、基板にシリコンを含む半導体膜を形成し、シリコンを含む半導体膜に対して、反応室内の圧力を５０００Ｐａ以上５００００Ｐａ以下とし、第１の電極に供給する高周波電力を１００Ｗ以上１３００Ｗ以下とする水素プラズマ処理をすることにより、基板端部に堆積したシリコンを含む半導体膜を選択的に除去することである。

また、本発明の別の一態様は、ゲート電極と、半導体膜とがゲート絶縁膜を介して重畳する半導体装置において、該半導体膜を上記した作製方法を用いて形成することである。

本発明の一態様によって、結晶性の高い微結晶半導体膜を生産性高く作製することができる。また、該微結晶半導体膜を用いて電気特性が良好な半導体装置を生産性高く作製することができる。また、半導体膜を生産性高く作製することができる。また、該半導体膜を用いて電気特性が良好な半導体装置を生産性高く作製することができる。

本発明の一態様である作製方法を行うプラズマＣＶＤ装置の一例を示す上面図。本発明の一態様である作製方法を行うプラズマＣＶＤ装置の一例を示す断面図。本発明の一態様である作製方法を行うプラズマＣＶＤ装置内のプラズマ密度分布を示す模式図。本発明の一態様である作製方法を行うプラズマＣＶＤ装置の一例を示す断面図。本発明の一態様である作製方法の一例を示すタイミングチャート。本発明の一態様である半導体装置の作製方法の一例を示す断面図。本発明の一態様である半導体装置の作製方法の一例を示す断面図。本発明の一態様である半導体装置の作製方法の一例を示す断面図。本発明の一態様である半導体装置の作製方法の一例を示す上面図。本発明の一態様である半導体装置の作製方法の一例を示す断面図。本発明の一態様である半導体装置の作製方法の一例を示す断面図。本発明の一態様である半導体装置を用いた電子機器の例を示す斜視図。

本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

本明細書において、「膜」という用語は、ＣＶＤ法（プラズマＣＶＤ法などを含む。）又はスパッタリング法などにより、被形成面の全面に形成されたものと、該被形成面の全面に形成されたものに対して半導体装置の作製工程に係る処理を行った後のものと、に用いる。

本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。

本明細書において、「オン電流」とは、薄膜トランジスタが導通状態のときに、ソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタのしきい値電圧よりも大きいときに、ソースとドレインとの間に流れる電流が、オン電流である。また「オフ電流」とは、薄膜トランジスタが非導通状態のときに、ソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタのしきい値電圧よりも小さいときに、ソースとドレインとの間に流れる電流が、オフ電流である。なお、「ゲート電圧」とは、ソースを基準としたゲートとソースの電位差をいう。

「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

（実施の形態１）
本実施の形態では、本発明の一態様である微結晶半導体膜の作製方法について説明する。具体的には、本実施の形態に示す微結晶半導体膜の作製方法において、反応室内に上部電極及び下部電極を備えたプラズマＣＶＤ装置を用いて、基板端部には微結晶半導体膜が形成されないように、該基板端部より内側の領域に微結晶半導体膜を形成する。

本発明の一態様において、微結晶半導体膜を形成するためには、原料ガスとして、堆積性ガス及び水素ガスを用いる。プラズマＣＶＤ装置を用いて微結晶半導体膜が形成される過程には、（ｉ）堆積性ガスから生じる反応種によって微結晶半導体膜が堆積する過程と、（ｉｉ）堆積した微結晶半導体膜の一部が水素ラジカルによって除去される過程と、が含まれる。そして、これら２つの過程が幾度となく行われるなかで、（ｉ）の過程が優位に進むことにより、微結晶半導体膜は形成される。

基板に微結晶半導体膜を形成する領域と、微結晶半導体膜を形成しない領域とを設ける場合は、微結晶半導体膜を形成する領域において、（ｉ）の過程を優位に進ませるようにし、微結晶半導体膜を形成しない領域において、（ｉｉ）の過程を優位に進ませるようにする。

基板の微結晶半導体膜を形成しない領域上に、水素ラジカルを多数存在させることで（ｉｉ）の過程を優位に進ませることができる。そして、該領域上に水素ラジカルを多数存在させるには、該領域上に密度の高いプラズマを発生させればよい。なぜなら、プラズマ密度を高くすることで、水素や堆積性ガスから水素ラジカルを生成させることに寄与するエネルギーを高くすることができるからである。

従って、本発明の一態様は、反応室内に上部電極及び下部電極を備えたプラズマＣＶＤ装置内のプラズマが発生する領域（プラズマ領域ともいう。）において、微結晶半導体膜を形成する領域上より、微結晶半導体膜を形成しない領域上におけるプラズマの密度を高くすることが特徴である。言い換えると、本発明の一態様は、該プラズマ領域において、基板端部と重畳する領域のプラズマ密度を、該基板端部より内側の領域と重畳する領域のプラズマ密度より高くすることが特徴である。

プラズマ密度は、反応室内に上部電極及び下部電極を備えたプラズマＣＶＤ装置のプラズマ領域において均一とは限らない。例えば、プラズマＣＶＤ法で、導体である下部電極上に配置された絶縁性の基板に微結晶半導体膜を形成する場合、プラズマ領域において、絶縁性の基板を介さず上部電極と下部電極が重なる領域のプラズマ密度のほうが、絶縁性の基板を介して上部電極と下部電極が重なる領域のプラズマ密度より高い。これは、上部電極及び下部電極が共に導体であり、プラズマ密度は上部電極と下部電極の間に絶縁物が存在する領域において低下するからである。従って、該基板端部と重畳している領域のプラズマ密度は、該基板端部より内側の領域と重畳する領域のプラズマ密度より高いと予想される。

また、効率よくプラズマの密度を高くするには以下の方法が好ましい。プラズマＣＶＤ法は、グロー放電によって発生するプラズマを用いている。そして、グロー放電によって発生するプラズマより密度の高いプラズマとして、代表的なものはアーク放電によって発生するプラズマがある。プラズマＣＶＤ装置おいて、アーク放電は反応室内の真空度を低く（反応室内の圧力を高く）、且つ供給する高周波電力を高くすることで発生しやすい傾向にある。なお、本明細書では、「反応室内の圧力を高く」とは、大気圧より低圧である真空の範囲において、圧力を高くするということである。

そこで、密度の高いプラズマを発生させるには、真空度が低い（反応室内の圧力が高い）反応室で、高い高周波電力を供給してプラズマを発生させることがよいといえる。なお、本発明の一態様において、密度の高いプラズマを発生させることはアーク放電によってプラズマを発生させることに限定されない。

〈プラズマＣＶＤ装置の構成〉
ここで、上記微結晶半導体膜の形成を可能とするプラズマＣＶＤ装置について図１乃至図３を用いて説明する。なお、本発明の一態様のプラズマＣＶＤ装置は平行平板電極を用いた容量結合型高周波プラズマＣＶＤ装置として説明する。

図１は、容量結合型高周波プラズマＣＶＤ装置の一例を示した上面図である。本実施の形態では、一の反応室を備えたプラズマＣＶＤ装置であるが、反応室を複数備えてもよい。また、反応室を複数備える場合、すべての反応室の構成が同じである必要はなく、それぞれ異なっていてもよい。上記したようにプラズマＣＶＤ装置が反応室を複数備えることで、薄膜トランジスタを構成する薄膜を大気に曝すことなく減圧下で連続処理することが可能になる。

本実施の形態に示すプラズマＣＶＤ装置は、ロードロック室１０１、共通室１０２、反応室１０３からなり、ロードロック室１０１と共通室１０２はゲートバルブ１１２によって仕切られ、共通室１０２と反応室１０３はゲートバルブ１１１によって仕切られている。ロードロック室１０１内のカセットに装填された基板は、共通室１０２に設置されている搬送機構１０７によって反応室１０３に搬送される。その後、反応室１０３で微結晶半導体膜が形成された基板は、搬送機構１０７によってロードロック室１０１内のカセットに搬送される。本実施の形態に示すプラズマＣＶＤ装置は枚葉式の構成である。なお、本実施の形態に示すプラズマＣＶＤ装置は、ロードロック室を複数設けて、微結晶半導体膜の形成前後で基板の搬送先であるロードロック室が異なる構成としてもよい。

また、反応室１０３には、ガス供給手段（Ｇ）、及び排気手段（Ｐ）が設けられており、ロードロック室１０１及び共通室１０２には、それぞれ排気手段（Ｐ）が設けられている。また、ロードロック室１０１及び共通室１０２に設けられている排気手段（Ｐ）には、基板の装填及び取り出し、又は、室内の清掃などのメンテナンスのために、各室内を大気圧に戻す手段を有しているものとする。ロードロック室１０１及び共通室１０２には超高真空まで真空排気が可能なクライオポンプを用いることができる。クライオポンプを用いることで、ロードロック室１０１及び共通室１０２の圧力を１０^−５Ｐａよりも低い圧力の超高真空にすることができ、反応室１０３に混入する不純物を低減することができ、反応室１０３で形成される微結晶半導体膜中の不純物濃度を低減することができる。また、クライオポンプはターボ分子ポンプ及びドライポンプと比較して、排気速度が速いため、開閉頻度の高いロードロック室にクライオポンプを設けることでスループットを向上させることができる。

図２は、図１に示したプラズマＣＶＤ装置の反応室１０３のＡ−Ｂにおける断面図である。なお、図２はプラズマＣＶＤ装置の反応室１０３の一構成例であり、反応室１０３の構成はこれに限定されない。反応室１０３はアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態で示す反応室１０３の素材には、軽量で熱伝導性の良いアルミニウムを用いている。また、本実施の形態で示すプラズマＣＶＤ装置は、メンテナンスのため反応室を分解可能な構成としてある。また、機械的強度を高めるために反応室１０３の素材をステンレスとし、内面にアルミニウム溶射を施した構成としてもよい。反応室１０３の内面は、定期的にアルミニウム溶射を施すことが可能な構成とすると更によい。

また、反応室１０３には第１の電極（以下、上部電極２０１とする。）と、第１の電極と対向する第２の電極（以下、下部電極２０２とする。）が備えられている。上部電極２０１と下部電極２０２は平面電極であり、一定の距離をおいて略平行に配置されている。

上部電極２０１には高周波電力供給手段として高周波電源２０４が接続されている。下部電極２０２は接地され、基板２４０を配置できるようにサセプター（支持台）２０５が下部電極２０２に接して設けられている。上部電極２０１は絶縁材２１６により反応室１０３と絶縁分離されることで、高周波電力が漏洩しないようにされている。また、サセプター２０５にも絶縁材２１６を設けることで、より確実に高周波電力が漏洩しないようにすることができる。絶縁材２１６として、例えばセラミック材料を用いる場合には、上部電極のシールにナイフエッジ型メタルシールフランジを用いることが困難であるため、Ｏリングシールを用いるとよい。

サセプター２０５の素材を金属材料とすることで、サセプター２０５のすべての領域を下部電極２０２と同電位とすることができる。反応室１０３の内壁及びサセプター２０５は、ガラスビーズブラスト処理（ＧＢＢ処理）をしたものを用いることが好ましい。ＧＢＢ処理した反応室１０３の内壁及びサセプター２０５を用いることで、反応室１０３内で堆積する皮膜が剥がれることを抑制するなど、反応室１０３内にて発生するパーティクルの量を低減することができる。これは連続して複数の基板に微結晶半導体膜を形成する際に、形成される微結晶半導体膜内に該パーティクルが取り込まれることを抑制できるため、該パーティクルに起因して微結晶半導体膜が膜剥れすることを抑制できる。

また、上部電極２０１は、ガスライン２４６を介してガス供給手段２０８に接続されており、さらに上部電極２０１には、膜厚や膜特性が均一となるようにガスを反応室１０３内に分散させるガスディフューザープレート（いわゆるシャワー板）２４４が設けられている。ガスディフューザープレート２４４は金属材料で形成されており、上部電極２０１と同電位となる。なお、上部電極２０１とガスディフューザープレート２４４との間に分散板をさらに設けてもよい。

さらに、ガス供給手段２０８は、ガスが充填されたシリンダ、圧力調整弁、ストップバルブ、及びマスフローコントローラーなどで構成されている。また、該ガスが充填されたシリンダは、堆積性気体（ガス）が充填されたシリンダ、水素が充填されたシリンダ、希釈ガスが充填されたシリンダ及び添加ガスが充填されたシリンダなどで構成されている。

堆積性ガスとしては、シリコンを含む堆積性ガス、代表的には、シラン（ＳｉＨ_４）、ジシラン（Ｓｉ_２Ｈ_６）、フッ化シラン（ＳｉＦ_４）、ジクロロシラン（ＳｉＨ_２Ｃ１_２）、トリクロロシラン（ＳｉＨＣｌ_３）、塩化珪素（ＳｉＣｌ_４）、及びフッ化珪素（ＳｉＦ_４）などがある。希釈ガスとしては、ヘリウム、アルゴン、ネオン、キセノン及びクリプトン等の希ガス元素を含む希釈ガスがある。添加ガスとしては、Ｐ型の導電性を付与する不純物であるボロン（Ｂ）を含むガス、例えばボラン（ＢＨ_３）やジボラン（Ｂ_２Ｈ_６）などがあり、さらには、Ｎ型の導電性を付与する不純物であるリン（Ｐ）又はヒ素（Ａｓ）を含むガス、例えばホスフィン（ＰＨ_３）やアルシン（ＡｓＨ_３）などがある。

なお、形成する膜に応じて、必要な堆積性ガスが充填、希釈ガスが充填、又は添加ガスが充填されたシリンダを複数設けることができる。例えば、堆積性ガスが充填されたシリンダとして、ゲルマニウムを含む堆積性ガスが充填されたものがある。例えば、ゲルマニウムを含む堆積性ガスとしては、ゲルマン（ＧｅＨ_４）、ジゲルマン（Ｇｅ_２Ｈ_６）_、フッ化ゲルマン（ＧｅＦ_４）などがある。

また、サセプター２０５上に配置される基板２４０の温度を制御する温度制御系として、基板加熱ヒータ２１４が下部電極２０２内に設けられている。基板加熱ヒータ２１４はヒータコントローラ２１５により温度制御され、基板加熱ヒータ２１４を下部電極２０２内に設ける場合、熱伝導加熱方式を採用することが好ましい。例えば、基板加熱ヒータ２１４はシーズヒータで構成することができる。なお、サセプター２０５上には基板２４０を保持するために基板ホルダーを設けてもよい。

高周波電力供給手段である高周波電源２０４は高周波電力を上部電極２０１に供給する。また、高周波電力供給手段には、高周波電源２０４の他に整合器及び高周波カットフィルタが設けられていてもよい。さらに、コイルと可変コンデンサとを用いて構成される並列共振回路が設けられていてもよい。

高周波電源２０４は、１００ＭＨｚ以下の高周波を発振する。また、下部電極２０２に配置される基板が第７世代（１８７０ｍｍ×２２００ｍｍ）以上の大面積基板の場合は、高周波電源として、概ね１０ｍ以上の波長である高周波を発振することが好ましい。代表的には、１３．５６ＭＨｚ又は２７．１２ＭＨｚのＨＦ帯、もしくは６０ＭＨｚのＶＨＦ帯の周波数を発振することが好ましい。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、下部電極２０２に配置される基板が該大面積基板の場合でも、上部電極２０１に高周波電力を供給して発生するプラズマのムラを低減し、形成される微結晶半導体膜の膜厚及び膜特性の均一性を高めることができると共に、微結晶半導体膜の堆積速度を高めることができる。

反応室１０３に接続されている排気手段２０９は真空排気する機能と、反応ガスを流す場合に反応室１０３内を所定の圧力に調整且つ一定に保持する機能とを備えている。排気手段２０９は、バタフライバルブ、ストップバルブ、ターボ分子ポンプ及びドライポンプなどで構成されている。なお、排気手段２０９において排気管は複数設けてもよい。

上部電極２０１と下部電極２０２の間隔（ギャップ間隔ともよぶ。）は適宜変更できるように構成されている。ギャップ間隔の調節は、反応室１０３内で下部電極２０２の高さを調整することにより行うことができる。ベローズ２０７を用いることで、反応室１０３内を真空に保持しつつ、ギャップ間隔の調節を行うことができる。ギャップ間隔は、プラズマが発生しうる間隔とすればよく、例えば、ギャップ間隔は１ｍｍ以上１５ｍｍ以下とすればよい。

〈微結晶半導体膜の形成方法〉
次に、上記プラズマＣＶＤ装置を用いて微結晶半導体膜を形成する方法について説明する。

まず、共通室１０２に設けられた搬送機構１０７によってロードロック室１０１のカセットに充填された基板２４０を反応室１０３に搬送し、サセプター２０５上に配置する。

基板２４０は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。また、基板に透光性を要しない場合には、ステンレス合金などの金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、基板として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、又は６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、又は７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、又は２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などのガラス基板を用いることができる。

次に、ガス供給手段２０８から堆積性ガス及び水素を反応室１０３内に供給し、該堆積性ガス及び該水素が供給された反応室１０３内の圧力を調整して一定に保持する。なお、該堆積性ガスは上記した堆積性ガスの種類から適宜選択することができる。本実施の形態では、堆積性ガスとして、シリコンを含む堆積性ガスであるシラン（ＳｉＨ_４）を用いる。

堆積性ガスと水素の混合比は、微結晶半導体膜を形成するために、堆積性ガスの流量に対して水素の流量を５０倍以上２０００倍以下とし、さらには１０００倍以上２０００倍以下とすることが好ましい。

また、反応室内の圧力は、５０００Ｐａ以上５００００Ｐａ以下とし、さらには１００００Ｐａ以上５００００Ｐａ以下とすることが好ましい。

次に、上部電極２０１に接続された高周波電源２０４から、上部電極２０１に高周波電力を供給し、上部電極２０１と下部電極２０２の間にプラズマを発生させ、基板上に微結晶半導体膜を形成する。このとき、基板２４０の温度が所定に温度となるように基板加熱ヒータ２１４で加熱し、該所定の温度で保持する。基板２４０の温度は室温〜３５０℃、好ましくは１５０〜２８０℃とする。なお、ギャップ間隔は、プラズマが発生しうる間隔とすればよい。

プラズマが発生する領域（プラズマ領域）は、少なくとも上部電極２０１と下部電極２０２とが重畳している領域となるが、下部電極２０２には、下部電極２０２と同電位となるサセプター２０５が設けられていることから、正確には上部電極２０１とサセプター２０５とが重畳している領域となる。従って、該プラズマ領域は、図２において少なくとも点線Ｃ−Ｄ間を含む領域である。

また、高周波電源２０４は上記したように発振する周波数を１３．５６ＭＨｚとし、当該電源の高周波電力は１００Ｗ以上１３００Ｗ以下とすることが好ましく、さらには７００Ｗ以上１３００Ｗ以下とすることが好ましい。

ここで、以上の条件で発生するプラズマ領域のプラズマ密度分布について、図３を用いて説明する。図３は該プラズマ領域内のプラズマ密度分布を示した模式図である。実線３０は反応室１０３内のプラズマ密度を表す。また、図３の横軸のＣ−Ｄ間は図２における点線Ｃ−Ｄ間に相当する。図３の距離Ｌは基板２４０の側端間の距離に相当する。該プラズマ領域において、（１）絶縁物である基板２４０を介して上部電極と下部電極が重なる領域と、（２）絶縁物である基板２４０を介さずに上部電極と下部電極が重なる領域に、プラズマが生じる。特に、該（２）の領域は、サセプター２０５と接する絶縁材２１６と基板２４０の側端との間を含む領域であり、導体である上部電極２０１（ガスディフューザープレート２４４を含む）と導体であるサセプター２０５だけが重畳している領域である。つまり、該プラズマ領域内のプラズマ密度は、該（２）の領域に近づくにつれて高くなり、該（２）の領域に極大を有すると予想される。なぜなら、プラズマ密度は、上部電極と下部電極が絶縁物（基板２４０及び絶縁材２１６）を介す領域では低下するためである。また、上部電極２０１に供給する高周波電力は高いほど、該（１）の領域と該（２）の領域とのプラズマ密度の差が顕著になる。

水素ラジカルは、微結晶半導体膜を形成するために反応室１０３に供給した堆積性ガス（ここではシラン）及び水素から生成される。また、プラズマＣＶＤ法による微結晶半導体膜の形成には、堆積性ガス（ここではシラン）から生じる反応種によって微結晶半導体膜が堆積する過程と、堆積した微結晶半導体膜が水素ラジカルによって除去される過程とが含まれる。つまり、堆積性ガス（ここではシラン）から生じる反応種よりも水素ラジカルが多く存在する領域では、微結晶半導体膜が水素ラジカルによって除去される過程が優位に進む。そして、該水素ラジカルは、プラズマ密度が高い領域のほうがより多く生成されるといえる。反応室１０３内に堆積性ガス及び水素が一様に存在する場合、上記プラズマ領域における水素ラジカルの生成量の分布は、上記プラズマ領域内のプラズマ密度分布と略一致するといえる。水素ラジカルは、図３に示したプラズマ密度分布と同様に、基板２４０の側端に近づくにつれて多く生成される。従って、該プラズマ領域において、基板２４０の端部と重畳する領域は、水素ラジカルの生成量が多いため、微結晶半導体膜が水素ラジカルによって除去される過程が優位に進み、結果的に微結晶半導体膜が形成されないことになる。水素ラジカルの生成量の差は、上記プラズマ領域内のプラズマ密度分布と略一致することから上部電極２０１に供給する高周波電力は高いほど顕著になる。従って、基板２４０の端部より内側の領域の基板上に微結晶半導体膜が形成される。

主に上記（２）の領域で発生しているプラズマによる水素ラジカルの生成量が多いので、基板２４０の端部上では、微結晶半導体膜が水素ラジカルによって除去される過程が優位に進む。また、主に上記（１）の領域で発生しているプラズマによって堆積性ガス（ここではシラン）から生じる反応種の生成量が多いので、基板２４０の端部より内側の領域上では、微結晶半導体膜が堆積する過程が優位に進む。なお、ここでの微結晶半導体膜は、堆積性ガスとしてシランガスのようにシリコンを含む堆積性ガスを用いていることから、シリコンを含む微結晶半導体膜である。堆積性ガスとしてゲルマニウムを含む堆積性ガスとすれば、形成される微結晶半導体膜は、ゲルマニウムを含む微結晶半導体膜となる。

次に、高周波電力、堆積性ガス及び水素の供給を停止し、微結晶半導体膜を形成した基板２４０を共通室１０２の搬送機構１０７で反応室１０３からロードロック室１０１に搬送し、基板２４０をロードロック室１０１から取り出す。

また、基板２４０の端部に微結晶半導体膜が形成されないようにするためには、基板２４０の端部においてプラズマ密度を高くし、水素ラジカルの生成を多くすることが重要である。そこで、プラズマＣＶＤ装置を、図２に示したように上部電極２０１を１つ備える構成ではなく、図４に示したように上部電極２０１を、第１の上部電極４００及び第２の上部電極４０１を含む構成とし、第１の上部電極４００には高周波電源２０４を接続させて、第２の上部電極４０１には高周波電源４０２を接続し、第１の上部電極４００と第２の上部電極４０１とに異なる高周波電力を供給できるようにしてもよい。なお、高周波電源４０２は、高周波電源２０４より高い波長の高周波を出力できる高周波電力供給手段である。また、第２の上部電極４０１は、サセプター２０５と接する絶縁材２１６と基板２４０の側端との間を含む領域に重畳して設けることが好ましい。このようにすることで、基板２４０の端部においてプラズマ密度を高くすることや水素ラジカルの生成を容易にすることができる。

また、第１の上部電極４００及び第２の上部電極４０１に高周波電力を供給する際に生じる影響を考えて、第１の上部電極４００及び第２の上部電極４０１の間に絶縁材、特に、バンドリジェクションフィルタを設けることが好ましい。

なお、本実施の形態で説明した微結晶半導体膜の作製方法は、原料ガスである堆積性ガス及び水素ガスの他に、希釈ガス又は添加ガスのうち少なくとも一方を追加してもよい。

希釈ガスは上記の希ガス元素を含むガスが好ましい。形成する微結晶半導体膜に該希ガス元素を含ませることで、格子歪みがさらに助長し、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。また、希ガス元素を含む希釈ガスを追加することで、微結晶半導体膜の結晶性を高めることもできる。

また、添加ガスも上記のＰ型の導電性を付与する不純物であるボロン（Ｂ）を含むガス、又は、Ｎ型の導電性を付与する不純物であるリン（Ｐ）又はヒ素（Ａｓ）を含むガスである。該不純物を含ませることで一導電性が向上した微結晶半導体膜を形成することができる。

以上より、基板端部には微結晶半導体膜が形成されないようにして、且つ基板端部より内側の領域に微結晶半導体膜を形成することできる。該微結晶半導体膜を用いた半導体装置を作製する際、基板端部において微結晶半導体膜が剥がれるという不良を抑制することができ、該半導体装置の歩留まりを向上させることができる。また、該微結晶半導体膜は非晶質半導体膜より導電性が高いことから、本実施の形態で説明した微結晶半導体膜の作製方法を用いることで、電気特性の良好な半導体装置を生産性高く作製できる。

なお、本実施の形態の構成は、他の実施の形態の構成を適宜、組み合わせることができる。

（実施の形態２）
本実施の形態は、本発明の一態様である微結晶半導体膜の作製方法において、実施の形態１で説明した方法とは異なる方法について説明する。

実施の形態１で説明したように、基板端部に微結晶半導体膜が形成されないようにするためには、反応室内の基板端部と重畳する領域において、水素ラジカルを多く生成させ、堆積性ガスから生じる反応種によって堆積した微結晶半導体膜を該水素ラジカルによって除去される過程が優位に進むようにすることである。

本実施の形態で説明する方法は、はじめに基板全面に微結晶半導体膜を堆積させる段階と、その後、堆積した微結晶半導体膜に対して水素プラズマ処理を行い、該水素プラズマ処理のプラズマ密度を実施の形態１と同様にすることで、反応室内の基板端部と重畳する領域において、水素ラジカルを多く生成させ、該領域に堆積した微結晶半導体膜を選択的に除去する段階を有する方法である。

本実施の形態で用いるプラズマＣＶＤ装置の構成は実施の形態１と同様とし、基板２４０を反応室１０３に搬送し、サセプター２０５上に配置する工程までは実施の形態１と同様である。

次に、ガス供給手段２０８から堆積性ガス及び水素を反応室１０３内に供給し、該堆積性ガス及び該水素が供給された反応室１０３内の圧力を調整して一定に保持する。さらに、上部電極２０１に接続された高周波電源２０４から、上部電極２０１に高周波電力を供給し、上部電極２０１と下部電極２０２の間にプラズマを発生させ、基板上に微結晶半導体膜を形成する。なお、該堆積性ガスは実施の形態１と同様に適宜選択することができる。本実施の形態では、堆積性ガスとして、シリコンを含む堆積性ガスであるシラン（ＳｉＨ_４）を用いる。

微結晶半導体膜を堆積させる段階において、堆積性ガスと水素の混合比が、堆積性ガスの流量に対して水素の流量を５０倍以上２０００倍以下であるようにすればよい。なお、該堆積性ガス及び該水素が供給された反応室内の圧力及び上部電極２０１に供給される高周波電力は、基板２４０全面に微結晶半導体膜が形成されるように、適宜選択すればよい。このとき、基板２４０の温度が所定に温度となるように基板加熱ヒータ２１４で加熱し、該所定の温度で保持する。基板２４０の温度は室温〜３５０℃、好ましくは１５０〜２８０℃とする。なお、ギャップ間隔は、プラズマが発生しうる間隔とすればよい。

基板２４０全面に微結晶半導体膜を堆積させた後、続けて、堆積させた微結晶半導体膜に対して水素プラズマ処理を行う。

水素プラズマ処理を行うに際し、まず、堆積性ガスの供給を停止し、ガス供給手段２０８から水素のみを反応室１０３内に供給し、該水素が供給された反応室１０３内の圧力を調整して一定に保持する。このとき反応室１０３内の圧力は、実施の形態１の説明より、５０００Ｐａ以上５００００Ｐａ以下とし、さらには１００００Ｐａ以上５００００Ｐａ以下とすることが好ましい。

次に、上部電極２０１に接続された高周波電源２０４から、上部電極２０１に高周波電力を供給し、上部電極２０１と下部電極２０２の間にプラズマを発生させ、堆積させた微結晶半導体膜に対して水素プラズマ処理を行う。

高周波電源２０４は、実施の形態１の説明より、発振する周波数は適宜選択することができ、ここでは１３．５６ＭＨｚとし、高周波電力を１００Ｗ以上１３００Ｗ以下、さらには７００Ｗ以上１３００Ｗ以下とすることが好ましい。

上記の条件で水素プラズマ処理を行うことで、プラズマ密度及び水素ラジカルを実施の形態１と同様の分布とすることができる。従って、基板２４０の端部に堆積した微結晶半導体膜のみを選択的に除去することができる。

本実施の形態で説明した方法は、実施の形態１で説明した方法より、微結晶半導体膜を形成する際に、反応室１０３内の圧力及び上部電極２０１に供給する高周波電力として適用可能な条件の範囲が広い。よって、様々な条件の圧力及び高周波電力で形成した微結晶半導体膜を用いて、半導体装置を作製することができる。

また、本実施の形態で説明した方法のほうが、実施の形態１で説明した方法より基板２４０の端部に微結晶半導体膜を形成されない領域を精度良く（細かく）制御できる。

次に、高周波電力及び水素の供給を停止し、基板２４０を共通室１０２の搬送機構１０７で反応室１０３からロードロック室１０１に搬送し、基板２４０をロードロック室１０１から取り出す。

本実施の形態におけるプラズマＣＶＤ装置は、実施の形態１と同様に、上部電極２０１を、第１の上部電極４００及び第２の上部電極４０１を含む構成とし、それぞれに高周波電源２０４及び高周波電源４０２を接続させてもよい（図４参照）。

なお、実施の形態１と同様に、本実施の形態で説明した微結晶半導体膜の作製方法は、原料ガスである堆積性ガス及び水素ガスの他に、希釈ガス又は添加ガスのうち少なくとも一方を追加してもよい。

以上より、基板端部において、微結晶半導体膜を選択的に除去することができることから、該微結晶半導体膜を用いた半導体装置を作製する際、基板の端部において微結晶半導体膜が剥がれるという不良を抑制することができ、半導体装置の歩留まりを向上させることができる。また、該微結晶半導体膜は非晶質半導体膜より導電性が高いことから、本実施の形態で説明した微結晶半導体膜の作製方法を用いることで、電気特性の良好な半導体装置を生産性高く作製できる。

（実施の形態３）
本実施の形態は、本発明の一態様である微結晶半導体膜の作製方法において、実施の形態１及び実施の形態２で説明した方法とは異なる方法について説明する。

本実施の形態で説明する方法は、反応室内に第１の電極と第２の電極が備えられたプラズマＣＶＤ装置を用いて、反応室内に供給する水素の流量及び第１の電極に供給する高周波電力を一定とし、反応室内に供給する堆積性ガスの水素の流量に対する流量比を増減させることで、プラズマ領域において、反応室内の基板端部と重畳する領域に生成される水素ラジカル量を制御する方法である。

次に、反応室１０３内に供給する堆積性ガスと、水素との流量比を交互に増減させる方法について図５を用いて説明する。

図５は、上記方法で微結晶半導体膜を形成する工程の時間的変化を示すタイミングチャートである。なお、図５において、実線５１は、高周波電源２０４のオンオフ状態を示し、実線５３は反応室１０３内に供給する水素の流量を示し、実線５５は反応室１０３内に供給する堆積性ガスの流量を示し、実線５７は反応室１０３内の圧力変化を示す。なお、高周波電源２０４が上部電極２０１に高周波電力を供給している状態をオン状態とし、上部電極２０１への高周波電力が切断されている状態をオフ状態とする。

まず、ガス供給手段２０８からシリコン又はゲルマニウムを含む堆積性ガス及び水素を反応室１０３内に供給し、該堆積性ガス及び該水素が供給された反応室１０３内の圧力を調整して一定に保持する。このとき、該水素は一定流量（図５では流量ａ（ｓｃｃｍ））で反応室１０３に供給する。該堆積性ガスは実施の形態１と同様に適宜選択することができる。本実施の形態では、堆積性ガスとして、シリコンを含む堆積性ガスであるシラン（ＳｉＨ_４）を用いる。また、基板２４０の温度が所定に温度となるように基板加熱ヒータ２１４で加熱し、該所定の温度で保持する。基板２４０の温度は室温〜３５０℃、好ましくは１５０〜２８０℃とする。

次に、高周波電源２０４をオン状態にし、プラズマを発生させたのち、実線５５のように、堆積性ガスの流量を交互に増減させながら反応室に供給する。本明細書では、堆積性ガスと、水素との流量比を交互に増減させることをサイクルフローとよぶことにする。本実施の形態では、高周波電源２０４をオン状態とした後に流量ｃ（ｓｃｃｍ）の堆積性ガスをｔ１秒流す第１の期間と、流量ｂ（ｓｃｃｍ）（０＜ｂ＜ｃ）のシリコン又はゲルマニウムを含む堆積性気体をｔ２秒流す第２の期間とを繰り返す。ここでは、第２の期間のｔ２秒は第１の期間のｔ１秒より長いことを特徴とする。第１の期間及び第２の期間においてギャップ間隔は一定とすればよく、プラズマが発生しうるギャップ間隔であればよい。

第１の期間における堆積性ガスと水素の混合比は、堆積性ガスの流量に対して水素の流量を５０倍以上２０００倍以下となるようにし、さらには１０００倍以上２０００倍以下とすることが好ましい。また、第２の期間において、堆積性ガスに対する水素の流量比を増加させるために、堆積性ガスの流量ｂ（ｓｃｃｍ）は、０ｓｃｃｍより大きく０．３ｓｃｃｍ以下とすればよい。堆積性ガスの流量ｂ（ｓｃｃｍ）を記載した値とすることで後述する効果を充分に得ることができる。

また、第１の期間における反応室内の圧力ｄ（Ｐａ）は、実施の形態１の説明より、５０００Ｐａ以上５００００Ｐａ以下とし、さらには１００００Ｐａ以上５００００Ｐａ以下とすることが好ましい。第２の期間における反応室１０３内の圧力は、第１の期間での圧力と同じにしておいてもよいため、サイクルフロー中は常に圧力を一定に保持したままとすればよい。

サイクルフローにおいて用いる高周波電源２０４は、実施の形態１の説明より、適宜、発振する周波数を選択することができ、ここでは、１３．５６ＭＨｚとし、高周波電力を１００Ｗ以上１３００Ｗ以下、さらには７００Ｗ以上１３００Ｗ以下とすることが好ましい。また、図５の実線５１で示したように高周波電力はサイクルフロー中、常にオン状態としておく。

堆積性ガスの流量は、第１の期間と比較して第２の期間の方が少ないため、第１の期間より第２の期間の方が、堆積性ガスに対する水素の流量比が大きい。つまり、堆積性ガスの流量が多い第１の期間（図５において流量ｃ（ｓｃｃｍ）である期間）では、堆積性ガスの流量が少ない第２の期間（図５において流量ｂ（ｓｃｃｍ）である期間）と比較して、堆積性ガスから生じる反応種が多数存在することから、微結晶半導体膜の堆積過程が優位に進み、基板全面に微結晶半導体膜が堆積する。

一方、第２の期間では、堆積性ガスの流量が少ないため、堆積性ガス及び水素から生成される水素ラジカルが、第１の期間で基板端部に堆積した微結晶半導体膜を選択的に除去する過程が優位に進む。そして、第２の期間は第１の期間よりも長いため、基板端部に堆積した微結晶半導体膜を効果的に除去できる。

従って、第１の期間及び第２の期間を交互に行われることで、基板端部には微結晶半導体膜が形成されず、基板の端部より内側の領域に微結晶半導体膜を形成することができる。なお、ｔ１及びｔ２は、数秒から数十秒が好ましい。ｔ１及びｔ２が数分になってしまうと、基板端部に堆積した微結晶半導体膜だけではなく、該基板端部より内側の領域に堆積した微結晶半導体膜も除去されてしまう可能性が生じるからである。

ここでは、第１の期間、即ち流量ｃ（ｓｃｃｍ）の堆積性ガスを供給する時間を全てｔ１秒としているが、各々の周期において異ならせてもよい。また、第２の期間、即ち流量ｂ（ｂ＜ｃ）の堆積性ガスを供給する時間を全てｔ２秒としているが、各々の期間において異ならせてもよい。

高周波電源２０４をオン状態にしたまま、堆積性ガスの流量を増減させることで、微結晶半導体膜を基板２４０に効率よく堆積させることができる。

また、ここでは、堆積性ガスの流量ｂ（ｓｃｃｍ）を０＜ｂ＜ｃとしているが、流量ｂ（ｓｃｃｍ）をｂ＝０としてもよい。即ち、第１の期間は堆積性ガスを供給する期間とし、第２の期間は堆積性ガスを導入しない期間とし、これらの期間を交互に設けてもよい。

第２の期間において、第１の期間より圧力及び高周波電源２０４から供給される高周波電力を高くしてもよい。このようにすることで、第２の期間において、反応室１０３内の基板２４０端部と重畳する領域のプラズマ密度を高くすることができ、基板２４０端部に堆積した微結晶半導体膜を効果的に除去することができる。なお、プラズマが発生する領域（プラズマ領域）は、少なくとも上部電極２０１と下部電極２０２とが重畳している領域となるが、下部電極２０２には、下部電極２０２と同電位となるサセプター２０５が設けられていることから、正確には上部電極２０１とサセプター２０５とが重畳している領域となる。従って、該プラズマ領域は、図２において少なくとも点線Ｃ−Ｄ間を含む領域である。

本実施の形態、実施の形態１及び実施の形態２に記載した方法で微結晶半導体膜を形成すると、該微結晶半導体膜には結晶粒が含まれている。該結晶粒は混相粒ともいい、該混相粒とは非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子とを有する。また、混相粒は双晶を有する場合もある。このため、該微結晶半導体膜は非晶質半導体領域を含んでいる。また、該微結晶半導体膜は混相粒で構成されるため、微結晶半導体膜中に多数の結晶子を有する。

また、サイクルフローを行うことで、基板端部に堆積した微結晶半導体膜は、選択的に除去されるが、これと同時にサイクルフロー中の第２の期間では、基板端部より内側の領域の基板上に堆積した微結晶半導体膜に含まれる非晶質半導体領域が除去される。該非晶質半導体領域が除去されることによって、結晶子が露出する。

サイクルフロー中の第１の期間では、第２の期間と比較して堆積性ガスから生じる反応種が多数存在するため、微結晶半導体膜の堆積過程が優位に進み、基板全面に微結晶半導体膜が堆積すると同時に露出させた結晶子を核とする結晶成長が進む。

サイクルフローは、上記第１の期間及び上記第２の期間を交互に繰り返すことで、第２の期間では非晶質半導体領域の優先的なエッチングによる結晶子の露出と、第１の期間では露出された結晶子を核とする結晶成長とが交互に起きるため、混相粒の結晶子の大きさが大きくなる。

また、第１の期間よりも第２の期間の方が長いため、微結晶半導体に含まれる非晶質半導体領域の除去が十分に行われるため、微結晶半導体に含まれる非晶質半導体領域の割合を低下させることができ、結果として、形成される微結晶半導体膜の結晶性を高くすることができる。

さらに、サイクルフロー中に反応室１０３内を上記の圧力とすることで、反応室１０３内に存在するイオンの平均自由行程が短くなり、エネルギーが低下するために、堆積した微結晶半導体膜又は堆積中の微結晶半導体膜へのイオンダメージが低減し、形成される微結晶半導体膜の欠陥が低減する。

なお、サイクルフローを行う前に、あらかじめ基板２４０全面に混相粒の粒密度が低い種結晶を形成してもよい。あらかじめ種結晶を形成しておくことで、サイクルフローによる混相粒中の結晶子を核とする結晶成長の際に、該種結晶中の混相粒同士の間隔が広いため、混相粒の結晶成長距離が長く、形成される微結晶半導体膜における混相粒の大粒径化及び結晶性の向上が可能となる。種結晶の形成条件としては、サイクルフローの第１の期間における堆積性ガスと水素の混合比、反応室１０３内の圧力及び高周波電力に適用できる条件から適宜決めればよい。

以上より、基板端部には微結晶半導体膜が形成されないようにして、且つ基板端部より内側の領域に微結晶半導体膜を形成することできる。該微結晶半導体膜を用いた半導体装置を作製する際、基板端部において微結晶半導体膜が剥がれるという不良を抑制することができ、該半導体装置の歩留まりを向上させることができる。さらに、該微結晶半導体膜は配向性及び結晶性が高いことから高い導電性を有するため、本実施の形態で説明した微結晶半導体膜の作製方法を用いることで、電気特性の良好な半導体装置を生産性高く作製することができる。

（実施の形態４）
本実施の形態は、実施の形態１乃至実施の形態３で説明した微結晶半導体膜の作製方法を用いた薄膜トランジスタの作製方法について説明する。

基板６０１上にゲート電極６０３を形成する。次に、ゲート電極６０３（第１のゲート電極ともいう。）を覆うゲート絶縁膜６０５を形成し、ゲート絶縁膜６０５上に種結晶６０７を形成する（図６（Ａ）参照）。

基板６０１としては、実施の形態１に示す基板２４０を適宜用いることができる。

ゲート電極６０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料又はこれらを主成分とする合金材料を用いて、単層構造又は積層構造として形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ヒロック防止元素を含ませたＡｇ−Ｐｄ−Ｃｕ合金、Ａｌ−Ｎｄ合金及びＡｌ−Ｎｉ合金などを用いてもよい。

ゲート電極６０３を積層構造とする場合の例としては、アルミニウム膜上にモリブデン膜を積層した二層構造、又は銅膜上にモリブデン膜を積層した二層構造、又は銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅−マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅−マンガン合金膜と銅膜とを積層した二層構造、銅−マンガン合金膜と銅膜とを積層した二層構造などがある。

また、上記二層構造の他にゲート電極６０３を、タングステン膜又は窒化タングステン膜と、アルミニウムとシリコンの合金膜又はアルミニウムとチタンの合金膜と、窒化チタン膜又はチタン膜とを積層した三層構造としてもよい。該三層構造は、電気抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気抵抗が低く、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。

また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体と接する側に、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物膜を形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としてもよい。

ゲート電極６０３は、基板６０１上に、スパッタリング法又は真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法又はインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、ゲート電極６０３となる導電膜は、銀、金又は銅等の導電性ナノペーストをスクリーン印刷法又はインクジェット法により基板６０１上に吐出し、焼成して形成することもできる。なお、ゲート電極６０３と、基板６０１との密着性向上を目的として、上記金属材料の窒化物膜を、基板６０１と、ゲート電極６０３との間に設けてもよい。ここでは、基板６０１上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストマスクを用いて、当該導電膜をエッチングしてゲート電極６０３を形成する。

ゲート電極６０３の側面は、テーパ形状とすることが好ましい。これは、後の工程で、ゲート電極６０３上に形成される絶縁膜（ゲート絶縁膜６０５及び後述の絶縁膜６３７）、後述の半導体膜及び後述の配線が、ゲート電極６０３の段差箇所において切断されないようにするためである。ゲート電極６０３の側面をテーパ形状にするためには、レジストマスクを後退させながらエッチングを行えばよい。

なお、本明細書において、本明細書中に明記されていない場合でもレジストマスクはエッチング後に除去するものとする。

例えば、本実施の形態における薄膜トランジスタを、アクティブマトリクス型液晶表示装置における画素のスイッチング素子として用いる場合、ゲート電極６０３を形成する工程により、ゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とはアクティブマトリクス型液晶表示装置の画素を選択する配線のことをいい、容量配線とは該画素の保持容量の一方の電極に接続されている配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方又は双方は、ゲート電極６０３と別の工程に設けてもよい。

ゲート絶縁膜６０５（第１のゲート絶縁膜ともいう。）は、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン又は酸化シリコンなどの絶縁性材料を用いて、単層構造又は積層構造として形成する。ここでは、窒化シリコン膜上に酸化窒化シリコン膜が積層された二層構造とする。なお、ゲート絶縁膜６０５を酸化シリコン又は酸化窒化シリコン等の酸化絶縁膜により形成することで、薄膜トランジスタのしきい値電圧の変動を低減することができる。

なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。

また、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。

ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

ゲート絶縁膜６０５は、ＣＶＤ法（プラズマＣＶＤ法を含む）又はスパッタリング法等を用いて形成することができる。プラズマＣＶＤ法を用いてゲート絶縁膜６０５を形成する場合、プラズマＣＶＤ装置としては、実施の形態１に示したものを適宜用いることができる。なお、実施の形態１に示したプラズマＣＶＤ装置の代わりに高周波電源の周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜６０５を形成すると、ゲート電極６０３と、後に形成するドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを作製することができる。

また、ゲート絶縁膜６０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する微結晶半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

種結晶６０７は、実施の形態３に示したように、混相粒の粒密度が低く、且つ混相粒の結晶性を高くさせるような条件で形成すればよい。ここでは、原料ガスの堆積性ガスとしてシランガスを用いるため、種結晶６０７はシリコンを含む混相粒となる。

先の実施の形態に示したように種結晶６０７の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガス元素を含む希釈ガスを追加することで、種結晶６０７の結晶性を高めることができる。このように、結晶性の高い種結晶を利用することで薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。

次に、種結晶６０７上に微結晶半導体膜６０９を形成する。微結晶半導体膜６０９は、実施の形態３に示したように原料ガスの堆積性ガスと、水素との流量比を交互に増減させる方法で、種結晶６０７の混相粒の隙間を埋めつつ、且つ結晶成長を促して形成する（図６（Ｂ）参照）。ここでは、原料ガスの堆積性ガスとしてシランガスを用いるため、微結晶半導体膜６０９はシリコンを含む微結晶半導体膜となる。

このように種結晶６０７及び微結晶半導体膜６０９を実施の形態３に示した方法を用いることで、基板６０１端部において種結晶６０７及び微結晶半導体膜６０９が剥がれるという不良を抑制することができ、薄膜トランジスタの歩留まりを向上させることができる。また、種結晶６０７を形成せず、微結晶半導体膜６０９を実施の形態１乃至実施の形態３で示した方法を用いて形成してもよく、実施の形態１乃至実施の形態３で示した方法を用いることでも薄膜トランジスタの歩留まりを向上させることができる。

微結晶半導体膜６０９の形成においても、原料ガスに上記希ガス元素を含む希釈ガスを追加することで、種結晶６０７と同様に、微結晶半導体膜６０９の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高めることができる。

次に、微結晶半導体膜６０９上に半導体膜６１１を形成する。半導体膜６１１は、微結晶半導体領域６１１ａ及び非晶質半導体領域６１１ｂで構成される。次に、半導体膜６１１上に、不純物半導体膜６１３を形成する。次に、不純物半導体膜６１３上にレジストマスク６１５を形成する（図６（Ｃ）参照）。

微結晶半導体膜６０９を核とし、部分的に結晶成長させる条件（換言すると、結晶成長を低減させる条件）で形成することにより、微結晶半導体領域６１１ａ及び非晶質半導体領域６１１ｂを有する半導体膜６１１を形成することができる。種結晶６０７、微結晶半導体膜６０９及び微結晶半導体領域６１１ａはチャネル領域として機能する。

半導体膜６１１は、プラズマＣＶＤ装置の反応室内において、シリコン又はゲルマニウムを含む堆積性ガスと、水素と、窒素を含むガスとを混合し、プラズマＣＶＤ法により形成する。窒素を含むガスとしては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミンなどのガスがある。該プラズマＣＶＤ装置は実施の形態１で説明したプラズマＣＶＤ装置とすればよい。

このとき、シリコン又はゲルマニウムを含む堆積性ガスと、水素との流量比は、種結晶６０７及び微結晶半導体膜６０９と同様に微結晶半導体膜が形成される流量比を用いる。ここで該流量比の堆積性ガス及び水素の他にさらに窒素を含むガスを追加することで、種結晶６０７及び微結晶半導体膜６０９の結晶成長を低減させながら半導体膜６１１を形成することができる。

具体的には、半導体膜６１１が堆積する初期において、原料ガスとして窒素を含むガスが含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、半導体膜６１１が堆積する中期又は後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが形成される。この結果、半導体膜６１１において、微結晶半導体領域６１１ａと、欠陥が少なく且つ価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い非晶質半導体領域６１１ｂとを形成することができる。

ここでは、半導体膜６１１を形成する条件の代表例は、シリコン又はゲルマニウムを含む堆積性ガスの流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコン又はゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。ここでは、堆積性ガスとしてシランガスを用いることにする。

また、半導体膜６１１の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガス元素を含む希釈ガスを追加することで、成膜速度を高めることができる。

半導体膜６１１の厚さは、５０ｎｍ以上３５０ｎｍ以下とすることが好ましく、さらに好ましくは１２０ｎｍ以上２５０ｎｍ以下とする。

ここで、図６（Ｃ）に示すゲート絶縁膜６０５から半導体膜６１１までの積層構造について、その拡大図を図７に示す。

図７（Ａ）に示すように、半導体膜６１１の微結晶半導体領域６１１ａは凹凸状であり、凸部はゲート絶縁膜６０５から非晶質半導体領域６１１ｂに向かって、先端が細くなる（凸部の先端が鋭角である）凸状（錐形状）である。なお、微結晶半導体領域６１１ａの形状は、ゲート絶縁膜６０５から非晶質半導体領域６１１ｂに向かって幅が広がる凸状（逆錐形状）であってもよい。なお、微結晶半導体領域６１１ａは堆積性ガスとしてシランガスを用いているため、シリコンを含む微結晶半導体で形成されている。

種結晶６０７、微結晶半導体膜６０９、及び微結晶半導体領域６１１ａの厚さ、即ち、種結晶６０７とゲート絶縁膜６０５との界面から、微結晶半導体領域６１１ａの突起（凸部）の先端までの距離を、５ｎｍ以上３１０ｎｍ以下とすることで、微結晶半導体領域６１１ａの突起（凸部）が後に形成される不純物半導体膜に接しないため、薄膜トランジスタのオフ電流を低減することができる。また、微結晶半導体膜６０９と半導体膜６１１との界面領域に、凹凸状での微結晶半導体領域６１１ａを設けることで、薄膜トランジスタの縦方向（膜厚方向）の抵抗、すなわち、半導体膜６１１と、微結晶半導体膜６０９との間の抵抗を低くすることができ、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。

非晶質半導体領域６１１ｂは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基又はＮＨ_２基として存在していてもよい。ここでは、半導体膜６１１を形成するための堆積性ガスとしてシランガスを用いるため、非晶質半導体はアモルファスシリコンとなる。

窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔｐｈｏｔｏｃｕｒｒｅｎｔｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を微結晶半導体領域６１１ａ及び後に形成される不純物半導体膜の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。

さらに、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピークが、１．３１ｅＶ以上１．３９ｅＶ以下の範囲にある。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含む非晶質半導体は、微結晶半導体とは異なるものである。

また、非晶質半導体領域６１１ｂの他に、微結晶半導体領域６１１ａにも、ＮＨ基又はＮＨ_２基が存在していてもよい。これは、微結晶半導体領域６１１ａに含まれる結晶粒間、又は微結晶半導体領域６１１ａ及び非晶質半導体領域６１１ｂ間の界面領域において、窒素、特にＮＨ基もしくはＮＨ_２基がシリコン原子のダングリングボンドと結合する（架橋する）と、欠陥を低減させ、キャリアが流れやすくなるためである。つまり、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上するため薄膜トランジスタの電界効果移動度が向上する。

また、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）によって計測される、半導体膜６１１に含まれる酸素及び窒素の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすることで、微結晶半導体領域６１１ａの結晶性を高めることができるため好ましい。半導体膜６１１に含まれる酸素濃度を低減させることは、微結晶半導体領域６１１ａに含まれる結晶粒間、又は微結晶半導体領域６１１ａと非晶質半導体領域６１１ｂとの界面における欠陥を低減させ、キャリアの移動を阻害する結合を低減させることができる。

また、図７（Ｂ）に示すように、非晶質半導体領域６１１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体混相粒６１１ｃを含ませることで、薄膜トランジスタのオン電流及び電界効果移動度を更に高めることが可能である。

ここでは、半導体膜６１１の原料ガスに窒素を含むガスを含ませて、微結晶半導体領域６１１ａ及び非晶質半導体領域６１１ｂを有する半導体膜６１１を形成したが、半導体膜６１１の他の形成方法として、微結晶半導体膜６０９の表面に窒素を含むガスを曝して、微結晶半導体膜６０９の表面に窒素を吸着させたのち、シリコン又はゲルマニウムを含む堆積性ガス及び水素を用いて、微結晶半導体領域６１１ａ及び非晶質半導体領域６１１ｂを有する半導体膜６１１を形成することができる。

不純物半導体膜６１３は、一導電型を付与する不純物元素を添加した半導体により形成する。作製する薄膜トランジスタがｎ型である場合には、一導電型を付与する不純物元素として、先に実施の形態で示したように、リン（Ｐ）又はヒ素（Ａｓ）を添加して形成すればよい。ｐ型の薄膜トランジスタを形成する場合も、先に実施の形態で示したように、ホウ素（Ｂ）を添加して形成すればよい。なお、不純物半導体膜６１３は非晶質半導体に又は微結晶半導体などによる単層構造として形成してもよいし、該非晶質半導体と該微結晶半導体の積層構造としてもよい。

半導体膜６１１と、後に形成するソース電極及びドレイン電極として機能する配線６２９ａ、６２９ｂとがオーミックコンタクトをする場合は、不純物半導体膜６１３を形成しなくともよい。

ここでは、不純物半導体膜６１３を、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性ガスと、水素と、ホスフィン（水素希釈又はシラン希釈）とを原料ガスとし、プラズマＣＶＤ法により、リンが添加されたアモルファスシリコン、又はリンが添加された微結晶シリコンとして形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体膜６１３として、ホスフィンの代わりに、ジボランを用いて、プラズマＣＶＤ法により形成すればよい。なお、該プラズマＣＶＤ装置は実施の形態１で説明したプラズマＣＶＤ装置とすればよい。

また、不純物半導体膜６１３を、リンが添加された微結晶シリコン、又はホウ素が添加された微結晶シリコンで形成する場合は、半導体膜６１１と、不純物半導体膜６１３との間に、微結晶半導体膜、代表的には微結晶シリコン膜を形成することで、界面の特性を向上させることができる。この結果、不純物半導体膜６１３と、半導体膜６１１との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのチャネル領域を介してソース電極及びドレイン電極間を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。

レジストマスク６１５はフォトリソグラフィ工程により形成することができる。

次に、レジストマスク６１５を用いて、種結晶６０７、微結晶半導体膜６０９、半導体膜６１１、及び不純物半導体膜６１３を選択的にエッチングする。この工程により、種結晶６０７、微結晶半導体膜６０９、半導体膜６１１、及び不純物半導体膜６１３を素子毎に分離し、島状の半導体積層体６１７、及び島状の不純物半導体膜６２１を形成する。なお、半導体積層体６１７は、種結晶６０７、微結晶半導体膜６０９、及び半導体膜６１１それぞれの一部で構成され、種結晶６０７、微結晶半導体膜６０９、及び微結晶半導体領域６１１ａそれぞれ一部を含む微結晶半導体領域６１７ａと非晶質半導体領域６１１ｂの一部を含む非晶質半導体領域６１７ｂとを有する。この後、レジストマスク６１５を除去する（図６（Ｄ）参照）。

次に、不純物半導体膜６２１上に導電膜６２７を形成する（図８（Ａ）参照）。導電膜６２７は、ゲート電極６０３として用いることができる金属材料又は合金材料で形成することができる。導電膜６２７は、スパッタリング法又は真空蒸着法を用いて形成する。また、導電膜６２７は、銀、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を用いて吐出し、焼成することで形成してもよい。

次に、フォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜６２７をエッチングして、ソース電極及びドレイン電極として機能する配線６２９ａ、６２９ｂを形成する（図８（Ｂ）参照）。導電膜６２７のエッチングはドライエッチング又はウェットエッチングを用いることができる。

なお、本実施の形態における薄膜トランジスタを、アクティブマトリクス型液晶表示装置における画素のスイッチング素子として用いる場合、配線６２９ａ、６２９ｂの一方は、ソース電極又はドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別の工程で設けてもよい。

次に、不純物半導体膜６２１及び半導体積層体６１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜６３１ａ、６３１ｂを形成する。また、微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂを有する半導体積層体６３３を形成する。このとき、微結晶半導体領域６３３ａが露出されるように半導体積層体６１７をエッチングすることで、配線６２９ａ、６２９ｂで覆われる領域では微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂが積層され、配線６２９ａ、６２９ｂで覆われず、且つ少なくともゲート電極６０３と重なる領域においては、微結晶半導体領域６３３ａが露出する構成を有する半導体積層体６３３となる。

ここでは、配線６２９ａ、６２９ｂの端部と、不純物半導体膜６３１ａ、６３１ｂの端部とがずれ、断面において、配線６２９ａ、６２９ｂの端部と一対の不純物半導体膜６３１ａ、６３１ｂの端部とで段差を有しているが、配線６２９ａ、６２９ｂの端部と、不純物半導体膜６３１ａ、６３１ｂの端部とが揃っていてもよい。

次に、ここまでの工程により得られた構成に対して、ドライエッチングを行ってもよい。該ドライエッチングの条件は、露出している微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂにダメージが入らず、且つ微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂに対するエッチング速度が低い条件を用いる。エッチングガスとしては、代表的にはＣｌ_２、ＣＦ_４、又はＮ_２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：ＣａｐａｃｉｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）方式等を用いることができる。

次に、微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理、酸素及び水素の混合ガスによるプラズマ処理等を行う。

この後、レジストマスクを除去する。なお、当該レジストマスクの除去は、不純物半導体膜６２１及び半導体積層体６１７のドライエッチング前に行ってもよい。

上記したように、微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂを形成した後に、微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理、又は酸素及び水素の混合ガスによるプラズマ処理を行うことで、レジストマスクの残渣を除去すると共に、微結晶半導体領域６３３ａの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁性を高めることができ、完成する薄膜トランジスタのオフ電流を低減し、基板２４０内で分離させた薄膜トランジスタ素子毎の電気的特性のばらつきを低減することができる。

なお、フォトリソグラフィ工程によりレジストマスクを導電膜６２７上に形成し、当該レジストマスクを用いて導電膜６２７をエッチングして、ソース電極及びドレイン電極として機能する配線６２９ａ、６２９ｂを形成する。次に、不純物半導体膜６２１をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜６３１ａ、６３１ｂを形成する。この際、半導体積層体６１７の一部がエッチングされる場合もある。次に、レジストマスクを除去した後、ソース電極及びドレイン電極として機能する配線６２９ａ、６２９ｂをマスクとして半導体積層体６１７の一部をエッチングして、微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂを有する半導体積層体６３３を形成してもよい。

この結果、レジストマスクを除去する工程において、微結晶半導体領域６１７ａが非晶質半導体領域６１７ｂに覆われているため、微結晶半導体領域６１７ａが剥離液、及びレジストの残渣物に触れることがない。また、レジストマスクを除去した後、配線６２９ａ、６２９ｂを用いて、非晶質半導体領域６１７ｂをエッチングして、微結晶半導体領域６３３ａを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。なお、本明細書において、バックチャネルとは、チャネル形成領域の第１のゲート絶縁膜（ゲート絶縁膜６０５）と接していない領域に形成されるチャネルのことをいう。

以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、本実施の形態に示す構造及び作製方法を用いることで、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを、生産性高く作製することができる。

次に、半導体積層体６３３、一対の不純物半導体膜６３１ａ、６３１ｂ及び配線６２９ａ、６２９ｂの上に絶縁膜６３７（第２のゲート絶縁膜ともいう。）を形成する。絶縁膜６３７は、ゲート絶縁膜６０５と同様に形成することができる。

次に、フォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて絶縁膜６３７に開口部（図示しない。）を形成する。次に、絶縁膜６３７上にバックゲート電極６３９（第２のゲート電極ともいう。）を形成する（図８（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。なお、図示しないが、デュアルゲート型の薄膜トランジスタをアクティブマトリクス型液晶表示装置における画素のスイッチング素子として用いる場合、バックゲート電極６３９と同時に、配線６２９ａ、６２９ｂの一方に接続される画素電極を形成することができる。

バックゲート電極６３９は、配線６２９ａ、６２９ｂと同様に形成することができる。また、バックゲート電極６３９は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、又は酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いても形成することができる。

また、バックゲート電極６３９は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。バックゲート電極６３９は、シート抵抗が１００００Ω／ｓｑ以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体等がある。

バックゲート電極６３９は、スパッタリング法又は真空蒸着法を用いて、上記材料のいずれかを用いた導電膜を形成した後、フォトリソグラフィ工程によって形成したレジストマスクを用いて該導電膜をエッチングすることで形成できる。また、バックゲート電極６３９は、銀、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を用いて吐出し、焼成することで形成してもよい。

次に、薄膜トランジスタの上面図である図９を用いて、バックゲート電極の形状を説明する。なお、図９において、ゲート絶縁膜６０５及び絶縁膜６３７は、明瞭化のために図示していない。

図９（Ａ）に示すように、バックゲート電極６３９は、ゲート電極６０３と平行に形成することができる。この場合、バックゲート電極６３９に印加する電位と、ゲート電極６０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域６３３ａのゲート絶縁膜６０５側の近傍、及び絶縁膜６３７側の近傍に形成されるため、薄膜トランジスタのオン電流を高めることができる。

また、図９（Ｂ）に示すように、バックゲート電極６３９は、ゲート電極６０３に接続させることができる。即ち、ゲート絶縁膜６０５及び絶縁膜６３７に形成した開口部６５０において、ゲート電極６０３及びバックゲート電極６３９が接続する構造とすることができる。この場合、バックゲート電極６３９に印加する電位と、ゲート電極６０３に印加する電位とは、等しい。この結果、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域６３３ａのゲート絶縁膜６０５側、及び絶縁膜６３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。

また、図９（Ｃ）に示すように、バックゲート電極６３９は、ゲート電極６０３と接続せず、フローティングでもよい。バックゲート電極６３９に印加せずとも、チャネル領域が、微結晶半導体領域６３３ａのゲート絶縁膜６０５側、及び絶縁膜６３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。

さらには、図９（Ｄ）に示すように、バックゲート電極６３９は、絶縁膜６３７を介して配線６２９ａ、６２９ｂと重畳してもよい。ここでは、図９（Ａ）に示す構造のバックゲート電極６３９を用いて示したが、図９（Ｂ）及び図９（Ｃ）に示すバックゲート電極６３９も同様に配線６２９ａ、６２９ｂと重畳してもよい。

本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、基板端部には微結晶半導体膜が形成されないようにして、且つ基板端部より内側の領域に微結晶半導体膜を形成されていることから該薄膜トランジスタを作製する際、基板端部において微結晶半導体膜が剥がれるという不良を抑制することができ、該薄膜トランジスタの歩留まりを向上させることができる。

また、本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜をチャネル領域とすることができる。シングルゲート型の薄膜トランジスタは、キャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、デュアルゲート型の薄膜トランジスタは、第１のゲート絶縁膜側だけでなく、第２のゲート絶縁膜側の結晶性も高めた微結晶半導体膜をチャネル領域としているため、さらにキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域６３３ａと、一対の不純物半導体膜６３１ａ、６３１ｂの間に、一対の非晶質半導体領域６３３ｂを有する。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの占有面積を小さくすることが可能であり、これらの薄膜トランジスタを用いることで高集積化された半導体装置を小型化することができる。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の占有面積を低減できるため、表示装置の狭額縁化が可能である。

（実施の形態５）
本実施の形態では、実施の形態４と比較して、さらに、オフ電流の低減が可能な薄膜トランジスタの作製方法について、図６、図８及び図１０を用いて説明する。

実施の形態４と同様に、図６（Ａ）乃至図６（Ｃ）の工程を経て、半導体積層体６１７を形成する。

次に、レジストマスク６１５を残存させたまま、半導体積層体６１７の側面をプラズマ６２３に曝すプラズマ処理を行う（図１０（Ａ）参照）。ここでは、酸化性ガス又は窒化性ガス雰囲気でプラズマを発生させて、半導体積層体６１７をプラズマ６２３に曝す。酸化性ガスとしては、酸素、オゾン、水蒸気、酸素及び水素の混合気体等がある。また、窒化性ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化性ガス又は窒化性ガス雰囲気でプラズマを発生させることで、ラジカルが発生する。当該ラジカルは半導体積層体６１７と反応し、半導体積層体６１７の側面に酸化物又は窒化物である絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、ラジカルを発生させてもよい。

また、酸化性ガスとして、酸素、オゾン、水蒸気、酸素及び水素の混合気体を用いると、図１０（Ｂ）に示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したレジストマスク６１５ａが形成される。このため、当該プラズマ処理により、半導体積層体６１７の側面と共に、露出された不純物半導体膜６２１が酸化し、半導体積層体６１７の側面及び不純物半導体膜６２１の側面及び上面の一部にも酸化物又は窒化物である絶縁領域６２５が形成される。

なお、絶縁領域６２５の代わりに、図６（Ｄ）に示したようにレジストマスク６１５を除去した半導体積層体６１７を覆う酸化絶縁膜又は窒化絶縁膜を形成し、この絶縁膜を異方性の高いエッチング、つまり基板６０１の表面に垂直な方向にエッチングを行うことで半導体積層体６１７の側面に接したサイドウォール絶縁膜を形成してもよい。

次に、実施の形態４に示すように、図８（Ａ）及び図８（Ｂ）と同様の工程を経て、ソース電極及びドレイン電極として機能する配線６２９ａ、６２９ｂ、ソース領域及びドレイン領域として機能する一対の不純物半導体膜６３１ａ、６３１ｂ、微結晶半導体領域６３３ａ及び一対の非晶質半導体領域６３３ｂを有する半導体積層体６３３、絶縁膜６３７を形成することで、シングルゲート型の薄膜トランジスタを作製することができる（図１０（Ｃ）参照）。

また、図示しないが、絶縁膜６３７上にバックゲート電極を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる。

本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜でチャネル領域を形成することが可能である。また、半導体積層体６３３及び配線６２９ａ、６２９ｂの間に酸化物又は窒化物である絶縁領域６２５を設けることにより、配線６２９ａ、６２９ｂから半導体積層体６３３へのホールの注入を抑制することが可能であり、実施の形態４と比較して、さらにオフ電流が低い薄膜トランジスタを作製することができる。

（実施の形態６）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図６、図８、及び図１１を参照して説明する。図１１に示す工程は、図８（Ｂ）に示す工程に対応する。

実施の形態４と同様に、図６（Ａ）乃至図６（Ｄ）、及び図８（Ａ）の工程を経て、導電膜６２７を形成する。

なお、図８（Ａ）に示すように、導電膜６２７を形成し、フォトリソグラフィ工程によりレジストマスクを導電膜６２７上に形成し、該レジストマスクを用いて配線６２９ａ、６２９ｂを形成し、不純物半導体膜６２１及び半導体積層体６１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜６３１ａ、６３１ｂを形成する。さらに、非晶質半導体領域６４３ｂが露出されるように半導体積層体６１７をエッチングすることで、配線６２９ａ、６２９ｂで覆われる領域では微結晶半導体領域６４３ａ及び非晶質半導体領域６４３ｂが積層され、配線６２９ａ、６２９ｂで覆われず、且つゲート電極６０３と重なる領域においては、微結晶半導体領域６４３ａが露出せず、非晶質半導体領域６４３ｂが露出する半導体積層体６４３を形成してもよい（図１１参照）。このとき、半導体積層体６１７のエッチング量は図８（Ｂ）より少ない。

この後の工程は、実施の形態４と同様に行う。

以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。本実施の形態に示す薄膜トランジスタは、バックチャネル側が非晶質半導体領域であるため、図８（Ｂ）に示す薄膜トランジスタに比べてオフ電流を低減することができる。

また、本実施の形態では、図１１に示す工程の後に、図８（Ｃ）に示す工程と同様に、絶縁膜６３７を介してバックゲート電極６３９を形成してもよい。

（実施の形態７）
実施の形態４乃至実施の形態６で示した方法で作製した薄膜トランジスタは、表示機能を有する半導体装置（表示装置ともいう）の画素部さらには駆動回路に用いることできる。また、薄膜トランジスタを用いた駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であってもよいし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

（実施の形態８）
実施の形態７で説明した表示装置は、さまざまな電子機器に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）などが挙げられる。さらには、実施の形態７で説明した表示装置は、屋内でのデジタルサイネージ（ＤｉｇｉｔａｌＳｉｇｎａｇｅ：電子看板）、ＰＩＤ（ＰｕｂｌｉｃＩｎｆｏｒｍａｔｉｏｎＤｉｓｐｌａｙ）、電車などの乗り物の車内広告、等に適用することができる。特に、実施の形態７で説明した表示装置は、実施の形態４乃至実施の形態６に示した薄膜トランジスタを用いており、該薄膜トランジスタは、オフ電流が低く、且つオン電流及び電界効果移動度が高いことから、精細な画像又は映像を表示することができ、さらに表示装置の消費電力を低減させることができることため、該表示装置を、画像又は映像を長時間表示させる上記電子機器に適用することは有用である。そこで、本発明の一態様である表示装置を用いた電子機器の一例を、図１２に示す。

図１２（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置１０００は、筐体１００１に表示部１００２が組み込まれている。表示部１００２により、映像を表示することが可能である。また、ここでは、筐体１００４により筐体１００１を支持した構成を示している。さらに、テレビジョン装置１０００は、スピーカ１００３、操作キー１００５（電源スイッチ、又は操作スイッチを含む）、接続端子１００６、センサ１００７（力、位置、距離、光、磁気、温度、時間、電場、電力、湿度、傾度、振動、又は赤外線を測定する機能を含むもの）、マイクロフォン１００８、等が組み込まれている。

テレビジョン装置１０００の操作は、操作スイッチや、別体のリモコン操作機１０１０により行うことができる。リモコン操作機１０１０が備える操作キー１００９により、チャンネルや音量の操作を行うことができ、表示部１００２に表示される映像を操作することができる。また、リモコン操作機１０１０に、リモコン操作機１０１０から出力する情報を表示する表示部１０１１を設ける構成としてもよい。

なお、テレビジョン装置１０００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図１２（Ｂ）は、デジタルサイネージの一例を示している。例えば、デジタルサイネージ２０００は、２つの筐体２００２及び筐体２００４から構成されている。筐体２００２には、表示部２００６及び２つのスピーカ２００８、２０１０が備わっている。さらに、デジタルサイネージ２０００には、ほかにセンサを設けて、人が近くにいないときは画像が表示されないなど他の構成を設けてもよい。

実施の形態７で説明した表示装置は、テレビジョン装置１０００における表示部１００２、又はデジタルサイネージ２０００における表示部２００６に用いることができる。これより、テレビジョン装置１０００及びデジタルサイネージ２０００において、精細な画像又は映像を表示することができ、さらに消費電力を低減させることができる。

本実施の形態は、他の実施の形態の構成を適宜、組み合わせて用いることができる。

３０実線
５１実線
５３実線
５５実線
５７実線
１０１ロードロック室
１０２共通室
１０３反応室
１０７搬送機構
１１１ゲートバルブ
１１２ゲートバルブ
２０１上部電極
２０２下部電極
２０４高周波電源
２０５サセプター
２０８ガス供給手段
２０９排気手段
２１４基板加熱ヒータ
２１５ヒータコントローラ
２１６絶縁材
２４０基板
４００第１の上部電極
４０１第２の上部電極
４０２高周波電源
６０１基板
６０３ゲート電極
６０５ゲート絶縁膜
６０７種結晶
６０９微結晶半導体膜
６１１半導体膜
６１１ａ微結晶半導体領域
６１１ｂ非晶質半導体領域
６１１ｃ半導体混相粒
６１３不純物半導体膜
６１５レジストマスク
６１５ａレジストマスク
６１７半導体積層体
６１７ａ微結晶半導体領域
６１７ｂ非晶質半導体領域
６２１不純物半導体膜
６２３プラズマ
６２５絶縁領域
６２７導電膜
６２９ａ配線
６２９ｂ配線
６３１ａ一対の不純物半導体膜
６３１ｂ一対の不純物半導体膜
６３３半導体積層体
６３３ａ微結晶半導体領域
６３３ｂ一対の非晶質半導体領域
６３７絶縁膜
６３９バックゲート電極
６４３半導体積層体
６４３ａ微結晶半導体領域
６４３ｂ非晶質半導体領域
１０００テレビジョン装置
１００１筐体
１００２表示部
１００４筐体
１００３スピーカ
１００５操作キー
１００６接続端子
１００７センサ
１０１０リモコン操作機
１０１１表示部
１００９操作キー
２０００デジタルサイネージ
２００２筐体
２００４筐体
２００６表示部
２００８スピーカ
２０１０スピーカ

Claims

反応室を有するプラズマＣＶＤ装置を用いた半導体膜の作製方法であって、
前記反応室の第１の電極及び第２の電極の間に基板を配置し、
前記第１の電極に高周波電力を供給し前記反応室内にプラズマを発生させることによって、前記基板の端部よりも内側の領域上に半導体膜を形成し、
前記基板の端部上のプラズマ密度は、前記基板の端部よりも内側の領域上のプラズマ密度よりも高く、
前記基板の端部上の水素ラジカルの量は、前記基板の端部よりも内側の領域上よりも多いことを特徴とする半導体膜の作製方法。
請求項１において、
前記反応室に供給する水素の流量は一定であり、
前記反応室に供給する堆積性気体の流量を増減させることを特徴とする半導体膜の作製方法。
請求項１において
前記反応室に供給する堆積性気体の流量に対する水素の流量は、５０倍以上２０００倍以下であり、
前記反応室内の圧力は、５０００Ｐａ以上５００００Ｐａ以下であり、
前記第１の電極に供給する前記高周波電力は１００Ｗ以上１３００Ｗ以下であることを特徴とする半導体膜の作製方法。
反応室を有するプラズマＣＶＤ装置を用いた半導体膜の作製方法であって、
前記反応室の第１の電極及び第２の電極の間に基板を配置し、
前記第１の電極に高周波電力を供給することにより前記反応室内にプラズマを発生させることによって、前記基板上に半導体膜を形成し、
前記半導体膜に水素プラズマ処理を行うことによって、前記基板の端部上の前記半導体膜を選択的に除去し、
前記水素プラズマ処理において、前記基板の端部上のプラズマ密度は、前記基板の端部よりも内側の領域上のプラズマ密度よりも高く、
前記水素プラズマ処理において、前記基板の端部上の水素ラジカルの量は、前記基板の端部よりも内側の領域上よりも多いことを特徴とする半導体膜の作製方法。