JP5972058B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関し、特に、例えば半導体素子の終端構造の一つであるＦＬＲ（Field Limiting Ring）の形成のように、細く、高く、長い形状のレジストパターンを使用する製造方法に関するものである。

近年、高耐電圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）を用いた半導体素子が有望視されており、インバータなどのパワー半導体装置（パワーデバイス）への適用が期待されている。

また、パワーデバイスの終端構造の一つとして、ＦＬＲ（Field Limiting Ring）が知られている。ＦＬＲは、半導体素子の形成領域（有効領域）を囲む複数のリング状不純物領域から構成される。そのため、ＦＬＲを形成する不純物のイオン注入工程でマスクとして用いるレジストパターンは、有効領域を囲むライン状（リング状）の部分を含む形状となる。

ＦＬＲにおいて電界集中緩和の高い効果を得るためには、複数のリング状不純物領域を狭い間隔で配設することが必要である。特に、炭化珪素は、注入された不純物が殆ど熱拡散しないという性質を有するため、リング状不純物領域を狭い間隔で配設するためには、極めて細いライン状のレジストパターン（ライン状レジスト）が必要となる。

また、各リング状不純物領域には、不純物を深く導入する必要があり、そのためには高エネルギーのイオン注入に耐え得るように、ライン状レジストを厚くする必要がある。さらに、パワーデバイスでは、大容量の電流を流せるようにチップサイズが大きいので、リング状不純物領域の１周の長さは長くなり、その形成に用いるライン状レジストも長くしなければならない。つまり、炭化珪素パワーデバイスのＦＬＲの形成には、細く、厚く、長い形状のライン状レジストが必要となる。

なお、下記の特許文献１〜３には、細長い形状のレジストパターンの倒れを防止するために補助的な（ダミーの）パターンを設ける技術が開示されている。

特開平１１−１６９９９号公報 特開２００６−２３５０８０号公報 特開２０１０−０８６９８０号公報

上記のように、ＦＬＲの形成過程には、細く、厚く、長いライン状レジストが必要となるが、この形状は構造上倒れやすい。本発明者の実験では、例えば厚み２．０μｍ以上、幅０．７μｍ以下、長さ２．０ｍｍ以上のレジストが実際に倒れることがあった。イオン注入のマスクとなるレジストが倒れると、目的とする領域に不純物を注入することはできない。このため、ＦＬＲのリング状不純物領域の間隔を狭くすることが困難であり、それがＦＬＲ構造の設計についての制約となっていた。特に、細いライン状レジストが必要となる炭化珪素半導体装置の製造ではこの問題が顕著になる。

本発明は以上のような課題を解決するためになされたものであり、ライン状レジストの倒れを防止できる半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、半導体基板上に、ライン状レジストを含む第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第１のイオン注入工程と、を備え、前記第１レジストパターンは、前記ライン状レジストの側面から局所的に突出し、当該ライン状レジスト以外の他の部分に接続しない突出部を含んでおり、前記突出部は、前記イオン注入でチャネリングが生じる方向に垂直な方向に突出している。

本発明によれば、ＦＬＲの形成に用いられるライン状レジストが、その側面に倒れを防止する突出部を有しているため、その形状を細く、長く、厚くすることができる。よって、例えばＦＬＲにおいて、リング状不純物領域の間隔を狭くでき、また、リング状不純物領域に不純物を深く注入することが可能となる。また突出部は、それが付随するライン状レジスト以外のレジストパターンの部分には接続しないため、突出部がマスクになってリング状不純物領域が途切れることはない。よって、突出部を設けたことによるＦＬＲの電界集中緩和の効果が低下することは抑制される。

実施の形態１に係る半導体装置のＦＬＲ形成工程における上面図である。 実施の形態１に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態１に係るＦＬＲの形成方法を示す工程図である。 実施の形態１に係るＦＬＲの形成方法を示す工程図である。 実施の形態１に係るＦＬＲの形成方法を示す工程図である。 実施の形態１に係るＦＬＲ形成用レジストパターンの変形例を示す図である。 実施の形態２に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態２の効果を説明するための図である。 実施の形態２の効果を説明するための図である。 実施の形態２の効果を説明するための図である。 実施の形態３に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態３に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態３の効果を説明するための図である。 実施の形態３に係るＦＬＲ形成用レジストパターンの変形例を示す図である。 イオン注入される不純物の広がりのシミュレーション結果を示す図である。 イオン注入される不純物の広がりの幅を示す図である。 実施の形態４に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態４に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態４に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態５に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態５に係るＦＬＲ形成用レジストパターンの変形例を示す図である。 実施の形態５に係るＦＬＲ形成用レジストパターンを示す図である。 実施の形態５に係るＦＬＲ形成用レジストパターンを示す図である。 ２種類の終端構造を有するショットキーバリアダイオードの外周部の構成を示す図である。 実施の形態６における第１の終端構造（ＦＬＲ）形成用レジストパターンを示す図である。 実施の形態６における第２の終端構造形成用レジストパターンを示す図である。 ＭＯＳＦＥＴセルの構成を示す図である。 ＭＯＳＦＥＴの外周部の構成を示す図である。 実施の形態７における終端領域（ＦＬＲ）形成用レジストパターンを示す図である。 実施の形態７におけるウェル領域形成用レジストパターンを示す図である。 ＪＢＳダイオードの構成を示す図である。 ＪＢＳダイオードの外周部の構成を示す図である。 実施の形態８における終端領域（ＦＬＲ）形成用レジストパターンを示す図である。 実施の形態８におけるウェル領域形成用レジストパターンを示す図である。

＜実施の形態１＞
図１は、実施の形態１に係る炭化珪素半導体装置のＦＬＲ形成工程における上面図である。一般に、ＦＬＲ等の終端構造の形成は半導体素子の形成とは独立して行うため、図１に斜線部分で示すＦＬＲ形成用レジストパターン（ＦＬＲ形成の際の注入マスクとなるレジストパターン）は、半導体装置１００における半導体素子の形成領域１０１（有効領域）の全面を覆うように形成される。また、当該レジストパターンは、有効領域１０１の外側の外周領域１０２に、有効領域１０１を囲むライン状（リング状）のレジストパターン（ライン状レジスト）を含んでいる。

図２は、実施の形態１に係るＦＬＲ形成用レジストパターンの形状をより具体的に示す図であり、図１に示す領域Ａの拡大図に相当する。

本実施の形態では、当該レジストパターンが、有効領域１０１を覆うレジストＲ０と、半導体装置１００（チップ）の端部近傍を覆うレジストＲ４と、その間の３本のライン状レジストＲ１〜Ｒ３により構成されている（形成されるＦＬＲは４本のリング状不純物領域を有することとなる）。ライン状レジストＲ１〜Ｒ３は、それぞれ有効領域１０１を囲むリング状であり、最も内側（有効領域１０１側）のライン状レジストＲ１が最も細く、最も外側のライン状レジストＲ３が最も太くなっている。

本実施の形態では、ライン状レジストＲ１〜Ｒ３のうち、比較的細いライン状レジストＲ１、Ｒ２に、「倒れ防止パターン」として、側面から局所的に突出する突出部Ｐ１、Ｐ２を設けている。ライン状レジストＲ１の突出部Ｐ１は、ライン状レジストＲ１以外のレジストパターンの部分（レジストＲ０やライン状レジストＲ２など）には接続しない。同様に、ライン状レジストＲ２の突出部Ｐ２は、ライン状レジストＲ２以外のレジストパターンの部分（ライン状レジストＲ１やライン状レジストＲ３）には接続しない。突出部Ｐ１と突出部Ｐ２との間も接続されず、間隔が空けられている。突出部Ｐ１は、ライン状レジストＲ１に所定の間隔で複数設けられ、突出部Ｐ２はライン状レジストＲ２に所定の間隔を空けて複数設けられている。

ライン状レジストＲ１は、突出部Ｐ１が設けられた部分で幅が広くなり、それによってライン状レジストＲ１の倒れが防止される。同様に、ライン状レジストＲ２では、突出部Ｐ２が設けられた部分で幅が広くなり、それによってライン状レジストＲ２の倒れが防止される。

図２の例では、突出部Ｐ１，Ｐ２は、ライン状レジストＲ１、Ｒ２にそれぞれ直交する長方形のパターンを有している。また、突出部Ｐ１はライン状レジストＲ１から左右対称に突出し、突出部Ｐ２はライン状レジストＲ２から左右対称に突出している。このような形状の突出部Ｐ１、Ｐ２は、特に倒れ防止効果が高い。

ここで、実施の形態１に係るＦＬＲの形成方法を説明する。図３〜図５は、その工程図である。各工程図は、図２のＢ１−Ｂ２線に沿った断面に対応する。また、以下の説明では、ｎ型の炭化珪素半導体基板に、ｐ型のＦＬＲを形成する例を示す。

まず、炭化珪素からなるｎ型の半導体基板１０上に、ＦＬＲ形成の際の注入マスクとなるＦＬＲ形成用レジストパターンを形成する（図３）。このＦＬＲ形成用レジストパターンは、図１および図２に示したものであり、レジストＲ０とレジストＲ４およびその間のライン状レジストＲ１〜Ｒ３を含んでいる。またライン状レジストＲ１、Ｒ２には、それぞれ倒れ防止のための突出部Ｐ１、Ｐ２が設けられている。

次いで、そのＦＬＲ形成用レジストパターンをマスクにして、例えばＡｌ等のｐ型不純物をイオン注入することにより、半導体基板１０にＦＬＲを形成する（図４）。ここではレジストＲ０とレジストＲ４との間に３本のライン状レジストＲ１〜Ｒ３が配設されているので、４本のリング状不純物領域Ｌ１〜Ｌ４からなるＦＬＲが形成される。ＦＬＲ形成用レジストパターンはその後除去する（図５）。

ＦＬＲ形成用レジストパターンは、ＦＬＲを形成するイオン注入の際に不純物が貫通しない程度に十分な厚みとする必要がある。また、半導体装置１００がパワーデバイスの場合には、有効領域１０１の面積が広く、その一辺の長さはミリ（ｍｍ）オーダとなるが、それに応じてライン状レジストＲ１〜Ｒ３の各長さを長くしなければならない。そのため、特に幅の細いライン状レジストＲ１、Ｒ２は倒れやすい形状となるが、突出部Ｐ１、Ｐ２によりその倒れは防止される。よって、従来よりも細く、厚く、長いライン状レジストを実現できる。その結果、終端構造設計の自由度が増し、半導体装置中の電界強度をより低くして電界分布を均一にできる終端構造を得ることができる。

ここで、突出部Ｐ１は、イオン注入のマスクの一部となり、また炭化珪素半導体では不純物が殆ど拡散しないので、図４に示すように、突出部Ｐ１の下にはｐ型領域が形成されない。突出部Ｐ２の下も同様である。その部分ではリング状不純物領域Ｌ１〜Ｌ３の幅が若干狭くなり、他の部分よりも電界集中が生じやすくなるが、突出部Ｐ１はライン状レジストＲ１以外の部分に接続しない形状であるため、リング状不純物領域Ｌ１やリング状不純物領域Ｌ２が途切れる形状にはならない。よってその部分に極端な電界集中が生じることは防止されている。つまり、ＦＬＲの電界集中緩和効果が低下することが抑えられている。

但し、ＦＬＲでの電界集中を防止する観点からは、突出部Ｐ１、Ｐ２の長さ（ライン状レジストＲ１、Ｒ２からの突出方向の長さ）および太さ（長さ方向に垂直な方向の幅）は必要最低限にすることが望まれる。

なお、実施の形態１では、突出部Ｐ１、Ｐ２の形状をそれぞれライン状レジストＲ１、Ｒ２に直交する長方形としたが、例えば図６に例示するように、その形状は任意でよい。いかなる形状であっても、倒れ防止の一定の効果は得られる。

また本実施の形態では、比較的幅の広いライン状レジストＲ３については、倒れる可能性低いものと仮定して、ライン状レジストＲ３には突出部を設けなかったが、それにも突出部を設けてもよい。

＜実施の形態２＞
図７は、実施の形態２に係るＦＬＲ形成用レジストパターンを示す図である。同図の如く、実施の形態２では、隣り合うライン状レジストＲ１、Ｒ２において、それらの突出部Ｐ１、Ｐ２が互いに隣り合わないように配置する。つまり、隣り合うライン状レジストＲ１、Ｒ２が有する突出部Ｐ１、Ｐ２の配置位置が、ライン状レジストＲ１、Ｒ２のラインに垂直な方向で重ならないようにする。

本実施の形態によれば、リング状不純物領域Ｌ１〜Ｌ３において、突出部Ｐ１、Ｐ２がマスクとなって幅が狭くなる箇所、すなわち電界が集中しやすくなる箇所が分散する。それにより、ＦＬＲの電界集中緩和効果をより高く維持できる。

この効果を、図８〜図１０を用いて説明する。例えば図８のように、ライン状レジストＲ１〜Ｒ３に設けられた突出部Ｐ１〜Ｐ３が横に並ぶ場合を考える。図９は、突出部Ｐ１〜Ｐ３の位置（Ｃ１−Ｃ２線）の断面図であり、図１０は、突出部Ｐ１〜Ｐ３が並ぶ位置（Ｄ１−Ｄ２線）の断面図である。図９および図１０において、「○」印に「×」印を付したシンボルは、その部分に発生する電界の大きさを示している。

本来、ＦＬＲのリング状不純物領域Ｌ１〜Ｌ４それぞれの幅は、半導体素子の外周部に生じる電界が、図９のように、リング状不純物領域Ｌ１〜Ｌ４で均一に分担して保持されるように最適化され、ライン状レジストＲ１〜Ｒ３の間隔はそれに合わせて規定されている。

ライン状レジストＲ１〜Ｒ３に突出部Ｐ１〜Ｐ３を設けたことにより、リング状不純物領域Ｌ１〜Ｌ４に本来よりも幅の狭い部分が形成されると、リング状不純物領域Ｌ１〜Ｌ４で保持される電界にアンバランスが生じる。特に、幅の狭い部分が隣り合うと、そのアンバランスが大きくなり、図１０のように、内側（有効領域１０１側）のリング状不純物領域Ｌ１の分担する電界が大きくなる。つまり、リング状不純物領域Ｌ１の端部に高い電界が生じ、絶縁破壊の原因となる可能性がある。

本実施の形態では、隣り合うライン状レジストの突出部が互いに隣り合わないように配置されるため、上記のアンバランスは最小限に抑えられる。その結果、ＦＬＲの電界集中緩和効果を高く維持できるという上記の効果が得られる。なお、実施の形態１と同様にライン状レジストの倒れ防止の効果が得られることは明らかである。

＜実施の形態３＞
図１１は、実施の形態３に係るＦＬＲ形成用レジストパターンを示す図である。本実施の形態では、当該レジストパターンに、「倒れ防止パターン」として、隣り合うライン状レジストＲ１、Ｒ２の間を接続するブリッジ部Ｐ１２と、隣り合うライン状レジストＲ２、Ｒ３の間を接続するブリッジ部Ｐ２３とを設けている。ブリッジ部Ｐ１２およびブリッジ部Ｐ２３はそれぞれ複数個も受けられている。

ブリッジ部Ｐ１２とブリッジ部Ｐ２３とは、ライン状レジストＲ２を挟んで互いに隣り合わないように配置される。図１１のように、ブリッジ部Ｐ１２、Ｐ２３をライン状レジストＲ１〜Ｒ３に対して垂直なものとする場合、ライン状レジストＲ２からブリッジ部Ｐ１２が突出する位置と、ライン状レジストＲ２からブリッジ部Ｐ２３が突出する位置とをずらす。

ブリッジ部Ｐ１２がライン状レジストＲ１、Ｒ２の間に跨がり、突出部Ｐ２３がライン状レジストＲ２、Ｒ３の間に跨がるため、形成されるＦＬＲのリング状不純物領域Ｌ２、Ｌ３はそれらの下で途切れることになるが、ブリッジ部Ｐ１２およびブリッジ部Ｐ２３とが隣り合わないことにより、電界が集中しやすくなる箇所が分散する。それにより、ＦＬＲの電界集中緩和効果を高く維持できる。

例えば図１２のように、ライン状レジストＲ１〜Ｒ３の間でブリッジ部Ｐ１２、Ｐ２３が横に並ぶ場合を考える。図１３は、ブリッジ部Ｐ１２、Ｐ２３が並ぶ位置（Ｅ１−Ｅ２線）の断面図である。

実施の形態２で説明したように、本来、ＦＬＲのリング状不純物領域Ｌ１〜Ｌ４それぞれの幅は、半導体素子の外周部に生じる電界が、リング状不純物領域Ｌ１〜Ｌ４で均一に分担して保持されるように最適化され、ライン状レジストＲ１〜Ｒ３の間隔はそれに合わせて規定されている。ブリッジ部Ｐ１２、Ｐ２３が隣り合って配置されると、ライン状レジストＲ１、Ｒ２間に形成されるリング状不純物領域Ｌ２が途切れる位置と、ライン状レジストＲ２、Ｒ３間に形成されるリング状不純物領域Ｌ３が途切れる位置とが並び、その断面ではリング状不純物領域Ｌ１、Ｌ４の２つのみになり、リング状不純物領域Ｌ１〜Ｌ４が保持する電界のアンバランスが生じる。その結果、図１３のように、内側（有効領域１０１側）のリング状不純物領域Ｌ１の分担する電界が大きくなる。つまり、リング状不純物領域Ｌ１の端部に高い電界が生じ、絶縁破壊の原因となる可能性がある。

本実施の形態では、ブリッジ部Ｐ１２とブリッジ部Ｐ２３とが、ライン状レジストＲ２を挟んで隣り合わないように配置されるため、上記のアンバランスは最小限に抑えられる。その結果、ＦＬＲの電界集中緩和効果を高く維持できるという上記の効果が得られる。

なお、本実施の形態のように隣り合うライン状レジスト同士をブリッジ部で接続した構成は、実施の形態１のようにライン状レジストに突出部を設ける構成よりも、構造上、倒れ防止の効果は高くなる。

特に、図１１のように各ブリッジ部をライン状レジストに直角に接続させると倒れ防止の効果は高くなるが、例えば図１４に例示するように、各ブリッジ部の形状や、各ブリッジ部とライン状レジストとが成す角度は任意でよい（この場合も、各ブリッジ部は互いに隣り合わないことが好ましい）。いかなる形状および角度であっても、倒れ防止の一定の効果は得られる。

＜実施の形態４＞
ＦＬＲでの電界集中を防止する観点からは、それぞれのリング状不純物領域の形状は、一定幅で途切れないことが望ましい。そのためＦＬＲ形成用レジストパターンにおいて、ライン状レジストの「倒れ防止パターン」である突出部の長さ（ライン状レジストからの突出方向の長さ）および太さ（長さ方向に垂直な方向の幅）、またはブリッジ部の太さは、必要最低限にすることが望まれる。

図１５は、炭化珪素にＡｌを７００ｋｅＶのエネルギーでイオン注入した場合における、炭化珪素内でのＡｌの横方向への広がりをシミュレーションした結果である。この場合、Ａｌは横方向に約２５０ｎｍ拡がることが分かる。よって、図１６に示すように、レジストパターン１１０をマスクにして、炭化珪素の半導体基板１０にＡｌを７００ｋｅＶのエネルギーでイオン注入すると、Ａｌは２５０ｎｍだけレジストパターン１１０の下に入り込む。この不純物の広がりは、注入エネルギーが高いほど大きくなる。

従って、ＦＬＲの形成工程で１回以上、Ａｌを７００ｋｅＶ以上のエネルギーでの注入を行う場合であれば、ＦＬＲ形成用レジストパターンに設ける倒れ防止パターンの太さを、２５０ｎｍ×２＝５００ｎｍ以下とすると、倒れ防止パターンの真下の領域にも不純物が注入される。

実施の形態４ではこれを利用し、図１７〜図１９に示すように、ＦＬＲ形成用レジストパターンに設ける倒れ防止パターン（突出部またはブリッジ部）を細くして、その太さＷがＦＬＲの形成時に注入する不純物の半導体基板１０内での広がり幅の２倍以下になるようにする。

この場合、半導体基板１０内の不純物の広がりにより、倒れ防止パターンの真下にまで不純物が導入されるので、倒れ防止パターンの存在が実質的にＦＬＲのリング状不純物領域の形状に影響しなくなる。つまり、ＦＬＲ形成用レジストパターンに倒れ防止パターンを設けても、リング状不純物領域を一定幅で途切れない形状にでき、ＦＬＲでの電界集中を防止できる。

なお、図１７、図１８は、ライン状レジストＲ１、Ｒ２に設けた突出部Ｐ１、Ｐ２を細くした例であり、図１９は、ライン状レジストＲ１〜Ｒ３に設けたブリッジ部Ｐ１２、Ｐ２３を細くした例である。実施の形態４では、倒れ防止パターンの真下まで不純物が導入されるが、その部分は他の部分よりも不純物濃度は低くなり、完全に均一にはならない。そのため、実施の形態４においても、図１８および図１９のように、倒れ防止パターン同士が隣り合わないように配置することが望ましい。

＜実施の形態５＞
実施の形態５では、ＦＬＲ形成用レジストパターンに設ける倒れ防止パターン（突出部またはブリッジ部）の太さ方向（長さ方向に垂直な方向）を、ＦＬＲの形成時に注入する不純物のチャネリングが生じる方向に合わせる。つまり、図２０〜図２３のように、倒れ防止パターンがライン状レジストから突出する方向Ｄ_Ｐが、チャネリングが生じる方向Ｄ_Ｃに垂直になるようにする。

チャネリングが生じる方向へは不純物が大きく広がるため、倒れ防止パターンの太さ方向をそれに合わせると、倒れ防止パターンがある程度太くても、その真下にまで不純物を導入できる。倒れ防止パターンが太いほど倒れ防止効果は高くなるので、本実施の形態によれば、倒れ防止効果を維持しつつ、実施の形態４と同様の効果を得ることができる。

なお、図２０〜図２２は、ライン状レジストＲ１、Ｒ２に設けた突出部Ｐ１、Ｐ２の突出方向Ｄ_Ｐを、チャネリングの方向Ｄ_Ｃに垂直にした例であり、図２３は、ライン状レジストＲ１〜Ｒ３に設けたブリッジ部Ｐ１２、Ｐ２３の突出方向Ｄ_Ｐを、チャネリングの方向Ｄ_Ｃに垂直にした例である。倒れ防止パターンの突出方向Ｄ_Ｐとチャネリングの方向Ｄ_Ｃとが垂直の関係になれば、例えば図２１に例示するように、倒れ防止パターンの形状は任意でよい。

また、実施の形態５でも、倒れ防止パターンの真下まで不純物が導入されるが、その部分は他の部分よりも不純物濃度は低くなり、完全に均一にはならない。そのため、図２２および図２３のように、倒れ防止パターン同士が隣り合わないように配置することが望ましい。

例えば、学術論文「G. Lulli Giorgio, R. Nipoti. "2D simulation of under-mask penetration in 4H-SiC implanted with Al⁺ ions". Materials Science Forum 679-680 （2011） 421-424」には、４Ｈ−ＳｉＣ（０００１）面の基板（［１１−２０］方向に８°のオフ角を有する）に不純物としてＡｌをイオン注入した場合における、基板面内方向での不純物の広がりを示すシミュレーション結果が示されている。そのシミュレーション結果によれば、４Ｈ−ＳｉＣでは［１１−２０］に沿ってチャネリングが起こることが分かる。その場合、ライン状レジストに設ける倒れ防止パターンのそれぞれを、［１１−２０］方向に垂直な方向へ延びる形状とする。

また上記の学術論文では、ＳｉＣ基板にＡｌを、注入エネルギーおよび注入量が「３０ｋｅＶ、４×１０^１４ｃｍ^−２」、「９０ｋｅＶ、８×１０^１４ｃｍ^−２」、「１８０ｋｅＶ、１０^１５ｃｍ^−２」、「２７５ｋｅＶ、１０^１５ｃｍ^−２」、「３７０ｋｅＶ、１０^１５ｃｍ^−２」、「４７０ｋｅＶ、１０^１５ｃｍ^−２」、「６００ｋｅＶ、２×１０^１５ｃｍ^−２」の７ステップのイオン注入によって注入した場合における、チャネリングを起こす方向［１１−２０］に沿った断面の不純物濃度分布のシミュレーション結果も示されている。そのシミュレーション結果によれば、注入マスクの開口部における不純物濃度よりも２桁小さい不純物濃度の領域がマスク端から約１μｍまで拡がっていることが観察される。この場合、倒れ防止パターンの太さ（チャネリングが生じる方向に沿った幅）を２μｍ以下にすれば、その真下の領域にも不純物を導入することができる。

＜実施の形態６＞
実施の形態４、５では、ＦＬＲを形成するイオン注入の際、それと同時に倒れ防止パターンの真下の領域にも不純物を導入する手法を示したが、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを別の工程で行ってもよい。以下の実施の形態では、半導体装置の製造工程数を増加させずに、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域にも不純物を導入するイオン注入とを別々に行う手法を示す。

実施の形態６では、本発明に係るＦＬＲを含む２種類の終端構造を有する半導体装置の製造において、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。

図２４は、２種類の終端構造を有するショットキーバリアダイオードの構成を示す図である。このショットキーバリアダイオードは、ｎ型炭化珪素の半導体基板１０の上面に形成されたショットキー電極１３と、ショットキー電極１３上に形成された表面電極１４と、半導体基板１０の裏面に形成された裏面電極１５と、半導体基板１０上面の外周部に形成された表面保護膜１６とを備えている。

また、当該ショットキーバリアダイオードは、ショットキー電極１３の端部近傍に、第１の終端構造１１と第２の終端構造１２の２種類の終端構造を有している。第１の終端構造１１は本発明に係るｐ型のＦＬＲであり、第２の終端構造１２は、第１の終端構造１１と同じ導電型であるが不純物濃度が異なる別の終端構造である。

図２５は、第１の終端構造１１（ＦＬＲ）形成用レジストパターンを示す図であり、図２６は、第２の終端構造１２形成用レジストパターンを示す図である。これらの図において、右側は第１の終端構造１１の形成領域（第１の終端領域）であり、左側は第２の終端構造１２の形成領域（第２の終端領域）である。

図２５の如く、第１の終端構造１１（ＦＬＲ）形成用レジストパターンにおいては、第１の終端領域に、図１１に示したブリッジ部Ｐ１２、Ｐ２３を有するライン状レジストＲ１〜Ｒ３を含むレジストが形成され、第２の終端領域にはその全体を覆うレジストＲＡ２が形成される。第１の終端構造１１は、これをマスクにするｐ型不純物のイオン注入（第１のイオン注入）によって形成される。このときブリッジ部Ｐ１２、Ｐ１３はマスクとして機能するので、その下の領域には不純物は注入されない。

一方、図２６の如く、第２の終端構造１２形成用レジストパターンにおいては、第２の終端領域に所定パターンのレジストＲＢ２が形成され、第１の終端領域には、上記のブリッジ部Ｐ１２、Ｐ１３の形成領域が開口されたパターンのレジストＲＢ１が形成される。第２の終端構造１２は、これをマスクにするｐ型不純物のイオン注入（第２のイオン注入）によって形成されるが、それと同時にブリッジ部Ｐ１２、Ｐ１３の形成領域にも不純物が注入される。

以上の２回のイオン注入の結果、第１の終端構造１１（ＦＬＲ）のリング状不純物領域は、実質的に一定幅で途切れない形状になり、電界集中が抑制される構造の第１の終端構造１１を得ることができる。また、ブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入が、第２の終端構造１２の形成と同時に行われるので、製造工程数の増加は伴わない。

なお、ここでは半導体装置の例として、ショットキーバリアダイオードを示したが、本実施の形態は、不純物濃度が異なる複数の終端構造を有するものであれば、例えばＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）やｐｎダイオードなどにも適用可能である。

また、図２５では、第１の終端領域のレジストパターンを図１１と同じ構成としたが、上に示したその他のＦＬＲ形成用レジストパターンを用いてもよい。倒れ防止パターンとして突出部を有するＦＬＲ形成用レジストパターンを用いた場合、図２６のレジストパターンには、突出部の形成領域に対応した位置に開口が設けられる。

＜実施の形態７＞
実施の形態７では、ＭＯＳＦＥＴの製造において、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。

図２７は、ＭＯＳＦＥＴセルの構成を示す図である。ＭＯＳＦＥＴの有効領域には、このＭＯＳＦＥＴセルが複数個、例えばマトリクス状に配設される。

当該ＭＯＳＦＥＴセルは、ｎ型炭化珪素の半導体基板１０の表層部に形成されたｐ型のウェル領域２１と、ウェル領域２１内の表層部に形成されたｎ型のソース領域２２およびｐ型のウェルコンタクト領域２３とを備えている。ウェルコンタクト領域２３は、ウェル領域２１よりも高い不純物濃度を有している。

半導体基板１０の表面には、ゲート絶縁膜２４を介してゲート電極２５が形成され、半導体基板１０の裏面にはドレイン電極２９が形成されている。ゲート電極２５上は層間絶縁膜２６で覆われている。ソース電極２８は、層間絶縁膜２６上に形成され、層間絶縁膜２６に形成されたコンタクトホールを通してソース領域２２およびウェルコンタクト領域２３に接続している。ソース電極２８とソース領域２２およびウェルコンタクト領域２３との接続部分には、コンタクト電極２７が形成されている。

図２８は、ＭＯＳＦＥＴの終端構造４０が形成される外周部の構成を示す図である。この例では、終端構造４０は、コンタクト電極２７ａを介してソース電極２８に接続されている。また、ＭＯＳＦＥＴの外周部上には表面保護膜３０が設けられている。ここで、終端構造４０は、本発明に係るｐ型のＦＬＲであると仮定する。

図２９は、終端構造４０（ＦＬＲ）形成用レジストパターンを示す図であり、図３０は、ウェル領域２１形成用レジストパターンを示す図である。これらの図において、左側は終端構造４０の形成領域（終端領域）であり、右側はＭＯＳＦＥＴセルが配設される有効領域である。

図２９の如く、終端構造４０（ＦＬＲ）形成用レジストパターンにおいては、終端領域に、図１１に示したブリッジ部Ｐ１２、Ｐ２３を有するライン状レジストＲ１〜Ｒ３を含むレジストが形成され、有効領域にはその全体を覆うレジストＲ０が形成される。終端構造４０は、これをマスクにするｐ型不純物のイオン注入（第１のイオン注入）によって形成される。このときブリッジ部Ｐ１２、Ｐ１３はマスクとして機能するので、その下の領域には不純物は注入されない。

一方、図３０の如く、ウェル領域２１形成用レジストパターンにおいては、有効領域に、ウェル領域２１の形成領域が開口されたレジストＲＢ３が形成され、終端領域には、上記のブリッジ部Ｐ１２、Ｐ１３の形成領域が開口されたパターンのレジストＲＢ１が形成される。ウェル領域２１は、これをマスクにするｐ型不純物のイオン注入（第２のイオン注入）によって形成されるが、それと同時にブリッジ部Ｐ１２、Ｐ１３の形成領域にも不純物が注入される。

以上の２回のイオン注入の結果、終端構造４０（ＦＬＲ）のリング状不純物領域は、実質的に一定幅で途切れない形状になり、電界集中が抑制される構造の終端構造４０を得ることができる。また、ブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入が、ウェル領域２１の形成と同時に行われるので、製造工程数の増加は伴わない。

なお、ここではブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入を、ウェル領域２１の形成と同時に行う例を示したが、ウェルコンタクト領域２３の形成と同時に行うこともできる。

また、図２９では、終端領域のレジストパターンを図１１と同じ構成としたが、上に示したその他のＦＬＲ形成用レジストパターンを用いてもよい。倒れ防止パターンとして突出部を有するＦＬＲ形成用レジストパターンを用いた場合、図３０のレジストパターンには、突出部の形成領域に対応した位置に開口が設けられる。

＜実施の形態８＞
実施の形態８では、ＪＢＳ（Junction Barrier Schottky）ダイオードの製造において、ＦＬＲを形成するイオン注入と、防止パターンの真下の領域に不純物を導入するイオン注入とを個別に行う場合の例を示す。

図３１は、ＪＢＳダイオードの有効領域の構成を示す図である。当該ＪＢＳダイオードは、ｎ型炭化珪素の半導体基板１０の表層部に形成されたｐ型のウェル領域３１と、ウェル領域３１内の表層部に形成されたｐ型のウェルコンタクト領域３２とを備えている。ウェルコンタクト領域３２は、ウェル領域３１よりも高い不純物濃度を有している。半導体基板１０の表面には、ショットキー電極３３が形成され、その上に表面電極３４が形成されている。また半導体基板１０の裏面には裏面電極３５が形成されている。

図３２は、ＪＢＳダイオードの終端構造３７が形成される外周部の構成を示す図である。終端構造３７は、ショットキー電極３３の端部近傍に形成される。また、ＪＢＳダイオードの外周部上には表面保護膜３０が設けられている。ここで、終端構造３７は、本発明に係るｐ型のＦＬＲであると仮定する。

図３３は、終端構造３７（ＦＬＲ）形成用レジストパターンを示す図であり、図３４は、ウェル領域３１形成用レジストパターンを示す図である。これらの図において、左側は終端構造３７の形成領域（終端領域）であり、右側はＪＢＳダイオードの有効領域である。

図３３の如く、終端構造３７（ＦＬＲ）形成用レジストパターンにおいては、終端領域に、図１１に示したブリッジ部Ｐ１２、Ｐ２３を有するライン状レジストＲ１〜Ｒ３を含むレジストが形成され、有効領域にはその全体を覆うレジストＲ０が形成される。終端構造３７は、これをマスクにするｐ型不純物のイオン注入（第１のイオン注入）によって形成される。このときブリッジ部Ｐ１２、Ｐ１３はマスクとして機能するので、その下の領域には不純物は注入されない。

一方、図３４の如く、ウェル領域３１形成用レジストパターンにおいては、有効領域に、ウェル領域３１の形成領域が開口されたレジストＲＢ４が形成され、終端領域には、上記のブリッジ部Ｐ１２、Ｐ１３の形成領域が開口されたパターンのレジストＲＢ１が形成される。ウェル領域３１は、これをマスクにするｐ型不純物のイオン注入（第２のイオン注入）によって形成されるが、それと同時にブリッジ部Ｐ１２、Ｐ１３の形成領域にも不純物が注入される。

以上の２回のイオン注入の結果、終端構造３７（ＦＬＲ）のリング状不純物領域は、実質的に一定幅で途切れない形状になり、電界集中が抑制される構造の終端構造３７を得ることができる。また、ブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入が、ウェル領域３１の形成と同時に行われるので、製造工程数の増加は伴わない。

なお、ここではブリッジ部Ｐ１２、Ｐ１３の形成領域へのイオン注入を、ウェル領域３１の形成と同時に行う例を示したが、ウェルコンタクト領域３２の形成と同時に行うこともできる。

また、図３３では、終端領域のレジストパターンを図１１と同じ構成としたが、上に示したその他のＦＬＲ形成用レジストパターンを用いてもよい。倒れ防止パターンとして突出部を有するＦＬＲ形成用レジストパターンを用いた場合、図３４のレジストパターンには、突出部の形成領域に対応した位置に開口が設けられる。

以上の実施の形態では、厚く、細く、長い形状のレジストパターンの例として、ＦＬＲ形成用レジストパターンを示したが、本発明の適用はそれに限られるものではなく、細長い形状のレジストパターンを用いる半導体装置の製造に広く適用可能である。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Ｒ０，Ｒ４ レジスト、Ｒ１〜Ｒ３ ライン状レジスト、Ｌ１〜Ｌ４ リング状不純物領域、Ｐ１〜Ｐ３ 突出部、Ｐ１２，Ｐ２３，Ｐ３４ ブリッジ部、１０ 半導体基板、１１ 第１の終端構造、１２ 第２の終端構造、１３ ショットキー電極、１４ 表面電極、１５ 裏面電極、１６ 表面保護膜、２１ ウェル領域、２２ ソース領域、２３ ウェルコンタクト領域、２４ ゲート絶縁膜、２５ ゲート電極、２６ 層間絶縁膜、２７，２７ａ コンタクト電極、２８ ソース電極、２９ ドレイン電極、３０ 表面保護膜、４０ 終端構造、３１ ウェル領域、３２ ウェルコンタクト領域、３３ ショットキー電極、３４ 表面電極、３５ 裏面電極、３６ 表面保護膜、３７ 終端構造、１００ 半導体装置、１０１ 有効領域、１０２ 外周領域。

Claims (8)

1. 半導体基板上に、ライン状レジストを含む第１レジストパターンを形成する工程と、
   前記第１レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第１のイオン注入工程と、を備え、
   前記第１レジストパターンは、前記ライン状レジストの側面から局所的に突出し、当該ライン状レジスト以外の他の部分に接続しない突出部を含んでおり、
   前記突出部は、前記イオン注入でチャネリングが生じる方向に垂直な方向に突出している
   ことを特徴とする半導体装置の製造方法。
2. 半導体基板上に、ライン状レジストが複数並んだパターンを含む第１レジストパターンを形成する工程と、
   前記第１レジストパターンをマスクにして前記半導体基板に不純物をイオン注入する第１のイオン注入工程とを備え、
   前記第１レジストパターンは、隣り合うライン状レジストの間を接続するライン状のブリッジ部を含み、
   前記ブリッジ部は、１本のライン状レジストを挟んで互いに隣り合わない位置に配設され、
   前記ブリッジ部は、前記イオン注入でチャネリングが生じる方向に垂直に延びている
   ことを特徴とする半導体装置の製造方法。
3. 前記第１レジストパターンの前記ブリッジ部の形成領域が開口された第２レジストパターンを形成する工程と、
   前記第２レジストパターンをマスクにして、前記第１のイオン注入工程の前記不純物と同じ導電型の不純物を前記半導体基板にイオン注入する第２のイオン注入工程とをさらに備える
   請求項２記載の半導体装置の製造方法。
4. 前記ライン状レジストは、前記半導体基板における半導体素子の形成領域を囲むリング状であり、
   前記第１のイオン注入工程により、前記半導体基板に前記半導体素子の形成領域を囲む複数のリング状不純物領域からなるＦＬＲ（Field Limiting Ring）が形成される
   請求項２記載の半導体装置の製造方法。
5. 前記第１レジストパターンの前記ブリッジ部の形成領域が開口された第２レジストパターンを形成する工程と、
   前記第２レジストパターンをマスクにして、前記第１のイオン注入工程の前記不純物と同じ導電型の不純物を前記半導体基板にイオン注入する第２のイオン注入工程とをさらに備える
   請求項４記載の半導体装置の製造方法。
6. 前記第２のイオン注入工程は、前記ＦＬＲとは別の終端構造を形成するためのイオン注入と同時に行われる
   請求項５記載の半導体装置の製造方法。
7. 前記半導体素子はＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）であり、
   前記第２のイオン注入工程は、前記ＭＯＳＦＥＴのウェル領域または当該ウェル領域内の高濃度不純物領域であるウェルコンタクト領域を形成するためのイオン注入と同時に行われる
   請求項５記載の半導体装置の製造方法。
8. 前記半導体素子はＪＢＳ（Junction Barrier Schottky）ダイオードであり、
   前記第２のイオン注入工程は、前記ＪＢＳダイオードのウェル領域または当該ウェル領域内の高濃度不純物領域であるウェルコンタクト領域を形成するためのイオン注入と同時に行われる
   請求項５記載の半導体装置の製造方法。