JP5974792B2

JP5974792B2 - 電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法

Info

Publication number: JP5974792B2
Application number: JP2012220542A
Authority: JP
Inventors: 鎌田　裕; 裕鎌田
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2012-10-02
Filing date: 2012-10-02
Publication date: 2016-08-23
Anticipated expiration: 2032-10-02
Also published as: JP2014074949A

Description

本発明は、有限差分時間領域における電磁波解析法と過渡電気回路解析による回路解析法を結合した連携解析をコンピュータに実行させるための電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法に関する。

従来、電子回路の電磁界を解析するシミュレーション方法として、電磁波解析シミュレータによるＦＤＴＤ（Finite-difference time-domain：有限差分時間領域）法と、回路解析シミュレータによるＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis：集積回路に重点を置いたシミュレーションプログラム）等の回路シミュレーションとを連携させる方法が知られている。

ＦＤＴＤ法は、電磁波の過渡的な挙動をシミュレーションする電磁界解析の一手法であり、電磁波の基本方程式であるマクスウェル微分方程式を時間と空間で差分化し、解析空間の電磁界を時間的に更新して出力点の時間応答を得る方法である。また、ＳＰＩＣＥは、カリフォルニア大学バークレイ校により開発された過渡電気回路解析用のツールであり、プリント基板上に配置された集積回路等の回路素子の動作を電磁界解析と同時に解析する。

電磁波解析シミュレータによるＦＤＴＤ法は、波源を与え、時刻を進めながら電界と磁界とを交互に求め、差分化されたセルに回路を割り当てて解析することができる。そして、ＳＰＩＣＥ等の回路解析シミュレータに磁界を与える。回路解析シミュレータは、この磁界を電流値として受け取り、回路解析を行う。そして、回路解析の結果を電圧値としてＦＤＴＤ法を用いた電磁波解析シミュレータへ返す。電磁波解析シミュレータは、更に、この電界を元に磁界を解析する。

これらの処理が連携して繰り返されることにより、電磁波の挙動が求められる。
図１は、第１の従来技術の例を示す図である。
図１において、（Ａ）は、ベース［Ｂ］、コレクタ［Ｃ］及びエミッタ［Ｅ］の３端子の電磁界等価回路の例であり、（Ｂ）は、（Ａ）の電磁界等価回路をＦＤＴＤソルバーで表わしたものであり、（Ｃ）は、（Ａ）の電磁界等価回路をＳＰＩＣＥソルバーで表わしたものである。

ここで、図１（Ｂ）に示すような回路枝は、ＦＤＴＤモデルの電界格子の枝の１種であり、ＳＰＩＣＥソルバーにより計算された電界が設定される。電磁界等価回路は、ＳＰＩＣＥのネットリストであり、ＦＤＴＤ法により計算された電流が設定される。このような３端子の電磁界等価回路であれば、複雑な回路素子部の計算はＳＰＩＣＥソルバーで計算し、その結果をＦＤＴＤソルバーに取り込んで計算することにより、回路全体のＦＤＴＤ−ＳＰＩＣＥ連携解析を行うことができる（例えば、非特許文献１参照。）。

図２は、第２の従来技術の例を示す図である。
図２において、（Ａ）は、グランドプレーンが存在するＮ端子回路網の例であり、（Ｂ）は、（Ａ）のＮ端子回路網をＦＤＴＤソルバーで表わしたものであり、（Ｃ）は、（Ａ）のＮ端子回路網をＳＰＩＣＥソルバーで表わしたものである。

解析の対象とする電子機器にＰＣＢ（Printed Circuit Board：プリント回路基板）のグランドプレーンが存在する場合、Ｎ端子回路網に対してトーマスの２端子等価回路をＮ個使った連携方法が知られている（例えば、非特許文献２参照。）。図２（Ａ）に示すようなＮ端子回路網の場合、回路網の端子と直下のグランドプレーンとの間の電位差を、この端子における参照電圧として設定する。

A.Thomas，他：The use of SPICE lumped circuits as sub-grid models for FDTD analysis，IEEE Microwave and Guided Wave Letters，vol.4，pp141-143 (1994) 浅井秀樹，他：電子回路シミュレーション技法，科学技術出版，pp255-257

図３は、第１の従来技術をＮ端子の電磁界等価回路に拡張した場合を示す図である。
上記第１の従来技術の場合、図３（Ａ）に示すように、３端子の電磁界等価回路をＮ端子の電磁界等価回路に拡張して考えることができる。ここで、Ｎは４以上の自然数である。その際、ＦＤＴＤ格子上にある回路枝は基準となる１つの格子点（基準格子点：リファレンス端子）に接続していればよい。

ところが、１つの格子点に接続できる回路枝は、ｘｙｚ軸の正負方向のうち端子に接続する導体まで考慮すると、図３（Ｂ）に示すように、最大で５個である。
図４は、６端子の電磁界等価回路のＦＤＴＤモデル（Ａ）とＳＰＩＣＥモデル（Ｂ）を示す図である。

１つの基準格子点に接続可能な端子の数は５つであるので、図４（Ａ）に示すように、６端子の電磁界等価回路のＦＤＴＤモデルを構成することが可能である。
しかしながら、６端子回路網を超える、一般的なＮ端子回路網の連携解析を行うことができない、という問題点があった。

図５は、８端子の電磁界等価回路のＦＤＴＤモデル（Ａ）とＳＰＩＣＥモデル（Ｂ）を示す図である。
１つの基準格子点に接続可能な端子の数は５つであるので、図５（Ａ）に示すように、８端子の電磁界等価回路のＦＤＴＤモデルを構成することができない。

図６は、グランドプレーンが存在しない回路網の例を示す図である。
図６に示すように、デバイス直下にグランドプレーンが存在しないため、回路網の端子と直下のグランドプレーンとの間の電位差を、端子における参照電圧として設定することが出来ず、グランドプレーンが存在しないＮ端子回路網の連携解析を行うことができない、という問題点があった。

本発明は、上述のような実状に鑑みたものであり、電磁界回路連携解析を行う際、リファレンス端子に対応する電界格子点を導体で結び複数の電界格子点に拡張することで、機器にグランドプレーンが存在しない場合でも、多端子回路の連携解析が可能な電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法を提供することを目的とする。

１つの案では、コンピュータに、解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成させ、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成させ、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と回路情報に基づく回路解析との連携解析を実行させることを特徴とする。

本発明によれば、等価回路に対応する電界格子枝をグランドプレーンに接続する必要がないので、グランドプレーンが存在しないＮ端子回路網であっても連携解析が可能になる、という効果を奏する。

第１の従来技術の例を示す図である。第２の従来技術の例を示す図である。第１の従来技術をＮ端子の電磁界等価回路に拡張した場合を示す図である。６端子の電磁界等価回路のＦＤＴＤモデル（Ａ）とＳＰＩＣＥモデル（Ｂ）を示す図である。８端子の電磁界等価回路のＦＤＴＤモデル（Ａ）とＳＰＩＣＥモデル（Ｂ）を示す図である。グランドプレーンが存在しない回路網の例を示す図である。８端子の電磁界等価回路のＦＤＴＤモデルを示す図である。グランドプレーンが存在しない回路網のＦＤＴＤモデル（Ａ）とＳＰＩＣＥモデル（Ｂ）を示す図である。本実施の形態を適用した電磁界回路連携解析装置の機能構成の一例を説明する図である。本実施の形態を適用した電磁界回路連携解析装置において実行される連携データ生成処理の流れを示すフローチャートである。連携情報記憶部９０１の構成を説明するための図である。連携情報記憶部９０１の構成例を示す図である。連携データ生成処理の具体例１の流れを説明するための図である。連携データ生成処理の具体例２の流れを説明するための図である。連携データ生成処理の具体例３の流れを説明するための図である。連携データ生成処理の具体例４の流れを説明するための図である。連携データ生成処理の具体例５の流れを説明するための図である。連携データ生成処理の具体例６の流れを説明するための図である。連携電磁界情報記憶部９０５に追加される電磁界情報の構成例を示す図である。連携回路情報記憶部９０６に追加される回路情報の構成例を示す図である。仮想端子を基準とすることを説明するための図である。デバイス領域定義例１を示す図である。デバイス領域定義例１の配線例１を示す図である。デバイス領域定義例１の配線例２を示す図である。デバイス領域定義例１の配線例３を示す図である。デバイス領域定義例２を示す図である。デバイス領域定義例２の配線例１を示す図である。デバイス領域定義例２の配線例２を示す図である。デバイス領域定義例２の配線例３を示す図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
本実施の形態は、パーソナルコンピュータ等の情報処理装置に電磁界回路連携解析プログラムが組み込まれ、前記情報処理装置が電磁界回路連携解析装置として前記電磁界回路連携解析プログラムを実行することにより実現される。

図７は、８端子の電磁界等価回路のＦＤＴＤモデルを示す図である。
図７を用いて、本発明の概念を説明する。
基準格子点を複数の格子点に展開するために、後述する所定のアルゴリズムにより、デバイス位置に仮想的な導体を展開する。そして、基準格子点を共有すべき電界枝を、展開された基準格子点のいずれかに接続するようにする。

複数の基準格子点の電位は、デバイス位置に展開された導体により短絡されるため、近似的に単一格子点の単一な電位とみなすことができる。デバイス端子からデバイス部に流れ込む電流は、デバイス位置に展開された導体部に閉じて流れるため、近似的に単一格子点に流れ込む電流とみなせる。

図８は、グランドプレーンが存在しない回路網のＦＤＴＤモデル（Ａ）とＳＰＩＣＥモデル（Ｂ）を示す図である。
図８に示すように、等価回路に対応する電界格子枝をグランドプレーンに接続する必要がないので、グランドプレーンが存在しないＮ端子回路網であっても連携解析が可能になる。よって、機器にグランドプレーンが無くても７端子以上のデバイスのシミュレーションが可能となる。

図９は、本実施の形態を適用した電磁界回路連携解析装置の機能構成の一例を説明する図である。
図９において、電磁界回路連携解析装置９００は、連携データ生成部９１０、制御部９２０、ＦＤＴＤソルバー９３０、および回路シミュレータ９４０を有する。また、電磁界回路連携解析装置９００は、連携情報記憶部９０１、電磁界情報記憶部９０２、回路情報記憶部９０３及び制御情報記憶部９０４を参照可能である。

連携データ生成部９１０は、電界格子点と回路網端子の対応情報から、電磁界等価回路、等価回路に対応した電界枝（回路枝）、レファレンス格子点を短絡するための基準導体を生成する。そして、回路情報記憶部９０３に記憶された回路情報に付加して連携回路情報記憶部９０６に記憶し、電磁界情報記憶部９０２に記憶された電磁界情報に付加して連携電磁界情報記憶部９０５に記憶する。連携データ生成部９１０による基準導体の生成については、詳細を後述する。

連携情報記憶部９０１は、デバイス位置情報、端子位置情報、端子名情報などの連携情報を記憶する。電磁界情報記憶部９０２は、電界格子定義、誘電体定義、導体定義、回路枝定義などの電磁界情報を記憶する。回路情報記憶部９０３は、回路シミュレータ９４０による回路解析の対象となる回路素子の接続情報であるＳＰＩＣＥネットリストを記憶する。そして、制御情報記憶部９０４は、電磁界回路連携解析装置９００による電子回路の解析を開始するときの開始時刻、電磁界回路連携解析装置９００による電子回路の解析を終了するときの終了時刻、出力情報などの制御情報を記憶する。

ＦＤＴＤソルバー９３０は、波源を与えて電界Ｅと磁界Ｈとを交互に求め、制御部９２０を介して解析結果である磁界を回路シミュレータ９４０へ与える。回路シミュレータ９４０は、与えられた磁界Ｈを電流値Ｉとして回路解析を行い、電圧値Ｖとして電界ＥをＦＤＴＤソルバー９３０へ返す。ＦＤＴＤソルバー９３０と回路シミュレータ９４０との間でこの処理を繰り返しながら、電子回路の電磁波の挙動を求める。このように２つのシミュレーションを連携することによって、例えばプリント板の解析が行われる。

制御部９２０は、入力部９２１、データ交換部９２２及び出力部９２３を有し、電磁界回路連携解析装置９００による解析処理を制御する。入力部９２１は、連携電磁界情報記憶部９０５及び連携回路情報記憶部９０６から適宜電磁界情報及び回路情報を読み込み、ＦＤＴＤソルバー９３０や回路シミュレータ９４０へ入力する。データ交換部９２２は、ＦＤＴＤソルバー９３０と回路シミュレータ９４０との間で各データの受け渡しを行う。そして、出力部９２３は、電磁界回路連携解析装置９００による解析結果９０７を出力する。

電磁界回路連携解析装置９００は、上記構成により、４端子回路網でグランドプレーンが無い場合の解析結果（波形）９０７の異常、５端子以上の回路網でグランドプレーンが無い場合に発生した自動生成不能によるエラー終了などの、従来の連携解析装置における解析処理の不具合を解消することができる。

図１０は、本実施の形態を適用した電磁界回路連携解析装置において実行される連携データ生成処理の流れを示すフローチャートである。
まず、ステップＳ１００１において、連携データ生成部９１０が、連携情報記憶部９０１に記憶されたデバイス位置と端子位置情報に基づいて、回路枝を生成して配置し、基準導体を生成して配線する。なお、回路枝の生成、配置及び基準導体の生成、配線については、その具体例を図１３乃至図１８を用いて後述する。

次に、ステップＳ１００２において、連携データ生成部９１０が、ステップＳ１００１の配置配線処理で生成した回路枝と導体を、電磁界情報記憶部９０２に格納された電磁界情報に付加し、連携電磁界情報記憶部９０５へ出力する。具体例は、図１９を用いて後述する。

そして、ステップＳ１００３において、連携データ生成部９１０が、連携情報記憶部９０１に記憶された端子名情報に基づいて、回路情報記憶部９０３に記憶された回路情報に電界等価回路を付加し、連携回路情報記憶部９０６へ出力する。具体例は、図２０を用いて後述する。

ここで、連携情報記憶部９０１について説明する。
図１１は、連携情報記憶部９０１の構成を説明するための図である。
図１１に示すように、連携情報記憶部９０１に記憶される連携情報は、デバイス位置を電界格子上の直方体であるデバイス領域として定義される。デバイス領域内には連携解析のための回路枝と基準導体が配置される。

デバイス回路網のネットリスト端子（図１１（Ｂ）参照）の端子位置情報は、端子位置が端子数分だけ指定され、端子位置は、デバイス領域の辺を除く表面上に定義される（図１１（Ａ）参照）。端子名情報は、端子名（ネットリスト上のノード名）が端子数分だけ定義される。なお、端子位置と端子名は指定された順序で対応するものとする。

図１２は、連携情報記憶部９０１の構成例を示す図である。
図１２において、（Ａ）は、連携情報記憶部９０１に定義される連携情報の構成例であり、（Ｂ）は、デバイス領域として定義された連携情報の例であり、（Ｃ）は、（Ａ）の連携情報をＳＰＩＣＥソルバーで表わしたものである。

図１２に示すように、連携情報記憶部９０１には、デバイス位置情報、端子位置情報及び端子名情報が定義されている。
すなわち、デバイス位置情報は、その始点（１００１００１００）と終点（１１０１１０１０２）で定義されている。端子位置情報は、（１００１０２１０１）、（１００１０８１０１）、（１１０１０２１０１）及び（１１０１０８１０１）の４点で定義されている。そして、端子名情報は、ｎ１、ｎ２、ｎ３及びｎ４で定義されている。

次に、図１０を用いて説明した連携データ生成処理の具体例として具体例１乃至６を説明する。
図１３は、連携データ生成処理の具体例１の流れを説明するための図である。

図１３の（Ａ）は、連携データ生成処理の具体例１の流れを示すフローチャートである。
まず、ステップＳ１３０１において、連携データ生成部９１０が、連携情報記憶部９０１に記憶された端子位置情報に基づいて、端子数ｎを取得する。

そして、ステップＳ１３０２において、ｋ＝１から１ずつ加算してｎ−１迄（ｋ＝１，２，３，…，ｎ−１）について、連携データ生成部９１０が、端子位置ｐｋからデバイス位置領域の内側方向に１格子長の回路枝を配置し、その回路枝の他端を位置ｐｋ’（ダッシュ）とする。図１３（Ｂ）に示した例では「ｐ１’（ダッシュ）」、「ｐ２’（ダッシュ）」及び「ｐ３’（ダッシュ）」。

次に、ステップＳ１３０３において、連携データ生成部９１０が、リファレンス端子である端子位置ｐｎからデバイス位置領域の内側方向に１格子長の導体枝を配置し、導体枝の他端を位置ｐｎ’（ダッシュ）とする。図１３（Ｂ）に示した例では「ｐ４’（ダッシュ）」。

次に、ステップＳ１３０４において、ｋ＝１から１ずつ加算してｎ−１迄について、図１３（Ｃ）に示すように、連携データ生成部９１０が、位置ｐｋ’（ダッシュ）と位置ｐｎ’（ダッシュ）の間を電界格子に沿って迷路法により配線する。迷路法とは、始点から波紋が広がるような順序で配線格子にラベル付けを行うことによって、全方向の配線経路を探索する方法であり、配線経路があれば、最短のものを必ず見つけることができるという特徴を有している。

そして、ステップＳ１３０５において、連携データ生成部９１０が、ｎ−１本の配線結果をマージして基準導体とする。

図１４は、連携データ生成処理の具体例２の流れを説明するための図である。
図１４の（Ａ）は、連携データ生成処理の具体例２の流れを示すフローチャートである。
まず、ステップＳ１４０１において、連携データ生成部９１０が、連携情報記憶部９０１に記憶された端子位置情報に基づいて、端子数ｎを取得する。

そして、ステップＳ１４０２において、ｋ＝１から１ずつ加算してｎ迄（ｋ＝１，２，３，…，ｎ）について、連携データ生成部９１０が、端子位置ｐｋからデバイス位置領域の内側方向に１格子長の回路枝を配置し、その回路枝の他端を位置ｐｋ’（ダッシュ）とする。図１４（Ｂ）に示した例では「ｐ１’（ダッシュ）」、「ｐ２’（ダッシュ）」、「ｐ３’（ダッシュ）」及び「ｐ４’（ダッシュ）」。

次に、ステップＳ１４０３において、連携データ生成部９１０が、デバイス領域の中心点「（始点位置＋終点位置）／２」を計算し、位置ｐｒとする（図１４（Ｂ）参照）。
次に、ステップＳ１４０４において、ｋ＝１から１ずつ加算してｎ迄について、図１４（Ｃ）に示すように、連携データ生成部９１０が、位置ｐｋ’（ダッシュ）と位置ｐｒの間を電界格子に沿って迷路法により配線する。

そして、ステップＳ１４０５において、連携データ生成部９１０が、ｎ本の配線結果をマージして基準導体とする。

図１５は、連携データ生成処理の具体例３の流れを説明するための図である。
図１５の（Ａ）は、連携データ生成処理の具体例３の流れを示すフローチャートである。
まず、ステップＳ１５０１において、連携データ生成部９１０が、連携情報記憶部９０１に記憶された端子位置情報に基づいて、端子数ｎを取得する。

そして、ステップＳ１５０２において、ｋ＝１から１ずつ加算してｎ−１迄について、図１５（Ｂ）に示すように、連携データ生成部９１０が、端子位置ｐｋからデバイス位置領域の内側方向に１格子長の回路枝を配置する。

次に、ステップＳ１５０３において、図１５（Ｂ）に示すように、連携データ生成部９１０が、端子位置ｐｎからデバイス位置領域の内側方向に１格子長の導体枝を配置する。
次に、ステップＳ１５０４において、図１５（Ｃ）に示すように、連携データ生成部９１０が、デバイス位置領域の１格子長離れた領域の内部を全てｘｙｚ方向の導体枝で埋めて、基準導体とする。

図１６は、連携データ生成処理の具体例４の流れを説明するための図である。
図１６の（Ａ）は、連携データ生成処理の具体例４の流れを示すフローチャートである。

まず、ステップＳ１６０１において、連携データ生成部９１０が、連携情報記憶部９０１に記憶された端子位置情報に基づいて、端子数ｎを取得する。
そして、ステップＳ１６０２において、ｋ＝１から１ずつ加算してｎ迄について、図１６（Ｂ）に示すように、連携データ生成部９１０が、端子位置ｐｋからデバイス位置領域の内側方向に１格子長の回路枝を配置する。

次に、ステップＳ１６０３において、図１６（Ｃ）に示すように、連携データ生成部９１０が、デバイス位置領域の１格子長離れた領域の内部を全てｘｙｚ方向の導体枝で埋めて、基準導体とする。

図１７は、連携データ生成処理の具体例５の流れを説明するための図である。
図１７の（Ａ）は、連携データ生成処理の具体例５の流れを示すフローチャートである。

まず、ステップＳ１７０１において、図１３のステップＳ１３０１乃至ステップＳ１３０５を実行する。
そして、ステップＳ１７０２において、ｋ＝１から１ずつ加算してｎ−１迄について、連携データ生成部９１０が、位置ｐｋ’（ダッシュ）に接続する配線をたどり、基準導体が分岐する位置をｐｋ’’（ツーダッシュ）とする。図１７（Ｂ）に示した例では「ｐ１’’（ツーダッシュ）」、「ｐ２’’（ツーダッシュ）」及び「ｐ３’’（ツーダッシュ）」。

次に、ステップＳ１７０３において、連携データ生成部９１０が、位置ｐｋ’（ダッシュ）とｐｋ’’（ツーダッシュ）との間の配線のｐｋ’’（ツーダッシュ）側の１格子長を回路枝に置き換える。図１７（Ｃ）に示した例では、「ｐ１’（ダッシュ）」「ｐ１’’（ツーダッシュ）」間、「ｐ２’（ダッシュ）」「ｐ２’’（ツーダッシュ）」間及び「ｐ３’（ダッシュ）」「ｐ３’’（ツーダッシュ）」間。また、連携データ生成部９１０が、位置ｐｋとｐｋ’（ダッシュ）との間の回路枝を導体枝に置き換える。図１７（Ｃ）に示した例では、「ｐ１」「ｐ１’（ダッシュ）」間、「ｐ２」「ｐ２’（ダッシュ）」間及び「ｐ３」「ｐ３’（ダッシュ）」間。

図１８は、連携データ生成処理の具体例６の流れを説明するための図である。
図１８の（Ａ）は、連携データ生成処理の具体例６の流れを示すフローチャートである。

まず、ステップＳ１８０１において、図１４のステップＳ１４０１乃至ステップＳ１４０５を実行する。
そして、ステップＳ１８０２において、ｋ＝１から１ずつ加算してｎ迄について、連携データ生成部９１０が、位置ｐｋ’（ダッシュ）に接続する配線をたどり、基準導体が分岐する位置をｐｋ’’（ツーダッシュ）とする。図１８（Ｂ）に示した例では「ｐ１’’（ツーダッシュ）」、「ｐ２’’（ツーダッシュ）」、「ｐ３’’（ツーダッシュ）」及び「ｐ４’’（ツーダッシュ）」。

次に、ステップＳ１８０３において、連携データ生成部９１０が、位置ｐｋ’（ダッシュ）とｐｋ’’（ツーダッシュ）との間の配線のｐｋ’’（ツーダッシュ）側の１格子長を回路枝に置き換える。図１８（Ｃ）に示した例では、「ｐ１’（ダッシュ）」「ｐ１’’（ツーダッシュ）」間、「ｐ２’（ダッシュ）」「ｐ２’’（ツーダッシュ）」間、「ｐ３’（ダッシュ）」「ｐ３’’（ツーダッシュ）」間及び「ｐ４’（ダッシュ）」「ｐ４’’（ツーダッシュ）」間。また、連携データ生成部９１０が、位置ｐｋとｐｋ’（ダッシュ）との間の回路枝を導体枝に置き換える。図１８（Ｃ）に示した例では、「ｐ１」「ｐ１’（ダッシュ）」間、「ｐ２」「ｐ２’（ダッシュ）」間、「ｐ３」「ｐ３’（ダッシュ）」間及び「ｐ４」「ｐ４’（ダッシュ）」間。

図１９は、連携電磁界情報記憶部９０５に追加される電磁界情報の構成例を示す図である。
図１０を用いて説明したように、ステップＳ１００２において、連携データ生成部９１０は、ステップＳ１００１の配置配線処理で生成した回路枝と導体を、電磁界情報記憶部９０２に格納された電磁界情報に付加し、連携電磁界情報記憶部９０５へ出力する。

例えば、図１９（Ｃ）に示したような回路網の場合は、図１９（Ａ）に示したような基準導体及び図１９（Ｂ）に示したような回路枝が生成され、連携電磁界情報記憶部９０５へ出力される。

図２０は、連携回路情報記憶部９０６に追加される回路情報の構成例を示す図である。
図１０を用いて説明したように、ステップＳ１００３において、連携データ生成部９１０は、連携情報記憶部９０１に記憶された端子名情報に基づいて、回路情報記憶部９０３に記憶された回路情報に電界等価回路を付加し、連携回路情報記憶部９０６へ出力する。

例えば、図２０（Ｂ）に示したような回路網の場合は、図２０（Ａ）に示したような電磁界等価回路が生成され、連携回路情報記憶部９０６へ出力される。
以上、図７乃至図２０を用いて、本実施の形態を一通り説明した。

次に、図２１乃至図２９を用いて、図１１に示したデバイス領域とは異なるデバイス領域の定義例及び配線例を説明する。
図１１に示した例を含め、これから説明するデバイス領域定義例１及びデバイス領域定義例２は、従来、単一格子点で共有されるべき回路枝の基準格子点が、導体により複数点に展開されており、実端子を基準とした場合には、基準導体が１つの端子以外に端子（デバイス領域外の導体）との直接の接続を持たず、また、仮想端子を基準とした場合には、基準導体が直接の端子（外部導体）との接続を持たないことを特徴とする。仮想端子を基準とするとは、図２１のように、基準格子点を端子導体の接続していない仮想的な端子とすることである。

図２２は、デバイス領域定義例１を示す図である。
図２２に示すように、デバイス位置は電界格子上の直方体であるデバイス領域として定義され、その側面に６つの端子が定義される。

図２３は、デバイス領域定義例１の配線例１を示す図である。
図２３に示すように、中心部から放射状に最短線路となるように配線される。なお、（Ａ）は実端子を基準に配線した例であり、（Ｂ）は仮想端子を基準に配線した例である。

図２４は、デバイス領域定義例１の配線例２を示す図である。
図２４に示すように、インピーダンスが小さくなるように基準導体が敷き詰められる。ただし、基準導体の容量成分は大きくなる。なお、（Ａ）は実端子を基準に配線した例であり、（Ｂ）は仮想端子を基準に配線した例である。

図２５は、デバイス領域定義例１の配線例３を示す図である。
図２５に示すように、基準導体部分がなるべく小さくなるように配線される。なお、（Ａ）は実端子を基準に配線した例であり、（Ｂ）は仮想端子を基準に配線した例である。

図２６は、デバイス領域定義例２を示す図である。
図２６に示すように、デバイス位置は電界格子上の直方体であるデバイス領域として定義され、その下面に９つの端子が定義される。

図２７は、デバイス領域定義例２の配線例１を示す図である。
図２７に示すように、中心部から放射状に最短線路となるように配線される。なお、（Ａ）は実端子を基準に配線した例であり、（Ｂ）は仮想端子を基準に配線した例である。

図２８は、デバイス領域定義例２の配線例２を示す図である。
図２８に示すように、インピーダンスが小さくなるよう基準導体が敷き詰められる。ただし、基準導体の容量成分は大きくなる。なお、（Ａ）は実端子を基準に配線した例であり、（Ｂ）は仮想端子を基準に配線した例である。

図２９は、デバイス領域定義例２の配線例３を示す図である。
図２９に示すように、基準導体部分がなるべく小さくなるように配線される。なお、（Ａ）は実端子を基準に配線した例であり、（Ｂ）は仮想端子を基準に配線した例である。

以上、本発明の実施の形態を、図面を参照しながら説明してきたが、上述してきた本発明の実施の形態は、電磁界回路連携解析装置の一機能としてハードウェアまたはＤＳＰ（Digital Signal Processor）ボードやＣＰＵボードでのファームウェアもしくはソフトウェアにより実現することができる。

また、本発明が適用される電磁界回路連携解析装置は、その機能が実行されるのであれば、上述の実施の形態に限定されることなく、単体の装置であっても、複数の装置からなるシステムあるいは統合装置であっても、ＬＡＮ、ＷＡＮ等のネットワークを介して処理が行なわれるシステムであってもよいことは言うまでもない。

また、本発明が適用される電磁界回路連携解析装置は、バスに接続されたＣＰＵ、ＲＯＭやＲＡＭのメモリ、入力装置、出力装置、外部記録装置、媒体駆動装置、ネットワーク接続装置で構成されるシステムでも実現できる。すなわち、前述してきた実施の形態のシステムを実現するソフトェアのプログラムを記録したＲＯＭやＲＡＭのメモリ、外部記録装置、可搬記録媒体を、電磁界回路連携解析装置に供給し、その電磁界回路連携解析装置のコンピュータがプログラムを読み出し実行することによっても、達成されることは言うまでもない。

この場合、可搬記録媒体等から読み出されたプログラム自体が本発明の新規な機能を実現することになり、そのプログラムを記録した可搬記録媒体等は本発明を構成することになる。

プログラムを供給するための可搬記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、磁気テープ、不揮発性のメモリーカード、ＲＯＭカード、電子メールやパソコン通信等のネットワーク接続装置（言い換えれば、通信回線）を介して記録した種々の記録媒体などを用いることができる。

また、コンピュータ（情報処理装置）がメモリ上に読み出したプログラムを実行することによって、前述した実施の形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現される。

さらに、可搬記録媒体から読み出されたプログラムやプログラム（データ）提供者から提供されたプログラム（データ）が、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現され得る。

すなわち、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または形状を取ることができる。

９００電磁界回路連携解析装置
９０１連携情報記憶部
９０２電磁界情報記憶部
９０３回路情報記憶部
９０４制御情報記憶部
９０５連携電磁界情報記憶部
９０６連携回路情報記憶部
９０７解析結果
９１０連携データ生成部
９２０制御部
９２１入力部
９２２データ交換部
９２３出力部
９３０ＦＤＴＤソルバー
９４０回路シミュレータ

Claims

コンピュータに、
解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成させ、
前記回路枝を所定規則に基づいて接続させることにより基準導体を生成させ、
前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と回路情報に基づく回路解析との連携解析を実行させる、
ことを特徴とする電磁界回路連携解析プログラム。
前記基準導体は、複数の前記回路枝を所定規則に基づいて接続させることにより基準格子点を複数の格子点に拡張したものであることを特徴とする請求項１に記載の電磁界回路連携解析プログラム。
前記所定規則は、迷路法であることを特徴とする請求項１または２に記載の電磁界回路連携解析プログラム。
電磁界解析と回路解析との連携解析を行なう電磁界回路連携解析装置であって、
解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成する回路枝生成手段と、
前記回路枝を所定規則に基づいて接続させることにより基準導体を生成する基準導体生成手段と、
前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と、回路情報に基づく回路解析との連携解析を実行する連携解析手段と、
を有することを特徴とする電磁界回路連携解析装置。
コンピュータが、
解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成し、
前記回路枝を所定規則に基づいて接続させることにより基準導体を生成し、
前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と回路情報に基づく回路解析との連携解析を実行する、
ことを特徴とする電子回路解析方法。