JP5978915B2

JP5978915B2 - Multilayer inductor

Info

Publication number: JP5978915B2
Application number: JP2012231947A
Authority: JP
Inventors: 横山　智哉; 智哉横山; 章弘家田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-10-19
Filing date: 2012-10-19
Publication date: 2016-08-24
Anticipated expiration: 2032-10-19
Also published as: JP2014086452A

Description

この発明は、ランド電極を備えた積層型インダクタに関するものである。 The present invention relates to a multilayer inductor provided with land electrodes.

従来、磁性体を含む複数のセラミックシートにコイル導体を印刷することにより形成し、当該複数のセラミックシートを積層して圧着することにより形成される積層型インダクタが知られている（特許文献１を参照。）。 Conventionally, a multilayer inductor is known which is formed by printing a coil conductor on a plurality of ceramic sheets containing a magnetic material, and is formed by laminating and crimping the plurality of ceramic sheets (see Patent Document 1). reference.).

ランド電極は、積層型インダクタの表面に複数設けられ、搭載された電子部品（ＩＣやコンデンサなど）と電気的に接続される。 A plurality of land electrodes are provided on the surface of the multilayer inductor, and are electrically connected to mounted electronic components (such as ICs and capacitors).

特開２０００−２１６０２４号公報JP 2000-216042 A

圧着前の積層体の各層は、コイル導体が形成された領域では、コイル導体の厚みが加わり厚くなる。よって、コイル導体が形成された領域と、されていない領域では、厚みが異なる。その結果、平面視してコイル導体が形成された領域とランド電極が設けられた領域とが重ならない領域では、圧着時に十分な力がかからない。また、脱脂・焼成時に内部のセラミック層からガスが外部へ抜けようとする際に、内部電極層を押し上げる現象が起き得る。すると、デラミネーション（層間剥離）が発生する可能性がある。デラミネーションは、積層する圧力が十分に加わらない領域において、ランド電極が形成された層からさらに積層体の下の層で発生する。 Each layer of the laminated body before crimping is thickened by adding the thickness of the coil conductor in the region where the coil conductor is formed. Therefore, the thickness is different between the region where the coil conductor is formed and the region where the coil conductor is not formed. As a result, in a region where the region where the coil conductor is formed and the region where the land electrode is provided do not overlap in a plan view, a sufficient force is not applied during crimping. In addition, when gas is about to escape from the internal ceramic layer during degreasing and firing, a phenomenon of pushing up the internal electrode layer can occur. Then, delamination (delamination) may occur. Delamination occurs from the layer where the land electrode is formed to a layer below the stacked body in a region where the stacking pressure is not sufficiently applied.

そこで、この発明は、デラミネーションの発生を抑制する積層型インダクタを提供することを目的とする。 Therefore, an object of the present invention is to provide a multilayer inductor that suppresses the occurrence of delamination.

本発明の積層型インダクタは、磁性体を含む複数のセラミックシート上にコイル導体を形成し、非磁性体を含む複数のセラミックシート上のそれぞれに複数のランド電極を形成し、該非磁性体を含む複数のセラミックシートが最外層として積層されることにより形成される。 The multilayer inductor of the present invention includes a coil conductor formed on a plurality of ceramic sheets including a magnetic body, a plurality of land electrodes formed on each of the plurality of ceramic sheets including a non-magnetic body, and the non-magnetic body included. It is formed by laminating a plurality of ceramic sheets as the outermost layer.

さらに、本発明の積層型インダクタは、平面視において、最外層にある前記複数のランド電極のうち、前記コイル導体と重複する第１の領域と、前記コイル導体と重複しない第２の領域を有しており、前記第２の領域にある前記複数のランド電極のうち、最外層から前記積層型インダクタの厚み方向に最も深い位置にあるランド電極の、さらに深い層に、前記ランド電極とは電気的に接続されていないダミー電極、或いは前記ランド電極と一端が電気的に接続され、他端がどことも接続されていないダミービアを設けたことを特徴とする。 Furthermore, the planar inductor of the present invention has a first region overlapping with the coil conductor and a second region not overlapping with the coil conductor among the plurality of land electrodes in the outermost layer in plan view. The land electrode is electrically connected to a deeper layer of the land electrode at the deepest position in the thickness direction of the multilayer inductor from the outermost layer among the plurality of land electrodes in the second region. A dummy electrode that is not electrically connected, or a dummy via that has one end electrically connected to the land electrode and the other end not connected anywhere, is provided.

ダミー電極が設けられた領域における層は、導電ペーストの厚みによって、厚みが増す。その結果、セラミックシートの積層体における第２の領域は、プレス圧がかかりやすくなり、本発明の積層型インダクタは、圧着力不足によるデラミネーションの発生を抑制することができる。 The thickness of the layer in the region where the dummy electrode is provided increases depending on the thickness of the conductive paste. As a result, the second region in the ceramic sheet laminate is likely to be pressed, and the multilayer inductor of the present invention can suppress the occurrence of delamination due to insufficient crimping force.

また、ダミービアを設けた場合も、プレス圧は、第２の領域において、ランド電極から当該ランド電極に接続されたダミービアに伝わる。そして、ダミービアは、ランド電極が形成された層から深い層を押し下げる。その結果、本発明の積層型インダクタは、圧着力不足によるデラミネーションの発生を抑制することができる。 Also, when the dummy via is provided, the press pressure is transmitted from the land electrode to the dummy via connected to the land electrode in the second region. The dummy via pushes a deep layer from the layer where the land electrode is formed. As a result, the multilayer inductor of the present invention can suppress the occurrence of delamination due to insufficient crimping force.

また、前記第２の領域は、前記コイル導体が構成するループ形状の内側であることを特徴とする。ダミー電極またはダミービアは、圧着時のプレス圧が最もかかりにくいループ形状の内側であっても、圧着時のプレス圧をかけやすくする。 Further, the second region is inside a loop shape formed by the coil conductor. The dummy electrode or the dummy via makes it easy to apply the pressing pressure at the time of crimping even inside the loop shape to which the pressing pressure at the time of crimping is most difficult.

さらに、積層型インダクタは、複数のコイル導体を形成することを特徴とする。 Furthermore, the multilayer inductor is characterized by forming a plurality of coil conductors.

この発明によれば、積層型インダクタは、デラミネーションの発生を抑制することができる。 According to the present invention, the multilayer inductor can suppress the occurrence of delamination.

積層型インダクタ１を示す図である。1 is a diagram showing a multilayer inductor 1. FIG. 積層型インダクタ１の各層を示す図である。FIG. 3 is a diagram showing each layer of the multilayer inductor 1. 変形例に係る積層型インダクタ１Ａを示す図である。It is a figure which shows 1 A of multilayer inductors which concern on a modification. 変形例に係る積層型インダクタ１Ａの各層を示す図である。It is a figure which shows each layer of the multilayer inductor 1A which concerns on a modification.

図１および図２を参照して、本発明の実施形態に係る積層型インダクタ１を説明する。
図１（Ａ）および図１（Ｂ）は、電極を備えた積層型インダクタ１を示す図である。図１（Ａ）は、積層型インダクタ１の上面図である。図１（Ｂ）は、積層型インダクタ１の側面から見たＡ−Ａ断面図である。図１（Ｃ）は、図１（Ｂ）に示す積層型インダクタ１の側面の拡大図である。図１（Ｂ）において、紙面上側を積層型インダクタ１の上面側とし、紙面下側を積層型インダクタ１の下面側とする。図２（Ａ）〜図２（Ｅ）は、積層型インダクタ１の上面側から順に、各層を上面から見た図である。 A multilayer inductor 1 according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.
FIG. 1A and FIG. 1B are diagrams showing a multilayer inductor 1 having electrodes. FIG. 1A is a top view of the multilayer inductor 1. FIG. 1B is a cross-sectional view taken along the line AA as viewed from the side surface of the multilayer inductor 1. FIG. 1C is an enlarged view of the side surface of the multilayer inductor 1 shown in FIG. In FIG. 1B, the upper side of the paper is the upper surface side of the multilayer inductor 1, and the lower side of the paper is the lower surface side of the multilayer inductor 1. 2A to 2E are diagrams in which each layer is viewed from the upper surface in order from the upper surface side of the multilayer inductor 1.

積層型インダクタ１は、図１（Ａ）および図１（Ｂ）に示すように、高さ方向に短い略直方体形状である。積層型インダクタ１は、図１（Ｂ）に示すように、積層体上面側から順に、ランド層１１、配線層１２（グランド層）、およびコイル層１３が積層されてなる。 As shown in FIGS. 1A and 1B, the multilayer inductor 1 has a substantially rectangular parallelepiped shape that is short in the height direction. As shown in FIG. 1B, the multilayer inductor 1 is formed by laminating a land layer 11, a wiring layer 12 (ground layer), and a coil layer 13 in this order from the top surface side of the multilayer body.

ランド層１１および配線層１２は、それぞれ２層からなり、非磁性体を含む２枚のセラミックシートをそれぞれ積層してなる。コイル層１３は、５層からなり、磁性体を含む５枚のセラミックシートを積層してなる。 The land layer 11 and the wiring layer 12 are each composed of two layers, and are formed by laminating two ceramic sheets containing a nonmagnetic material. The coil layer 13 is composed of five layers, and is formed by laminating five ceramic sheets including a magnetic material.

コイル層１３は、図１（Ａ）および図１（Ｂ）に示すように、内部に４つのインダクタ１０Ａ〜１０Ｄを備える。各インダクタ１０は、積層型インダクタ１の６層目から９層目となるセラミックシート上に形成されるコイルパターン（図２（Ｅ）を参照。）が積層方向に接続されることによって形成される。各コイルパターンは、セラミックシートに導電性ペーストを塗布（印刷）することにより、形成される。インダクタ１０Ａを構成する各コイルパターンは、図１（Ａ）に示すように、上面から見たときに、１つの環形状を形成するように、積層体の６層目から９層目となる各セラミックシートの上に同じ位置でそれぞれ形成される。インダクタ１０Ｂ〜１０Ｄを構成するコイルパターンも、インダクタ１０Ａを構成するコイルパターン同様に、上面から見たときに、各セラミックシートの上に同じ位置でそれぞれ形成される。なお、コイルパターンは、図１（Ｂ）に示すように、５層目の上面には、形成されない。 As shown in FIGS. 1A and 1B, the coil layer 13 includes four inductors 10A to 10D. Each inductor 10 is formed by connecting coil patterns (see FIG. 2E) formed on the ceramic sheets of the sixth to ninth layers of the multilayer inductor 1 in the stacking direction. . Each coil pattern is formed by applying (printing) a conductive paste to a ceramic sheet. As shown in FIG. 1 (A), each coil pattern constituting the inductor 10A has the sixth to ninth layers of the multilayer body so as to form one ring shape when viewed from above. Each is formed at the same position on the ceramic sheet. Similarly to the coil pattern constituting the inductor 10A, the coil patterns constituting the inductors 10B to 10D are respectively formed on the ceramic sheets at the same position when viewed from the upper surface. Note that the coil pattern is not formed on the upper surface of the fifth layer as shown in FIG.

電極２０乃至電極２７は、図１（Ａ）および図１（Ｂ）に示すように、ランド層１１および配線層１２にまたがって配置される。ランド層１１および配線層１２は、電極２０乃至電極２７以外にも、図１（Ａ）および図１（Ｂ）に示すように、上面図において、積層型インダクタ１の外周に配置される複数の電極３０を備える。 The electrodes 20 to 27 are arranged across the land layer 11 and the wiring layer 12 as shown in FIGS. 1 (A) and 1 (B). In addition to the electrodes 20 to 27, the land layer 11 and the wiring layer 12 include a plurality of elements disposed on the outer periphery of the multilayer inductor 1 in the top view as shown in FIGS. 1A and 1B. An electrode 30 is provided.

電極２０乃至電極２７は、図１（Ａ）および図１（Ｂ）に示すように、一部が積層型インダクタ１の上面で露出する。なお、実際の積層体は、さらに多数の電極を有しているが、本実施形態では、説明は省略する。 As shown in FIGS. 1A and 1B, a part of the electrodes 20 to 27 is exposed on the upper surface of the multilayer inductor 1. In addition, although the actual laminated body has many more electrodes, description is abbreviate | omitted in this embodiment.

配線パターンは、図２（Ｃ）および図２（Ｄ）に示すように、配線層１２に設けられ、各電極を電気的に接続する。インダクタ１０Ａ〜１０Ｄは、配線パターンやインダクタ用ビア（不図示）を通じて、電極に電気的に接続される。 As shown in FIGS. 2C and 2D, the wiring pattern is provided on the wiring layer 12 and electrically connects the electrodes. The inductors 10A to 10D are electrically connected to the electrodes through wiring patterns and inductor vias (not shown).

電子部品モジュールは、積層型インダクタ１の１層目（ランド層１１）における各電極にＩＣやコンデンサ等の電子部品が搭載されることにより形成される。 The electronic component module is formed by mounting an electronic component such as an IC or a capacitor on each electrode in the first layer (land layer 11) of the multilayer inductor 1.

以下、電極の構成について、詳細に説明する。 Hereinafter, the configuration of the electrode will be described in detail.

電極２０、２３，２４、および２７は、図１（Ａ）に示す上面図において、それぞれインダクタ１０のコイルパターンの内側に配置されている。それ以外の電極は、図１（Ａ）に示す上面図において、コイルパターンの領域と重なるように配置されている。 The electrodes 20, 23, 24, and 27 are disposed inside the coil pattern of the inductor 10 in the top view shown in FIG. The other electrodes are arranged so as to overlap with the coil pattern region in the top view shown in FIG.

電極２０は、図１（Ｃ）に示すように、ランド電極２００、ランド電極２０１、ランド電極２０２、ビア２０４、およびダミービア２０５からなる。なお、電極２３、電極２４、および電極２７は、電極２０と同じ構成を有する。 As shown in FIG. 1C, the electrode 20 includes a land electrode 200, a land electrode 201, a land electrode 202, a via 204, and a dummy via 205. The electrode 23, the electrode 24, and the electrode 27 have the same configuration as the electrode 20.

ランド電極２００乃至ランド電極２０２は、セラミックシートに導電性ペースト（銀を含むペースト）を塗布することにより、形成される。 The land electrodes 200 to 202 are formed by applying a conductive paste (a paste containing silver) to a ceramic sheet.

ランド電極２００は、図２（Ａ）に示すように、積層型インダクタ１の上面側から１層目（ランド層１１）の上面に配置され、ランド電極２０１は、図２（Ｂ）に示すように、２層目（ランド層１１）の上面に、ランド電極２０２は、図２（Ｃ）に示すように、３層目（配線層１２）の上面に配置されている。ランド電極２００乃至ランド電極２０２は、図１（Ｂ）、図２（Ａ）乃至図２（Ｃ）に示すように、それぞれ四角形の板状であり、積層型インダクタ１の上面側から積層方向に見ると、同じ領域に重なるように各層の上面にそれぞれ配置される。 2A, the land electrode 200 is disposed on the upper surface of the first layer (land layer 11) from the upper surface side of the multilayer inductor 1, and the land electrode 201 is illustrated in FIG. In addition, on the upper surface of the second layer (land layer 11), the land electrode 202 is disposed on the upper surface of the third layer (wiring layer 12) as shown in FIG. Each of the land electrodes 200 to 202 has a rectangular plate shape as shown in FIGS. 1B and 2A to 2C, and extends from the upper surface side of the multilayer inductor 1 in the stacking direction. When viewed, they are arranged on the upper surface of each layer so as to overlap the same region.

ランド電極２０２は、図２（Ｃ）に示すように、配線パターンに接続され、３層目（配線層１２）の上面の他のランド電極と電気的に接続される。 As shown in FIG. 2C, the land electrode 202 is connected to the wiring pattern and is electrically connected to another land electrode on the upper surface of the third layer (wiring layer 12).

ランド電極および配線パターンは、図１（Ｂ）および図２（Ｄ）に示すように、積層型インダクタ１を上面から見たときに、ランド電極２０２が配置される領域において、４層目以下には形成されていない。 As shown in FIGS. 1 (B) and 2 (D), the land electrodes and the wiring pattern are not more than the fourth layer in the region where the land electrode 202 is disposed when the multilayer inductor 1 is viewed from the top. Is not formed.

ビア２０４は、導電体材料からなり、図１（Ｃ）、図２（Ａ）および図２（Ｂ）に示すように、高さ方向に長い円柱形状である。また、ビア２０４は、図１（Ｃ）および図２（Ｂ）に示すように、ランド電極２０１を電極の中央で貫通する。さらに、ビア２０４の上端は、図１（Ｃ）に示すように、ランド電極２００に接続され、ビア２０４の下端は、ランド電極２０２に接続される。ビア２０４は、各ランド電極を貫通または各ランド電極に接続されることにより、各ランド電極を電気的に接続する。 The via 204 is made of a conductive material, and has a cylindrical shape that is long in the height direction, as shown in FIGS. 1C, 2A, and 2B. Further, as shown in FIGS. 1C and 2B, the via 204 penetrates the land electrode 201 at the center of the electrode. Further, the upper end of the via 204 is connected to the land electrode 200 as shown in FIG. 1C, and the lower end of the via 204 is connected to the land electrode 202. Via 204 penetrates each land electrode or is connected to each land electrode to electrically connect each land electrode.

ダミービア２０５は、ビア２０４と同様に、導電体材料からなり、高さ方向に長い円柱形状である。ダミービア２０５の上端は、図１（Ｃ）に示すように、ランド電極２０２に接続される。ダミービア２０５の下端は、図１（Ｂ）に示すように、ランド電極に接続されていない。図２（Ｃ）の破線に示すランド電極を貫通する各ビアは、ダミービア２０５と同様に、４層目の上面に形成されるランド電極に接続されない。
なお、各ビアは、円柱形状に限らず、角柱形状であってもよい。 Similar to the via 204, the dummy via 205 is made of a conductive material and has a long cylindrical shape in the height direction. The upper end of the dummy via 205 is connected to the land electrode 202 as shown in FIG. The lower end of the dummy via 205 is not connected to the land electrode as shown in FIG. Each via that penetrates the land electrode indicated by the broken line in FIG. 2C is not connected to the land electrode formed on the upper surface of the fourth layer, like the dummy via 205.
Each via is not limited to a cylindrical shape, and may be a prismatic shape.

ビア２０４およびダミービア２０５は、ランド電極２００乃至ランド電極２０２の中央部にレーザやパンチで孔を開けた後、当該孔に導電性ペースト（例えば、銀を含むペースト）を充填することにより形成される。その際、導電性ペーストは、各層の上面側及び下面側に、凸となるように充填されるため、積層体の圧着時に、上下の層を押圧する。さらに、ビア２０４およびダミービア２０５は、圧着時に積層体の上面にかけられたプレス圧を、下方向に伝える。また、導電性ペーストは、セラミックシートより硬度が高く、ビア２０４およびダミービア２０５を設けずにセラミックシートだけで各層を圧着するよりも、プレス圧が分散してしまうこともない。その結果、ダミービア２０５の下端は、ランド電極２０２が配置される領域のさらに下の層（４層目）を押圧し、プレス圧が不足することによるデラミネーションの発生を抑制することができる。 The via 204 and the dummy via 205 are formed by opening a hole with a laser or a punch in the center of the land electrode 200 to the land electrode 202 and then filling the hole with a conductive paste (for example, a paste containing silver). . At that time, since the conductive paste is filled so as to be convex on the upper surface side and the lower surface side of each layer, the upper and lower layers are pressed when the laminate is pressed. Furthermore, the via 204 and the dummy via 205 transmit the press pressure applied to the upper surface of the laminated body in the downward direction during the press bonding. In addition, the conductive paste has a higher hardness than the ceramic sheet, and the press pressure is not dispersed as compared with the case where each layer is pressure-bonded only with the ceramic sheet without providing the via 204 and the dummy via 205. As a result, the lower end of the dummy via 205 presses a layer (fourth layer) further below the region where the land electrode 202 is disposed, and the occurrence of delamination due to insufficient press pressure can be suppressed.

また、ダミービア２０５の下端が形成される３層目は、ダミービア２０５が３層目から下方向に凸となった状態で圧着される。その結果、層間（３層目と４層目の間）の密度は、増す。よって、積層体の脱脂・焼成時に発生するガスが当該層間に溜まりにくくなることにより、当該ガスに起因するデラミネーションは、発生しにくくなる。 The third layer where the lower end of the dummy via 205 is formed is pressure-bonded with the dummy via 205 protruding downward from the third layer. As a result, the density between the layers (between the third and fourth layers) increases. Therefore, the gas generated at the time of degreasing / firing the laminate is less likely to accumulate between the layers, so that delamination caused by the gas is less likely to occur.

電極２１は、図１（Ｃ）に示すように、ランド電極２１０、ランド電極２１１、ランド電極２１２、ランド電極２１３、およびビア２１４からなる。ランド電極２１０は、ランド電極２００に対応し、ランド電極２１１は、ランド電極２０１に、ランド電極２１２は、ランド電極２０２に、ビア２１４は、ビア２０４にそれぞれ対応する。よって、電極２０と重複する構成に関する説明は、省略する。また、電極２２、電極２５、および電極２６は、電極２１と同じ構成を有する。 The electrode 21 includes a land electrode 210, a land electrode 211, a land electrode 212, a land electrode 213, and a via 214, as shown in FIG. The land electrode 210 corresponds to the land electrode 200, the land electrode 211 corresponds to the land electrode 201, the land electrode 212 corresponds to the land electrode 202, and the via 214 corresponds to the via 204. Therefore, the description regarding the structure which overlaps with the electrode 20 is abbreviate | omitted. In addition, the electrode 22, the electrode 25, and the electrode 26 have the same configuration as the electrode 21.

電極２１は、図１（Ｃ）に示すように、積層型インダクタ１の上面側から４層目の上面にランド電極２１３を備える点で電極２０と異なる。また、ビア２１４は、電極２１２を貫通し、下端で電極２１３に接続される点でも、電極２０と異なる。 As shown in FIG. 1C, the electrode 21 is different from the electrode 20 in that a land electrode 213 is provided on the upper surface of the fourth layer from the upper surface side of the multilayer inductor 1. The via 214 also differs from the electrode 20 in that it penetrates the electrode 212 and is connected to the electrode 213 at the lower end.

電極２１は、図１（Ａ）および図１（Ｂ）に示すように、積層型インダクタ１を上面側から見ると、インダクタ１０Ａのコイルパターンが配置された領域と重なる。コイルパターンが塗布された領域における層は、積層体の圧着前において、塗布されていない領域に比べて、厚みが増す。よって、電極２１とコイルパターンが重複する領域は、圧着時に十分なプレス圧がかかり、デラミネーションは発生しにくい。 As shown in FIGS. 1A and 1B, the electrode 21 overlaps the region where the coil pattern of the inductor 10A is disposed when the multilayer inductor 1 is viewed from the upper surface side. The layer in the region where the coil pattern is applied has a greater thickness than the region where the layer is not applied before the laminated body is crimped. Therefore, in the region where the electrode 21 and the coil pattern overlap, a sufficient pressing pressure is applied at the time of pressure bonding, and delamination hardly occurs.

以上のように、積層型インダクタ１は、電極とコイルパターンが重複する領域でも、重複しない領域でも、層の内部にまでプレス圧をかけやすく、デラミネーションの発生を抑制することができる。よって、積層型インダクタ１は、厚みのあるコイルパターンを形成しても、デラミネーションが発生しにくく、その結果、大電流を必要とするＤＣ−ＤＣコンバータにも用いることができる。 As described above, the multilayer inductor 1 can easily apply a press pressure to the inside of the layer in the region where the electrode and the coil pattern overlap or does not overlap, and can suppress the occurrence of delamination. Therefore, even when the thick inductor pattern is formed, the multilayer inductor 1 hardly generates delamination, and as a result, can be used for a DC-DC converter that requires a large current.

なお、積層型インダクタ１の形状は、直方体に限らない。また、インダクタ１０は、４個に限らず、複数であれば、それ以上でもそれ以下でもよい。 Note that the shape of the multilayer inductor 1 is not limited to a rectangular parallelepiped. Further, the number of inductors 10 is not limited to four, and may be more or less as long as it is plural.

次に、図３は、変形例に係る積層型インダクタ１Ａの側面を示す図である。図４は、変形例に係る積層型インダクタ１Ａの各層を示す図である。ただし、図１および図２と重複する構成の説明は、省略する。 Next, FIG. 3 is a diagram illustrating a side surface of the multilayer inductor 1A according to the modification. FIG. 4 is a diagram showing each layer of the multilayer inductor 1A according to the modification. However, the description of the same structure as FIG. 1 and FIG. 2 is omitted.

図３に示す積層型インダクタ１Ａは、電極２０Ａおよび電極２３Ａにおいて、図１に示す積層型インダクタ１と異なる。 The laminated inductor 1A shown in FIG. 3 differs from the laminated inductor 1 shown in FIG. 1 in the electrode 20A and the electrode 23A.

電極２０Ａは、図３に示すように、ダミービア２０５に代えてダミー電極２０３が設けられる点において、図１（Ｃ）に示す電極２０と異なる。電極２３Ａは、電極２０Ａと同じ構成を有する。 The electrode 20A is different from the electrode 20 shown in FIG. 1C in that a dummy electrode 203 is provided instead of the dummy via 205 as shown in FIG. The electrode 23A has the same configuration as the electrode 20A.

ダミー電極２０３は、図４（Ｄ）に示すように、ランド電極２０２と同様に、積層型インダクタ１Ａを上面から見たときに、ランド電極２００乃至ランド電極２０２と重なるように配置される。ダミー電極２０３は、ランド電極２００乃至ランド電極２０２と同一の形状であり、同じ導電性ペーストからなる。ダミー電極２０３は、図３に示すように、ビア２０４にも接続されず、図４（Ｄ）に示すように、配線パターンにも接続されず、電気的にどこにも接続されない。なお、ダミー電極２０３は、正方形の板状に限らず、また、他のランド電極と異なる厚みであってもかまわない。また、ダミー電極２０３の材料は、銀を含む導電性ペーストに限らない。 As shown in FIG. 4D, the dummy electrode 203 is disposed so as to overlap the land electrode 200 to the land electrode 202 when the multilayer inductor 1 </ b> A is viewed from above, similarly to the land electrode 202. The dummy electrode 203 has the same shape as the land electrode 200 to land electrode 202 and is made of the same conductive paste. As shown in FIG. 3, the dummy electrode 203 is not connected to the via 204, nor is it connected to the wiring pattern as shown in FIG. 4D, and it is not electrically connected anywhere. The dummy electrode 203 is not limited to a square plate shape, and may have a thickness different from that of other land electrodes. The material of the dummy electrode 203 is not limited to a conductive paste containing silver.

電極２０Ａが配置された領域における層は、ダミー電極２０３が配置されることにより、ダミー電極２０３が配置されない場合に比べて、厚みが増し、密度も増す。その結果、圧着時のプレス圧は、電極２０Ａが配置された領域でかかりやすくなり、デラミネーションの発生を抑制することができる。 The layer in the region where the electrode 20A is disposed increases in thickness and density due to the dummy electrode 203 being disposed, as compared with the case where the dummy electrode 203 is not disposed. As a result, the press pressure at the time of crimping is easily applied in the region where the electrode 20A is disposed, and the occurrence of delamination can be suppressed.

１…積層型インダクタ
１０…インダクタ
１１…ランド層
１２…配線層
１３…コイル層
２０〜２７、３０…電極
２００〜２０２、２１０〜２１３…ランド電極
２０３…ダミー電極
２０４、２１４…ビア
２０５…ダミービア DESCRIPTION OF SYMBOLS 1 ... Multilayer inductor 10 ... Inductor 11 ... Land layer 12 ... Wiring layer 13 ... Coil layer 20-27, 30 ... Electrode 200-202, 210-213 ... Land electrode 203 ... Dummy electrode 204, 214 ... Via 205 ... Dummy via

Claims

Forming a coil conductor on a plurality of ceramic sheets including a magnetic material;
Forming a plurality of electrodes on each of a plurality of ceramic sheets containing a non-magnetic material;
A multilayer inductor formed by laminating a plurality of ceramic sheets including the nonmagnetic material as an outermost layer,
The multilayer inductor has a first region overlapping with the coil conductor and a second region not overlapping with the coil conductor among the plurality of electrodes in the outermost layer in plan view,
Among the plurality of electrodes in the second region, a dummy that is not electrically connected to the electrode in a deeper layer of an electrode located deepest in the thickness direction of the multilayer inductor from the outermost layer A multilayer inductor comprising an electrode or a dummy via having one end electrically connected to the electrode and the other end not connected to anywhere.

The multilayer inductor according to claim 1, wherein the second region is inside a loop shape formed by the coil conductor.

The multilayer inductor according to claim 1, wherein a plurality of the coil conductors are formed.