JP5987372B2 - Optical output control circuit, optical scanning device, and image forming apparatus - Google Patents
Optical output control circuit, optical scanning device, and image forming apparatus Download PDFInfo
- Publication number
- JP5987372B2 JP5987372B2 JP2012052690A JP2012052690A JP5987372B2 JP 5987372 B2 JP5987372 B2 JP 5987372B2 JP 2012052690 A JP2012052690 A JP 2012052690A JP 2012052690 A JP2012052690 A JP 2012052690A JP 5987372 B2 JP5987372 B2 JP 5987372B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- output control
- control circuit
- semiconductor laser
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Control Or Security For Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、光出力制御回路、光走査装置及び画像形成装置に関する。 The present invention relates to a light output control circuit, an optical scanning device, and an image forming apparatus.
面発光レーザ(VCSEL:Vertical Cavity Surface Emitting LASER)は、構造上、低閾値、低消費電力、ウェハ状態での検査や2次元アレイ化が容易であるという特徴を備えている。これらの特長からレーザプリンタ等の画像形成装置、光ディスク等の光記録装置、光通信、更には画像読取装置や画像表示装置の光源の用途において、従来の端面発光型レーザに代わるものとして精力的に研究開発が行われている。 A surface emitting laser (VCSEL: Vertical Cavity Surface Emitting LASER) is characterized by a low threshold, low power consumption, and easy inspection and two-dimensional arraying in a wafer state. Because of these features, it can be used as an alternative to conventional edge-emitting lasers in image forming devices such as laser printers, optical recording devices such as optical disks, optical communications, and light sources for image reading devices and image display devices. Research and development is in progress.
画像形成装置において使用される2次元VCSELアレイの光量制御方法としては、特許文献1に記載されているもののように、画像データ出力期間の合間の時間に、面発光レーザアレイを形成している面発光レーザを1つ毎に順次に点灯させ、その際に検出されるフォトダイオードの出力電流を電圧に変換した後にデジタルデータに変換し、変換後のデジタルデータが予め各々の面発光レーザにおいて設定されている値と一致するように、制御対象となる面発光レーザの駆動電流を間欠的に変更することにより、目標とする光量に一致させる方法がある。そして、この方法自体は2次元VCSELアレイ特有のものではなく、半導体レーザ素子の光量制御方法として知られたものであり、例えば、特許文献2にも開示されている。
As a light amount control method for a two-dimensional VCSEL array used in an image forming apparatus, a surface on which a surface emitting laser array is formed at a time between image data output periods as described in
しかしながら、特許文献1及び2に記載された方法では、目標とする光量を小さくした場合、デジタルデータに変換する手段の入力での信号の大きさも小さくなるため、デジタルデータの量子化誤差が大きくなってしまい、光量制御の精度が悪くなるという問題があった。
However, in the methods described in
よって、本発明は、上記に鑑みなされたものであり、目標とする光量を小さくした場合においても、光量制御の精度が悪化しない、即ち、目標とする光量に依存することなく、精度の高い光量制御を行なうことのできる半導体レーザまたは光走査装置における光出力制御回路、光走査装置及び画像形成装置を提供することを目的とするものである。 Therefore, the present invention has been made in view of the above, and even when the target light quantity is reduced, the accuracy of the light quantity control does not deteriorate, that is, the light quantity with high accuracy without depending on the target light quantity. It is an object of the present invention to provide a light output control circuit, an optical scanning device, and an image forming apparatus in a semiconductor laser or an optical scanning device capable of performing control.
本発明は、半導体レーザの発光を制御する光出力制御回路であって、前記半導体レーザにおいて発光した光を受光する受光素子と、前記受光素子において検出された電流を電圧に変換する電流電圧変換部と、前記変換された電圧に基づき所定の時間積分を行なう積分回路と、前記積分回路からの出力をデジタルデータに変換するA/D変換部と、前記A/D変換部において変換されたデジタルデータに基づき前記半導体レーザの光量が所定の光量となるように演算を行なうデジタル演算部と、前記デジタル演算部からの出力をアナログ信号に変換するD/Aコンバータと、を有し、前記アナログ信号に基づく電流が前記半導体レーザに流れるものであって、前記積分回路において、前記半導体レーザの光量が低い場合には、前記所定の時間が長く、前記半導体レーザの光量が高い場合には、前記所定の時間が短くするものであり、前記半導体レーザの消灯から、前記A/D変換部におけるA/D変換開始までの遅延時間を一定にすることを特徴とする。 The present invention is a light output control circuit for controlling light emission of a semiconductor laser, a light receiving element that receives light emitted from the semiconductor laser, and a current-voltage conversion unit that converts a current detected in the light receiving element into a voltage. An integration circuit that performs a predetermined time integration based on the converted voltage, an A / D conversion unit that converts the output from the integration circuit into digital data, and the digital data converted by the A / D conversion unit And a D / A converter for converting an output from the digital operation unit into an analog signal, and performing a calculation so that the light amount of the semiconductor laser becomes a predetermined light amount. A current flowing through the semiconductor laser, and when the light intensity of the semiconductor laser is low in the integrating circuit, the predetermined time is Ku, wherein when light intensity of the semiconductor laser is high state, and are not the predetermined time is shortened, the from off of the semiconductor laser, a predetermined delay time to start A / D conversion in the A / D converter and it said to Rukoto to.
また、本発明は、半導体レーザの発光を制御する光出力制御回路であって、前記半導体レーザにおいて発光した光を受光する受光素子と、前記受光素子において検出された電流に基づき所定の時間積分を行なう積分回路と、前記積分回路からの出力をデジタルデータに変換するA/D変換部と、前記A/D変換部において変換されたデジタルデータに基づき前記半導体レーザの光量が所定の光量となるように演算を行なうデジタル演算部と、前記デジタル演算部からの出力をアナログ信号に変換するD/Aコンバータと、を有し、前記アナログ信号に基づく電流が前記半導体レーザに流れるものであって、前記積分回路において、前記半導体レーザの光量が低い場合には、前記所定の時間が長く、前記半導体レーザの光量が高い場合には、前記所定の時間が短くするものであり、前記半導体レーザの消灯から、前記A/D変換部におけるA/D変換開始までの遅延時間を一定にすることを特徴とする。 According to another aspect of the present invention, there is provided a light output control circuit for controlling light emission of a semiconductor laser, wherein a light receiving element that receives light emitted from the semiconductor laser, and a predetermined time integration based on a current detected in the light receiving element. An integrating circuit to perform, an A / D converter for converting the output from the integrating circuit into digital data, and a light quantity of the semiconductor laser based on the digital data converted by the A / D converter so as to be a predetermined light quantity A digital operation unit that performs an operation on the digital signal, and a D / A converter that converts an output from the digital operation unit into an analog signal, and a current based on the analog signal flows to the semiconductor laser, In the integration circuit, when the light amount of the semiconductor laser is low, the predetermined time is long, and when the light amount of the semiconductor laser is high, All SANYO a predetermined time shorter, from said off of the semiconductor laser, and wherein to Rukoto constant delay time until the A / D conversion start in the A / D converter.
本発明によれば、目標とする光量に依存することなく、精度の高い光量制御を行なうことのできる半導体レーザまたは光走査装置における光出力制御回路、光走査装置及び画像形成装置を提供することができる。 According to the present invention, it is possible to provide a light output control circuit, a light scanning device, and an image forming apparatus in a semiconductor laser or a light scanning device capable of performing light amount control with high accuracy without depending on a target light amount. it can.
本発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 The form for implementing this invention is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.
〔第1の実施の形態〕
(光出力制御回路)
第1の実施の形態における光走査装置の光出力制御回路について説明する。本実施の形態では、面発光レーザ等の半導体レーザが用いられている光走査装置等において、半導体レーザの光出力を制御するものである。尚、本実施の形態においては、半導体レーザとして面発光レーザの場合について説明するが、端面発光型の半導体レーザにおいても同様に適用することができる。面発光レーザとは、半導体基板上に、GaAs等を含む半導体材料により、下部半導体DBR、下部スペーサ層、活性層、上部スペーサ層、上部半導体DBR、コンタクト層等が積層形成されているものであって、コンタクト層と接続された上部電極と、半導体基板の裏面に形成された下部電極とを有しているものである。このようなVCSELでは、上部電極と下部電極との間に電流を流すことにより、半導体基板面に対し垂直方向にレーザ光が出射する。
[First Embodiment]
(Light output control circuit)
An optical output control circuit of the optical scanning device according to the first embodiment will be described. In this embodiment, the optical output of a semiconductor laser is controlled in an optical scanning device or the like in which a semiconductor laser such as a surface emitting laser is used. In this embodiment, a surface emitting laser is used as the semiconductor laser. However, the present invention can be similarly applied to an edge emitting semiconductor laser. A surface emitting laser is a semiconductor substrate in which a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, an upper semiconductor DBR, a contact layer, and the like are laminated and formed of a semiconductor material including GaAs. And an upper electrode connected to the contact layer and a lower electrode formed on the back surface of the semiconductor substrate. In such a VCSEL, a laser beam is emitted in a direction perpendicular to the semiconductor substrate surface by passing a current between the upper electrode and the lower electrode.
図1は、発光素子として面発光レーザが用いられている駆動回路100を示す。この駆動回路100では、面発光レーザモジュール101と受光素子であるフォトダイオード102、コントローラ103、VCSEL駆動回路部105、不図示の電源回路、外部とのインターフェース回路等を有している。
FIG. 1 shows a
面発光レーザモジュール101は、4つの面発光レーザ101a〜101dを有しており、これらの面発光レーザ101a〜101dの各々のアノード電極は、VCSEL駆動回路部105において、各々の面発光レーザ101a〜101dに対応して設けられたVCSEL駆動回路105a〜105dと各々接続されている。また、面発光レーザ101a〜101dの各々のカソード電極は相互に接続された後、接地電位に接続されている。尚、面発光レーザ101a〜101dの各々のカソード電極は、接地電位以外の電位であって、一定の電位となるものに接続されているものであってもよい。
The surface emitting laser module 101 includes four
面発光レーザ101a〜101dは、VCSEL駆動回路105a〜105dより供給された電流が流れることにより各々点灯する。このように点灯した光は、不図示のレンズ、アパーチャ、ミラー等の光学部材を介した後フォトダイオード102に入射する。フォトダイオード102は、カソード電極がコントローラ103内における光出力制御回路104と接続されており、アノード電極は接地電位に接続されている。尚、フォトダイオード102のアノード電極は、接地電位以外の電位に接続されているものであってもよく、例えば、逆バイアスまたはゼロバイアスとすることのできる一定の電位に接続されているものであってもよい。このようなフォトダイオード102は、面発光レーザ101a〜101dから出射された光が入射することにより、光起電力によって入射光の光量に応じた電流が流れる。
The
コントローラ103は、光出力制御回路104を有しており、面発光レーザ101a〜101dの発光の際の光量と点灯するタイミングを制御する。発光の際の光量制御としては、面発光レーザ101a〜101dの各々について、出射される光出力を所定の光量にするための光出力制御回路104の他に、不図示の感光体面上の像高によるビーム光強度の強弱であるシェーディング特性を補正する回路や、面発光レーザ101a〜101dにおける発光開始時の遅延時間を短くするため、レーザ発振の閾値より小さな電流を消灯時においても流しておくバイアス電流回路等がある。
The
コントローラ103は、これらの光量制御のための設定値を出力し、これらの出力はVCSEL駆動回路部105における各々のVCSEL駆動回路105a〜105dに入力する。
The
面発光レーザモジュール101における面発光レーザ101a〜101dの発光のタイミング制御は、例えば、図2に示されるように、主走査1ラインの時間Aは、画像形成装置等の感光体ドラムに画像形成するための時間Bと、時間Bの前後の調整等のための時間C1、C2とに分割されており、各々の動作を一定の周期で繰り返される。また、調整等のための時間C1、C2は、更に各種調整のために分割されており、例えば、調整等のための時間C1は、同期検知の時間D等を含んでおり、調整等のための時間C2は、光出力制御の時間E等を含んでいる。
For example, as shown in FIG. 2, the surface emission laser module 101 controls the light emission timing of the
コントローラ103は、画像形成の際には、外部からの画像形成信号に基づいて、面発光レーザ101a〜101dを点滅させるためのタイミング信号をVCSEL駆動回路105a〜105dに出力する。また、調整等のための時間においては、予め設定された時間に、面発光レーザ101a〜101dを点滅させるためのタイミング信号をVCSEL駆動回路105a〜105dに出力する。
The
このように、VCSEL駆動回路105a〜105dは、コントローラ103からの光量制御の設定値に基づく大きさの電流を面発光レーザ101a〜101dに出力し、面発光レーザ101a〜101dでは、コントローラ103からのタイミング信号に基づいて点滅する。
As described above, the
次に、図3に基づき本実施の形態における光出力制御回路について説明する。本実施の形態における光出力制御回路104は、電流−電圧変換部201、積分回路202、A/Dコンバータ203、デジタル演算部204、レジスタ205、D/Aコンバータ206、基準電圧源208、マルチプレクサ270及び271等を有している。
Next, the light output control circuit in the present embodiment will be described with reference to FIG. The light
電流−電圧変換部201はフォトダイオード102の出力電流を電圧に変換する機能を有しており、アンプ210及び電流を電圧に変換する抵抗値がRTIのトランスインピーダンス抵抗211等を有している。
Current - voltage conversion unit 201 has a function of converting the output current of the
積分回路202は、電流−電圧変換部201において電圧に変換されたフォトダイオード102からの出力を積分する機能を有しており、アンプ220、抵抗値がRINTの入力抵抗221、容量がCINTのコンデンサ222、コンデンサ222に貯まった電荷を放電するためのスイッチ223等を有している。
The
A/Dコンバータ203は、積分回路202において積分されたフォトダイオード102からの出力をデジタルデータに変換する機能を有している。尚、本実施の形態では、A/Dコンバータ203は、A/D変換部の一種であり、A/D変換部と記載されている場合には、A/Dコンバータ203も含まれている場合がある。
The A /
レジスタ205はデジタルデータを保持する機能を有しており、光出力制御において目標とするA/Dコンバータ203の出力データの値を保持するレジスタ250a〜250dと、デジタル演算部204における演算結果を保持するレジスタ251a〜251dとを有している。レジスタ250a〜250dとレジスタ251a〜251dは、面発光レーザ101a〜101dの各々について、1対1に対応して設けられている。
The
D/Aコンバータ部206は、D/Aコンバータ260a〜260dを有しており、レジスタ205に保持されているデジタルデータに基づいて面発光レーザ101a〜101dを点灯させる際の電流値をVCSEL駆動回路105に出力する機能を有している。尚、D/Aコンバータ260a〜260dは、面発光レーザ101a〜101dに対し1対1に対応して設けられている。
The D /
基準電圧源208は、電流−電圧変換手段201におけるアンプ210と積分回路202におけるアンプ220に、動作の基準となる直流電圧を供給する機能を有している。
The
マルチプレクサ270は、面発光レーザ101a〜101dの光出力制御動作時において、レジスタ250a〜250dにおけるデジタルデータを選択してデジタル演算部204に出力する機能を有している。尚、上述したように、レジスタ250a〜250dにおけるデジタルデータは、面発光レーザ101a〜101dに対し1対1に対応して設けられている。
The
マルチプレクサ271は、面発光レーザ101a〜101dの光出力制御動作時において、レジスタ251a〜251dにおけるデジタルデータを選択してデジタル演算部204に出力する機能を有している。尚、上述したように、レジスタ251a〜251dにおけるデジタルデータは、面発光レーザ101a〜101dに対し1対1に対応して設けられている。
The
デジタル演算部204は、A/Dコンバータ203の出力データと、マルチプレクサ270において選択されたレジスタ250a〜250dに保持されている光出力制御で目標とするA/Dコンバータ203の出力データの値と、マルチプレクサ271において選択されたレジスタ251a〜251dに保持されている前回の光出力制御動作における面発光レーザ101a〜101dに対応するD/Aコンバータ260a〜260dの設定値とに基づき演算を行ないD/Aコンバータ260a〜260dの新しい設定値を算出して、レジスタ251a〜251dに出力する。
The digital
次に、本実施の形態における光出力制御回路の動作について説明する。図4は、光出力制御回路104における動作を示すタイミングチャートである。図4に示されるタイミングチャートは、図2における光出力制御の時間Eをより詳細に示すものであり、具体的には、主走査1ライン毎の光出力制御の時間Eにおいて、面発光レーザ101a、面発光レーザ101b、面発光レーザ101c、面発光レーザ101dの順番に、各々1回づつ光出力制御動作を行うものである。尚、積分回路202におけるリセット信号、A/Dコンバータ203のA/D変換のタイミング信号、レジスタ251a〜251dのデータ更新のタイミング信号、マルチプレクサ270とマルチプレクサ271で出力する信号を選択する信号、更に、レジスタ250a〜250dに保持される光出力制御で目標とするA/Dコンバータ203の出力データの値と、レジスタ251a〜251dにおけるデジタル演算部204での演算結果の初期値は、図3には図示しないがコントローラ103より入力、設定するものとする。
Next, the operation of the light output control circuit in this embodiment will be described. FIG. 4 is a timing chart showing the operation in the light
図4では、時間T1において光出力制御動作が開始すると、積分回路202のスイッチ223がオフになって積分回路202におけるリセットが解除される。同時に、マルチプレクサ270においてレジスタ250aの出力が選択され、マルチプレクサ271においてレジスタ251aの出力が選択され、それぞれデジタル演算部204に出力される。
In Figure 4, the light output control operation is started at time T 1, the
そして、前回の光出力制御の時間Eにおいて、D/Aコンバータ260aの出力となるVCSEL駆動回路105aに設定された電流が、面発光レーザ101aに流されて面発光レーザ101aが点灯し、図示しない光学系を介してフォトダイオード102に光が入射する。
Then, at the time E of the previous light output control, the current set in the
フォトダイオード102では、面発光レーザ101aからの光が入射することにより、入射した光の光量に応じた電流が流れる。この際流れる電流をiAとすると、電流iAが光出力制御回路104の電流−電圧変換手段201に入力している。
In the
電流−電圧変換手段201におけるフォトダイオード102のカソードは、アンプ210の反転入力端子に接続される。アンプ210では、フォトダイオード102のカソードに向かって電流iAが流れることにより、トランスインピーダンス抵抗211によって、出力端子から反転入力端子に、反転入力端子の電圧=非反転入力端子の電圧となるように負帰還がかかるので、トランスインピーダンス抵抗211の抵抗値をRTIとするとRTI×iAの電圧が発生する。アンプ210の反転入力端子と非反転入力端子の電圧は、非反転入力端子に接続される基準電圧源208の出力電圧Vrefであるので、アンプ210の出力端子の電圧は、Vref+RTI×iAとなる。
The cathode of the
アンプ210の出力は、電流−電圧変換部201の出力となるものであり、この出力は積分回路202に入力する。アンプ210の出力は入力抵抗221の一方の端子に接続されており、その電圧は、Vref+RTI×iAである。入力抵抗221のもう一方の端子の電圧はアンプ220の反転入力端子に接続されるが、アンプ220の反転入力端子には、積分コンデンサ222によって、出力端子から反転入力端子に、反転入力端子の電圧=非反転入力端子の電圧となるように負帰還がかかるので、Vrefとなる。
The output of the amplifier 210 is the output of the current-voltage conversion unit 201, and this output is input to the
入力抵抗221の両端には、Vref+RTI×iA-Vref=RTI×iAの電圧が加わるため、入力抵抗221の抵抗値をRINTとすると、入力抵抗221には、(RTI×iA)/RINT=(RTI/RINT)×iAの電流が流れ、この電流によって積分コンデンサ222が充電される。積分コンデンサ222の容量をCINT、電流が流れ初めてからの経過時間をtとすると、(RTI/RINT)×iA×tの電荷が充電されることになり、積分コンデンサ222の2つの端子間の電圧は、充電された電荷量に応じて時間と共に変化し、その大きさは、(1/CINT)×(RTI/RINT)×iA×tとなる。ここで、積分コンデンサ222の一方の端子が接続されるアンプ220の反転入力端子の電圧が、Vrefから変わらないように、アンプ220の出力端子から負帰還がかかるので、アンプ220の出力端子の電圧は、積分コンデンサ222に流れる電流がアンプ220の出力端子に向かって流れる。よって、反転入力端子よりも低くなり、その値は、Vref−(1/CINT)×(RTI/RINT)×iA×tとなる。
Since a voltage of Vref + R TI × i A −Vref = R TI × i A is applied to both ends of the
そして、面発光レーザ101aが時間tA経過後に消灯し、フォトダイオード102に流れ込む電流がゼロになって電流−電圧変換部201の出力がVrefに戻ると、入力抵抗221の2つの端子間の電圧が等しくなり、入力抵抗221と積分コンデンサ222に流れる電流もゼロになるので、アンプ220の出力端子の電圧は、時間tA経過時点での電圧Vref−(1/CINT)×(RTI/RINT)×iA×tAのまま一定となる。
Then, when the
アンプ220の出力は、積分回路202の出力であり、A/Dコンバータ203に入力する。そして、A/Dコンバータ203の出力はデジタル演算部204に入力している。A/Dコンバータ203では、面発光レーザ101aが時間tAで消灯し一定時間td1遅延してA/D変換のタイミング信号が立ち上がると、積分回路202の出力をサンプリングして、A/D変換を開始して、一定時間経過後に出力データを現在の面発光レーザ101aの光出力の大きさのデータに更新する。一方、積分回路202では、A/Dコンバータ203における出力データの更新が開始すると、出力データの更新の遅延を見込んだ時間td2経過後に、スイッチ223を一定時間trstの間オンして積分コンデンサ222を放電する。ここで、trstは積分コンデンサ222に充電された電荷が放電するために十分な時間である。
The output of the
デジタル演算部204は、A/Dコンバータ203の出力データと、レジスタ250aに保持されているマルチプレクサ270で選択された面発光レーザ101aの光出力制御動作で目標とするA/Dコンバータ203の出力データの値と、レジスタ251aに保持されているマルチプレクサ271で選択された前回の主走査のラインでの光出力制御動作における面発光レーザ101aに対応するD/Aコンバータ260a設定値とに基づき演算を行ない、D/Aコンバータ260aの新しい設定値を算出してレジスタ205に出力する。
The digital
レジスタ205では、A/Dコンバータ203のサンプリング終了後、デジタル演算部204における演算の遅延を見込んだ時間td3経過後にレジスタ251a〜251のデータ更新のタイミング信号が立ち上がると、面発光レーザ101aの光量設定データを保持するレジスタ251aを更新する。尚、光出力制御対象の面発光レーザ101aの光量設定データを保持するレジスタ251a以外のレジスタ251b〜251dのデータは更新されない。
In the
D/Aコンバータ206では、レジスタ251aにおけるデータが更新されると、レジスタ251aに接続されているD/Aコンバータ260aの出力を新たなレジスタ251aにおけるデータの値に変更してVCSEL駆動回路105aに出力する。
In the D /
そして、時間T2になり面発光レーザ101aの光出力制御動作は終了し、面発光レーザ101bの光出力制御動作が開始すると、マルチプレクサ270においてレジスタ250bの出力が選択され、マルチプレクサ271においてレジスタ251bの出力が選択され、各々デジタル演算部204に入力する。
Then, the light output control operation of the now surface-emitting
そして、前回の主走査のラインでの光出力制御の時間Eにおいて、D/Aコンバータ260bの出力でVCSEL駆動回路105bに設定された電流が面発光レーザ101bに流れることにより面発光レーザ101bが点灯し、不図示の光学系を介してフォトダイオード102に光が入射して、面発光レーザ101aと同様の光出力制御動作が行われる。面発光レーザ101bの光出力制御動作が面発光レーザ101aの光出力制御動作と異なるのは、マルチプレクサ270及びマルチプレクサ271において選択されてデジタル演算部204に出力されるデータがレジスタ250bと251bに保持されているものであること、デジタル演算部204の出力により更新されるレジスタがレジスタ251bであること、出力を変更するD/AコンバータがD/Aコンバータ260bであることであり、これらはすべて面発光レーザ101bに対応するものである。
Then, at the time E of the light output control in the previous main scanning line, the current set in the
次に、時間T3になると、面発光レーザ101bにおける光出力制御動作が終了し、次に面発光レーザ101cにおける光出力制御動作が開始し実行される。また、時間T4になると、面発光レーザ101cにおける光出力制御動作が終了し、その次に面発光レーザ101dにおける光出力制御動作が開始し実行される。
Then at time T 3, the light output control operation is finished in the
そして、時間T5になると、面発光レーザ101dの光出力制御動作が終了し、積分回路202におけるスイッチ223がオンになって、A/Dコンバータ203に入力範囲を超えるような電圧が加わらないようにリセットされて光出力制御動作が完了する。
Then, at time T 5, the light output control operation of the
光出力制御回路104においては、時間tA経過時点での電圧Vref−(RTI/(RINT×CINT))×iA×tAを一定にしたまま半導体レーザの目標光量を変化させる。この際、Vref、RTI、RINT、CINTは固定値なので、iA×tAが一定となるようにする。例えば、目標光量を1/4倍にする場合は面発光レーザの点灯時間を4倍にすれば、iA/4×tA×4=iA×tAとなり、iA×tAが一定となる。このようにすることにより、目標光量が変わってもA/Dコンバータ203の入力での信号の大きさは変わらず、A/Dコンバータ203の出力データの値は一定、レジスタ250a〜250dに保持される光出力制御で目標とするA/Dコンバータ203の出力データの値も一定でよいことになる。
In the light
図5に示す場合では、目標光量を1/4倍にする場合に面発光レーザの点灯タイミングを固定して、目標光量が小さくなるほど消灯のタイミングを後ろに延ばして点灯時間を長くしているが、A/Dコンバータ203におけるA/D変換のタイミング信号の遅延Td1は面発光レーザの消灯を基準とすることにより一意に定まり、面発光レーザの消灯から積分回路202の出力をデジタルデータに変換するまでの遅延時間を一定とすることで、積分回路202に使用するコンデンサのドループの影響を除去することができる。また、積分回路202のリセット信号の遅延Td2、レジスタ251a〜251dにおけるデータ更新のタイミング信号の遅延Td3は、A/Dコンバータ203のA/D変換のタイミング信号の立ち上がりを基準とすることで、目標光量が変わっても、それぞれ一意に定まる。
In the case shown in FIG. 5, the lighting timing of the surface emitting laser is fixed when the target light quantity is ¼, and the lighting time is extended by extending the turn-off timing backward as the target light quantity decreases. The delay T d1 of the A / D conversion timing signal in the A /
図6に示す場合では、目標光量を1/4倍にする場合に面発光レーザの消灯タイミングを固定して、目標光量が小さくなるほど点灯のタイミングを早くして点灯時間を長くしているが、A/Dコンバータ203におけるA/D変換のタイミング信号の遅延Td1を面発光レーザの消灯を基準とすることにより、図5と同様にA/Dコンバータ203のA/D変換のタイミング信号の遅延Td1は一意に定まり、半導体レーザの消灯から積分回路202の出力をデジタルデータに変換するまでの遅延時間を一定とすることで、積分回路202に使用するコンデンサのドループの影響を除去することができる。また、積分手段202のリセット信号の遅延Td2、レジスタ251a〜251dのデータ更新のタイミング信号の遅延Td3は、A/Dコンバータ203のA/D変換のタイミング信号の立ち上がりを基準とすることで、目標光量が変わっても、それぞれ一意に定まる。
In the case shown in FIG. 6, when the target light amount is ¼, the timing for turning off the surface emitting laser is fixed, and as the target light amount decreases, the lighting timing is advanced and the lighting time is lengthened. The A / D conversion timing signal delay T d1 in the A /
尚、図5及び図6に示される場合では、1つの面発光レーザあたりの光出力制御動作の所要時間の長さは、点灯時間が最長となる目標光量が最小の場合でも処理が完結するようにする必要がある。 In the case shown in FIGS. 5 and 6, the time required for the light output control operation per one surface emitting laser is such that the processing is completed even when the target light quantity with the longest lighting time is the minimum. It is necessary to.
本実施の形態における半導体レーザの光出力制御回路及び光出力制御方法は、後述する光走査装置等の光量設定に用いることができ、この場合、感光体ドラムの表面上に高精細でコントラストと階調に優れた潜像を走査形成することができる。 The light output control circuit and the light output control method of the semiconductor laser in the present embodiment can be used for light amount setting of an optical scanning device or the like which will be described later. In this case, high-definition contrast and gradation on the surface of the photosensitive drum. A latent image having excellent tone can be formed by scanning.
また、後述する画像形成装置は、この光量制御方法による光走査装置を備えているため、高精細でコントラストの直線性が良好な画像を高速で形成することが可能となる。尚、前述したように、本実施の形態における光出力制御回路は、面発光レーザに代えて端面発光レーザを制御することも可能である。 In addition, since the image forming apparatus described later includes an optical scanning device using this light amount control method, it is possible to form a high-definition image with good contrast linearity at high speed. As described above, the light output control circuit in this embodiment can also control the edge emitting laser instead of the surface emitting laser.
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における光出力制御回路とは異なる構造の光出力制御回路である。図7に基づき本実施の形態における光出力制御回路304について説明する。本実施の形態における光出力制御回路304は、図3に示される第1の実施の形態の光出力制御回路104における電流−電圧変換部201及び積分回路202における入力抵抗221が、設けられていない構造のものである。即ち、本実施の形態における光出力制御回路304には、電流−電圧変換部201が設けられておらず、また、積分回路302は、アンプ220、容量がCINTのコンデンサ222、コンデンサ222に貯まった電荷を放電するためのスイッチ223等により形成されている。このため、本実施の形態における光出力制御回路304では、フォトダイオード102のカソードが積分回路302におけるアンプ220の反転入力端子に接続される。尚、本実施の形態において、積分回路302は、積分コンデンサ222が電流−電圧変換部に相当する機能を有している。
[Second Embodiment]
Next, a second embodiment will be described. This embodiment is a light output control circuit having a structure different from that of the light output control circuit in the first embodiment. The light
本実施の形態における光出力制御回路304の動作についても、図4に示されるタイミングチャートで説明されるが、積分コンデンサ222を充電する電流の向きが反対になるので、積分回路302の出力の極性が負ではなく正となることと、時間tA経過時点におけるアンプ220の出力端子の電圧が、Vref+(1/CINT)×iA×tAとなることが異なる。もし、積分回路302の出力を負にしたい場合は、フォトダイオード102のカソードに代えアノードを積分回路302におけるアンプ220の反転入力端子に接続し、カソードをフォトダイオード102が逆バイアスまたはゼロバイアスとすることのできる一定の電位に接続すればよい。図3に示される第1の実施の形態における光出力制御回路104では、アンプ220の出力端子の電圧を積分コンデンサ222の容量CINTに加えてトランスインピーダンス抵抗211の抵抗値TTIと入力抵抗221の抵抗値RINで決定できるので大きな設計自由度を持つのに対して、図7に示される本実施の形態における光出力制御回路304では、CINTのみで決定されるため設計自由度は小さくなるものの、第1の実施の形態の光出力制御回路104における電流−電圧変換部201と積分回路202における入力抵抗221が設けられていないため、光出力制御回路を小さくすることができ、また、低コストで製造することができる。
The operation of the light
尚、上記以外の内容については、第1の実施の形態と同様である。 The contents other than the above are the same as in the first embodiment.
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。ところで、面発光レーザが用いられている駆動回路100等において、光学系のばらつきがなく面発光レーザモジュール101を構成する面発光レーザにおける目標光量が同一となる場合や、面発光レーザモジュール101を構成する面発光レーザが1つのみ(単素子)の場合は、目標光量が1つとなる。このような場合は、光出力制御回路において、アナログ信号をデジタルデータに変換する手段として、A/Dコンバータ203に代えて複数の比較器を有するA/D変換部409を用いたものであってもよい。
[Third Embodiment]
Next, a third embodiment will be described. By the way, in the
図8に基づき本実施の形態における光出力制御回路について説明する。図8は、本実施の形態において、第1の実施の形態及び第2の実施の形態におけるA/Dコンバータ203に代えて用いられるA/D変換部409を示す。
The light output control circuit in this embodiment will be described with reference to FIG. FIG. 8 shows an A /
このA/D変換部409は、上述したように、アナログ信号をデジタルデータに変換する機能を有しており、4つの抵抗490a〜490d、5つの比較器491a〜491e、5つのラッチ492a〜492e等を有している。
As described above, the A /
最初に、4つの抵抗490a〜490dについて説明する。抵抗490aの一方の端は基準電圧源208から供給される基準電圧VerfRaに接続されており、抵抗490aの他方の端は抵抗490bの一方の端と接続されており、抵抗490bの他方の端は抵抗490cの一方の端と接続されており、抵抗490cの他方の端は抵抗490dの一方の端と接続されており、抵抗490dの他方の端は基準電圧源208から供給される基準電圧VerfReと接続されている。尚、2つの基準電圧VerfRaとVerfReとの関係は、VerfRa>VerfReであるものとする。抵抗490bと抵抗490cとが接続される点における電圧をVerfRb、抵抗490bと抵抗490cとが接続される点における電圧をVerfRc、抵抗490cと抵抗490dとが接続される点における電圧をVerfRdとすると、VerfRa>VerfRb>VerfRc>VerfRd>VerfReとなる。尚、抵抗490a〜490dについては、抵抗490aの抵抗値=抵抗490dの抵抗値、抵抗490bの抵抗値=抵抗490cの抵抗値、更に、抵抗490a、抵抗490dの抵抗値≧抵抗490b、抵抗490cの抵抗値となるように形成されている。
First, the four
次に、比較器491a〜491eについて説明する。比較器491a〜491eの非反転端子は積分回路202の出力に接続されており、非反転入力端子においては、比較器491aには電圧VerfRaが入力しており、比較器491bには電圧VerfRbが入力しており、比較器491cには電圧VerfRcが入力しており、比較器491dには電圧VerfRdが入力しており、比較器491eには電圧VerfReが入力している。比較器491a〜491eでは積分回路202の出力とそれぞれ接続される基準電圧VerfRa〜VerfReとを比較して、積分回路202の出力が大きい場合に"1"が出力され、小さい場合に"0"が出力される。
Next, the
次に、ラッチ492a〜492eについて説明する。ラッチ492a〜492eは比較器491a〜491eの出力を保持してデジタル演算部204に出力する。ラッチ492a〜492eの更新は、図3に示されるA/Dコンバータ203の場合と同様に、VCSEL101aが時間tAで消灯して一定時間td1遅延した時点で行われる。
Next, the
そして、デジタル演算部204では、第1の実施の形態のように積分回路202の信号の極性が負であるときはラッチ492a〜492bの出力が"0"、ラッチ492c〜492eの出力が"1"となるように、一方、第2の実施の形態のように積分回路202の信号の極性が正であるときはラッチ492d〜492eの出力が"0"、ラッチ492a〜492cの出力が"1"となるように、D/Aコンバータ260a〜260dの新しい設定値を演算する。
In the
尚、上記以外の内容については、第1の実施の形態または第2の実施の形態と同様である。 The contents other than those described above are the same as those in the first embodiment or the second embodiment.
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。本実施の形態は、第1から第3の実施の形態における半導体レーザの光出力制御回路及び光出力制御方法を用いた画像形成装置であるレーザプリンタ1000である。
[Fourth Embodiment]
Next, a fourth embodiment will be described. This embodiment is a
図7に基づき、本実施の形態におけるレーザプリンタ1000について説明する。本実施の形態におけるレーザプリンタ1000は、光走査装置1010、感光体ドラム1030、帯電チャージャ1031、現像ローラ1032、転写チャージャ1033、除電ユニット1034、クリーニングユニット1035、トナーカートリッジ1036、給紙コロ1037、給紙トレイ1038、レジストローラ対1039、定着ローラ1041、排紙ローラ1042、排紙トレイ1043、通信制御装置1050、及び上記各部を統括的に制御するプリンタ制御装置1060等を備えている。尚、これらは、プリンタ筐体1044の中の所定位置に収容されている。
Based on FIG. 7, the
通信制御装置1050は、ネットワークなどを介した上位装置(例えばパソコン)との双方向の通信を制御する。
The
感光体ドラム1030は、円柱状の部材であり、その表面には感光層が形成されている。すなわち、感光体ドラム1030の表面が被走査面である。そして、感光体ドラム1030は、矢印Xで示す方向に回転するようになっている。
The
帯電チャージャ1031、現像ローラ1032、転写チャージャ1033、除電ユニット1034及びクリーニングユニット1035は、それぞれ感光体ドラム1030の表面近傍に配置されている。そして、感光体ドラム1030の回転方向に沿って、帯電チャージャ1031→現像ローラ1032→転写チャージャ1033→除電ユニット1034→クリーニングユニット1035の順に配置されている。
The charging
帯電チャージャ1031は、感光体ドラム1030の表面を均一に帯電させる。
The charging
光走査装置1010は、帯電チャージャ1031で帯電された感光体ドラム1030の表面を、上位装置からの画像情報に基づいて変調された光束により走査し、感光体ドラム1030の表面に画像情報に対応した潜像を形成する。ここで形成された潜像は、感光体ドラム1030の回転に伴って現像ローラ1032の方向に移動する。なお、この光走査装置1010の構成については後述する。
The
トナーカートリッジ1036にはトナーが格納されており、このトナーは現像ローラ1032に供給される。
現像ローラ1032は、感光体ドラム1030の表面に形成された潜像にトナーカートリッジ1036から供給されたトナーを付着させて画像情報を顕像化させる。ここでトナーが付着した潜像(以下では、便宜上「トナー像」ともいう)は、感光体ドラム1030の回転に伴って転写チャージャ1033の方向に移動する。
The developing
給紙トレイ1038には記録紙1040が格納されている。この給紙トレイ1038の近傍には給紙コロ1037が配置されており、この給紙コロ1037は、記録紙1040を給紙トレイ1038から1枚づつ取り出し、レジストローラ対1039に搬送する。このレジストローラ対1039は、給紙コロ1037によって取り出された記録紙1040を一旦保持するとともに、この記録紙1040を感光体ドラム1030の回転に合わせて感光体ドラム1030と転写チャージャ1033との間隙に向けて送り出す。
転写チャージャ1033には、感光体ドラム1030の表面のトナーを電気的に記録紙1040に引きつけるために、トナーとは逆極性の電圧が印加されている。この電圧により、感光体ドラム1030の表面のトナー像が記録紙1040に転写される。ここで転写された記録紙1040は、定着ローラ1041に送られる。
A voltage having a polarity opposite to that of the toner is applied to the
定着ローラ1041では、熱と圧力とが記録紙1040に加えられ、これによってトナーが記録紙1040上に定着される。ここで定着された記録紙1040は、排紙ローラ1042を介して排紙トレイ1043に送られ、排紙トレイ1043上に順次スタックされる。
In the fixing
除電ユニット1034は、感光体ドラム1030の表面を除電する。
The
クリーニングユニット1035は、感光体ドラム1030の表面に残ったトナー(残留トナー)を除去する。残留トナーが除去された感光体ドラム1030の表面は、再度帯電チャージャ1031に対向する位置に戻る。
The
次に、図8に基づき光走査装置1010について説明する。光走査装置1010は、光源ユニット1100、不図示のカップリングレンズ及び開口板、シリンドリカルレンズ1113、ポリゴンミラー1114、fθレンズ1115、トロイダルレンズ1116、2つのミラー(1117、1118)、及び上記各部を統括的に制御する不図示の制御装置を備えている。
Next, the
光源ユニット1100には、第1から第3の実施の形態におけるいずれかの光出力制御回路が搭載されている。
The
シリンドリカルレンズ1113は、光源ユニット1100から出力された光を、ミラー1117を介してポリゴンミラー1114の偏向反射面近傍に集光する。
The
ポリゴンミラー1114は、高さの低い正六角柱状部材からなり、側面には6面の偏向反射面が形成されている。 そして、不図示の回転機構により、矢印Yに示す方向に一定の角速度で回転されている。
The
従って、光源ユニット1100から出射され、シリンドリカルレンズ1113によってポリゴンミラー1114の偏向反射面近傍に集光された光は、ポリゴンミラー1114の回転により一定の角速度で偏向される。
Accordingly, the light emitted from the
fθレンズ1115は、ポリゴンミラー1114からの光の入射角に比例した像高をもち、ポリゴンミラー1114により一定の角速度で偏向される光の像面を、主走査方向に関して等速移動させる。 トロイダルレンズ1116は、fθレンズ1115からの光をミラー1118を介して、感光体ドラム1030の表面に結像する。
The
トロイダルレンズ1116は、fθレンズ1115を介した光束の光路上に配置されている。そして、このトロイダルレンズ1116を介した光束が、感光体ドラム1030の表面に照射され、光スポットが形成される。この光スポットは、ポリゴンミラー1114の回転に伴って感光体ドラム1030の長手方向に移動する。すなわち、感光体ドラム1030上を走査する。このときの光スポットの移動方向が「主走査方向」である。また、感光体ドラム1030の回転方向が「副走査方向」である。
The
ポリゴンミラー1114と感光体ドラム1030との間の光路上に配置される光学系は、走査光学系とも呼ばれている。本実施の形態では、走査光学系は、fθレンズ1115とトロイダルレンズ1116とから構成されている。なお、fθレンズ1115とトロイダルレンズ1116の間の光路上、及びトロイダルレンズ1116と感光体ドラム1030の間の光路上の少なくとも一方に、少なくとも1つの折り返しミラーが配置されてもよい。
The optical system arranged on the optical path between the
この場合に、面発光レーザアレイLAが、図9に示されるように配置されていると、面発光レーザアレイLAでは、各面発光レーザ素子(VCSEL)の中心から副走査方向に対応する方向に垂線を下ろした時の副走査方向に対応する方向における各面発光レーザ素子の位置関係が等間隔(間隔d2とする)となるので、点灯のタイミングを調整することで感光体ドラム1030上では副走査方向に等間隔で光源が並んでいる場合と同様な構成と捉えることができる。例えば、副走査方向に対応した方向に関する面発光レーザ素子のピッチd1が26.5μmであれば、前記間隔d2は2.65μmとなる。そして、光学系の倍率を2倍とすれば、感光体ドラム1030上では副走査方向に5.3μm間隔で書き込みドットを形成することができる。これは、4800dpi(ドット/インチ)に対応している。すなわち、4800dpi(ドット/インチ)の高密度書込みができる。もちろん、主走査方向に対応する方向の面発光レーザ数を増加したり、前記ピッチd1を狭くして間隔d2を更に小さくするアレイ配置としたり、光学系の倍率を下げる等を行えばより高密度化でき、より高品質の印刷が可能となる。なお、主走査方向の書き込み間隔は、光源の点灯のタイミングで容易に制御できる。
In this case, if the surface emitting laser array LA is arranged as shown in FIG. 9, in the surface emitting laser array LA, the center of each surface emitting laser element (VCSEL) extends in the direction corresponding to the sub-scanning direction. Since the positional relationship of the surface emitting laser elements in the direction corresponding to the sub-scanning direction when the vertical line is lowered is equal (interval d2), the lighting timing is adjusted to adjust the sub-scanning on the
また、この場合には、レーザプリンタ1000では書きこみドット密度が上昇しても面発光レーザ素子は高い単一基本横モード出力を発生させる事ができるので、印刷速度を落とすことなく印刷することができる。また、同じ書きこみドット密度の場合には印刷速度を更に速くすることができる。
Further, in this case, in the
尚、本実施の形態における説明では、画像形成装置としてレーザプリンタ1000の場合について説明したが、これに限定されるものではない。
In the description of the present embodiment, the case of the
例えば、レーザ光によって発色する媒体(例えば、用紙)に直接、レーザ光を照射する画像形成装置であってもよい。 For example, an image forming apparatus that directly irradiates laser light onto a medium (for example, paper) that develops color with laser light may be used.
また、像担持体として銀塩フィルムを用いた画像形成装置であっても良い。この場合には、光走査により銀塩フィルム上に潜像が形成され、この潜像は通常の銀塩写真プロセスにおける現像処理と同等の処理で可視化することができる。そして、通常の銀塩写真プロセスにおける焼付け処理と同等の処理で印画紙に転写することができる。このような画像形成装置は光製版装置や、CTスキャン画像等を描画する光描画装置として実施できる。 Further, an image forming apparatus using a silver salt film as the image carrier may be used. In this case, a latent image is formed on the silver salt film by optical scanning, and this latent image can be visualized by a process equivalent to a developing process in a normal silver salt photographic process. Then, it can be transferred to photographic paper by a process equivalent to a printing process in a normal silver salt photographic process. Such an image forming apparatus can be implemented as an optical plate making apparatus or an optical drawing apparatus that draws a CT scan image or the like.
本実施の形態では、第1から第3の実施の形態における半導体レーザの光出力制御回路及び光出力制御方法を用いているため、感光体ドラム1030の表面上に高精細でコントラストと階調に優れた潜像を走査形成することができる。尚、本実施の形態に係る光走査装置1010において、光源ユニット1100には、面発光レーザアレイまたは端面発光レーザアレイ、更には、単素子の面発光レーザ、端面発光レーザを用いることが可能である。
In this embodiment, since the light output control circuit and the light output control method of the semiconductor laser in the first to third embodiments are used, high contrast and gradation are provided on the surface of the
本実施形態における光走査装置1010は、第1から第3の実施の形態におけるいずれかの光出力制御回路が搭載されているため、高精細でコントラストと階調に優れた高画質な潜像を高速に形成することができる。また、本実施形態に係るレーザプリンタ1000は、第1から第3の実施の形態におけるいずれかの光出力制御回路が搭載されているため、高精細でコントラストと階調に優れた高画質な画像を高速に形成することができる。
Since the
〔第5の実施の形態〕
次に、第5の実施の形態について説明する。第5の実施の形態は、複数の感光体ドラムを備えるカラープリンタ2000である。
[Fifth Embodiment]
Next, a fifth embodiment will be described. The fifth embodiment is a
図10に基づき、本実施の形態におけるカラープリンタ2000について説明する。本実施の形態におけるカラープリンタ2000は、4色(ブラック、シアン、マゼンタ、イエロー)を重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラープリンタであり、ブラック用の「感光体ドラムK1、帯電装置K2、現像装置K4、クリーニングユニットK5、及び転写装置K6」と、シアン用の「感光体ドラムC1、帯電装置C2、現像装置C4、クリーニングユニットC5、及び転写装置C6」と、マゼンタ用の「感光体ドラムM1、帯電装置M2、現像装置M4、クリーニングユニットM5、及び転写装置M6」と、イエロー用の「感光体ドラムY1、帯電装置Y2、現像装置Y4、クリーニングユニットY5、及び転写装置Y6」と、光走査装置2010と、転写ベルト2080と、定着ユニット2030などを備えている。
Based on FIG. 10, the
各感光体ドラムは、図10において示される矢印の方向に回転し、各感光体ドラムの周囲には、回転順にそれぞれ帯電装置、現像装置、転写装置、クリーニングユニットが配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。帯電装置によって帯電された各感光体ドラム表面に光走査装置2010により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、転写ベルト2080上の記録紙に各色のトナー像が転写され、最終的に定着ユニット2030により記録紙に画像が定着される。
Each photosensitive drum rotates in the direction of the arrow shown in FIG. 10, and a charging device, a developing device, a transfer device, and a cleaning unit are arranged around each photosensitive drum in the order of rotation. Each charging device uniformly charges the surface of the corresponding photosensitive drum. The surface of each photoconductive drum charged by the charging device is irradiated with light by the
光走査装置2010は、第1から第3の実施の形態における半導体レーザの光出力制御回路及び光出力制御方法を用いているため、第4の実施の形態において説明した光走査装置1010と同様の効果を得ることができる。また、カラープリンタ2000は、この光走査装置2010を備えているため、第4の実施の形態におけるレーザプリンタ1000と同様の効果を得ることができる。
Since the
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。 As mentioned above, although the form which concerns on implementation of this invention was demonstrated, the said content does not limit the content of invention.
100 駆動回路
101 面発光レーザモジュール
101a〜101d 面発光レーザ
102 フォトダイオード
103 コントローラ
104 光出力制御回路
105 VCSEL駆動回路部
105a〜105d VCSEL駆動回路
201 電流−電圧変換部
202 積分回路
203 A/Dコンバータ(A/D変換部)
204 デジタル演算部
205 レジスタ
206 D/Aコンバータ部
208 基準電圧源
210 アンプ
211 トランスインピーダンス抵抗
220 アンプ
221 入力抵抗
222 コンデンサ
223 スイッチ
250a〜250d レジスタ
251a〜251d レジスタ
260a〜260d D/Aコンバータ
270 マルチプレクサ
271 マルチプレクサ
1000 レーザプリンタ(画像形成装置)
1010 光走査装置
2000 カラープリンタ(画像形成装置)
DESCRIPTION OF
204
1010
Claims (11)
前記半導体レーザにおいて発光した光を受光する受光素子と、
前記受光素子において検出された電流を電圧に変換する電流電圧変換部と、
前記変換された電圧に基づき所定の時間積分を行なう積分回路と、
前記積分回路からの出力をデジタルデータに変換するA/D変換部と、
前記A/D変換部において変換されたデジタルデータに基づき前記半導体レーザの光量が所定の光量となるように演算を行なうデジタル演算部と、
前記デジタル演算部からの出力をアナログ信号に変換するD/Aコンバータと、
を有し、
前記アナログ信号に基づく電流が前記半導体レーザに流れるものであって、
前記積分回路において、前記半導体レーザの光量が低い場合には、前記所定の時間が長く、前記半導体レーザの光量が高い場合には、前記所定の時間が短くするものであり、
前記半導体レーザの消灯から、前記A/D変換部におけるA/D変換開始までの遅延時間を一定にすることを特徴とする光出力制御回路。 A light output control circuit for controlling light emission of a semiconductor laser,
A light receiving element that receives light emitted from the semiconductor laser;
A current-voltage conversion unit that converts a current detected in the light receiving element into a voltage;
An integration circuit for performing a predetermined time integration based on the converted voltage;
An A / D converter for converting the output from the integrating circuit into digital data;
A digital operation unit that performs an operation so that the light amount of the semiconductor laser becomes a predetermined light amount based on the digital data converted in the A / D conversion unit;
A D / A converter for converting an output from the digital operation unit into an analog signal;
Have
A current based on the analog signal flows through the semiconductor laser;
In the integrating circuit, wherein when the light amount of the semiconductor laser is low, the predetermined time is long, wherein when light intensity of the semiconductor laser is high state, and are not the predetermined time has shortened,
Said semiconductor from the laser off of the light output control circuit according to claim to Rukoto constant delay time until the A / D conversion start in the A / D conversion unit.
前記半導体レーザにおいて発光した光を受光する受光素子と、
前記受光素子において検出された電流に基づき所定の時間積分を行なう積分回路と、
前記積分回路からの出力をデジタルデータに変換するA/D変換部と、
前記A/D変換部において変換されたデジタルデータに基づき前記半導体レーザの光量が所定の光量となるように演算を行なうデジタル演算部と、
前記デジタル演算部からの出力をアナログ信号に変換するD/Aコンバータと、
を有し、
前記アナログ信号に基づく電流が前記半導体レーザに流れるものであって、
前記積分回路において、前記半導体レーザの光量が低い場合には、前記所定の時間が長く、前記半導体レーザの光量が高い場合には、前記所定の時間が短くするものであり、
前記半導体レーザの消灯から、前記A/D変換部におけるA/D変換開始までの遅延時間を一定にすることを特徴とする光出力制御回路。 A light output control circuit for controlling light emission of a semiconductor laser,
A light receiving element that receives light emitted from the semiconductor laser;
An integration circuit for performing a predetermined time integration based on the current detected in the light receiving element;
An A / D converter for converting the output from the integrating circuit into digital data;
A digital operation unit that performs an operation so that the light amount of the semiconductor laser becomes a predetermined light amount based on the digital data converted in the A / D conversion unit;
A D / A converter for converting an output from the digital operation unit into an analog signal;
Have
A current based on the analog signal flows through the semiconductor laser;
In the integrating circuit, wherein when the light amount of the semiconductor laser is low, the predetermined time is long, wherein when light intensity of the semiconductor laser is high state, and are not the predetermined time has shortened,
Said semiconductor from the laser off of the light output control circuit according to claim to Rukoto constant delay time until the A / D conversion start in the A / D conversion unit.
請求項1から8のいずれかに記載の光出力制御回路を有する光源と、
前記光源からの光を偏向する光偏向部と、
前記光偏向部により偏向された光を前記被走査面上に集光する走査光学系と、
を有することを特徴とする光走査装置。 An optical scanning device that scans a surface to be scanned with light,
A light source comprising the light output control circuit according to claim 1;
A light deflector for deflecting light from the light source;
A scanning optical system for condensing the light deflected by the light deflection unit on the surface to be scanned;
An optical scanning device comprising:
前記像担持体に対して画像情報に応じて変調された光を走査する請求項9に記載の光走査装置と、
を有することを特徴とする画像形成装置。 An image carrier;
The optical scanning device according to claim 9, which scans the image carrier with light modulated according to image information;
An image forming apparatus comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012052690A JP5987372B2 (en) | 2012-03-09 | 2012-03-09 | Optical output control circuit, optical scanning device, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012052690A JP5987372B2 (en) | 2012-03-09 | 2012-03-09 | Optical output control circuit, optical scanning device, and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013184419A JP2013184419A (en) | 2013-09-19 |
| JP5987372B2 true JP5987372B2 (en) | 2016-09-07 |
Family
ID=49386278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012052690A Expired - Fee Related JP5987372B2 (en) | 2012-03-09 | 2012-03-09 | Optical output control circuit, optical scanning device, and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5987372B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6784561B2 (en) * | 2015-11-20 | 2020-11-11 | キヤノン株式会社 | controller |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176332A (en) * | 1986-01-30 | 1987-08-03 | Nippon Steel Corp | Signal processing circuit |
| JPS63153960A (en) * | 1986-12-18 | 1988-06-27 | Fujitsu Ltd | Clamping circuit for ccd black reference level |
| JPH0310463A (en) * | 1989-06-07 | 1991-01-18 | Seiko Instr Inc | Picture reader |
| JPH03150964A (en) * | 1989-11-07 | 1991-06-27 | Canon Inc | Light source drive device and optical scanning device |
| JP2956195B2 (en) * | 1990-10-25 | 1999-10-04 | ブラザー工業株式会社 | Light beam modulation / scanning device |
| US7170536B2 (en) * | 2004-09-03 | 2007-01-30 | Kabushiki Kaisha Toshiba | Light beam scanning apparatus and image forming apparatus |
| JP2007173707A (en) * | 2005-12-26 | 2007-07-05 | Ricoh Co Ltd | Automatic light quantity control device and image forming apparatus |
| JP5821220B2 (en) * | 2010-03-18 | 2015-11-24 | 株式会社リコー | Image forming apparatus and lighting time correction method |
-
2012
- 2012-03-09 JP JP2012052690A patent/JP5987372B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013184419A (en) | 2013-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4953918B2 (en) | Light source driving device, optical scanning device, and image forming apparatus | |
| US8310516B2 (en) | Light scanning apparatus, light scanning method, image forming apparatus, color image forming apparatus, and recording medium having program | |
| US9521295B2 (en) | Image forming apparatus and image forming method | |
| US7701480B2 (en) | Light-source driving device, optical scanning device, and image forming apparatus | |
| US8928715B2 (en) | Light source driver, light source-driving method, image-forming apparatus, light source-driving circuit, and optical scanner | |
| JP6596814B2 (en) | Image forming apparatus | |
| JP2015147404A (en) | Image forming apparatus and image forming method | |
| JP2022017642A (en) | Image forming device | |
| JP4844644B2 (en) | Exposure apparatus, image forming apparatus, and exposure control program | |
| JP6436007B2 (en) | Light source drive control device, image forming apparatus, and light source drive method | |
| US8654170B2 (en) | Optical device, image forming apparatus, and method for controlling optical device | |
| JP6332594B2 (en) | Image forming apparatus and image forming method | |
| JP5987372B2 (en) | Optical output control circuit, optical scanning device, and image forming apparatus | |
| JP2015197669A (en) | image forming apparatus | |
| JP3365724B2 (en) | Image forming device | |
| JP2004009349A (en) | Image forming apparatus | |
| JP2018008488A (en) | Light source drive device, image formation apparatus and light amount control method | |
| JP5923966B2 (en) | Optical writing apparatus and image forming apparatus | |
| JP6365104B2 (en) | Light emitting device and image forming apparatus | |
| JP2011088277A (en) | Image forming device | |
| JP2015150864A (en) | Image forming apparatus and image forming method | |
| JP6379809B2 (en) | Light emitting element head and image forming apparatus | |
| JP2008227129A (en) | Semiconductor laser control device, optical scanning device, and image forming apparatus | |
| JP2014166739A (en) | Light emitting device, optical scanner, and image forming apparatus | |
| JP2005260300A (en) | Light emission apparatus, image forming apparatus, uneven density correction apparatus, and uneven density correction method for image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5987372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |