JP6000315B2 - Photovoltaic element manufacturing method - Google Patents
Photovoltaic element manufacturing method Download PDFInfo
- Publication number
- JP6000315B2 JP6000315B2 JP2014210818A JP2014210818A JP6000315B2 JP 6000315 B2 JP6000315 B2 JP 6000315B2 JP 2014210818 A JP2014210818 A JP 2014210818A JP 2014210818 A JP2014210818 A JP 2014210818A JP 6000315 B2 JP6000315 B2 JP 6000315B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- semiconductor layer
- type silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
- H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
- H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
- H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システム、そして光起電力素子の製造方法に関する。 The present invention relates to a photovoltaic device, a solar cell module using the photovoltaic device, a photovoltaic power generation system, and a method for manufacturing a photovoltaic device.
ヘテロ接合型の光起電力素子とは、半導体基板の一方の面において、半導体基板と同一の一導電型を示す非晶質の半導体層が形成され、半導体基板の他方の面において半導体基板と逆の他導電型を示す非晶質の半導体層とが形成され、各半導体層に透明導電膜が積層されたものである。なお、前述の半導体層を形成する前に、半導体基板の両面に真性の非晶質の半導体層を形成する場合もある。 In the heterojunction type photovoltaic element, an amorphous semiconductor layer having the same conductivity type as the semiconductor substrate is formed on one surface of the semiconductor substrate, and the other surface of the semiconductor substrate is opposite to the semiconductor substrate. A non-crystalline semiconductor layer having another conductivity type is formed, and a transparent conductive film is laminated on each semiconductor layer. Note that an intrinsic amorphous semiconductor layer may be formed on both surfaces of the semiconductor substrate before the above-described semiconductor layer is formed.
この光起電力素子は、半導体基板と半導体層の界面に存在する未結合手を水素により終端して高いパッシベーション性能を発揮している。しかし、半導体層を形成した後の熱履歴が200度を超えると未結合手を終端している水素が脱離するため、一般的なシリコン系太陽電池に用いられるファイヤースルーの手法を用いることはできない。このため、前述のとおり、各半導体層上に透明導電膜を積層する必要がある。光起電力素子における透明導電膜は、集電極に至るまでの横方向の集電と、反射防止膜の2つの役割を果たしている。 This photovoltaic element exhibits high passivation performance by terminating dangling bonds present at the interface between the semiconductor substrate and the semiconductor layer with hydrogen. However, when the thermal history after forming the semiconductor layer exceeds 200 degrees, hydrogen that terminates the dangling bonds is desorbed. Therefore, it is not possible to use the fire-through method used in general silicon-based solar cells. Can not. For this reason, as described above, it is necessary to laminate a transparent conductive film on each semiconductor layer. The transparent conductive film in the photovoltaic element plays two roles of current collection up to the collector electrode and antireflection film.
図10に光起電力素子の等価回路を示す。図10に示すように、光起電力素子においては、直列抵抗Rsを0Ωに近づけるとともに、並列抵抗Rshを極めて高くする(無限大に近づける)ことが、光起電力素子の出力特性を増加させる指針となる。 FIG. 10 shows an equivalent circuit of the photovoltaic element. As shown in FIG. 10, in the photovoltaic device, the series resistance Rs is brought close to 0Ω, and the parallel resistance Rsh is made extremely high (close to infinity) to increase the output characteristics of the photovoltaic device. It becomes.
ところで、透明導電膜を形成する際には、スパッタ法、CVD法等の製造法を用いるので、透明導電膜が半導体層の表面のみならず、半導体層及び基板の側面にも回り込むことになる。この場合、一導電型を示す半導体層上の透明導電膜と、他導電型を示す半導体層上の透明導電膜が電気的に接触することになる。これにより、光起電力素子の並列抵抗Rshが低下して漏れ電流が増大し、光起電力素子の出力特性が低下することになる。そこで、このような電気的な接触を避ける手法として、レーザ光などを用いたエッジアイソレーションが一般的に知られている(特許文献1参照)。 By the way, when forming a transparent conductive film, since a manufacturing method such as sputtering or CVD is used, the transparent conductive film goes around not only the surface of the semiconductor layer but also the side surfaces of the semiconductor layer and the substrate. In this case, the transparent conductive film on the semiconductor layer exhibiting one conductivity type and the transparent conductive film on the semiconductor layer exhibiting another conductivity type are in electrical contact. As a result, the parallel resistance Rsh of the photovoltaic element is reduced, the leakage current is increased, and the output characteristics of the photovoltaic element are deteriorated. Therefore, as a technique for avoiding such electrical contact, edge isolation using laser light or the like is generally known (see Patent Document 1).
しかし、特許文献1のように、エッジアイソレーションを実施するには専用の設備を導入する必要があり、コストの増加要因となっていた。また、特許文献1においては、他導電型の半導体層上に集電極を形成し、一導電型の半導体層上に裏面電極を形成している。この場合、半導体基板から裏面電極までの各層の界面はオーミックな接触となっている。さらに、集電極が形成された側の透明導電膜が半導体基板の側面にまで回り込んでおり、この透明導電膜と半導体基板との間がオーミックな接触となっている。ここで、オーミックな接触とは、オームの法則に従った電気伝導となるオーミック接触のみならず、価電子帯の上部または伝導体の下部にポテンシャルバリアがあったとしても、その高さが熱エネルギーと比較して低い場合、または、その幅がキャリアにとってトンネル効果により容易に貫通できる程度に狭い場合のようにオーミック接触に類似した電気伝導が可能な接触も含まれる。このため、集電極が形成された側の透明導電膜と裏面電極との間が半導体基板を介してオーミックな伝導となり、漏れ電流が発生するという問題があった。
However, as in
そこで、本発明は、上記問題に着目し、集電極が形成された側の透明導電膜と裏面電極との間のオーミックな伝導を低減することにより漏れ電流を抑制して高効率を実現する光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システムを提供することを目的とする。また、本発明は、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造するための光起電力素子の製造方法を提供することを目的とする。 Therefore, the present invention pays attention to the above problem, and reduces the ohmic conduction between the transparent conductive film on the side where the collector electrode is formed and the back electrode, thereby suppressing the leakage current and realizing high efficiency. An object of the present invention is to provide an electromotive force element, a solar cell module using the same, and a solar power generation system. Another object of the present invention is to provide a photovoltaic device manufacturing method for manufacturing the above-described photovoltaic device without passing through post-processes such as edge isolation.
上記目的を達成するため、本発明に係る光起電力素子は、第1には、一導電型の結晶系の半導体基板と、前記半導体基板の第1の主面に積層された一導電型の非晶質の第1半導体層と、前記第1半導体層に積層された第1透明導電膜と、前記半導体基板の第2の主面に積層された他導電型の非晶質の第2半導体層と、前記第2半導体層に積層された第2透明導電膜と、を備える光起電力素子において、前記第2透明導電膜は、前記第2半導体層の主面の周縁よりも内側となる領域に設けられ、前記第1透明導電膜上には集電極が設けられ、前記第2透明導電膜上には裏面電極が設けられていることを特徴とする。 In order to achieve the above object, a photovoltaic device according to the present invention includes, firstly, a one-conductivity-type crystalline semiconductor substrate and a one-conductivity-type layered on the first main surface of the semiconductor substrate. An amorphous first semiconductor layer, a first transparent conductive film stacked on the first semiconductor layer, and an amorphous second semiconductor of another conductivity type stacked on a second main surface of the semiconductor substrate And a second transparent conductive film laminated on the second semiconductor layer, wherein the second transparent conductive film is on the inner side of the periphery of the main surface of the second semiconductor layer. The collector electrode is provided in the region, the collector electrode is provided on the first transparent conductive film, and the back electrode is provided on the second transparent conductive film.
上記構成おいて、集電極が配置された第1透明導電膜が太陽光の受光面となる。また、上記構成により、第2半導体層に積層された第2透明導電膜は半導体基板には接触しておらず、また他導電型の第2半導体層により裏面電極と、半導体基板の第2の主面側に形成された各層との間は非オーミック伝導となっている。よって、仮に第1半導体層に積層された第1透明導電膜が半導体基板の側面、さらには第2半導体層の側面にまで回り込んでいたとしても、第1透明導電膜と裏面電極との間は第2半導体層の存在によりオーミックな伝導になることはない。したがって、第1透明導電膜から裏面電極への漏れ電流を抑制して高効率な光起電力素子となる。 In the above configuration, the first transparent conductive film in which the collector electrode is disposed serves as a sunlight receiving surface. Further, with the above configuration, the second transparent conductive film stacked on the second semiconductor layer is not in contact with the semiconductor substrate, and the second electrode of the other conductivity type and the second electrode of the semiconductor substrate Non-ohmic conduction is established between each layer formed on the main surface side. Therefore, even if the first transparent conductive film laminated on the first semiconductor layer wraps around the side surface of the semiconductor substrate and further to the side surface of the second semiconductor layer, it is between the first transparent conductive film and the back electrode. Does not become ohmic conduction due to the presence of the second semiconductor layer. Accordingly, a highly efficient photovoltaic device is obtained by suppressing leakage current from the first transparent conductive film to the back electrode.
第2には、前記第1透明導電膜は、前記第1半導体層の周縁からその側面に回り込み前記半導体基板の側面を覆っていることを特徴とする。
上記構成により、1透明導電膜から裏面電極への漏れ電流を抑制した状態を維持しつつ第1透明導電膜の第1半導体層からのキャリアの集電効率を高めることができる。
Second, the first transparent conductive film extends from the peripheral edge of the first semiconductor layer to the side surface thereof and covers the side surface of the semiconductor substrate.
With the above configuration, it is possible to increase the current collection efficiency of carriers from the first semiconductor layer of the first transparent conductive film while maintaining a state in which leakage current from one transparent conductive film to the back electrode is suppressed.
第3には、前記半導体基板と前記第1半導体層との間、及び前記半導体基板と前記第2半導体層との間には、真性の非晶質の半導体層がそれぞれ設けられていることを特徴とする。
上記構成により、キャリアの再結合損失を低減して光起電力素子の変換効率を高めることができる。
Third, an intrinsic amorphous semiconductor layer is provided between the semiconductor substrate and the first semiconductor layer and between the semiconductor substrate and the second semiconductor layer, respectively. Features.
With the above configuration, the recombination loss of carriers can be reduced and the conversion efficiency of the photovoltaic element can be increased.
本発明に係る太陽電池モジュールは、前述の光起電力素子を備えたことを特徴とする。
上記構成により、第1透明導電膜から裏面電極への漏れ電流を抑制して高効率な太陽電池モジュールとなる。
A solar cell module according to the present invention includes the above-described photovoltaic element.
With the above configuration, the leakage current from the first transparent conductive film to the back electrode is suppressed, and a highly efficient solar cell module is obtained.
本発明に係る太陽光発電システムは、前述の太陽電池モジュールを備えたことを特徴とする。
第1透明導電膜から裏面電極への漏れ電流を抑制して高効率な太陽光発電システムとなる。
The photovoltaic power generation system according to the present invention includes the above-described solar cell module.
Leakage current from the first transparent conductive film to the back electrode is suppressed to provide a highly efficient solar power generation system.
一方、本発明に係る光起電力素子の製造方法は、一導電型の結晶系の半導体基板の第1の主面に一導電型の非晶質の第1半導体層を積層し、かつ前記半導体基板の第2の主面に他導電型の非晶質の第2半導体層を積層して得られる積層体を基板ホルダーに配置し、前記積層体は、前記第2半導体層を積層した面を前記基板ホルダー側に向けて配置するものとし、前記基板ホルダーには、前記積層体の前記第2半導体層を積層した面をその周縁部を残して露出させる開口部を予め形成しておき、前記基板ホルダーに前記積層体を配置した状態で透明導電膜の材料を前記第1半導体層の主面に向けて供給して第1透明導電膜を積層し、かつ前記開口部を通じて透明導電膜の材料を前記第1半導体層の主面に向けて供給して第2透明導電膜を積層し、前記第1透明導電膜上に集電極を形成し、前記第2透明導電膜上に裏面電極を形成することを特徴とする光起電力素子の製造方法。 On the other hand, in the method of manufacturing a photovoltaic device according to the present invention, an amorphous first semiconductor layer of one conductivity type is stacked on a first main surface of a crystal semiconductor substrate of one conductivity type, and the semiconductor A laminated body obtained by laminating an amorphous second semiconductor layer of another conductivity type on the second main surface of the substrate is disposed on a substrate holder, and the laminated body has a surface on which the second semiconductor layer is laminated. The substrate holder is disposed toward the substrate holder, and the substrate holder is previously formed with an opening that exposes the surface of the stacked body on which the second semiconductor layer is stacked, leaving a peripheral portion thereof, The transparent conductive film material is supplied toward the main surface of the first semiconductor layer in a state where the laminated body is disposed on the substrate holder, the first transparent conductive film is stacked, and the transparent conductive film material is formed through the opening. Is supplied toward the main surface of the first semiconductor layer to laminate a second transparent conductive film. Wherein the first transparent conductive film to form a collecting electrode, method of producing a photovoltaic element characterized by forming a back surface electrode on the second transparent conductive film.
上記方法により、基板ホルダーを第2半導体層の周縁のみを第2透明導電膜の材料に対して遮蔽するマスクとして用いることができる。よってマスクに覆われた第2半導体層の周縁に第2透明導電膜が積層されることはなく、第2透明導電膜が第1透明導電膜に接触することはない。従って、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造することができる。 By the above method, the substrate holder can be used as a mask for shielding only the periphery of the second semiconductor layer against the material of the second transparent conductive film. Therefore, the second transparent conductive film is not laminated on the periphery of the second semiconductor layer covered with the mask, and the second transparent conductive film does not contact the first transparent conductive film. Therefore, the above-described photovoltaic element can be manufactured without going through a post-process such as edge isolation.
本発明に係る光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システムによれば、集電極側に配置された第1透明導電膜から裏面電極への漏れ電流を抑制することができる。また、本発明に係る光起電力素子の製造方法によれば、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造することができる。 According to the photovoltaic device, the solar cell module using the photovoltaic device, and the photovoltaic power generation system according to the present invention, it is possible to suppress leakage current from the first transparent conductive film disposed on the collector electrode side to the back electrode. it can. Moreover, according to the method for manufacturing a photovoltaic element according to the present invention, the above-described photovoltaic element can be manufactured without going through a post-process such as edge isolation.
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。 Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .
図1、図2に本実施形態の光起電力素子の模式図(断面図、裏面図)を示す。本実施形態の光起電力素子10は、一導電型(n型)の単結晶のシリコン基板12(半導体基板)を用いている。そして、シリコン基板12の第1の主面12aには、真性(i型)の非晶質(アモルファス)のi型シリコン層14(半導体層)、一導電型(n型)の非晶質のn型シリコン層16(第1半導体層)、ITO(Indium Tin Oxide)等を材料とする第1透明導電膜18、及び集電極20がその順に積層されている。よって、シリコン基板12の第1の主面12a側が太陽光の受光面になっている。
1 and 2 are schematic views (cross-sectional view, back view) of the photovoltaic element of this embodiment. The
一方、シリコン基板12の第2の主面12bには、真性(i型)の非晶質(アモルファス)のi型シリコン層22(半導体層)、他導電型(p型)の非晶質のp型シリコン層24(第2半導体層)、ITO等を材料とする第2透明導電膜26、及び裏面電極28がその順に積層されている。
On the other hand, an intrinsic (i-type) amorphous (amorphous) i-type silicon layer 22 (semiconductor layer) and other conductivity type (p-type) amorphous are formed on the second
i型シリコン層14,22、n型シリコン層16、p型シリコン層24は、シランなどのシリコン化合物を用いたプラズマCVD法により成長させることができる。このうち、n型シリコン層16の成長の際には、シリコン化合物にジボラン等を添加すればよく、p型シリコン層24の成長の際には、シリコン化合物にホスフィン等を添加すればよい。また、第1透明導電膜18及び第2透明導電膜26は、後述のスパッタ法により成長させることができる。
The i-type silicon layers 14 and 22, the n-
集塵極20及び裏面電極28は、導電性ペーストを用いた印刷技術により形成することができる。裏面電極28の材料としては、銀、ニッケル、銅、アルミ、カーボン等の導電性ペーストを用いることが好適である。一方、図示は省略するが、集電極20は、第1透明導電膜18に対する遮光率を低減するために櫛歯状に形成して、通電面積を小さくする必要がある。このため、通電面積が小さい状態で良導体とするために、集電極20の材料としては、導電性の高い銀ペーストを用いることが好適である。
The
図1、図2に示すように、第1透明導電膜18は、n型シリコン層16(図1)上に積層されるものであるが、n型シリコン層16の周縁からはみ出して、n型シリコン層16の側面及びシリコン基板12の側面、i型シリコン層22の側面、p型シリコン層24の側面にまで回り込んでいる。
As shown in FIGS. 1 and 2, the first transparent
一方、第2透明導電膜26は、p型シリコン層24上に積層されるものであるが、p型シリコン層24の主面の周縁(i型シリコン層22の主面の周縁及びシリコン基板12の主面の周縁)よりもやや内側となる領域に形成されている。
On the other hand, the second transparent
上記構成により、p型シリコン層24に積層された第2透明導電膜26はシリコン基板12には接触しておらず、また他導電型のp型シリコン層24により、裏面電極28と、シリコン基板12の第2の主面12b側に形成された各層との間は非オーミック伝導となっている。よって、図1に示すように、n型シリコン層16に積層された第1透明導電膜18がシリコン基板12の側面、さらにはp型シリコン層24の側面にまで回り込んでいたとしても、第1透明導電膜18と裏面電極28との間はp型シリコン層24の存在によりオーミックな伝導になることはない。したがって、第1透明導電膜18から裏面電極28への漏れ電流を抑制して高効率な光起電力素子10となる。
With the above configuration, the second transparent
また第1透明導電膜18は、n型シリコン層16の周縁からその側面に回り込みシリコン基板12の側面を覆っている。これにより、第1透明導電膜18から裏面電極28への漏れ電流を抑制した状態を維持しつつ第1透明導電膜18のn型シリコン層16からのキャリアの集電効率を高めることができる。
The first transparent
さらに、シリコン基板12とn型シリコン層16との間にはi型シリコン層14が、シリコン基板12とp型シリコン層24との間にはi型シリコン層22が設けられている。これにより、キャリアの再結合損失を低減して光起電力素子10の変換効率を高めることができる。
Further, an i-
図3、図4に本実施形態の光起電力素子の製造装置の模式図(正面図、平面図)を示す。また、図5、図6に、本実施形態の光起電力素子の製造装置における透明導電膜の積層前と積層後を示す模式図(断面図)を示す。 3 and 4 are schematic views (a front view and a plan view) of the photovoltaic device manufacturing apparatus of the present embodiment. 5 and 6 are schematic views (cross-sectional views) showing the transparent conductive film before and after lamination in the photovoltaic device manufacturing apparatus of this embodiment.
本実施形態の光起電力素子10の製造装置100(スパッタ装置)は、第1透明導電膜18及び第2透明導電膜26を成長させるものである。製造装置100は、チャンバー(不図示)内に積層体13を載置する基板ホルダー102が配置されている。ここで、積層体13とは、シリコン基板12の第1の主面12aにi型シリコン層14、n型シリコン層16の順に積層し、第2の主面12bにi型シリコン層22、p型シリコン層24の順に積層したものである。またチャンバー内において、基板ホルダー102の上方と下方となる位置には、それぞれ透明導電膜の材料を焼結させた円筒形のターゲット106,108が配置されている。ここで、基板ホルダー102は、積層体13を一方のターゲット106に対向する位置から他方のターゲット108に対向する位置に、駆動機構103によって、移動できるようになっている。
The manufacturing apparatus 100 (sputtering apparatus) for the
ターゲット106,108は、それぞれ中空の円筒形状なっている。そしてターゲット106,108の内部には、磁石109がそれぞれ配置されており、グロー放電用の高電圧電源により電力を供給すると、この磁石109により生ずる磁力線に閉じ込められて高密度放電プラズマが形成される。このため、その高密度放電プラズマ中で生じたイオンが照射されてターゲット106,108の材料が弾き飛ばされ、積層体13に到達するようになっている。一方、ターゲット106,108は円筒形の軸周りに回転している。これにより、チャンバー内において、ターゲット106,108の材料が弾き飛ばされる位置はほぼ固定されるが、ターゲット106,108の円筒面における材料を弾き飛ばす位置は回転により移動している。図において、上部に配置されているターゲット106からは基板ホルダー102(積層体13)の上面に向けてターゲット106の材料が飛散し、下部に配置されているターゲット108からは基板ホルダー102(積層体13)の下面に向けてターゲット108の材料が飛散する。
Each of the
基板ホルダー102の積層体13を載置する位置には、積層体13(シリコン基板12)の外形の相似形であってやや積層体13よりも小さい開口部104が形成されており、積層体13は、その周縁のみが基板ホルダー102により支持される。これにより積層体13の周縁はターゲット108から弾き飛ばされる材料に対して遮蔽(マスク)され、残りの部分が開口部104により露出し、ターゲット108から弾き飛ばされた材料が堆積する。
At the position where the stacked
図5に示すように、本実施形態では、積層体13は、シリコン基板12の第2の主面12b、すなわちp型シリコン層24を形成した面を開口部104に向けて基板ホルダー102に載置する。また、図6に示すように、本実施形態では、第1の主面12a側に第1透明導電膜18、第2の主面12b側に第2透明導電膜26を積層するが、積層の順番は任意である。また、図3,4では、片面ずつ透明導電膜を積層しているが、ターゲット106,108が積層体13を同時に挟み込む配置にし、両面同時に透明導電膜を積層してもよい。
As shown in FIG. 5, in this embodiment, the
そして、第1透明導電膜18及び第2透明導電膜26を積層後、第1透明導電膜18上に集電極20を形成し、第2透明導電膜26上に裏面電極28を形成することにより、図1、2に示す光起電力素子10が形成される。
Then, after laminating the first transparent
上記工程により、基板ホルダー102をp型シリコン層24の周縁のみを第2透明導電膜26の材料に対して遮蔽するマスクとして用いることができる。よってマスクに覆われたp型シリコン層24の周縁に第2透明導電膜26が積層されることはなく、第2透明導電膜26が第1透明導電膜18に接触することはない。従って、エッジアイソレーション等の後工程を経ることなく光起電力素子10を製造することができる。
Through the above process, the
[実施例]
本実施形態の光起電力素子10の製造工程について説明する。まず、一辺が156mmの正方形の単結晶系のn型のシリコン基板12を用意した。そして、プラズマCVD法により、シリコン基板12の第1の主面12aに非晶質のi型シリコン層14、及び非晶質のn型シリコン層16を順に積層し、第2の主面12bに非晶質のi型シリコン層22、及び非晶質のp型シリコン層24を順に積層した。
[Example]
A manufacturing process of the
次に、第1透明導電膜18、第2透明導電膜26はスパッタ法により積層する。その際、ターゲット106,018は、錫(Sn)を3wt%含有するITOの円筒形の焼結体を用いた。また、基板ホルダー102には一辺が152mmの正方形の開口部104を形成し、この開口部104を覆うようにシリコン基板12を基板ホルダー102に配置した。
Next, the first transparent
ここで、開口部104を広げすぎるとシリコン基板12が位置ズレを起こして局所的に第1透明導電膜18と第2透明導電膜26が電気的に接触する。逆に、開口部104を狭くしすぎると実質的な発電領域が狭くなる。このため、156mm角のシリコン基板12を用いる際の開口部104の寸法は、150mm角〜155mm角が好適である。このときの第2透明導電膜26のマスク領域(非成膜領域)は、シリコン基板12の周縁からその内側に0.5mm〜3mmの幅を有する矩形のリング形状となる。
Here, if the
なお、各層の厚みは、シリコン基板12が200μm程度、i型シリコン層14及びn型シリコン層16が10nm程度、i型シリコン層22、p型シリコン層24、第1透明導電膜18、及び第2透明導電膜26が100nm程度である。
The thickness of each layer is about 200 μm for the
実施例では、シリコン基板12を156mm角、開口部104を152mm角としたので、第2透明導電膜26に対するマスク領域(非成膜領域)は、シリコン基板12の周縁からその内側に2mmの幅を有する矩形のリング形状となった。一方、第1透明導電膜18は、シリコン基板12の側面にまで回り込んだ状態でn型シリコン層16上に積層された。その後、導電性ペーストを用いた印刷技術により、第1透明導電膜18上に集電極20を形成し、第2透明導電膜26上に裏面電極28を形成した。
In the embodiment, since the
図7に、比較例の光起電力素子の模式図(断面図)を示す。実施例では、p型シリコン層24が開口部104に対向するように積層体13を基板ホルダー102に配置したが、比較例では、積層体13において、n型シリコン層16が開口部104に対向するように積層体13を基板ホルダー102に配置して光起電力素子11を形成した。比較例では、p型シリコン層24上に積層した第2透明導電膜26がシリコン基板12の側面にまで回り込み、n型シリコン層16上に積層した第1透明導電膜18は開口部104(マスク)によりn型シリコン層16の周縁よりやや内側となる領域に形成される。そして、第1透明導電膜18上に裏面電極28を形成し、第2透明導電膜26上に集電極20を形成した。よって、光起電力素子11では、第2透明導電膜26側が太陽光の受光面となる。
In FIG. 7, the schematic diagram (sectional drawing) of the photovoltaic element of a comparative example is shown. In the embodiment, the
図8に、実施例及び比較例の暗流特性を示し、図9に、実施例及び比較例のIV特性を示す。図8は、横軸が集電極20と裏面電極28との間の印加電圧(V)、縦軸が光起電力素子10,11内を流れる暗電流(A)を示している。また図9は、光起電力素子10,11に光を照射して起電力を発生させ、開放電圧、短絡電流、負荷特性を測定したものである。
FIG. 8 shows dark current characteristics of Examples and Comparative Examples, and FIG. 9 shows IV characteristics of Examples and Comparative Examples. In FIG. 8, the horizontal axis represents the applied voltage (V) between the
図8に示すように、印加電圧が0.6V以上では実施例と比較例ではほとんど差は見られない。しかし、印加電圧を0.6V以下にすると両者の間には差が生じ、0.3Vにおいて実施例の暗電流は比較例の暗電流よりも約10分の1程度にまで低くなり、0.1Vにおいては約50分の1程度にまで低くなる。 As shown in FIG. 8, when the applied voltage is 0.6 V or more, there is almost no difference between the example and the comparative example. However, when the applied voltage is 0.6 V or less, there is a difference between them. At 0.3 V, the dark current of the example is about 1/10 lower than the dark current of the comparative example . At 1V, the voltage drops to about 1/50.
比較例では、シリコン基板12と裏面電極28との間がオーミックな伝導となっている。またp型シリコン層24上に積層した第2透明導電膜26はn型シリコン層16の側面にまで回り込み(図7)、両者はオーミックな伝導となっている。よって、第2透明導電膜26と裏面電極28はオーミックな伝導となっている。このため、図8に示すように、比較例では、低バイアス域における暗電流(漏れ電流)が実施例と比較して抑制できておらず、図9に示すように光照射時の電流も暗電流の分だけ実施例よりも低くなり、出力特性が実施例よりも劣った形となる。
In the comparative example, ohmic conduction occurs between the
本実施形態の光起電力素子10を、例えばパネルにアレイ状に複数配列して並列接続することにより太陽電池モジュールを構築することができる。また、この太陽電池モジュールを屋外(屋根)に複数配置することにより太陽光発電システムを構築することができる。
A solar cell module can be constructed by, for example, arranging a plurality of
なお、シリコン基板12の第1の面12aにi型シリコン層14を、第2の面12bにi型シリコン層22を積層しているが、キャリアの再結合損失が小さい等の理由により、十分な変換効率が得られる場合には、これらを省略してもよい。
Although the i-
集電極が形成された側の透明導電膜と裏面電極との間のオーミックな伝導を低減することにより漏れ電流を抑制して高効率を実現する光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システムとして利用できる。また、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造するための光起電力素子の製造方法として利用できる。
Photovoltaic element realizing high efficiency by suppressing leakage current by reducing ohmic conduction between transparent electrode on the side where collector electrode is formed and back electrode, and solar cell module using the same Can be used as a solar power generation system. Moreover, it can utilize as a manufacturing method of the photovoltaic element for manufacturing the above-mentioned photovoltaic element, without passing through post processes, such as edge isolation.
10………光起電力素子、12………シリコン基板、13………積層体、12a………第1の主面、12b………第2の主面、14………i型シリコン層、16………n型シリコン層、18………第1透明導電膜、20………集電極、22………i型シリコン層、24………p型シリコン層、26………第2透明導電膜、28………裏面電極、100………製造装置、102………基板ホルダー、104………開口部、106………ターゲット、108………ターゲット。
DESCRIPTION OF
Claims (1)
前記積層体は、前記第2半導体層を積層した面を前記基板ホルダー側に向けて配置するものとし、
前記基板ホルダーには、前記積層体の前記第2半導体層を積層した面をその周縁部を残して露出させる開口部を予め形成しておき、
前記基板ホルダーに前記積層体を配置した状態で透明導電膜の材料を前記第1半導体層の主面および側面に向けて供給して第1透明導電膜を積層し、かつ前記開口部を通じて透明導電膜の材料を前記第2半導体層の主面に向けて供給して第2透明導電膜を積層し、
前記第1透明導電膜上に集電極を形成し、
前記第2透明導電膜上に裏面電極を形成することを特徴とする光起電力素子の製造方法。 An amorphous first semiconductor layer of one conductivity type is stacked on a first main surface of a crystalline semiconductor substrate of one conductivity type, and an amorphous of another conductivity type is deposited on the second main surface of the semiconductor substrate. A laminated body obtained by laminating the second semiconductor layer is placed on a substrate holder,
The stacked body is arranged with the surface on which the second semiconductor layer is stacked facing the substrate holder side,
In the substrate holder, an opening is formed in advance to expose the surface of the stacked body on which the second semiconductor layer is stacked, leaving a peripheral portion thereof,
In a state where the laminate is disposed on the substrate holder, the material of the transparent conductive film is supplied toward the main surface and the side surface of the first semiconductor layer to stack the first transparent conductive film, and the transparent conductive material is passed through the opening. Supplying a film material toward the main surface of the second semiconductor layer, and laminating a second transparent conductive film;
Forming a collector electrode on the first transparent conductive film;
A method of manufacturing a photovoltaic element, comprising forming a back electrode on the second transparent conductive film.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014210818A JP6000315B2 (en) | 2014-10-15 | 2014-10-15 | Photovoltaic element manufacturing method |
| PCT/JP2015/074088 WO2016059884A1 (en) | 2014-10-15 | 2015-08-26 | Photovoltaic element, solar cell module, photovoltaic power generation system, and photovoltaic element manufacturing method |
| TW104132398A TW201626586A (en) | 2014-10-15 | 2015-10-01 | Photovoltaic element, solar cell module, solar power generation system, and manufacturing method of photovoltaic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014210818A JP6000315B2 (en) | 2014-10-15 | 2014-10-15 | Photovoltaic element manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016082025A JP2016082025A (en) | 2016-05-16 |
| JP6000315B2 true JP6000315B2 (en) | 2016-09-28 |
Family
ID=55746432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014210818A Expired - Fee Related JP6000315B2 (en) | 2014-10-15 | 2014-10-15 | Photovoltaic element manufacturing method |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6000315B2 (en) |
| TW (1) | TW201626586A (en) |
| WO (1) | WO2016059884A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102770052B1 (en) | 2018-03-19 | 2025-02-20 | 트리나 솔라 컴패니 리미티드 | Solar cell and manufacturing method for the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019181835A1 (en) * | 2018-03-23 | 2019-09-26 | 株式会社カネカ | Solar cell and electronic device provided with solar cell |
| JP7271213B2 (en) * | 2019-02-12 | 2023-05-11 | 株式会社カネカ | MASK TRAY AND SOLAR BATTERY CELL MANUFACTURING METHOD |
| EP4254515B1 (en) | 2022-03-28 | 2024-08-21 | Jinko Solar (Haining) Co., Ltd. | Photovoltaic module and method for manufacturing a photovoltaic module |
| US12100776B2 (en) | 2022-09-30 | 2024-09-24 | Zhejiang Jinko Solar Co., Ltd. | Photovoltaic module and method for producing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3349308B2 (en) * | 1995-10-26 | 2002-11-25 | 三洋電機株式会社 | Photovoltaic element |
| CN103339734A (en) * | 2011-01-31 | 2013-10-02 | 三洋电机株式会社 | Photoelectric conversion device and manufacturing method thereof |
-
2014
- 2014-10-15 JP JP2014210818A patent/JP6000315B2/en not_active Expired - Fee Related
-
2015
- 2015-08-26 WO PCT/JP2015/074088 patent/WO2016059884A1/en not_active Ceased
- 2015-10-01 TW TW104132398A patent/TW201626586A/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102770052B1 (en) | 2018-03-19 | 2025-02-20 | 트리나 솔라 컴패니 리미티드 | Solar cell and manufacturing method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201626586A (en) | 2016-07-16 |
| JP2016082025A (en) | 2016-05-16 |
| WO2016059884A1 (en) | 2016-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102983209B (en) | Solar cell and method for manufacturing same | |
| CN118099245A (en) | Back contact solar cell and preparation method thereof, photovoltaic module | |
| JP6000315B2 (en) | Photovoltaic element manufacturing method | |
| CN107112376A (en) | Double-deck photovoltaic apparatus | |
| JP6656225B2 (en) | Solar cell, method of manufacturing the same, and solar cell module | |
| JP5755372B2 (en) | Photovoltaic generator | |
| TWI597857B (en) | Solar cell and solar cell manufacturing method | |
| CN102782874B (en) | Solar cell device and manufacturing method thereof | |
| US9379266B2 (en) | Solar cell module and method of fabricating the same | |
| JP2017069462A (en) | Solar cell and solar cell module | |
| JP2013532911A (en) | Photovoltaic power generation apparatus and manufacturing method thereof | |
| JP2013518424A (en) | Solar cell array, thin-film solar module, and method for manufacturing the same | |
| JP5174114B2 (en) | Solar cell | |
| WO2011011348A2 (en) | Method of manufacturing a photovoltaic device | |
| JP5094949B2 (en) | Solar cell | |
| CN118053931A (en) | Solar cell and method for manufacturing the same, photovoltaic module | |
| JP2014222775A (en) | Thin-film solar cell module and manufacturing method therefor | |
| CN111540803B (en) | Solar cell module and manufacturing method thereof | |
| JP2015153831A (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| CN104011876A (en) | Solar cell apparatus and method of fabricating the same | |
| JP2016171186A (en) | Photoelectric conversion device | |
| KR101424716B1 (en) | Solar cell module having high-performance single-crystal silicon thin film and manufacturing method thereof | |
| JP2014049652A (en) | Photovoltaic device | |
| JP2019179860A (en) | Solar cell and method for manufacturing solar cell | |
| US9722115B2 (en) | Solar cell encapsulating module and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160323 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160830 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6000315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |