JP6004652B2

JP6004652B2 - 揚像装置及びその駆動方法

Info

Publication number: JP6004652B2
Application number: JP2012008201A
Authority: JP
Inventors: 伸一郎清水; 崇松田; 雄一郎山下; 俊明小野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-01-18
Filing date: 2012-01-18
Publication date: 2016-10-12
Anticipated expiration: 2032-01-18
Also published as: JP2013150115A; US9257459B2; US20130181117A1

Description

本発明は撮像装置に関するものである。

従来、撮像面の一部に強い光が入射した場合に、その周辺部に影響が及ばないように画素の増福手段の出力ノードの電圧をクリップする技術が知られている。特許文献１には、画素の増幅部の入力ノードの電圧をクリップする構成（たとえば第６の実施形態）が開
示されている。

特開２００１−２３０９７４号公報

本発明者らの検討により、画素の増幅部の入力ノードの電圧をクリップする構成において新たな課題が見いだされた。具体的には、たとえば画素のリセットトランジスタを用いて増幅部の入力ノードの電圧をクリップする場合に、クリップ時のリセットトランジスタのゲートに供給される電圧値によって画素行間における信号のクロストークの程度が異なることが分かつた。リセットトランジスタがＮ型のトランジスタの場合には、リセットトランジスタのゲートに供給される電圧値を高くすることで画素行間の信号のクロストークが低減することが分かつた。しかしながら、単純にクリップ動作用にリセットトランジスタのゲートに供給する電圧値を高くすると、画素における信号の飽和が制限されてしまう。言い換えると画素の信号のダイナミックレンジが狭くなってしまう。つまりクリップ用のリセットトランジスタのゲートに供給される電圧値が１つしかない場合には、撮像装置を画素行間の信号のクロストークを抑制するように動作させるか、画素におけるダイナミックレンジを維持させて動作させるかいずれかしかなかった。

本発明は、複数の画素を有し、各画素は、光電変換素子と、前記光電変換素子で生じた信号を増幅する増幅部と、を有する撮像装置であって、前記増幅部の入力ノードにソースもしくはドレインが電気的に接続されたクリップトランジスタを有して、前記増幅部の入力ノードの電圧をクリップし得るクリップ回路を有しており、前記クリップ回路は、前記増幅部が光信号を読み出す期間において、前記クリップトランジスタのゲートへ第１の電圧が供給される第１の動作と、前記増幅部が光信号を読み出す期間において、前記クリップトランジスタのゲートへ前記第１の電圧よりも高い第２の電圧が供給される第２の動作と、を切り換え可能であることを特徴とする。

本発明によれば、画素行間の信号のクロストークを抑制を優先するか、画素におけるダイナミックレンジの維持を優先するかを選択可能となる。

実施例１の撮像装置の全体ブロック図である。本発明の撮像装置の１画素の等価回路図の一例である。実施例１のリセットトランジスタのゲートに電圧を供給する部分の概略図である。本発明の行間の信号のクロストークを抑制するメカニズムを説明するための図である。実施例１の撮像装置の駆動パルス図である。実施例２のリセットトランジスタのゲートに電圧を供給する部分の概略国である。実施例３のリセットトランジスタのゲートに電圧を供給する部分の概略図である。実施例４の撮像装置の駆動パルス図である。

本発明の撮像装置は、画素の増幅部の入力ノードの電圧をクリップし得るクリップ回路（第１クリップ回路）を有している。クリップ回路は、画素の増幅部の入力ノードにソースもしくはドレインが電気的に接続されたクリップトランジスタを有し、画素の増幅部の入力ノードの電圧をクリップし得る。クリップ回路は画素の増幅部の入力ノードの電圧をリセットするリセットトランジスタ及びその制御回路で構成できる。制御回路とは垂直走査回路、及びタイミング生成装置等である。そしてこのクリップ回路が、少なくとも画素から光信号を読み出す期間において動作し得るものであり、複数のクリップ電圧値を切り替え可能であることを特徴としている。このような構成を有することで、例えば、撮像装置を画素信号の飽和拡大を優先するモードと、画素の感度を優先するモードとを切り替えることが可能となる。もしくは高ゲインモードと、高ゲインモードよりもゲインの低い低ゲインモードとを切り替えることが可能となる。

ここで画素の光信号を読み出す期間とは、以下の期間が考えられる。まずは画素が光電変換素子の電荷を増幅部の入力ノードへ転送する転送ゲートを有している場合に、転送ゲートが導通している期間である。もしくは画素の増幅部の入力ノードに光信号が存在し、且つ、画素が選択状態となっている期間である。この両者を画素の光信号読出し期間と呼ぶこともできるし、どちらか一方であってもよい。本発明のクリップ回路はこの画素の光信号読出し期間の少なくとも一部の期間に動作し得るものである。

画素に強い光が入射した時は、画素の信号レベルが大きくなるため、垂直信号線電位の振幅も大きくなる。光信号読み出し時に垂直信号線の電位が大きく変化することにより、信号のクロストークが発生する場合がある。たとえば垂直信号線と電源配線とが容量結合をし、隣接する画素の増幅部の入力ノードの電圧を変化させる場合などが考えられる。

これに対し画素の増幅部の入力ノードにクリップ回路を設けて出力信号の振幅を制限する、ことができればクロストークによるノイズが低減する。ただし常にクリップ回路が動作し得る状態であると、垂直信号線における信号の飽和レベルが小さくなってしまう場合がある。しかし、列回路に、高ゲイン（例えば１０倍以上）の増幅回路を有する場合を考える。そのような場合には、列回路後段の回路の信号飽和で律速される。この場合は垂直信号線の飽和レベルが小さくてもよい。例えば列アンプゲインがｎ倍になると、垂直信号線電位の振幅は１／ｎでよい。したがって、列回路の増幅回路のゲインが第１のゲインとそれよりも低い第２のゲインとを切り替え可能な場合に、第２のゲインの時にはクリップ回路を動作させるとよい。さらにクリップ回路が設けられる場所は画素の増幅ノードのみに限られない。たとえば画素の増幅部の出力ノードにクリップ回路（第２クリップ回路）を設ける場合もある。更に、列回路の出力ノードにクリップ回路（第３クリップ回路）を設ける場合もある。たとえば列回路が高ゲインである第１モードの時に、画素の増幅部の入力ノードのクリップ回路が動作し得る状態にしておく。そして列回路が第１モードよりも低ゲインの第２モードの時に、第２クリップ回路もしくは第３クリップ回路が動作し得る状態にしておいてもよい。このような構成によればクリップの制御性を高めることができる。

画素部で発生するクロストークによるノイズは、列回路等の画素後段の増幅部でのゲインが高いと増幅されてしまうので、列アンプゲインが高いときにはより大きな課題となる。
よってこのような構成の場合に本発明を用いると特に効果は高い。
以下実施例を挙げて本発明を具体的に説明する。

（実施例１）
図１に本実施例の撮像装置の全体ブロック図を示す。複数の画素１０１が２次元状に配されている。ここでは３行、３列の計９画素が配されているが、更に多数の画素が配されて画素アレイを構成していてもよい。

垂直信号線１０２には複数の画素１０１からの信号が出力される。複数の垂直信号線１０２のそれぞれには複数の画素１０１からの信号が略同時に出力される。具体的には同一の画素行に含まれる複数の画素１０１からの信号が対応する垂直信号線１０２に略同時に出力される。垂直信号線１０２は各画素列に対応して設けることができる。各画素列に複数の垂直信号線１０２を設けてもよいし、複数の画素列で１つの垂直信号線１０２を共有してもよい。また、垂直信号線１０２に垂直信号線の電圧をクリップするクリップ回路（第２クリップ回路）を設けてもよい。第２クリップ回路は画素の増幅部の出力ノードに設けられたクリップ回路ともいえる。

複数のロジック回路１０３のそれぞれは各画素行に対応して設けられている。各ロジック回路１０３は単位シフトレジスタ１０４からのゲートパルスＧＡＴＥ（ｎ）とリセットパルス線ＲＥＳ、選択パルス線ＳＥＬ、転送パルス線ＴＸからの駆動パルスとを受けて論理をとりその結果を駆動パルスとして供給する。

各ロジック回路１０３から出力されたパルスは、複数のバッファ部１０５のそれぞれを介して、後述の画素のリセットトランジス夕、転送ゲート、選択トランジスタに供給される。バッファ部１０５は複数のバッファ回路を有しており、それぞれリセットトランジス夕、転送ゲート、選択トランジスタに対応して設けられている。バッファ回路は、電圧バッファ回路であればよく、例えばインバータを用いることができる。

モード切り替え手段１０６は、互いに値の異なる２つの電圧ＶＲＥＳＬｌ、ＶＲＥＳＬ２を供給可能な構成である。スイッチ１０７はモード切り替え手段１０６から出力された電圧ＶＲＥＳＬ１ＶＲＥＳＬ２を切り換えて複数のバッファ部１０５のそれぞれへ供給する。各バッファ部１０５が有するバッファ回路のうち、電圧ＶＲＥＳＬｌ、ＶＲＥＳＬ２が供給されるのはリセットトランジスタのゲートに駆動パルスを供給するためのバッファ回路である。

転送ゲート、選択トランジスタ用のバッファ回路にも電圧は供給されるが、ここでは図示していない。さらに、各バッファ部１０５のバッファ回路には、リセットトランジスタ、転送ゲート、選択トランジスタを導通させるための電圧も供給されるがここでは図示していない。またスイッチ１０７はモード切り替え手設１０６の内部に設けてもよい。

列回路１０８は各垂直信号線１０８に対応して設けられている。たとえば列回路１０８は、ノイズ除去回路、増幅回路、アナログデジタル変換回路などを有する。これらの全てを有していてもよいし、いずれか１つ、もしくはこれらの回路のうちのいくつかを有していてもよい。また列回路に列回路の増幅回路の出力ノードの電圧をクリップするクリップ回路（第３クリップ回路）を設けてもよい。

図２に画素１０１の等価回路図の一例を示す。信号電荷として電子を用い、画素のトランジスタとしてＮ型のトランジスタを用いる構成を例に説明する。信号電荷をホールとする、もしくは画素のトランジスタとしてＰ型のトランジスタを用いることもできる。

フォトダイオード２０１は入射光を電子ホール対に変換する。フォトダイオード２０１は他の周知の光電変換素子に変更可能である。光電変換素子として最も好ましくは、埋め込み型のフォトダイオードを用いるのが良い。転送ゲート２０２はフォトダイオード２０１で生じた電子をフローティングディフュージョン２０５に転送する。フローティングディフュージョン２０５はＮ型の半導体領域で構成される。リセットトランジスタ２０３はフローティングディフュージョン２０５に所定の電圧を供給する。リセットトランジスタ２０３のドレインには電源電圧ＶＤＤが供給されている。電源電圧ＶＤＤは、たとえば、５Ｖ、３．３Ｖなどである。増幅トランジスタ２０４はフォトダイオード２０１で生じた電子に基づく信号を増幅するもので、増幅トランジスタ２０４のゲートはフローティングディフュージョン２０５に電気的に接続されている。増幅トランジスタ２０４のドレインには、リセットトランジスタ２０３と同様に電源電圧ＶＤＤが供給されている。増幅トランジスタ２０４のソースと垂直信号線１０２との間の電気経路には選択トランジスタ２０６が配されている。

転送ゲート２０２には、転送ゲート制御線ＴＸ（ｎ）を介して転送制御パルスが供給される。リセットトランジスタ２０３のゲートにはリセットゲート制御線ＲＥＳ（ｎ）を介してリセット制御パルスが供給される。選択トランジスタ２０６のゲートには選択ゲート制御線ＳＥＬ（ｎ）を介して選択制御パルスが供給される。カッコ内のｎはｎ行目の画素行に対応していることを示している。

フォトダイオード２０１で生じた信号はフローティングディフュージョン２０５に転送され、増幅トランジスタ２０４で増幅されて選択トランジスタ２０６を介して垂直信号線１０２へ出力される。増幅トランジスタ２０４としてはソースフォロワを用いることができる。また、選択トランジスタ２０６を増幅トランジスタ２０４のドレイン側に設けてもよい。もしくは選択動作専用のトランジスタを設けずに、リセットトランジスタ２０３によりフローティングディフュージョン２０５へ供給する電圧によって画素の選択、非選択状態を切り換える構成にしてもよい。また、被数のフォトダイオード２０１でリセットトランジスタ２０３、増幅トランジスタ２０４などの画素のトランジスタの一部を共有する講成としてもよい。

ここで画素の増幅部としての増幅トランジスタ２０４の入力ノードはゲート及びこれに電気的に接続されたノードである。したがってリセットトランジスタ２０３が画素の増幅部の入力ノードの電圧をクリップするクリップ回路の一部として動作し得る。具体的にリセットトランジスタ２０３がクリップ動作し得る期間は、例えば、転送ゲート２０２が導通状態となっている期間及びその前後の期間である。リセットトランジスタ２０３は、転送ゲート２０２により多くの電子がフローティングディフュージョン２０５に転送され、画素の増幅部の入力ノードであるフローティングディフュージョンの電圧が大きく低下した場合にクリップ動作し得る。

図３にリセットトランジスタ２０３のゲートに駆動パルスを供給する部分の構成を示す。ＡＮＤ回路３０４はロジック回路１０３に対応する。インバータ３０５はバッファ部１０５に対応する。ここで電圧ＶＲＥＳＬ１＜電圧ＶＲＥＳＬ２を満たすとする。スイッチ３０７はスイッチ１０７に対応する。スイッチ３０７は２つのトランジスタを含んで構成されており、それぞれのゲートに相補的な駆動パルスが供給され、一方が導通状誌の時に他方が非導通状態となるように制御される。スイッチ３０７によりインバータ３０５のＮ型トランジスタのソースに供給される電圧をＶＲＥＳＬｌ、ＶＲＥＳＬ２とで切り換え可能な構成となっている。ＡＮＤ回路３０４は、パルス線ＲＥＳに供給される信号とパルス線ＧＡＴＥ（ｎ）からの信号との論理をとりその結果をインバータ３０５のゲートに供給する。ＡＮＤ回路３０４からの出力がハイレベルの場合にインバータ３０５のＮ型のトランジスタが導通し、インバータ３０５の出力はＮ型のトランジスタのソースに供給されている電圧となる。またＡＮＤ回路３０４からの出力がローレベルの場合にはインバータ３０５のＰ型のトランジスタが導通し、インバータ３０５の出力はＰ型のトランジスタのソースに供給されている電圧となる。インバータ３０５の出力ノードはリセットゲート制御線ＲＥＳ（ｎ）に接続されている。リセットトランジスタ２０３はＮ型のトランジスタであるため、インバータ３０５からの出力がハイレベルの場合に導通状態となり、ローレベルの場合に非導通状態となる。そして、本実施形態の構成によればリセットトランジスタ２０３を非導通状態とする際に、リセットトランジスタ２０３のゲートに供給する電圧が切り替え可能である。

次にクリップ動作に関して図４を用いて説明する。図４（ａ）はクリップ動作無、図４（ｂ）はクリップ動作有である。電源配線４０１は画素のリセットトランジスタ２０３、増幅トランジスタ２０４のドレインに電圧を供給する配線である。リセットトランジスタ２０３用と増幅トランジスタ２０４用とを分けて設けてもかまわない。電流源４０２は増幅トランジスタにバイアス電流を供給して増幅トランジスタ２０４に増幅動作を行なわせるためのものである。ここでは増幅トランジスタ２０４はソースフォロワ動作をし得る構成とする。電流源４０２はトランジスタを含む能動負荷で構成され得る。ソース接地増幅動作を行なうトランジスタ、もしくはソース接地増幅トランジスタと垂直信号線との間の電気経路にゲート接地増幅トランジスタを配してカスコード接続型の電流源としてもよい。

フローティングディフュージョン２０５は画素に電源電圧ＶＤＤを供給する電源配線４０１と容量結合を形成している。これはフローティングディフュージョン２０５、電源配線４０１とのレイアウトの関係にもよるが両者の開に生じる寄生容量をゼロにするのは困難である。

ここで特定のフォトダイオードに周りのフォトダイオードに比べて強い光が入射したと仮定する。図では左から３番目のフォトダイオード２０１に周りに比べて強い光が入射している。強い光が入射したフォトダイオード２０１では多くの電子ホール対が生じ、転送ゲート２０２を介して転送される電子の量が多いため、フローティングディフュージョン２０５の電圧の低下量が同一画素行の他の画素に比べて大きくなる。上述したようにフローティングディフュージョン２０５と電源配線４０１は容量結合をしているため、フローティングディフュージョン２０５の電圧変化に伴って電源配線４０１の電圧も影響を受ける。そして電源配線４０１が有する抵抗により決まる時定数により電源配線４０１の電圧は一定の時間の後に元の電圧値に戻る。つまり入射光の強度によって電源配線４０１の電圧変化の程度が異なる。これが周囲の画素の信号に影響を与えるのである。

ここで特に画素のトランジスタのノイズを除去するいわゆるＣＤＳ（相関二重サンプリング）動作を行う場合を考える。フローティングディフュージョン２０５をリセットした後の信号をノイズ信号、フォトダイオード２０１の電子を転送した後の信号を光信号とする。電源配線４０１の電圧が変化するということは、ノイズ信号を読み出す際の増幅トランジスタ２０４のドレインに供給される電圧値と、光信号を読み出す際の増幅トランジスタ２０４のドレインに供給される電圧値とが異なり得る。図４（ａ）に電源配線４０１の電圧の差を示している。このような場合に画素の後段の回路においてノイズ除去動作を行なったとしても、電源電圧変動の影響は完全に除去することは難しく、これが画素行間でのノイズ感として現れてしまう。したがってＣＤＳ動作を行なう場合に特にノイズ感として大きく現れ得る。

このようなノイズはフローティングディフュージョン２０５の電圧低下量が大きい時に特に大きい。これに対しリセットトランジスタの２０３の非導通期間にリセットトランジスタ２０３のゲートに供給する電圧値を高くすることで上述したノイズ感を低減することが可能となる。この様子を図４（ｂ）に示す。ここでいうリセットトランジスタ２０３の非導通期間とは、転送ゲート２０２によりフォトダイオード２０１の電子がフローティングディフュージョン２０５に転送されている期間である。具体的なパルス図は後述する。

次にリセットトランジスタ２０３によるクリップ動作をより詳細に説明する。
たとえばリセットトランジスタ２０３のゲートに非導通時の電圧として１．５Ｖが供給されておりリセットトランジスタ２０３の閾値電圧が０．７Ｖであると仮定する。

転送ゲート２０２により転送される電子の量が少ない場合には、リセットトランジスタ２０３は非導通状態を維持したままであるため、転送された電子の量に応じた信号が増幅トランジスタ２０４を介して垂直信号線１０２へ出力される。

これに対し転送ゲート２０２により多くの電子がフローティングディフュージョン２０５へ転送され、フローティングディフュージョン２０５の電圧が０．８Ｖよりも低下したとする。フローティングディフュージョン２０５はリセットトランジスタ２０３のソースと電気的に接続されている。このため、リセットトランジスタ２０３のソースの電圧も同様に低下し、リセットトランジスタ２０３のゲート―ソース間電圧が閾値を超え、リセットトランジスタ２０３が導通し始める。そうするとフローティングディフュージョン２０５の電圧はこれ以上低下しない。このような動作をクリップ動作と呼んでいる。したがって、フローティングディフュージョン２０５の電圧は一定値よりも低下することがなくなるため、寄生容量を介した電源配線４０１の電圧変化も小さい。よってノイズ信号読み出し時の増幅トランジスタ２０４のドレイン電圧と光信号読み出し時の増幅トランジスタ２０４のドレイン電圧との差が小さくなり上述したノイズ感を低減することが可能となる。

しかしながら非導通時のリセットトランジスタ２０３のゲートに供給する電圧を高くすることはフローティングディフュージョン２０５における信号の飽和値を小さくすることにつながる。これはフォトダイオード２０１において多くの電子が生じた際に、その電子をフローティングディフュージョン２０５に転送しでも、その電子量に基づく電圧変化をリセットトランジスタ２０３により制限しているためである。

これに対し本実施例の撮橡装置はリセットトランジスタ２０３の非導通時に、リセットトランジスタ２０３のゲートに値の異なる複数の電圧を供給可能な構成としている。そしてこれらの電圧を撮像装置のモードに応じて切り換え可能としている。たとえば、撮像装置が、高飽和モードと高感度モード（高飽和モードに比べて飽和が低い）の２つのモードを備えている場合に関して説明する。このようなモードは画素後段の回路に、ゲイン切り替え機能を有する増幅回路を設ける。そして高飽和モード時は第１ゲインで増幅し、高感度モードでは第１ゲインよりも大きい第２ゲインで増幅するなどして実現することができる。第１モードを低ゲインモード、第２モードを高ゲインモードと呼ぶこともできる。

高飽和モードにおいてはリセットトランジスタ２０３の非導通時にリセットトランジスタ２０３のゲートに供給される電圧をＶＲＥＳＬｌとする。これに対し、高感度モードにおいてはＶＲＥＳＬ２（ＶＲＥＳＬ１＜ＶＲＥＳＬ２）とする。例えば、ＶＲＥＳＬ１が供給されている際には、光電変換素子の飽和電荷に相当する電荷が増幅部の入力ノードに転送された際にクリップ動作を行なわれない。これに対し、ＶＲＥＳＬ２が供給されている際には、光電変換素子の飽和電荷に相当する電荷が増幅部の入力ノードに転送された際にクリップ動作を行なうように設定することができる。飽和電荷相当に関して説明する。飽和電荷とは光電変換素子が蓄積し得る最大電荷量を指す。これは、フォトダイオードにおいて信号電荷を蓄積する半導体領域の不純物イオン濃度、体積等により決まる。これを超えると周囲の素子に電荷が漏れ得る状態となる。飽和電荷相当とは飽和電荷に対し５％の範囲ずれた電荷量までをいうこととする。

このような構成によれば、高飽和モードにおいては飽和を高くすることが可能となり、高感度モードにおいてはノイズを低減することができ、結果として高感度モード時に信号対ノイズ比（ＳＮ比）を向上させることができる。

ここでＶＲＥＳＬｌ、ＶＲＥＳＬ２の好適な条件に関して説明する。ＶＲＥＳＬｌに関してはＶＲＥＳＬ２よりも小さければ特に限定されず、０Ｖであってもよいし負電圧であってもよい。フローティングディフュージョン２０５の電圧の低下量が大きい場合においてもクリップ動作を行わないような電圧であってもかまわない。もしくは、クリップ動作は行うが、ＶＲＥＳＬ２に比べてフローティングディフュージョン２０５の電圧が更に低下しなければクリップ動作を行わないような構成としてもよい。このような構成の場合には第２クリップ回路もしくは第３クリップ回路が動作しうる構成とするのがよい。

例えば、増幅トランジスタ２０４はソースフォロワ動作するものとして、ソース側に電流源を構成する能動負荷となる負荷トランジスタが設けられているとする。更に、リセットトランジスタ２０３の閾値をＶｔｈ（ｒｅｓ）、増幅トランジスタ２０４の閾値をＶｔｈ（ｓｆ）とする。また不図示の能動負荷となる負荷トランジスタが飽和領域で動作するためのドレイン電圧をＶＤＳＡＴとする。ＶＦＤはフローティングディフュージョン２０５の電圧、ＶＳＦは増幅トランジスタ２０４のソースの電圧である。

リセットトランジスタ２０３がクリップ動作をしている状態においては以下の数式が成り立つ。
ＶＦＤ＝ＶＲＥＳＬ２‐Ｖｔｈ（ｒｅｓ）（１）
ＶＳＦ＝ＶＦＤ−Ｖｔｈ（ｓｆ）（２）
が成り立つ。

また、負荷トランジスタが飽和領域で動作するためには、
ＶＳＦ＞ＶＤＳＡＴ（３）
が成り立つ。
よって、
ＶＲＥＳＬ２＞ＶＤＳＡＴ＋Ｖｔｈ（ｒｅｓ）＋Ｖｔｈ（ｓｆ）（４）
が成り立つ。これを文章で表現すると、ＶＲＥＳＬ２は少なくとも負荷トランジスタのオーバードライブ電圧、リセットトランジスタ２０３の闇値電圧、増幅トランジスタ２０４の閾値電圧の和以上となっているのが望ましいということになる。

図５に本実施例の撮像装置の駆動パルス図の一例を示す。φＳＥＬは選択トランジスタ２０６のゲートに供給される駆動パルスであり、φＲＥＳはリセットトランジスタ２０３のゲートに供給される駆動パルスであり、φＴＸは転送ゲート２０２に供給される駆動パルスである。全てハイレベルで導通状態となるものとする。また添え宇は画素行の番号を
示す。

まず撮像装置が高飽和モードに設定されている。転送ゲート２０２にハイレベルのパルスが供給され、フォトダイオード２０１の電子が転送されている期間においてリセットトランジスタのゲートに供給されるレベルはＶＲＥＳＬ１である。

時刻ｔ１以前においては各行のφＲＥＳがハイレベルとなっており、リセットトランジスタ２０３が導通状態となっている。したがってフローティングディフュージョン２０５にリセット電圧が供給された状態である。

時刻ｔ１においてｎ行目のφＳＥＬがハイレベルとなりｎ行目の選択トランジスタ２０６が導通状態となる。各垂直出力線１０２の電圧は、ｎ行目の画素の増幅トランジスタ２０４がソースフォロワ動作することにより、増幅トランジスタ２０４のゲートの電圧により決まる。

時刻ｔ２においてｎ行目のφＲＥＳがハイレベルからローレベルに遷移し、ｎ行目のリセットトランジスタ２０３が非導通状態となる。ここで列回路１０８等においてｎ行目の画素のノイズ信号が保持される。

時刻ｔ３においてｎ行目のφＴＸがローレベルからハイレベルとなり、フォトダイオード２０１の電子がフローティングディフュージョン２０５へ転送される。そして時刻ｔ４においてｎ行目のφＴＸがハイレベルからローレベルへ遷移しフォトダイオード２０１からフローティングディフュージョン２０５への電子の転送が終了する。

少なくとも期間ｔ３−ｔ４はリセットトランジスタのゲートにはＶＲＥＳＬ１が供給されている。
時刻ｔ５においてｎ行目のφＳＥＬがハイレベルからローレベルとなり、ｎ行目のφＲＥＳがローレベルからハイレベノレへ遷移する。
期間ｔ４−ｔ５で列回路１０８等においてｎ行目の画素の光信号が保持される。

ここまででｎ行目の画素の読み出し動作が完了する。本図では図示していないが、この後、列回路で保持された信号が周知の水平走査回路等により読み出される。
ｎ＋１行目においても同様の動作を期間ｔ６−ｔ１０で行い、ｎ＋２行目においても期間ｔ１１−ｔ１４において同様の動作を行う。

次に期間ｔ１５−ｔ１６において、ｎ行目のφＲＥＳをハイレベルに維持した状態で、ｎ行目の転送ゲート２０２にハイレベルを供給する。これによりｎ行目の画素のフォトダイオード２０１がリセットされる。時刻ｔ１６をｎ行目の画素のフォトダイオード２０１での蓄積開始時間とすることができる。

期間ｔ１７−ｔ１８において、ｎ＋１行目のφＲＥＳをハイレベルに維持した状態で、ｎ＋１行目の転送ゲート２０２にハイレベルを供給する。これによりｎ＋１行目の画素のフォトダイオード２０１がリセットされる。時刻ｔ１８をｎ＋１行目の画素のフォトダイオード２０１での蓄積開始時間とすることができる。

次に時刻ｔ１９においてリセットトランジスタ２０３の非導通時にリセットトランジスタ２０３のゲートに供給される電圧をＶＲＥＳＬｌからＶＲＥＳＬ２（ＶＲＥＳＬ１＜ＶＲＥＳＬ２）に切り替える。つまり少なくとも時刻ｔ１９において撮像装置のモードは高飽和モードから高感度モードに切り替わっている。

ここで撮像装置のモードの切り替わりに関しては必ずしもこのタイミングである必要はない。実際に転送ゲート２０２によりフォトダイオード２０１の電子がフローティングディフュージョン２０５に転送されるタイミングまでに切り替わっていればよい。ただし、撮像装置のモードを切り替えた場合には寄生容量等を介して信号に影響を与える場合がある。そのため、撮像装置のモードの切り替えは信号の読み出しを行っていない期間にするのがよい。

期間ｔ２０−ｔ２１において、ｎ＋２行目のφＲＥＳをハイレベルに維持した状態で、ｎ＋２行目の転送ゲート２０２にハイレベルを供給する。これによりｎ＋２行目の画素のフォトダイオード２０１がリセットされる。時刻ｔ２１をｎ＋１行目の画素のフォトダイオード２０１での蓄積開始時間とすることができる。
この後は高飽和モード同様の動作を時刻ｔ２２以降で行う。

本実施例は、リセットトランジスタの非導通状態におけるリセットトランジスタのゲートへの供給電圧を複数有する構成とした。このような構成によれば、画素から光信号を読み出す期間において、クリップ回路のクリップ電圧を切り替えることが可能となる。このような構成によれば、撮像装置のモードを画素行聞のクロストーク低減を優先するか、画素信号の飽和拡大を優先するかを選択可能とすることができる。

（実施例２）
図６に実施例２のリセットトランジスタの非導通時にリセットトランジスタのゲートに電圧を供給する部分の構成を示す。ここに示さない部分に関しては実施例１と同様の構成を用いることができる。

第１のスイッチ６０１は撮像装置のモード切り替えに応じて制御されるスイッチである。２つのトランジスタにより構成されている。

第２のスイッチ６０２は撮線装置のモード切り替えのパルスとは別のパルスであるパルスｐＲＥＳＭにより制御されるスイッチである。パルスｐＲＥＳＭは、転送ゲートのハイレベルと同期をとる、もしくは、転送ゲートがローレベルからハイレベルへ遷移するよりも所定時間前のタイミングでハイレベルとなる。そして転送ゲートがハイレベルからローレベルへ遷移するよりも所定時間後の時間でローレベルへと遷移する。第２のスイッチ６０２も２つのトランジスタにより構成される。

ＡＮＤ回路６０４、インバータ６０５は実施例１のＡＮＤ回路３０４、インバータ３０５と同様であるため詳細な説明は省略する。

第１のモードにおいては第１のスイッチ６０１の一方のトランジスタが導通し、他方のトランジスタが非導通となる。これによりインパータ６０５のＮ型のトランジスタのソースにはＶＲＥＳＬ０が供給される。つまり第１のモードの場合にはリセットトランジスタ２０３の非導通時にリセットトランジスタのゲートに供給される電圧はＶＲＥＳＬ０のみである。

第２のモードにおいては第１のスイッチ６０１を構成するトランジスタのうち、第１のモードで非導通であったトランジスタが導通状態となる。そして第２のスイッチ６０２のトランジスタの導通状態によって、インバータ６０５のＮ型トランジスタのソースに供給される電圧をＶＲＥＳＬ０とＶＲＥＳＬ１（ＶＲＥＳＬ０＜ＶＲＥＳＬ１）とで切り換えることが可能となる。つまり第２のモードにおいては１つのモード中においてリセットトランジスタの非導通時にリセットトランジスタのゲートに供給可能な電圧をＶＲＥＳＬ１とＶＲＥＳＬ０とで切り換えることができる。

このような構成によれば実施例１で得られる効果に加えて、リセットトランジスタ２０３が非導通となる期間中でも任意にリセットトランジスタのゲート電圧を切り替えることができる。このような構成によれば、画素から光信号を読み出す期間において、任意のタイミングでクリップ電圧を切り替えることが可能となる。

（実施例３）
図７に実施例３のリセットトランジスタの非導通時にリセットトランジスタのゲートに電圧を供給する部分の構成を示す。ここに示さない部分に関しては実施例１と同様の構成
を用いることができる。

ＡＮＤ回路７０４、インバータ７０５に関しては、実施例２のＡＮＤ回路６０４、インバータ６０５と同様であるため詳細な説明は省略する。

第１のスイッチ７０１は撮像装置のモード切り替えに応じて制御されるスイッチである。２つのトランジスタにより構成されている。第１のスイッチ７０１によりインバータ７０５のＮ型のトランジスタのソースに供給される電圧をＶＲＥＳＬ１とＶＲＥＳＬ２（ＶＲＥＳＬ１＜ＶＲＥＳＬ２）とで切り替え可能である。

第２のスイッチ７０２は撮像装置のモード切り替えのパルスとは別のパルスであるパルスｐＲＥＳＭにより制御されるスイッチである。２つのトランジスタにより構成される。パルスｐＲＥＳＭは、転送ゲートのハイレベルと同期をとる、もしくは、転送ゲートがローレベルからハイレベルへ遷移するよりも所定時間前のタイミングでハイレベルとなる。そして転送ゲートがハイレベルからローレベルへ遷移するよりも所定時間後の時間でローレベルへと遷移する。

本実施例によれば、実施例１，２の効果に加えて、リセットトランジスタの非導通時にリセットトランジスタのゲートに供給する電圧を３つの値から切り替えることが可能となる。たとえば、電圧ＶＲＥＳＬ０はフォトダイオードの飽和電荷に相当する電荷がフローティングディフュージョン２０５へ転送されたとしてもリセットトランジスタがクリップ動作を行なわない電圧である。電圧ＶＲＥＳＬ１、ＶＲＥＳＬ２はリセットトランジスタがクリップ動作を行ない得る電圧である。ＶＲＥＳＬ２の方がＶＲＥＳＬ１に比べて、フローティングディフュージョン２０５の電圧変化が小さい場合にもクリップし得る電圧である。つまり、クリップ動作を行ない得る電圧値を切り替え可能である。このような構成によれば、さらにクリップ回路のクリップ電圧の選択の自由度を高めることができる。

（実施例４）
本実施例の駆動パルス図を図８（ａ）〜（ｃ）に示す。本実施例の実施例１との違いは、リセットトランジスタの非導通時のリセットトランジスタのゲートに供給されるパルスの波形である。つまりクリップ回路のクリップ動作が異なる。その他の構成に関しては実施例１の構成を用いることができる。これまでの実施例と同様の構成に関しては同様の符号を付し詳細な説明は省略する。

実施例１では第１モード（高飽和モード）ではノイズ信号読み出し時及び光信号読出し時のリセットトランジスタのゲートレベルはＶＲＥＳＬ１であり、転送ゲート導通時のリセットトランジスタのゲートレベルも同じくＶＲＥＳＬ１である。ここでの光信号読出し、ノイズ信号読み出しとは画素の後段にある、例えば列回路において光信号、ノイズ信号を保持する動作を言う。これに対し、第２モード（高感度モード）ではノイズ信号読み出し時及び光信号読出し時のリセットトランジスタのゲートレベルはＶＲＥＳＬ２であり、転送ゲート導通時のリセットトランジスタのゲートレベルも同じくＶＲＥＳＬ２である。

本実施例においては、少なくとも転送ゲートの導通期間にリセットトランジスタのゲートレベルをＶＲＥＳＬ１に設定する動作を有する。

本実施例によれば、ノイズ信号読み出しのフローティングディフュージョンの電圧は、リセットトランジスタの非導通時はモードによらずＶＲＥＳＬ０となっている。容量結合によるフローティングディフュージョンの電圧変化はモードによらず一定にすることができる。このような動作によれば、ノイズ信号読み出し時と光信号読出し時とで画素の増幅トランジスタの動作点のずれを低減することができる。

よって、以上のような動作をもちいることにより、モードによって読み出し時の増幅トランジスタの動作点の変化を抑制しつつ、フローティングディフュージョンにおけるクリップ電圧のみを調整することが可能となる。図８を用いて具体的に説明する。

図８（ａ）においては非導通時のφＲＥＳのローレベルはＶＲＥＳＬ０で一定である。このような動作は例えば、図３、図６、７の構成により実現可能である。

期間ｔ１−ｔ２においてφＴＸはハイレベルとなりフォトダイオード２０１の電子を転送ゲート２０２により転送している。期間ｔ１−ｔ２も含めリセットトランジスタ２０３の非導通時のφＲＥＳはＶＲＥＳＬ０で一定である。電圧ＶＲＥＳＬ０はフォトダイオード２０１の飽和電荷量に相当する電荷が転送されたとしても、クリップ動作を行なわない電圧に設定されている。

次に、図８（ｂ）のパルス図を説明する。
時刻ｔ１において選択トランジスタを導通状態とする（第１ステップ）。
時刻ｔ２において、リセットトランジスタに第１の電圧ＶＲＥＳＬ０を供給する（第２ステップ）。
時刻ｔ３において、リセットトランジスタに第２の電圧ＶＲＥＳＬ１を供給する（第３ステップ）。
時刻ｔ４において、リセットトランジスタに第２の電圧ＶＲＥＳＬ１が供給された状態で、転送ゲートを導通状態とする（第４ステップ）。
時刻ｔ５において、転送ゲートを非導通状態とする（第５ステップ）。
時刻ｔ６において、リセットトランジスタのゲートに再び第１の電圧ＶＲＥＳＬ０を供給する。このようなパルスは図６、７のような構成で実現可能である。

図８（ｃ）も図８（ｂ）と同様の動作であるが、時刻ｔ３においてのφＲＥＳのレベルがＶＲＥＳＬ０からＶＲＥＳＬ２（ＶＲＥＳＬ０＜ＶＲＥＳＬ１＜ＶＲＥＳＬ２）に遷移している。そして期間ｔ４−ｔ５においてφＴＸが導通状態となった後、時刻ｔ６において、再びＶＲＥＳＬ２からＶＲＥＳＬ０に遷移する。このようなパルスは図７のような構成で実現可能である。図８（ｂ）、（ｃ）を切り替えることで、クリップ動作を行ない得るフローティングディフュージョン２０５の電圧変化を切り替えることができる。更に図８（ａ）のパルスで動作しうる構成にすれば、合わせて、クリップ動作を行なう場合とクリップ動作を行なわない場合とを切り替え可能である。

リセットトランジスタの非導通時のゲート電圧を複数有することで、撮像装置が図８（ａ）〜（ｃ）に示すような３つのモードもしくはそれ以上の数のモードを切り替えて動作可能となる。

以上、具体的な実施例を挙げて本発明を説明したが、発明の趣旨を超えない限りこれら実施例に限定されるものではない。電圧値としてＶＲＥＳＬ０、ＶＲＥＳＬ１、ＶＲＥＳＬ２を用いて説明しているが、これは各実施例において大小関係を規定するのみであり、異なる実施例間で電圧値が同じことを示しているものではない。

画素の増幅部の入力ノードのクリップ回路としてリセットトランジスタを例に説明したがこれに限るものではない。リセットトランジスタとは別に、増幅部の入力ノードにソースもしくはドレインが電気的に接続されたトランジスタを有していればよい。

たとえば画素の構成として転送ゲートを有する構成を例に説明したが、フォトダイオードと増幅トランジスタのゲートとが直接接続されているような構成においても本発明を適用可能である。この場合にクリップ動作はフォトダイオードに光が入射し電荷を蓄積している期間に行わせればよい。更に選択トランジスタが導通している期間も併せて行なってもよい。

また画素の増幅部の入力ノードであるフローティングディフュージョンにおいてクリップする構成に加えて、垂直出力線においてもクリップ回路を設けてもよい。垂直出力線に設けるクリップ回路は画素の増幅部から光信号を読出している期間だけでなく、ノイズ信号を読み出している期間においてもクリップ動作を行なわせてもよい。これはフォトダイオードに強い光が入射しフローティングディフュージョンに電荷が漏れ出すことで、ノイズ信号レベルが変化することを抑制することに効果がある。

１０１画素
２０１フォトダイオード
２０３リセットトランジスタ
２０４増幅トランジスタ
２０５フローティングディフュージョン

Claims

複数の画素を有し、各画素は、光電変換素子と、前記光電変換素子で生じた信号を増幅する増幅部と、前記光電変換素子の電荷を前記増幅部の入力ノードへ転送する転送ゲートと、を有する撮像装置であって、
前記増幅部の入力ノードにソースもしくはドレインが電気的に接続されたクリップトランジスタを有するクリップ回路を有しており、
前記クリップ回路は、
前記画素の光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を開始する時刻において、前記クリップトランジスタのゲートへ第１の電圧が供給される第１の動作と、
前記画素の光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を開始する時刻において、前記クリップトランジスタのゲートへ前記第１の電圧よりも高い第２の電圧が供給される第２の動作と、を切り換え可能であることを特徴とする撮像装置。
前記第１の動作において、前記光電変換素子の飽和電荷に相当する電荷が前記増幅部の入力ノードに転送された際に、前記クリップトランジスタはクリップ動作を行なわず、
前記第２の動作において、前記光電変換素子の飽和電荷に相当する電荷が前記増幅部の入力ノードに転送された際に、前記クリップトランジスタはクリップ動作を行なうことを特徴とする請求項１に記載の撮像装置。
前記クリップ回路は、前記増幅部が光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を開始する時刻において、前記クリップトランジスタのゲートへ前記第２の電圧よりも高い第３の電圧が供給される第３の動作に切り替え可能であることを特徴とする請求項１または２のいずれかに記載の撮像装置。
前記クリップ回路は、前記転送ゲートが前記光電変換素子の電荷を転送しない期間において、前記クリップトランジスタのゲートへ前記第２の電圧よりも低い電圧が供給される動作を行うことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
前記第１の動作において、前記画素の光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を終了する時刻において、前記クリップトランジスタのゲートへ前記第１の電圧が供給され、
前記第２の動作において、前記画素の光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を終了する時刻において、前記クリップトランジスタのゲートへ前記第２の電圧が供給されることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
前記第２の電圧が前記クリップトランジスタのゲートに供給される期間は、前記転送ゲートが前記光電変換素子の電荷を前記増幅部の入力ノードへ転送する期間よりも長い期間であることを特徴とする請求項１乃至５に記載の撮像装置。
前記画素は更に前記増幅部からの信号を出力するための信号線と前記増幅部とを接続する選択トランジスタを有し、
前記クリップ回路は、
前記選択トランジスタが導通状態である期間中において、
前記クリップトランジスタのゲートに前記第１の電圧が供給された後、
前記転送ゲートが導通状態となり前記光電変換素子の電荷が転送されている期間において、前記クリップトランジスタのゲートに前記第２の電圧が供給され、
前記転送ゲートが非導通状態となった後に、前記クリップトランジスタのゲートに前記第１の電圧が供給されることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
複数の画素を有し、各画素は、光電変換素子と、前記光電変換素子で生じた信号を増幅する増幅部と、前記増幅部の入力ノードにソースもしくはドレインが電気的に接続されたトランジスタと、前記光電変換素子の電荷を前記増幅部の入力ノードへ転送する転送ゲートと、を有する撮像装置の駆動方法であって、
前記画素の光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を開始する時刻において、前記トランジスタのゲートへ第１の電圧を供給する第１の動作と、
前記画素の光信号を読み出す期間のうち前記転送ゲートが前記光電変換素子の電荷の転送を開始する時刻において、前記トランジスタのゲートへ前記第１の電圧よりも高い第２の電圧を供給する第２の動作と、を切り換えることを特徴とする撮像装置の駆動方法。
前記第１の電圧は、前記光電変換素子の飽和電荷に相当する電荷が前記増幅部の入力ノードに転送された際にクリップ動作を行なわない電圧であり、
前記第２の電圧は、前記光電変換素子の飽和電荷に相当する電荷が前記増幅部の入力ノードに転送された際にクリップ動作を行なう電圧であることを特徴とする請求項８に記載の撮像装置の駆動方法。
前記増幅部からの信号を出力するための信号線と前記増幅部とを導通状態にする第１ステップと、
前記第１ステップの後に、前記トランジスタのゲートに前記第１の電圧を供給する第２ステップと、
前記第２ステップの後に、前記トランジスタのゲートに前記第２の電圧を供給する第３ステップと、
前記第３ステップの後に、前記トランジスタのゲートに前記第２の電圧が供給された状態で前記転送ゲートを導通状態とする第４ステップと、
前記第４ステップの後に、前記転送ゲートを非導通状態する第５ステップと、
前記トランジスタのゲートに前記第１の電圧を供給する第６ステップとを、この順で行うことを特徴とする請求項８または９のいずれかに記載の撮像装置の駆動方法。
前記クリップ回路は、
前記画素の光信号を読み出さない期間において、前記クリップ回路は、前記クリップトランジスタのゲートに前記第２の電圧よりも高い電圧が供給される動作を行うことを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
前記画素は更に、前記増幅部からの信号が出力するための信号線と前記増幅部とを接続する選択トランジスタを有し、
前記選択トランジスタが非導通状態である期間において、前記クリップ回路は、前記クリップトランジスタのゲートに前記第２の電圧よりも高い電圧が供給される動作を行うことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。