JP6007934B2 - Transmission margin judgment system and transmission margin judgment method - Google Patents
Transmission margin judgment system and transmission margin judgment method Download PDFInfo
- Publication number
- JP6007934B2 JP6007934B2 JP2014054849A JP2014054849A JP6007934B2 JP 6007934 B2 JP6007934 B2 JP 6007934B2 JP 2014054849 A JP2014054849 A JP 2014054849A JP 2014054849 A JP2014054849 A JP 2014054849A JP 6007934 B2 JP6007934 B2 JP 6007934B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- transmission margin
- control unit
- transmission
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
本発明は、伝送マージン判定システムおよび伝送マージン判定方法に関する。 The present invention relates to a transmission margin determination system and a transmission margin determination method.
デジタル伝送システムの品質を決定する方法の1つとして、BER(Bit Error Ratio)の測定がある。BERは、受信ビットとエラーの数をカウントすることによって求めることができる。受信した全ビット数に対するエラー・ビットの数の比が、BERとなる。 One method for determining the quality of a digital transmission system is to measure BER (Bit Error Ratio). The BER can be obtained by counting the number of received bits and errors. The ratio of the number of error bits to the total number of bits received is BER.
例えば、Fibre Channelと呼ばれるコンピュータと周辺機器を結ぶためのデータ転送方式においては、Fibre Channelの規格であるBER<1E−12に対し、8.5Gbpsのデータ転送速度では、伝送マージンをBER<1E−13で確保する場合は、20分以上必要であり、伝送マージンを、BER<1E−14で確保する場合は、3.3時間以上のデータ転送時間が必要であった。 For example, in a data transfer method for connecting a computer and a peripheral device called Fiber Channel, the transmission margin is set to BER <1E− at a data transfer rate of 8.5 Gbps compared to BER <1E-12 which is the standard of Fiber Channel. In the case of securing at 13, it takes 20 minutes or more, and when the transmission margin is secured at BER <1E-14, a data transfer time of 3.3 hours or more is necessary.
そのため、品質を向上しようとすると、検査時間の長さが課題となっていた。 Therefore, in order to improve the quality, the length of the inspection time has been a problem.
上記に関連する技術として、特許文献1には、差動入力回路の入出力特性をテストする場合において、反転入力信号と非反転入力信号の信号レベルの差を通常動作時よりも小さくすることで、動作が不安定な差動入力回路を検出する技術が開示されている。
As a technique related to the above,
しかしながら、特許文献1は、動作不安定な差動入力回路を検出はできるが、伝送マージンの検査は、できない、という課題があった。
However,
本発明の目的は、この点を鑑みたものであり、伝送マージンの検査を短時間で行うことができる伝送マージン判定システムを提供することにある。 An object of the present invention is to provide a transmission margin determination system capable of performing a transmission margin inspection in a short time.
本発明では、上記課題を解決するために、ドライバとレシーバ間を差動配線で接続し、ドライバとレシーバ間を伝送する信号のマージンを判定する伝送マージン判定システムにおいて、差動配線のそれぞれの側に直流バイアス電圧をかける第1の直流バイアス制御部および第2の直流バイアス制御部と、第1の直流バイアス制御部および第2の直流バイアス制御部にそれぞれ直流バイアス電圧をかけるよう制御する制御部と、制御部とレシーバに接続され、受信波形を判定する受信波形良否判定部を備えることを特徴としている。 In the present invention, in order to solve the above-described problem, a driver and a receiver are connected with a differential wiring, and a transmission margin determination system for determining a margin of a signal transmitted between the driver and the receiver is provided on each side of the differential wiring. The first DC bias control unit and the second DC bias control unit that apply a DC bias voltage to the first DC bias control unit, and the control unit that controls the DC bias voltage to be applied to the first DC bias control unit and the second DC bias control unit, respectively. And a reception waveform quality determination unit that is connected to the control unit and the receiver and determines the reception waveform.
また、本発明では、上記課題を解決するために、ドライバとレシーバ間を差動配線で接続し、ドライバとレシーバ間を伝送する信号のマージンを判定する伝送マージン判定システムの伝送マージン判定方法において、差動配線部のそれぞれの側に直流バイアス電圧をかけるステップと、それぞれ直流バイアス電圧をかけるよう制御するステップと、レシーバに接続され、受信波形を判定するステップとを備えることを特徴としている。 Further, in the present invention, in order to solve the above problem, in the transmission margin determination method of the transmission margin determination system for connecting the driver and the receiver with a differential wiring and determining the margin of the signal transmitted between the driver and the receiver, The method includes a step of applying a DC bias voltage to each side of the differential wiring section, a step of controlling to apply the DC bias voltage, and a step of determining a received waveform connected to the receiver.
本発明によれば、伝送マージンの検査を短時間で行うことができる伝送マージン判定システムを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the transmission margin determination system which can perform a transmission margin test | inspection in a short time can be provided.
以下、本発明の実施形態について図面を参照して詳細に説明する。
(実施の形態)
図1を用いて、本実施形態における伝送マージン判定システムの構成を説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment)
The configuration of the transmission margin determination system in this embodiment will be described with reference to FIG.
図1は、本実施形態の伝送マージン判定システムの構成を示すブロック図である。 FIG. 1 is a block diagram illustrating a configuration of a transmission margin determination system according to the present embodiment.
図1において、ドライバ部10はドライバ11を備え、一方レシーバ部20はレシーバ21と受信波形良否判定部22を備えている。ドライバ部10とレシーバ部20の間を差動配線9で、ACカップリングコンデンサ5、ACカップリングコンデンサ6、ACカップリングコンデンサ7、ACカップリングコンデンサ8を介して接続される。ドライバ11から送信された信号はレシーバ21で受信し、受信波形良否判定部22で受信波形の良否を判定している。実際は、一対の差動配線9が、複数束ねられて伝送経路が形成されているので、ドライバ部10、レシーバ部20には、伝送経路の数に対応したドライバ、レシーバ、受信波形良否判定部が備えられている。 In FIG. 1, the driver unit 10 includes a driver 11, while the receiver unit 20 includes a receiver 21 and a received waveform quality determination unit 22. The driver unit 10 and the receiver unit 20 are connected by a differential wiring 9 via an AC coupling capacitor 5, an AC coupling capacitor 6, an AC coupling capacitor 7, and an AC coupling capacitor 8. The signal transmitted from the driver 11 is received by the receiver 21, and the received waveform quality determination unit 22 determines the quality of the received waveform. Actually, since a plurality of pairs of differential wirings 9 are bundled to form a transmission path, the driver unit 10 and the receiver unit 20 include drivers, receivers, and received waveform pass / fail judgment units corresponding to the number of transmission paths. Is provided.
ここで、差動配線9のTrue側(+側)に、高速信号に影響を与えないようにインダクタ4を介してDCバイアス制御部1を接続し、同様に差動配線9のCompliment側(−側)に、高速信号に影響を与えないようにインダクタ3を介してDCバイアス制御部2を接続する。DCバイアス制御部1とDCバイアス制御部2は差動配線9の+側、−側に個別に直流の電位を与えることができる。
Here, the DC
制御部30は、DCバイアス制御部1、DCバイアス制御部2および受信波形良否判定部22に接続され、本実施形態における伝送マージン判定システム全体を制御する。
The
図1から図5を用いて、本実施形態の動作について説明する。 The operation of this embodiment will be described with reference to FIGS.
図2は、図1の伝送マージン判定システムを用い、DCバイアス制御部1とDCバイアス制御部2が同電位のDCバイアス値101を差動配線9の+側、−側に与えた場合の伝送波形を示す図である。
2 shows the transmission when the DC
この場合、DCバイアス制御部1とDCバイアス制御部2が同電位のDCバイアス値101をレシーバ21に与えていることより、レシーバ21での受信波形にはDCバイアスの影響がなく、DCバイアスを与えていない場合と等価の受信波形を得ることができる。尚、レシーバの動作限界300をアイマスクとして図示しており、伝送マージンに対応した電位差301が確保されているものとする。
In this case, since the DC
図3は、図1の伝送マージン判定システムを用い、DCバイアス制御部1とDCバイアス制御部2にそれぞれDCバイアス値102、DCバイアス値202を差動配線9の+側、−側に与えた場合の伝送波形を示す図である。
3 applies the DC bias value 102 and the DC bias value 202 to the + side and − side of the differential wiring 9 respectively to the DC
この場合、DCバイアス制御部1とDCバイアス制御部2がそれぞれDCバイアス値102、DCバイアス値202を差動配線9の+側、−側に与えていることより、レシーバ21での受信波形は、DCバイアス値102とDCバイアス値202の電位差分シフトする。ここで、レシーバの動作限界300を受信波形が割り込むと、伝送マージンに対応した電位差302は無くなり、受信波形良否判定部22は、伝送エラーと判定する。制御部30は、差動配線9の差動信号のアイ開口が狭まるように、DCバイアス制御部1とDCバイアス制御部2とを制御して、伝送マージンと電位差の相関を把握しておく。
In this case, since the DC
図4は、図1の制御部30によって制御される、伝送マージンの検査方法を示すフローチャートである。検査の前には、あらかじめ受信波形良否判定部22で伝送エラーとなるときの電位差400を確認しておき、伝送マージンと電位差の相関を把握しておき(S500)、制御部30内の記憶部(図示せず)に記憶しておく。
FIG. 4 is a flowchart showing a transmission margin inspection method controlled by the
すなわち、DCバイアス制御部1および2に異なるDCバイアス値102、202を印加して電位差を与え、伝送中にその電位差を拡大していくと、あるところで伝送エラーが発生し始める。その伝送エラーが始まるまでの電位差が伝送マージンに対応する。図2に示すように、伝送マージンに対応した電位差301はレシーバ21で受信する信号電圧の振幅と、レシーバ動作限界300の差で決まる。その上で確保したい伝送マージンに対応した電位差を電位差判定値として決定しておき(S501)、これも制御部30内の記憶部に記憶しておく。
That is, when different DC bias values 102 and 202 are applied to the DC
確保したい伝送マージンを得られる範囲内で、伝送エラーが始まるまでの電位差の最大値を求める。この電位差を電位差判定値として決定するのである。 The maximum value of the potential difference until the transmission error starts is determined within a range where the transmission margin to be secured can be obtained. This potential difference is determined as a potential difference determination value.
検査開始(S502)後、まず、DCバイアス制御部1とDCバイアス制御部2に電位差ゼロを設定し(S503)、データ伝送を開始させる(S504)。この状態が図2である。その後、DCバイアス制御部1とDCバイアス制御部2に、(S501)で決定した電位差判定値を設定し(S505)、伝送エラーが発生するかの有無を確認する(S506)。言い換えればアイ開口が狭まるようにDCバイアス値102、202を印加する。アイ開口が狭まっていき、レシーバ受信限界300と一致すると伝送エラーが発生し始める。この状態が図3である。伝送エラーを検出した場合(S506のNG)は、一対の差動配線9が、複数束ねられて伝送経路が形成されているので、複数ある伝送経路のうち、どの経路でエラーしたかの特定を行う(S507)。この場合は、エラーが発生した受信波形良否判定部を特定すればよい。(S506のOK)の場合は伝送エラーが起きなかった場合であり、伝送マージンが確保されていることを示している。
After the start of inspection (S502), first, a potential difference of zero is set in the
そして、DCバイアス制御部1とDCバイアス制御部2に電位差ゼロを設定し(S508)、データ伝送を終了させる(S509)。そして、検査は終了となる(S510)。
Then, zero potential difference is set in the DC
図5は、図4での良否判定結果を示す図である。DCバイアス制御部1とDCバイアス制御部2に電位差判定値511を設定し、伝送エラーが発生した場合は、電位差判定値511より低く伝送マージンが不足しており、逆に、伝送エラーが発生しなかった場合は、電位差が判定値より高く伝送マージンが確保されていることを示している。
FIG. 5 is a diagram showing the pass / fail judgment result in FIG. When a potential difference determination value 511 is set in the DC
以上説明してきたように、本実施形態の伝送マージン判定システムおよび伝送マージン判定方法は、エラーレートを計測する方式ではなく、DCバイアス回路を用いて差動信号の+側と−側に電位差を与える方式のため、伝送マージンが確保されていることを早く検出することができ、伝送マージンの判定時間を大幅に短縮できることになる。
As described above, the transmission margin determination system and the transmission margin determination method of this embodiment give a potential difference between the + side and the − side of a differential signal using a DC bias circuit, not a method of measuring an error rate. Because of this method, it is possible to quickly detect that a transmission margin is secured , and the transmission margin determination time can be greatly shortened.
尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。 The present invention is not limited to the above-described embodiment, and can be implemented with various changes and modifications without departing from the gist of the present invention.
本発明は、高速シリアル伝送回路を搭載したプリント配線基板の検査や装置間を繋ぐケーブルインタフェースの検査、および、高速シリアル伝送の伝送マージン評価に利用可能である。 The present invention can be used for inspection of a printed wiring board equipped with a high-speed serial transmission circuit, inspection of a cable interface connecting apparatuses, and transmission margin evaluation of high-speed serial transmission.
1 DCバイアス制御部
2 DCバイアス制御部
3 インダクタ
4 インダクタ
5 ACカップリングコンデンサ
6 ACカップリングコンデンサ
7 ACカップリングコンデンサ
8 ACカップリングコンデンサ
9 差動配線
10 ドライバ部
11 ドライバ
20 レシーバ部
21 レシーバ
22 受信波形良否判定部
30 制御部
DESCRIPTION OF
Claims (6)
前記差動配線のそれぞれの側に直流バイアス電圧をかける第1の直流バイアス制御部および第2の直流バイアス制御部と、
前記第1の直流バイアス制御部および前記第2の直流バイアス制御部にそれぞれ直流バイアス電圧をかけるよう制御する制御部と、
前記制御部と前記レシーバに接続され、受信波形の振幅に対応する電圧値が前記レシーバの動作限界よりも小さいか否かを判定する受信波形良否判定部と、
前記制御部が前記直流バイアス電圧をかけた後、前記電圧値が前記動作限界よりも小さいと前記受信波形良否判定部が判定した場合は伝送マージンが確保されていないと判定し、前記電圧値が前記動作限界以上と前記受信波形良否判定部が判定した場合は伝送マージンが確保されていると判定する伝送マージン判定部と、
を備えることを特徴とする伝送マージン判定システム。 In the transmission margin determination system for determining a margin of a signal transmitted between the driver and the receiver by connecting the driver and the receiver with a differential wiring,
A first DC bias controller and a second DC bias controller that apply a DC bias voltage to each side of the differential wiring;
A control unit that controls to apply a DC bias voltage to each of the first DC bias control unit and the second DC bias control unit;
A reception waveform pass / fail determination unit that is connected to the control unit and the receiver and determines whether a voltage value corresponding to an amplitude of the reception waveform is smaller than an operation limit of the receiver;
After the controller applies the DC bias voltage, if the received waveform quality determining unit determines that the voltage value is smaller than the operation limit, it determines that a transmission margin is not secured, and the voltage value is A transmission margin determination unit that determines that a transmission margin is secured when the reception waveform quality determination unit determines that the operation limit is exceeded or more;
A transmission margin judgment system comprising:
インダクタを用いて前記差動配線に直流バイアスを印加することを特徴とする請求項1から3のうち1に記載の伝送マージン判定システム。 The first DC bias control unit and the second DC bias control unit are:
4. The transmission margin determination system according to claim 1, wherein a DC bias is applied to the differential wiring using an inductor.
前記差動配線部のそれぞれの側に直流バイアス電圧をかけるステップと、
それぞれ直流バイアス電圧をかけるよう制御するステップと、
前記レシーバにおける受信波形の振幅に対応する電圧値が前記レシーバの動作限界よりも小さいか否かを判定する受信波形良否判定ステップと、
前記制御後、前記受信波形良否判定ステップにより前記電圧値が前記動作限界よりも小さいと判定された場合には伝送マージンが確保されていないと判定し、前記制御後、前記受信波形良否判定ステップにより前記電圧値が前記動作限界以上と判定された場合には伝送マージンが確保されていると判定する伝送マージン判定ステップと、
を備えることを特徴とする伝送マージン判定方法。 In the transmission margin judgment method of the transmission margin judgment system for connecting a driver and a receiver with a differential wiring and judging a margin of a signal transmitted between the driver and the receiver,
Applying a DC bias voltage to each side of the differential wiring portion;
Each controlling to apply a DC bias voltage;
A reception waveform pass / fail determination step for determining whether a voltage value corresponding to the amplitude of the reception waveform in the receiver is smaller than an operation limit of the receiver;
After the control, when it is determined by the received waveform quality determination step that the voltage value is smaller than the operation limit, it is determined that a transmission margin is not secured, and after the control, the received waveform quality determination step is performed. A transmission margin determination step for determining that a transmission margin is secured when the voltage value is determined to be equal to or greater than the operation limit;
A transmission margin determination method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014054849A JP6007934B2 (en) | 2014-03-18 | 2014-03-18 | Transmission margin judgment system and transmission margin judgment method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014054849A JP6007934B2 (en) | 2014-03-18 | 2014-03-18 | Transmission margin judgment system and transmission margin judgment method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015177514A JP2015177514A (en) | 2015-10-05 |
| JP6007934B2 true JP6007934B2 (en) | 2016-10-19 |
Family
ID=54256226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014054849A Expired - Fee Related JP6007934B2 (en) | 2014-03-18 | 2014-03-18 | Transmission margin judgment system and transmission margin judgment method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6007934B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7505437B2 (en) * | 2021-04-02 | 2024-06-25 | 株式会社デンソー | Vehicle-mounted camera system control device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142247A (en) * | 1988-11-24 | 1990-05-31 | Fujitsu Ltd | Identification margin monitoring system |
| JPH0330528A (en) * | 1989-06-28 | 1991-02-08 | Hitachi Ltd | Equalizer and performance evaluating method for the same |
| JP5074300B2 (en) * | 2008-06-09 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP5195177B2 (en) * | 2008-09-01 | 2013-05-08 | 富士通株式会社 | Signal transmission system evaluation device, signal transmission system evaluation method, signal transmission system evaluation program |
-
2014
- 2014-03-18 JP JP2014054849A patent/JP6007934B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015177514A (en) | 2015-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106771828B (en) | Power receiving device detection device and method for power over Ethernet system | |
| US20110019762A1 (en) | Information transmission system, information transmission device, information transmission method, and computer readable medium storing a program for information transmission | |
| CN102931920B (en) | Transmission circuit suitable for input/output interface and signal transmission method thereof | |
| CN110716120A (en) | Calibration method for channel delay deviation of automatic chip test equipment | |
| CN108693404A (en) | Link impedance detection chip and method | |
| US20130151185A1 (en) | Semiconductor device | |
| US8817908B2 (en) | Generating and/or receiving, at least in part, signal that includes at least one waveform | |
| JP6007934B2 (en) | Transmission margin judgment system and transmission margin judgment method | |
| TW201510541A (en) | Test circuit and test method | |
| EP2538626B1 (en) | Transceiver self-diagnostics for electromagnetic interference (EMI) degradation in balanced channels | |
| US10184982B2 (en) | Circuit and method for differential signal skew detection | |
| US20140254650A1 (en) | Adaptable receiver detection | |
| CN106209492A (en) | The error-code testing method of a kind of backboard and system | |
| WO2014049752A1 (en) | Data transmission device and data transmission method | |
| US20230273251A1 (en) | Communication Device, Communication System, and Communication Method | |
| CN106341831A (en) | Method and device for measuring sensitivity | |
| JP5838817B2 (en) | Transmission / reception system and program | |
| JP2012103027A (en) | Disconnection sign detection system | |
| JPWO2008152695A1 (en) | Electronic device, test method for electronic device | |
| CN116319475B (en) | Signal analysis method, device, equipment and storage medium | |
| JP6381452B2 (en) | Jitter separator | |
| JP4924231B2 (en) | Semiconductor test equipment | |
| JP2008232685A (en) | Semiconductor test equipment | |
| JP2012151808A (en) | Decision feedback automatic equalizer evaluation device and method | |
| CN109946068A (en) | A method and device for detecting abnormality of a transmission belt in a drive assembly |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6007934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |