JP6009590B2 - シフトレジスタの作製方法 - Google Patents

Description

本発明の一態様は、シフトレジスタに関する。また、該シフトレジスタを含む駆動回路を
備えた表示装置に関する。

液晶表示装置に代表されるように、ガラス基板などの平板に形成される薄膜トランジスタ
（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）は、主にアモル
ファスシリコン又は多結晶シリコンなどの半導体材料を用いて作製される。アモルファス
シリコンを用いたＴＦＴは、電界効果移動度が低いもののガラス基板の大面積化に対応す
ることができる。一方、多結晶シリコンを用いたＴＦＴは、電界効果移動度が高いものの
レーザアニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応
しないといった特性を有している。

これに対し、半導体材料として酸化物半導体を用いるＴＦＴが注目されている。例えば、
半導体材料として酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてＴＦＴを作
製し、画像表示装置のスイッチング素子として用いる技術が特許文献１及び特許文献２で
開示されている。

酸化物半導体にチャネル形成領域を設けたＴＦＴは、アモルファスシリコンを用いたＴＦ
Ｔよりも高い電界効果移動度が得られている。また、酸化物半導体膜は、スパッタリング
法などによって３００℃以下の温度での膜形成が可能であり、多結晶シリコンを用いたＴ
ＦＴよりも作製が容易である。

このような酸化物半導体を用いて作製されたＴＦＴは、液晶ディスプレイ、エレクトロル
ミネセンスディスプレイ（ＥＬディスプレイともいう）又は電子ペーパなどの表示装置の
画素部及び駆動回路を構成するスイッチング素子に適用することが期待されている。例え
ば、上記の酸化物半導体を用いて作製されたＴＦＴによって表示装置の画素部及び駆動回
路を構成する技術が非特許文献１で開示されている。

ただし、上記の酸化物半導体を用いて作製されたＴＦＴは、全てｎチャネル型トランジス
タである。そのため、酸化物半導体を用いて作製した薄膜トランジスタを用いて駆動回路
を構成する場合、当該駆動回路は、ｎチャネル型トランジスタのみ（以下、単極性のトラ
ンジスタともいう）によって構成されることになる。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

Ｔ．Ｏｓａｄａ，他８名，ＳＩＤ ０９ ＤＩＧＥＳＴ，ｐｐ．１８４−１８７（２００９）

駆動回路は、シフトレジスタ及びバッファなどによって構成される。当該シフトレジスタ
が、例えば単極性のトランジスタによって構成される場合、各フリップフロップの出力信
号の電圧がトランジスタのしきい値電圧分低下する又は増加するなどの問題が生じる。そ
のため、当該問題が生じる箇所においては、ブートストラップが利用されることが多い。
さらに、ブートストラップを利用した駆動回路の負荷が大きくなるような場合、当該駆動
回路に生じる寄生容量も大きくなる。これにより、当該駆動回路に用いられるシフトレジ
スタの消費電力が寄生容量によって大きくなるという問題がある。

本発明の一態様では、シフトレジスタの消費電力を低減することを課題の一つとする。

本発明の一態様は、シフトレジスタにおける各フリップフロップに入力されるクロック信
号の種類をできるだけ異ならせることにより、各動作期間において、より選択的に各フリ
ップフロップを動作させるものである。これにより、消費電力の低減を図る。

本発明の一態様は、第１の期間において第１の電圧状態であり、第２の期間乃至第４の期
間において第２の電圧状態である第１のクロック信号が入力される第１のフリップフロッ
プと、第２の期間の少なくとも一部において第１の電圧状態であり、第３の期間の少なく
とも一部及び第４の期間において第２の電圧状態である第２のクロック信号が入力される
第２のフリップフロップと、第１の期間、第２の期間、及び第４の期間において第２の電
圧状態であり、第３の期間において第１の電圧状態である第３のクロック信号が入力され
る第３のフリップフロップと、第１の期間の少なくとも一部及び第２の期間において第２
の電圧状態であり、第４の期間の少なくとも一部において第１の電圧状態である第４のク
ロック信号が入力される第４のフリップフロップと、を有するシフトレジスタである。

本発明の一態様は、第１のクロック信号が入力される第１のクロック信号線と、第２のク
ロック信号が入力される第２のクロック信号線と、第３のクロック信号が入力される第３
のクロック信号線と、第４のクロック信号が入力される第４のクロック信号線と、高電源
電圧が与えられる第１の電源線と、低電源電圧が与えられる第２の電源線と、を有し、第
１のフリップフロップ乃至第４のフリップフロップのそれぞれは、ゲート、ソース、及び
ドレインを有し、ゲートにスタート信号が入力され、ソース及びドレインのいずれか一方
が第１の電源線に電気的に接続された第１のトランジスタと、ゲート、ソース、及びドレ
インを有し、ゲートが第１のトランジスタのソース及びドレインの他方に電気的に接続さ
れ、ソース及びドレインのいずれか一方が第１のクロック信号線乃至第４のクロック信号
線のいずれか一つに電気的に接続され、ソース及びドレインのいずれか他方を介して出力
信号が出力される第２のトランジスタと、ゲート、ソース、及びドレインを有し、ソース
及びドレインのいずれか一方が第２のトランジスタのゲートに電気的に接続され、ソース
及びドレインのいずれか他方が第２の電源線に電気的に接続された第３のトランジスタと
、を有するシフトレジスタであってもよい。

本発明の一態様は、第１のトランジスタ乃至第３のトランジスタが同一の導電型であるシ
フトレジスタであってもよい。

本発明の一態様は、第１のトランジスタ乃至第３のトランジスタのそれぞれがチャネル形
成層としての機能を有する酸化物半導体層を有するシフトレジスタであってもよい。

本発明の一態様は、上記いずれか一つに記載のシフトレジスタを有する駆動回路と、駆動
回路により表示状態が制御される画素を含む画素部と、を有する表示装置である。

本発明の一態様は、第１のフリップフロップ乃至第４のフリップフロップを有するシフト
レジスタの駆動方法であって、第１の期間において第１の電圧状態であり、第２の期間乃
至第４の期間において第２の電圧状態である第１のクロック信号を第１のフリップフロッ
プに入力することと、第２の期間の少なくとも一部において第１の電圧状態であり、第３
の期間の少なくとも一部及び第４の期間において第２の電圧状態である第２のクロック信
号を第２のフリップフロップに入力することと、第１の期間、第２の期間、及び第４の期
間において第２の電圧状態であり、第３の期間において第１の電圧状態である第３のクロ
ック信号を第３のフリップフロップに入力することと、第１の期間の少なくとも一部及び
第２の期間において第２の電圧状態であり、第４の期間の少なくとも一部において第１の
電圧状態である第４のクロック信号を第４のフリップフロップに入力することと、を含む
シフトレジスタの駆動方法である。

本発明の一態様により、フリップフロップをより選択的に動作させることができるため、
シフトレジスタの消費電力を低減することができる。

実施の形態１におけるシフトレジスタの構成の一例を示す回路ブロック図である。 図１に示すシフトレジスタの動作の一例を説明するためのタイミングチャートである。 実施の形態２におけるフリップフロップの回路構成の一例を示す回路図である。 図３に示すフリップフロップの動作の一例を説明するためのタイミングチャートである。 実施の形態３における本発明の一態様であるシフトレジスタに適用可能なトランジスタの構造の一例を示す図である。 実施の形態３における本発明の一態様であるシフトレジスタに適用可能なトランジスタの構造の他の一例を示す図である。 実施の形態３における本発明の一態様であるシフトレジスタに適用可能な複数のトランジスタの構造の一例を示す図である。 図５に示すトランジスタの作製方法の一例を示す図である。 実施の形態４における本発明の一態様であるシフトレジスタに適用可能なトランジスタの構造の他の一例を示す図である。 実施の形態５における本発明の一態様であるシフトレジスタに適用可能なトランジスタの構造の他の一例を示す図である。 実施の形態６における表示装置のブロック図を説明する図である。 実施の形態６における信号線駆動回路の構成を説明する図とタイミングチャートである。 実施の形態６におけるシフトレジスタの構成を示す回路図である。 実施の形態６におけるシフトレジスタの構成を示す回路図及び実施の形態６におけるシフトレジスタの動作を説明するためのタイミングチャートである。 実施の形態７における表示装置の画素の回路構成を示す回路図である。 実施の形態７における表示装置の画素の構造を示す図である。 実施の形態７における表示装置の画素の構造を示す図である。 実施の形態８における表示装置の画素の回路構成を示す回路図である。 実施の形態８における表示装置の画素の構造を示す断面図である。 実施の形態８における表示装置の構造を示す図である。 実施の形態９における電子ペーパの構造を示す断面図である。 実施の形態９における電子ペーパを適用した電子機器を示す図である。 実施の形態１０における表示装置の構造を示す図である。 実施の形態１１における電子機器を示す図である。 実施の形態１１における電子機器を示す図である。 実施の形態１１における電子機器を示す図である。 実施例１における発光表示装置の画素部のレイアウトを示す図である。 実施例１における発光表示装置の消費電力の測定結果を示す図である。

本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではないとする。

（実施の形態１）
本実施の形態では、本発明の一態様であるシフトレジスタについて説明する。

本実施の形態におけるシフトレジスタの構成について図１を用いて説明する。図１は、本
実施の形態におけるシフトレジスタの構成の一例を示す回路ブロック図である。

図１に示すシフトレジスタは、複数のクロック信号線と、複数のクロック信号線の少なく
とも一つに電気的に接続された複数のフリップフロップにより構成される複数段のフリッ
プフロップと、を有する。複数のクロック信号線のそれぞれに入力されるクロック信号は
、互いにハイレベルになるタイミング及びローレベルになるタイミングが異なる。なお、
図１に示すシフトレジスタでは、クロック信号線１０１に電気的に接続された第１段目の
フリップフロップ（フリップフロップ１０５＿１又はＦＦ１ともいう）から順に、クロッ
ク信号線１０２に電気的に接続された第２段目のフリップフロップ（フリップフロップ１
０５＿２又はＦＦ２ともいう）、クロック信号線１０３に電気的に接続された第３段目の
フリップフロップ（フリップフロップ１０５＿３又はＦＦ３ともいう）、クロック信号線
１０４に電気的に接続された第４段目のフリップフロップ（フリップフロップ１０５＿４
又はＦＦ４ともいう）と続き、第ｎ−２段目（ｎは４以上の自然数）のフリップフロップ
（フリップフロップ１０５＿ｎ−２又はＦＦｎ−２ともいう）、第ｎ−１段目のフリップ
フロップ（フリップフロップ１０５＿ｎ−１又はＦＦｎ−１ともいう）、及び第ｎ段目の
フリップフロップ（フリップフロップ１０５＿ｎ又はＦＦｎともいう）を有する例につい
て説明するが、必ずしもこれに限定されず、少なくとも、第１のフリップフロップ、第２
のフリップフロップ、第３のフリップフロップ、及び第４のフリップフロップを有する構
成であればよい。また、第１のフリップフロップ乃至第４のフリップフロップは、互いに
隣り合う段のフリップフロップである必要はなく、例えば複数段おきのフリップフロップ
を、それぞれ順に第１のフリップフロップ、第２のフリップフロップ、第３のフリップフ
ロップ、及び第４のフリップフロップとすることもできる。

クロック信号線１０１は、クロック信号ＣＫ１が入力される配線である。クロック信号Ｃ
Ｋ１は、デューティー比が２５％以下であることが好ましい。ここでは、クロック信号Ｃ
Ｋ１のデューティー比を２５％として説明する。

クロック信号線１０２は、クロック信号ＣＫ２が入力される配線である。クロック信号Ｃ
Ｋ２は、デューティー比が２５％以下であることが好ましい。ここでは、クロック信号Ｃ
Ｋ２のデューティー比を２５％として説明する。

クロック信号線１０３は、クロック信号ＣＫ３が入力される配線である。クロック信号Ｃ
Ｋ３は、デューティー比が２５％以下であることが好ましい。ここでは、クロック信号Ｃ
Ｋ３のデューティー比を２５％として説明する。

クロック信号線１０４は、クロック信号ＣＫ４が入力される配線である。クロック信号Ｃ
Ｋ４は、デューティー比が２５％以下であることが好ましい。ここでは、クロック信号Ｃ
Ｋ４のデューティー比を２５％として説明する。

クロック信号ＣＫ１乃至クロック信号ＣＫ４のそれぞれは、例えばＡＮＤ回路を用いて生
成することができる。例えばパルス幅の異なる２つクロック信号を入力信号としてＡＮＤ
回路に入力することにより、ＡＮＤ回路において、入力された２つのクロック信号に応じ
て電圧状態が設定され、クロック信号ＣＫ１乃至クロック信号ＣＫ４のいずれかの信号が
出力信号として出力される。このとき、出力されるクロック信号のデューティー比は、入
力される２つのクロック信号のパルス幅によって適宜設定することができる。

フリップフロップ１０５＿１は、スタート信号（セット信号ともいう）として信号ＳＰが
入力され、クロック信号としてクロック信号ＣＫ１が入力され、入力された信号ＳＰ及び
クロック信号ＣＫ１に応じて状態が設定された信号ＦＦ１ｏｕｔを出力信号として出力す
る機能を有する。

なお、本明細書において、信号の状態とは、例えば信号の電圧、電流、又は周波数などの
ことをいう。

なお、一般的に電圧とは、２点間における電位の差（電位差ともいう）のことをいう。し
かし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることが
できるため、区別が困難である。そこで、本願の書類（明細書及び特許請求の範囲）では
、特に指定する場合を除き、ある一点の電位と基準となる電位の電位差を該一点の電圧と
して用いる場合がある。

また、本明細書における信号としては、例えば電圧、電流、抵抗、又は周波数などを用い
たアナログ信号又はデジタル信号を用いることができる。例えば電圧を用いた信号（電圧
信号ともいう）としては、少なくとも第１の電圧状態及び第２の電圧状態を有する信号を
用いることが好ましく、例えば第１の電圧状態としてハイレベルの電圧状態及び第２の電
圧状態としてローレベルの電圧状態を有する２値のデジタル信号などを用いることができ
る。なお、２値のデジタル信号において、ハイレベルの電圧をＶ_Ｈともいい、ローレベル
の電圧をＶ_Ｌともいう。また、第１の電圧状態の電圧及び第２の電圧状態の電圧は、それ
ぞれ一定値であることが好ましい。しかし、電子回路では、例えばノイズなどの影響があ
るため、第１の電圧状態の電圧及び第２の電圧状態の電圧は、一定値ではなく、それぞれ
一定の範囲内の値であればよい。

また、本明細書において、第１、第２などの序数を用いた用語は、それぞれの要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。

フリップフロップ１０５＿２は、スタート信号としてフリップフロップ１０５＿１の出力
信号である信号ＦＦ１ｏｕｔが入力され、クロック信号としてクロック信号ＣＫ２が入力
され、入力された信号ＦＦ１ｏｕｔ及びクロック信号ＣＫ２に応じて状態が設定された信
号ＦＦ２ｏｕｔを出力信号として出力する機能を有する。

フリップフロップ１０５＿３は、スタート信号としてフリップフロップ１０５＿２の出力
信号である信号ＦＦ２ｏｕｔが入力され、クロック信号としてクロック信号ＣＫ３が入力
され、入力された信号ＦＦ２ｏｕｔ及びクロック信号ＣＫ３に応じて状態が設定された信
号ＦＦ３ｏｕｔを出力信号として出力する機能を有する。

フリップフロップ１０５＿４は、スタート信号としてフリップフロップ１０５＿３の出力
信号である信号ＦＦ３ｏｕｔが入力され、クロック信号としてクロック信号ＣＫ４が入力
され、入力された信号ＦＦ３ｏｕｔ及びクロック信号ＣＫ４に応じて状態が設定された信
号ＦＦ４ｏｕｔを出力信号として出力する機能を有する。

次に、本実施の形態のシフトレジスタの動作（駆動方法ともいう）の一例として、フリッ
プフロップ１０５＿１乃至フリップフロップ１０５＿４の動作について図２を用いて説明
する。図２は、図１に示すシフトレジスタの動作の一例を説明するためのタイミングチャ
ートであり、信号ＳＰ、クロック信号ＣＫ１、クロック信号ＣＫ２、クロック信号ＣＫ３
、クロック信号ＣＫ４、信号ＦＦ１ｏｕｔ、信号ＦＦ２ｏｕｔ、信号ＦＦ３ｏｕｔ、及び
信号ＦＦ４ｏｕｔの信号波形をそれぞれ示したものである。なお、図２を用いて説明する
図１に示すシフトレジスタの動作の一例では、信号ＳＰ、クロック信号ＣＫ１、クロック
信号ＣＫ２、クロック信号ＣＫ３、クロック信号ＣＫ４、信号ＦＦ１ｏｕｔ、信号ＦＦ２
ｏｕｔ、信号ＦＦ３ｏｕｔ、及び信号ＦＦ４ｏｕｔの各信号を２値のデジタル信号とする
。また、本実施の形態におけるシフトレジスタの動作では、図２に示す信号ＳＰ、クロッ
ク信号ＣＫ１、クロック信号ＣＫ２、クロック信号ＣＫ３、クロック信号ＣＫ４、信号Ｆ
Ｆ１ｏｕｔ、信号ＦＦ２ｏｕｔ、信号ＦＦ３ｏｕｔ、及び信号ＦＦ４ｏｕｔの各信号の電
圧状態を全て反転させた場合であっても同様の動作を行うことができる。

図２に示すように、図１に示すシフトレジスタの一例は、期間１１１、期間１１２、期間
１１３、期間１１４、及び期間１１５に分けることができる。なお、本明細書において期
間の長さは、例えば各クロック信号に応じて適宜設定することができる。ここでは、一例
として各期間の長さは等しいものとし、各期間における動作について以下に説明する。

まず、時刻Ａ１において、信号ＳＰがハイレベルになり、クロック信号ＣＫ１がローレベ
ルになり、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫ３がローレベルに
なり、クロック信号ＣＫ４がハイレベルになる。期間１１１では、信号ＳＰはハイレベル
であり、クロック信号ＣＫ１はローレベルであり、クロック信号ＣＫ２はローレベルであ
り、クロック信号ＣＫ３はローレベルであり、クロック信号ＣＫ４はハイレベルである。

このとき、フリップフロップ１０５＿１は、セット状態になる。また、信号ＳＰ及びクロ
ック信号ＣＫ１の電圧状態に応じて信号ＦＦ１ｏｕｔがローレベルになり、信号ＦＦ１ｏ
ｕｔ及びクロック信号ＣＫ２の電圧状態に応じて信号ＦＦ２ｏｕｔがローレベルになり、
信号ＦＦ２ｏｕｔ及びクロック信号ＣＫ３の電圧状態に応じて信号ＦＦ３ｏｕｔがローレ
ベルになり、信号ＦＦ３ｏｕｔ及びクロック信号ＣＫ４の電圧状態に応じて信号ＦＦ４ｏ
ｕｔがローレベルになる。

次に、時刻Ａ２において、信号ＳＰがローレベルになり、クロック信号ＣＫ１がハイレベ
ルになり、クロック信号ＣＫ２はローレベルのままであり、クロック信号ＣＫ３はローレ
ベルのままであり、クロック信号ＣＫ４はローレベルになる。期間１１２では、信号ＳＰ
はローレベルであり、クロック信号ＣＫ１はハイレベルであり、クロック信号ＣＫ２はロ
ーレベルであり、クロック信号ＣＫ３はローレベルであり、クロック信号ＣＫ４はローレ
ベルである。

このとき、信号ＳＰ及びクロック信号ＣＫ１の電圧状態に応じて信号ＦＦ１ｏｕｔがハイ
レベルになり、信号ＦＦ１ｏｕｔ及びクロック信号ＣＫ２の電圧状態に応じて信号ＦＦ２
ｏｕｔがローレベルであり、信号ＦＦ２ｏｕｔ及びクロック信号ＣＫ３の電圧状態に応じ
て信号ＦＦ３ｏｕｔがローレベルであり、信号ＦＦ３ｏｕｔ及びクロック信号ＣＫ４の電
圧状態に応じて信号ＦＦ４ｏｕｔがローレベルである。

次に、時刻Ａ３において、信号ＳＰはローレベルのままであり、クロック信号ＣＫ１がロ
ーレベルになり、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫ３はローレ
ベルのままであり、クロック信号ＣＫ４はローレベルのままである。期間１１３では、信
号ＳＰはローレベルであり、クロック信号ＣＫ１はローレベルであり、クロック信号ＣＫ
２はハイレベルであり、クロック信号ＣＫ３はローレベルであり、クロック信号ＣＫ４は
ローレベルである。

このとき、信号ＳＰ及びクロック信号ＣＫ１の電圧状態に応じて信号ＦＦ１ｏｕｔがロー
レベルになり、信号ＦＦ１ｏｕｔ及びクロック信号ＣＫ２の電圧状態に応じて信号ＦＦ２
ｏｕｔがハイレベルになり、信号ＦＦ２ｏｕｔ及びクロック信号ＣＫ３の電圧状態に応じ
て信号ＦＦ３ｏｕｔがローレベルに維持され、信号ＦＦ３ｏｕｔ及びクロック信号ＣＫ４
の電圧状態に応じて信号ＦＦ４ｏｕｔがローレベルに維持される。

次に、時刻Ａ４において、信号ＳＰはローレベルのままであり、クロック信号ＣＫ１はロ
ーレベルのままであり、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫ３が
ハイレベルになり、クロック信号ＣＫ４はローレベルのままである。期間１１４では、信
号ＳＰがローレベルであり、クロック信号ＣＫ１がローレベルであり、クロック信号ＣＫ
２がローレベルであり、クロック信号ＣＫ３がハイレベルであり、クロック信号ＣＫ４が
ローレベルである。

このとき、信号ＳＰ及びクロック信号ＣＫ１の電圧状態に応じて信号ＦＦ１ｏｕｔがロー
レベルに維持され、信号ＦＦ１ｏｕｔ及びクロック信号ＣＫ２の電圧状態に応じて信号Ｆ
Ｆ２ｏｕｔがローレベルになり、信号ＦＦ２ｏｕｔ及びクロック信号ＣＫ３の電圧状態に
応じて信号ＦＦ３ｏｕｔがハイレベルになり、信号ＦＦ３ｏｕｔ及びクロック信号ＣＫ４
の電圧状態に応じて信号ＦＦ４ｏｕｔがローレベルに維持される。

次に、時刻Ａ５において、信号ＳＰはローレベルのままであり、クロック信号ＣＫ１はロ
ーレベルのままであり、クロック信号ＣＫ２はローレベルのままであり、クロック信号Ｃ
Ｋ３はローレベルになり、クロック信号ＣＫ４はハイレベルになる。期間１１５では、信
号ＳＰがローレベルであり、クロック信号ＣＫ１がローレベルであり、クロック信号ＣＫ
２がローレベルであり、クロック信号ＣＫ３がローレベルであり、クロック信号ＣＫ４が
ハイレベルである。

このとき、信号ＳＰ及びクロック信号ＣＫ１の電圧状態に応じて信号ＦＦ１ｏｕｔがロー
レベルに維持され、信号ＦＦ１ｏｕｔ及びクロック信号ＣＫ２の電圧状態に応じて信号Ｆ
Ｆ２ｏｕｔがローレベルに維持され、信号ＦＦ２ｏｕｔ及びクロック信号ＣＫ３の電圧状
態に応じて信号ＦＦ３ｏｕｔがローレベルになり、信号ＦＦ３ｏｕｔ及びクロック信号Ｃ
Ｋ４の電圧状態に応じて信号ＦＦ４ｏｕｔがハイレベルになる。

以上のように、本実施の形態のシフトレジスタは、異なるタイミングで電圧状態が変化す
る少なくとも第１のクロック信号（例えばクロック信号ＣＫ１）、第２のクロック信号（
例えばクロック信号ＣＫ２）、第３のクロック信号（例えばクロック信号ＣＫ３）、及び
第４のクロック信号（例えばクロック信号ＣＫ４）を用い、該複数のクロック信号がいず
れかのフリップフロップに入力される構成である。これにより、あるクロック信号が入力
されるフリップフロップが動作状態（例えばハイレベルの信号が入力されている状態）で
あるときに、他のクロック信号が入力されるフリップフロップを非動作状態（例えばロー
レベルの信号が入力されている状態）にすることができる。これにより、消費電力を低減
することができる。

（実施の形態２）
本実施の形態では、本発明の一態様であるシフトレジスタにおけるフリップフロップの回
路構成の一例について説明する。

本実施の形態のフリップフロップの回路構成の一例について図３を用いて説明する。図３
は、本実施の形態におけるフリップフロップの回路構成の一例を示す回路図である。

図３に示すフリップフロップは、トランジスタ３１１と、トランジスタ３１２と、トラン
ジスタ３１３と、トランジスタ３１４と、トランジスタ３１５と、トランジスタ３１６と
、を有する。なお、本実施の形態におけるフリップフロップを構成するトランジスタは、
一例として全てゲート、ソース、及びドレインを有し、同一の導電型の電界効果トランジ
スタとする。全て同一の導電型とすることにより、異なる複数の導電型のトランジスタを
用いる場合に比べて作製工程数を低減することができる。図３では一例として、フリップ
フロップを構成するトランジスタを全てＮ型トランジスタとする例について説明するが、
これに限定されず、フリップフロップを構成するトランジスタを全てＰ型トランジスタと
することもできる。

なお、ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。ゲート配線
とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に
接続させるための配線のことをいい、例えば表示装置における走査線もゲート配線に含ま
れる。

ソースとは、ソース領域、ソース電極、及びソース配線の一部又は全部のことをいう。ソ
ース領域とは、半導体層のうち、抵抗値がチャネル形成領域（チャネル形成層）より低い
領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう
。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線
とを電気的に接続させるための配線のことをいい、例えば表示装置における信号線がソー
ス電極に電気的に接続される場合にはソース配線に信号線も含まれる。

ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部又は全部のことを
いう。ドレイン領域とは、半導体層のうち、抵抗値がチャネル形成領域（チャネル形成層
）より低い領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電
層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、
別の電極や別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置に
おける信号線がドレイン電極に電気的に接続される場合にはドレイン配線に信号線も含ま
れる。

また、本書類（明細書、特許請求の範囲又は図面など）において、トランジスタのソース
とドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いず
れがソース又はドレインであるかを限定することが困難である。そこで、本書類（明細書
、特許請求の範囲又は図面など）においては、ソース及びドレインのいずれかから任意に
選択した一方をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの
他方と表記する。

トランジスタ３１１は、ゲートに信号Ｓ３１が入力され、ソース及びドレインの一方に高
電源電圧ＶＤＤが与えられる。

トランジスタ３１２は、ゲートに信号Ｓ３２が入力され、ソース及びドレインの一方がト
ランジスタ３１１のソース及びドレインの他方に電気的に接続され、ソース及びドレイン
の他方に低電源電圧ＶＳＳが与えられる。

トランジスタ３１３は、ゲートに信号Ｓ３２が入力され、ソース及びドレインの一方に高
電源電圧ＶＤＤが与えられる。

トランジスタ３１４は、ゲートがトランジスタ３１１のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方がトランジスタ３１３のソース及びドレインの
他方に電気的に接続され、ソース及びドレインの他方に低電源電圧ＶＳＳが与えられる。
なお、トランジスタ３１４のゲートと、トランジスタ３１１のソース及びドレインの他方
との接続箇所をノード３１７ともいう。

トランジスタ３１５は、ゲートがトランジスタ３１３のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方に信号Ｓ３３が入力される。なお、トランジス
タ３１５のゲートと、トランジスタ３１３のソース及びドレインの他方との接続箇所をノ
ード３１８ともいう。

トランジスタ３１６は、ゲートがトランジスタ３１１のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方がトランジスタ３１５のソース及びドレインの
他方に電気的に接続され、ソース及びドレインの他方に低電源電圧ＶＳＳが与えられる。

また、図３に示すフリップフロップは、トランジスタ３１５のソース及びドレインの他方
の電圧を信号Ｓ３４として出力する。

なお、信号Ｓ３１は、フリップフロップのスタート信号ＳＰ_ＦＦとして機能させることが
でき、例えば実施の形態１の信号ＳＰに相当する。

信号Ｓ３２は、フリップフロップのリセット信号ＲＥ_ＦＦとして機能させることができ、
例えば次々段のフリップフロップを有する場合には、次々段のフリップフロップの出力信
号が入力される。

信号Ｓ３３は、フリップフロップのクロック信号ＣＫ_ＦＦとして機能させることができ、
例えば実施の形態１の信号ＣＫ１乃至信号ＣＫ３のいずれか一つに相当する。

信号Ｓ３４は、フリップフロップの出力信号ＯＵＴ_ＦＦとして機能させることができ、例
えば実施の形態１の信号ＦＦ１ｏｕｔ乃至ＦＦｎｏｕｔのいずれか一つに相当する。

図３に示すように、本実施の形態のフリップフロップの一例は、ゲートにスタート信号が
入力され、ソース及びドレインのいずれか一方が第１の電源線に電気的に接続された第１
のトランジスタ（例えばトランジスタ３１３）と、ゲートが第１のトランジスタのソース
及びドレインの他方に電気的に接続され、ソース及びドレインのいずれか一方が第１のク
ロック信号線乃至第３のクロック信号線のいずれか一つに電気的に接続され、ソース及び
ドレインのいずれか他方を介して出力信号が出力される第２のトランジスタ（例えばトラ
ンジスタ３１５）と、ソース及びドレインのいずれか一方が第２のトランジスタのゲート
に電気的に接続され、ソース及びドレインのいずれか他方が第２の電源線に電気的に接続
された第３のトランジスタ（例えばトランジスタ３１４）と、を少なくとも有する構成で
ある。該構成の場合、各トランジスタに寄生容量が生じてしまう場合がある。例えば、第
２のトランジスタは、フリップフロップを構成する他のトランジスタと比較してチャネル
幅を広く設計することがあり、そのため、大きい寄生容量が生じることがある。しかしな
がら、本発明の一態様であるシフトレジスタの構成により、選択的にフリップフロップに
第１の電圧状態のクロック信号を出力することができるため、消費電力を低減することが
できる。

次に、本実施の形態のフリップフロップの動作の一例について、図４を用いて説明する。
図４は、図３に示すフリップフロップの動作の一例を示すタイミングチャートである。な
お、図４を用いて説明する図３に示すフリップフロップの動作の一例では、信号Ｓ３１乃
至信号Ｓ３４を全て２値のデジタル信号として説明し、高電源電圧ＶＤＤをハイレベルの
信号電圧Ｖ_Ｈと等しい値とし、低電源電圧ＶＳＳをローレベルの信号電圧Ｖ_Ｌと等しい値
として説明する。また、本実施の形態におけるフリップフロップの動作では、図４に示す
各信号の電圧状態を反転させることもできる。

図４に示すように、図３に示すフリップフロップの動作の一例は、期間３５１、期間３５
２、及び期間３５３に分けることができる。各期間における動作について以下に説明する
。

まず、期間３５１では、時刻Ｅ１において、信号Ｓ３１がハイレベルになり、信号Ｓ３２
がローレベルになり、信号Ｓ３３がローレベルになる。

このとき、図３に示すフリップフロップはセット状態になる。さらに、トランジスタ３１
２がオン状態になり、ノード３１７の電圧がＶ_Ｌになる。また、トランジスタ３１３がオ
ン状態になり、ノード３１８の電圧が上昇し始める。ノード３１８の電圧（Ｖ３１８とも
いう）は、Ｖ_Ｈ−Ｖ_{ｔｈ３１３}（トランジスタ３１３の閾値電圧）まで上昇し、Ｖ_Ｈ−Ｖ
_{ｔｈ３１３}になると、トランジスタ３１３がオフ状態になり、ノード３１８が浮遊状態に
なる。さらに、ノード３１８の電圧の絶対値がトランジスタ３１５の閾値電圧（Ｖ_{ｔｈ３
１５}ともいう）の絶対値より大きくなると、トランジスタ３１５がオン状態になり、信号
Ｓ３４がローレベルになる。

次に、期間３５２では、時刻Ｅ２において、信号Ｓ３１がローレベルになり、信号Ｓ３２
がハイレベルになり、信号Ｓ３３がローレベルになる。

このとき、トランジスタ３１３がオフ状態のままであるため、ノード３１８の電圧は、Ｖ
_Ｈ−Ｖ_{ｔｈ３１３}のままである。

ノード３１８の電圧がＶ_Ｈ−Ｖ_{ｔｈ３１３}のままであるとき、トランジスタ３１５はオン
状態のままであり、トランジスタ３１５のソース及びドレインの一方の電圧がＶ_Ｈのとき
、トランジスタ３１５のソース及びドレインの他方の電圧が上昇し始める。するとノード
３１８は、浮遊状態であるため、トランジスタ３１５におけるゲートとソース及びドレイ
ンの他方との間に形成された容量（例えば寄生容量）による容量結合により出力信号の電
圧に合わせて上昇し始める。いわゆるブートストラップである。

ノード３１８の電圧は、期間３５１におけるノード３１８の電圧とトランジスタ３１５の
閾値電圧との和よりもさらに大きい値、すなわち、Ｖ_Ｈ＋Ｖ_{ｔｈ３１５}＋Ｖ_ａ（Ｖ_ａは任
意の正の値）まで上昇する。このとき、トランジスタ３１５はオン状態のままであり、信
号Ｓ３４はハイレベルになる。

次に、期間３５３では、時刻Ｅ３において信号Ｓ３１がローレベルになり、信号Ｓ３２が
ローレベルになり、信号Ｓ３３がハイレベルになる。

このとき、トランジスタ３１１がオン状態になり、ノード３１７の電圧がＶ_Ｈになる。ま
た、トランジスタ３１４がオン状態になり、ノード３１８の電圧が下降し始め、Ｖ_Ｌにな
り、フリップフロップはリセット状態になり、リセット状態の間、トランジスタ３１５は
オフ状態に維持され、信号Ｓ３４はローレベルに維持される。

図３及び図４に一例として示したように、本実施の形態のフリップフロップは、例えば同
一の導電型の電界効果トランジスタを用いて構成することができる。同一の導電型のトラ
ンジスタを用いることにより、複数の異なる導電型のトランジスタを用いる場合に比べて
作製工程数を低減することができる。また、同一の導電型のトランジスタを用いてフリッ
プフロップを構成する場合であっても本発明の一態様であるシフトレジスタは、消費電力
を低減することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。

（実施の形態３）
本実施の形態では、本発明の一態様であるシフトレジスタに適用可能なトランジスタの一
例について説明する。

本実施の形態におけるトランジスタの構造例について図５を用いて説明する。図５は、本
実施の形態におけるトランジスタの構造の一例を示す図であり、図５（Ａ）は上面図であ
り、図５（Ｂ）は図５（Ａ）の線分Ｚ１−Ｚ２における断面図である。

図５（Ａ）及び図５（Ｂ）に示すトランジスタは、ゲート電極２１１と、ゲート絶縁層２
０２と、酸化物半導体層２１３と、導電層２１５ａと、導電層２１５ｂと、を有する。

ゲート電極２１１は、例えば図５（Ｂ）に示すように基板２０１の上に設けられる。

ゲート絶縁層２０２は、ゲート電極２１１の上に設けられる。

酸化物半導体層２１３は、ゲート絶縁層２０２を挟んでゲート電極２１１の上に設けられ
る。また、酸化物半導体層２１３は、チャネル形成領域を有する。また、酸化物半導体層
２１３は、形成の際に脱水化又は脱水素化処理が施されている。

導電層２１５ａ及び導電層２１５ｂは、それぞれ酸化物半導体層２１３の一部の上に設け
られる。導電層２１５ａ及び導電層２１５ｂは、それぞれトランジスタのソース電極又は
ドレイン電極としての機能を有する。

さらに、図５（Ａ）及び図５（Ｂ）に示すトランジスタは、酸化物半導体層に脱水化処理
又は脱水素化処理が施されるだけでなく、酸化物半導体層２１３の一部に接して酸化物絶
縁層２１８が設けられる。脱水化又は脱水素化処理が施された後に、酸化物絶縁層２１８
が形成された酸化物半導体層２１３をチャネル形成層として用いたトランジスタは、長期
間の使用や高負荷に伴うＶｔｈシフトが起こりにくいため、信頼性が高い。

なお、酸化物絶縁層２１８の上に窒化物絶縁層を設けてもよい。窒化物絶縁層は、酸化物
絶縁層２１８の下方に設けるゲート絶縁層２０２又は下地となる絶縁層と接する構成とす
ることが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ⁻などの不純物が
侵入することをブロックする。特に、酸化物絶縁層２１８と接するゲート絶縁層２０２又
は下地となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層２１３の下
面、上面、及び側面を囲むように窒化珪素層を設けると、表示装置の信頼性が向上する。

また、酸化物絶縁層２１８の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）に平
坦化絶縁層を設けることもできる。

また、図５（Ｃ）に示すように、トランジスタ２５１を、酸化物半導体層２１３の一部の
上に酸化物導電層２１４ａ及び酸化物導電層２１４ｂが設けられ、酸化物導電層２１４ａ
に接するように導電層２１５ａが設けられ、酸化物導電層２１４ｂに接するように導電層
２１５ｂが設けられた構造とすることもできる。

酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、酸化物半導体層２１３より高い導電
率を有しており、トランジスタ２５１のソース領域（低抵抗ソース領域ともいう）及びド
レイン領域（低抵抗ドレイン領域ともいう）として機能する。

酸化物導電層２１４ａ及び酸化物導電層２１４ｂを形成するために用いられる酸化物導電
膜としては、例えば可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｓｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ
、膜厚は１ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタリング法（
スパッタ法ともいう）を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（ｘ＞０）
を含ませ、後の工程で行う脱水化又は脱水素化のための加熱処理の際に結晶化してしまう
のを抑制することが好ましい。

また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層に用いる場合、チャネル形成領
域として機能する酸化物半導体層２１３と、酸化物導電層２１４ａ及び酸化物導電層２１
４ｂを異なる成膜条件によって、作り分けることができる。

例えば、スパッタリング法で成膜する場合、アルゴンガス中で成膜した酸化物半導体膜に
より形成した酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、Ｎ型の導電型を有し、
活性化エネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ以下である。

なお、本実施の形態において、酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、一例
としてＩｎ−Ｇａ−Ｚｎ−Ｏ系膜であり、少なくともアモルファス成分を含んでいるもの
とする。また、酸化物導電層２１４ａ及び酸化物導電層２１４ｂの中に結晶粒（ナノクリ
スタルともいう）を含む場合がある。この酸化物導電層２１４ａ及び酸化物導電層２１４
ｂ中の結晶粒は、直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。

また、酸化物導電層２１４ａ及び酸化物導電層２１４ｂを、必ずしも設ける必要はないが
、チャネル形成層として機能する酸化物半導体層２１３とソース電極並びにドレイン電極
として機能する導電層２１５ａ及び導電層２１５ｂの間に酸化物導電層２１４ａ及び酸化
物導電層２１４ｂを設けることにより、良好な電気的な接合が得られ、トランジスタ２５
１は、安定な動作を行うことができる。

また、図５（Ａ）及び図５（Ｂ）に示すトランジスタは、図６（Ａ）及び図６（Ｂ）に示
すように、酸化物絶縁層２１８（窒化物絶縁層を有する場合には酸化物絶縁層２１８及び
窒化物絶縁層）を挟んで酸化物半導体層２１３の上に導電層２１７を有する構造にするこ
ともできる。図６（Ａ）及び図６（Ｂ）は、本実施の形態のトランジスタの構造の一例を
示す図であり、図６（Ａ）は上面図であり、図６（Ｂ）は図６（Ａ）の線分Ｚ１−Ｚ２に
おける断面図である。導電層２１７は、第２のゲート電極としての機能を有し、第２のゲ
ート電圧を導電層２１７に印加することにより、トランジスタ２５１の閾値電圧を制御す
ることができる。また、平坦化絶縁層を設ける場合には、平坦化絶縁層の上に導電層２１
７を設けることもできる。

例えば、ソース電極の電圧以上になるように導電層２１７に電圧を印加すると、トランジ
スタの閾値電圧は負の方向へシフトし、ソース電極の電圧より低くなるように導電層２１
７に電圧を印加すると、トランジスタの閾値電圧は正の方向へシフトする。

図５及び図６に一例として示すように、本実施の形態のトランジスタは、チャネル形成層
としての機能を含む酸化物半導体層を有するトランジスタである。よってチャネル形成層
にアモルファスシリコンを用いた従来のトランジスタに比べ、高い移動度を有するため、
高速動作を行うことができる。また、本実施の形態のトランジスタを用いる場合でも本発
明の一態様であるシフトレジスタは、消費電力を低減することができる。

また、図５（Ａ）及び図５（Ｃ）に示すトランジスタを複数用いる場合の一形態について
図７を用いて説明する。図７は、本発明の一態様であるシフトレジスタに適用可能な複数
のトランジスタの構造の一例を示す図であり、図７（Ａ）は上面図であり、図７（Ｂ）は
、図７（Ａ）の線分Ｘ１−Ｘ２における断面図である。

図７（Ａ）及び図７（Ｂ）では一例としてトランジスタ２５１及びトランジスタ２５２を
示している。なお、ここでは一例として、酸化物半導体層とソース電極又はドレイン電極
との間に酸化物導電層を有する構造について示す。

トランジスタ２５１は、図５（Ａ）及び図５（Ｃ）と同様に、ゲート電極２１１と、ゲー
ト絶縁層２０２と、酸化物半導体層２１３と、酸化物導電層２１４ａ及び酸化物導電層２
１４ｂと、導電層２１５ａ及び導電層２１５ｂと、を有する。

ゲート電極２１１は、例えば図７（Ｂ）に示すように、基板２０１の上に設けられる。

ゲート絶縁層２０２は、ゲート電極２１１の上に設けられる。

酸化物半導体層２１３は、ゲート絶縁層２０２を挟んでゲート電極２１１の上に設けられ
る。酸化物半導体層２１３は、脱水化又は脱水素化処理が施された層である。

酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、酸化物半導体層２１３より高い導電
率を有しており、トランジスタ２５１のソース領域（低抵抗ソース領域ともいう）及びド
レイン領域（低抵抗ドレイン領域ともいう）として機能する。

導電層２１５ａは、酸化物導電層２１４ａを挟んで酸化物半導体層２１３の上に設けられ
、導電層２１５ｂは、酸化物導電層２１４ｂを挟んで酸化物半導体層２１３の上に設けら
れる。

トランジスタ２５２は、ゲート電極２１１２と、ゲート絶縁層２０２と、酸化物半導体層
２１３２と、酸化物導電層２１４２ａ及び酸化物導電層２１４２ｂと、導電層２１５ｂ及
び導電層２１５ｃと、を有する。

ゲート電極２１１２は、ゲート電極２１１と同一の層を用いて形成され、ゲート電極２１
１と同じ基板２０１の上に設けられる。

酸化物半導体層２１３２は、酸化物半導体層２１３と同一層を用いて形成され、酸化物半
導体層２１３と同様に形成の際に脱水化又は脱水素化処理が施されている。

酸化物導電層２１４２ａ及び酸化物導電層２１４２ｂは、酸化物半導体層２１３２より高
い導電率を有しており、トランジスタ２５２のソース領域（低抵抗ソース領域ともいう）
及びドレイン領域（低抵抗ドレイン領域ともいう）として機能する。

さらに、図７（Ａ）及び図７（Ｂ）に示すトランジスタ２５１及びトランジスタ２５２は
、酸化物半導体層に脱水化処理又は脱水素化処理が施されるだけでなく、酸化物半導体層
２１３及び酸化物半導体層２１３２の一部に接して酸化物絶縁層２１８が設けられる。

さらに、トランジスタ２５１のゲート電極２１１は、ゲート絶縁層２０２に設けられた開
口部を介して導電層２１５ｂに接する。これにより良好なコンタクトを得ることができ、
接触抵抗を低減することができる。よって開口の数の低減、開口の数の低減による占有面
積の縮小を図ることができる。よって、例えばこの構造である２つのトランジスタを用い
て論理回路（例えばインバータ）などを構成することもできる。

図７に一例として示すように、本発明の一態様であるシフトレジスタでは、複数のトラン
ジスタを有し、あるトランジスタのゲート電極がゲート絶縁層に設けられた開口部を介し
て他のトランジスタのソース電極又はドレイン電極と電気的に接続された構造にすること
もできる。

次に、図５に示すトランジスタの作製方法の一例について図８を用いて説明する。図８は
、図５に示すトランジスタの作製方法の一例を示す断面図である。

まず、基板２０１を準備し、基板２０１の上に導電膜を形成した後、第１のフォトリソグ
ラフィ工程によりゲート電極２１１を形成する（図８（Ａ）参照）。なお、形成されたゲ
ート電極２１１の側面はテーパ形状であることが好ましい。ゲート電極２１１の側面をテ
ーパ形状とすることにより、上部に接する膜との密着性を高めることができる。

基板２０１としては、絶縁表面を有し、少なくとも、後の加熱処理に耐えうる程度の耐熱
性を有していることが必要となる。基板２０１としては、例えばガラス基板などを用いる
ことができる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用
的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用い
ることが好ましい。

なお、上記のガラス基板に代えて、基板２０１としてセラミック基板、石英基板、サファ
イア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラス基板などを用い
ることができる。

また、下地膜となる絶縁膜を、基板２０１とゲート電極２１１との間に設けてもよい。下
地膜は、基板２０１からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪
素膜、窒化酸化珪素膜、及び酸化窒化珪素膜から選ばれた一つ又は複数の膜による積層構
造により形成することができる。

ゲート電極２１１を形成するための導電膜の材料としては、例えばモリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属
材料又はこれらを主成分とする合金材料を用いることができ、ゲート電極２１１を形成す
るための導電膜は、これらの材料のいずれか一つ又は複数を含む膜の単層膜又は積層膜に
より形成することができる。

また、ゲート電極２１１を形成するための導電膜としては、例えばチタン膜、該チタン膜
上に設けられたアルミニウム膜、及び該アルミニウム膜上に設けられたチタン膜の三層の
積層膜、又はモリブデン膜、該モリブデン膜上に設けられたアルミニウム膜、及び該アル
ミニウム膜上に設けられたモリブデン膜の三層の積層膜を用いることが好ましい。勿論、
金属導電膜として単層膜、２層の積層膜、又は４層以上の積層膜を用いてもよい。また、
導電膜として、チタン膜、アルミニウム膜及びチタン膜の積層導電膜を用いた場合は、塩
素ガスを用いたドライエッチング法でエッチングすることができる。

次に、ゲート電極２１１の上にゲート絶縁層２０２を形成する。

ゲート絶縁層２０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、酸化窒化珪素層を形成する場合、成膜ガスとして、ＳｉＨ_４、酸素及び
窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層２
０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎ
ｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上
３００ｎｍ以下の第２のゲート絶縁層の積層とする。また、ゲート絶縁層２０２として、
リン又はボロンがドープされたシリコンターゲット材を用いて成膜された酸化シリコン膜
を用いることにより不純物（水分や、水素イオンや、ＯＨ⁻など）の侵入を抑制すること
ができる。

本実施の形態では、一例としてプラズマＣＶＤ法により膜厚２００ｎｍの窒化珪素膜を成
膜することによりゲート絶縁層２０２を形成する。

次に、ゲート絶縁層２０２の上に酸化物半導体膜を形成する。酸化物半導体膜の膜厚は、
２ｎｍ以上２００ｎｍ以下であることが好ましい。例えば膜厚を５０ｎｍ以下と薄くする
ことにより、酸化物半導体膜の形成後に脱水化又は脱水素化のための加熱処理を行っても
酸化物半導体膜を非晶質な状態にすることができる。また、酸化物半導体膜の膜厚を薄く
することで酸化物半導体膜の形成後に加熱処理した場合に、結晶化してしまうのを抑制す
ることができる。

なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層の表面に付着しているパーティク
ル（成膜時に発生する粉状物質、ゴミともいう）を除去してもよい。逆スパッタとは、タ
ーゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印
加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気
に代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系
、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜す
る。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタリング法によ
り形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ_２を２重量％以
上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害す
るＳｉＯｘ（ｘ＞０）を含ませてもよい。これにより、後の工程で行う脱水化又は脱水素
化のための加熱処理の際に、後に形成される酸化物半導体層が結晶化してしまうのを抑制
することができる。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（組成比として、
Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲ
ットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（
酸素流量比率１００％）雰囲気下で酸化物半導体膜を成膜する。なお、パルス直流（ＤＣ
）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために
好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体成膜用ターゲットを用いてスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜を成膜する。

スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、及び
スパッタ用電源に直流電源を用いるＤＣスパッタリング法があり、さらにパルスとしてバ
イアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜
を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属導電膜を成膜する場合に用
いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。

また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。

また、スパッタを行う成膜室の排気手段としては、クライオポンプを用いることが好まし
い。クライオポンプを用いて排気を行うことにより、成膜室内の水分など、不純物を除去
することができる。

次に、酸化物半導体膜を第２のフォトリソグラフィ工程により島状に加工し、酸化物半導
体層２１３を形成する（図８（Ｂ）参照）。なお、第２のフォトリソグラフィ工程の後、
酸化物半導体層２１３を不活性ガス雰囲気（窒素、又はヘリウム、ネオン、アルゴン等）
下において加熱処理（４００℃以上であって７５０℃未満）を行い、層内に含まれる水素
及び水などの不純物を除去してもよい。

次に、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加
熱処理の温度は、４００℃以上であって７５０℃未満、好ましくは４２５℃以上７５０℃
未満とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未
満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加
熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ
、酸化物半導体層を得る。本実施の形態では、酸化物半導体層の脱水化又は脱水素化を行
う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔより
も１００℃以上下がるまで同じ炉を用い窒素雰囲気下で徐冷する。また、窒素雰囲気に限
定されず、ヘリウム、ネオン、アルゴン等の不活性ガス雰囲気下において脱水化又は脱水
素化を行ってもよい。

なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物とほとんど反応しな
い不活性気体が用いられる。

酸化物半導体層を４００℃以上７５０℃未満の温度で熱処理することで、酸化物半導体層
の脱水化、脱水素化が図られ、その後の水（Ｈ_２Ｏ）の再含浸を防ぐことができる。

また、第１の加熱処理において、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、
水、水素などが含まれないことが好ましい。また、第１の加熱処理において、加熱処理装
置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１
ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

なお、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層が
結晶化し、微結晶層、ナノ結晶層、又は多結晶層となる場合もある。例えば、結晶化率が
９０％以上、又は８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の
加熱処理の条件、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸
化物半導体層となる場合もある。

酸化物半導体層は、第１の加熱処理後に酸素欠乏型となり、Ｎ型化し、低抵抗化する。第
１の加熱処理後の酸化物半導体層は、成膜直後の酸化物半導体層よりもキャリア濃度が高
まり、好ましくは１×１０^１８／ｃｍ^３以上のキャリア濃度を有する酸化物半導体層とな
る。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱処理装置から基
板を取り出し、フォトリソグラフィ工程を行う。

次に、ゲート絶縁層２０２、及び酸化物半導体層２１３の上にトランジスタのソース電極
及びドレイン電極を形成するための導電膜を形成する。

導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、又は上
述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。導電膜は
、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。本実施
の形態では、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）とチタン
膜（膜厚１００ｎｍ）の３層構造の導電膜を形成する。また、Ｔｉ膜に変えて窒化チタン
膜を用いてもよい。

なお、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜
に持たせることが好ましい。例えばヒロック防止元素が添加されたアルミニウム合金や、
耐熱性導電膜と積層した導電膜を用いることが好ましい。なお、導電膜の成膜方法は、ス
パッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティ
ング法や、スプレー法を用いる。また、銀、金、銅などの導電性ナノペーストを用いてス
クリーン印刷法、インクジェット法などを用いて吐出し焼成して形成してもよい。

次に、第３のフォトリソグラフィ工程によりトランジスタのソース電極及びドレイン電極
を形成するための導電膜の上に、レジストマスク２３３ａ及びレジストマスク２３３ｂを
形成し、レジストマスク２３３ａ及びレジストマスク２３３ｂを用いて上記導電膜の一部
を選択的にエッチングして導電層２１５ａ及び導電層２１５ｂを形成する（図８（Ｃ）参
照。）。

また、第３のフォトリソグラフィ工程において、酸化物半導体層上に接する導電膜のみを
選択的に除去する。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層上に接する金属導電
膜のみを選択的に除去するためにアルカリ性のエッチャントとしてアンモニア過水（組成
の重量比として、過酸化水素：アンモニア：水＝５：２：２）などを用いると、金属導電
膜を選択的に除去し、酸化物半導体からなる酸化物半導体層を残存させることができる。

また、エッチング条件にもよるが、第３のフォトリソグラフィ工程において酸化物半導体
層の露出領域がエッチングされる場合がある。その場合、ソース電極とドレイン電極に挟
まれる領域（導電層２１５ａと導電層２１５ｂに挟まれる領域）の酸化物半導体層は、ゲ
ート電極２１１上でソース電極が重なる領域の酸化物半導体層、又はドレイン電極が重な
る領域の酸化物半導体層に比べ、膜厚が薄くなる。

次に、ゲート絶縁層２０２、酸化物半導体層２１３の上に酸化物絶縁層２１８を形成する
。この段階で、酸化物半導体層２１３の一部は、酸化物絶縁層２１８と接する。なお、ゲ
ート絶縁層を挟んでゲート電極と重なる酸化物半導体層の領域がチャネル形成領域となる
。

酸化物絶縁層２１８は、１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層に
水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形
態では、スパッタリング法を用いて酸化物絶縁層として酸化珪素膜を成膜する。成膜時の
基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸
化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことがで
きる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることがで
きる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法
により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層２１３に接して
形成する酸化物絶縁層は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。なお、ス
パッタリング法で形成した酸化物絶縁層は特に緻密であり、接する層へ不純物が拡散する
現象を抑制する保護膜として単層であっても利用することができる。また、リン（Ｐ）や
硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁層にリン（Ｐ）や硼素（Ｂ）を添
加することもできる。

本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタリング法により成膜する。膜厚は３００ｎｍとする。

なお、酸化物絶縁層２１８は酸化物半導体層のチャネル形成領域となる領域上に接して設
けられ、チャネル保護層としての機能も有する。

次に、第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５
０℃以下）を不活性ガス雰囲気下（例えば窒素ガス雰囲気下）で行ってもよい。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層２１３の一部が酸化物絶縁層２１８と接した状態で加熱され、また、酸化物
半導体層２１３の他の一部が導電層２１５ａ及び導電層２１５ｂと接した状態で加熱され
る。

第１の加熱処理で低抵抗化された酸化物半導体層２１３が酸化物絶縁層２１８と接した状
態で第２の加熱処理が施されると、酸化物絶縁層２１８が接した領域が酸素過剰な状態と
なる。その結果、酸化物半導体層２１３の酸化物絶縁層２１８が接する領域から、酸化物
半導体層２１３の深さ方向に向けて、Ｉ型化（高抵抗化）する（図８（Ｄ）参照）。

なお、第２の加熱処理を行うタイミングは、第３のフォトリソグラフィ工程の終了直後に
限定されず、第３のフォトリソグラフィ工程よりも後の工程であれば特に限定されない。

以上により、本実施の形態のトランジスタを作製することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の一態様であるシフトレジスタに適用可能なトランジスタの他
の一例について説明する。

本実施の形態におけるトランジスタの構造の一例について図９を用いて説明する。図９は
、本実施の形態におけるトランジスタの構造の一例を示す図であり、図９（Ａ）は上面図
であり、図９（Ｂ）は図９（Ａ）の線分Ｚ１−Ｚ２における断面図である。

図９（Ａ）及び図９（Ｂ）に示すトランジスタは、図５に示すトランジスタと同様に、ゲ
ート電極２１１と、ゲート絶縁層２０２と、酸化物半導体層２１３、導電層２１５ａと、
導電層２１５ｂと、を有する。

ゲート電極２１１は、例えば図９（Ｂ）に示すように基板２０１の上に設けられる。

ゲート絶縁層２０２は、ゲート電極２１１の上に設けられる。

導電層２１５ａ及び導電層２１５ｂは、それぞれゲート絶縁層２０２の一部の上に設けら
れる。

酸化物半導体層２１３は、ゲート絶縁層２０２を挟んでゲート電極２１１の上及び導電層
２１５ａ及び導電層２１５ｂの上に設けられる。酸化物半導体層２１３は、形成の際に脱
水化又は脱水素化処理が施されている。

さらに、図９（Ａ）及び図９（Ｂ）に示すトランジスタは、酸化物半導体層に脱水化処理
又は脱水素化処理が施されるだけでなく、酸化物半導体層２１３の一部に接して酸化物絶
縁層２１８が設けられる。

なお、酸化物絶縁層２１８の上に窒化物絶縁層を設けてもよい。窒化物絶縁層は、酸化物
絶縁層２１８の下方に設けるゲート絶縁層２０２又は下地となる絶縁層と接する構成とす
ることが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ⁻などの不純物が
侵入することをブロックする。特に、酸化物絶縁層２１８と接するゲート絶縁層２０２又
は下地となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層２１３の下
面、上面、及び側面を囲むように窒化珪素層を設けると、表示装置の信頼性が向上する。

また、酸化物絶縁層２１８の上（上記窒化物絶縁層を設ける場合には窒化物絶縁層の上）
に平坦化絶縁層を設けることもできる。

また、図６（Ａ）及び図６（Ｂ）と同様に図９に示すトランジスタ２５１は、酸化物絶縁
層２１８の上（上記平坦化絶縁層を設ける場合には平坦化絶縁層の上）に酸化物絶縁層２
１８を挟んで酸化物半導体層２１３の上に導電層を有する構造にすることもできる。導電
層は、第２のゲート電極としての機能を有する。第２のゲート電圧を導電層に印加するこ
とにより、トランジスタ２５１の閾値電圧を制御することができる。

なお、平坦化絶縁層は必ずしも設ける必要はない。平坦化絶縁層を設けない場合には、酸
化物絶縁層２１８の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）に第２のゲー
ト電極としての機能を有する導電層を有する構造とすることもできる。

例えばソース電極の電圧以上になるように、第２のゲート電極としての機能を有する導電
層に電圧を印加すると、トランジスタの閾値電圧は負の方向へシフトし、ソース電極の電
圧より低くなるように、第２のゲート電極としての機能を有する導電層に電圧を印加する
と、トランジスタの閾値電圧は正の方向へシフトする。

また、本実施の形態のトランジスタを、図５（Ｃ）のトランジスタ２５１のように酸化物
半導体層２１３と、導電層２１５ａ及び導電層２１５ｂとの間に酸化物導電層２１４ａ及
び酸化物導電層２１４ｂが設けられた構造とすることもできる。

図９に一例に示すように、本実施の形態のトランジスタは、ソース電極又はドレイン電極
の上に酸化物半導体層を有する、いわゆるボトムコンタクト型のトランジスタである。よ
ってチャネル形成層にアモルファスシリコンを用いた従来のトランジスタに比べ高い移動
度を有するため、高速動作を行うことができる。また、本実施の形態のトランジスタを用
いる場合でも本発明の一態様であるシフトレジスタは、消費電力を低減することができる
。また、ボトムコンタクト型のトランジスタを適用することにより、酸化物半導体層とソ
ース電極又はドレイン電極となる導電層との接触面積を増やすことができ、ピーリングな
どを防止することができる。

（実施の形態５）
本実施の形態では、本発明の一態様であるシフトレジスタに適用可能なトランジスタの他
の一例について説明する。

本実施の形態におけるトランジスタの構造の一例について図１０を用いて説明する。図１
０は、本実施の形態におけるトランジスタの構造の一例を示す図であり、図１０（Ａ）は
上面図であり、図１０（Ｂ）は図１０（Ａ）の線分Ｚ１−Ｚ２における断面図である。

図１０（Ａ）及び図１０（Ｂ）に示すトランジスタは、図５、図６、又は図９に示すトラ
ンジスタと同様に、ゲート電極２１１と、ゲート絶縁層２０２と、酸化物半導体層２１３
、導電層２１５ａと、導電層２１５ｂと、を有する。

ゲート電極２１１は、例えば図１０（Ｂ）に示すように基板２０１の上に設けられる。

ゲート絶縁層２０２は、ゲート電極２１１の上に設けられる。

酸化物半導体層２１３は、ゲート絶縁層２０２を挟んでゲート電極２１１の上に設けられ
る。また、酸化物半導体層２１３は、形成の際に脱水化又は脱水素化処理が施されている
。

さらに、図１０（Ａ）及び図１０（Ｂ）に示すトランジスタは、酸化物半導体層に脱水化
処理又は脱水素化処理が施されるだけでなく、酸化物半導体層２１３の一部に接して酸化
物絶縁層２１８が設けられる。図１０（Ａ）及び図１０（Ｂ）に示す酸化物絶縁層２１８
は、チャネル保護層としての機能を有する。

導電層２１５ａ及び導電層２１５ｂは、それぞれ酸化物半導体層２１３及び酸化物絶縁層
２１８の一部の上に設けられる。導電層２１５ａ及び導電層２１５ｂは、それぞれソース
電極又はドレイン電極としての機能を有する。

なお、酸化物絶縁層２１８の上に窒化物絶縁層を設けてもよい。窒化物絶縁層は、酸化物
絶縁層２１８の下方に設けるゲート絶縁層２０２又は下地となる絶縁層と接する構成とす
ることが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ⁻などの不純物が
侵入することをブロックする。特に、酸化物絶縁層２１８と接するゲート絶縁層２０２又
は下地となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層２１３の下
面、上面、及び側面を囲むように窒化珪素層を設けると、表示装置の信頼性が向上する。

また、酸化物絶縁層２１８の上（上記窒化物絶縁層を設ける場合には窒化物絶縁層の上）
に平坦化絶縁層を設けることもできる。

また、酸化物絶縁層２１８の上（上記平坦化絶縁層を設ける場合には平坦化絶縁層の上）
に酸化物絶縁層２１８を挟んで酸化物半導体層２１３の上に導電層を有する構造にするこ
ともできる。導電層は、第２のゲート電極としての機能を有する。第２のゲート電圧を導
電層に印加することにより、トランジスタ２５１の閾値電圧を制御することができる。

なお、平坦化絶縁層は必ずしも設ける必要はない。平坦化絶縁層を設けない場合には、酸
化物絶縁層２１８の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）に、第２のゲ
ート電極としての機能を有する導電層を有する構造とすることもできる。

例えば、ソース電極の電圧以上になるように、第２のゲート電極としての機能を有する導
電層に電圧を印加すると、トランジスタの閾値電圧は負の方向へシフトし、ソース電極の
電圧より低くなるように、第２のゲート電極としての機能を有する導電層に電圧を印加す
ると、トランジスタの閾値電圧は正の方向へシフトする。

また、本実施の形態のトランジスタは、図５（Ｃ）に示すトランジスタ２５１と同様に、
トランジスタを酸化物半導体層２１３の一部の上に一対のバッファ層として機能する一対
の酸化物導電層が設けられ、一対の酸化物導電層にそれぞれ接するように一対の電極であ
る導電層２１５ａ及び導電層２１５ｂが設けられた構造とすることもできる。

以上のように、本実施の形態におけるトランジスタは、酸化物半導体層の一部の上にチャ
ネル保護層となる絶縁層を有する、いわゆるチャネル保護型のトランジスタである。よっ
てチャネル形成層にアモルファスシリコンを用いた従来のトランジスタに比べ高い移動度
を有するため、高速動作を行うことができる。また、本実施の形態のトランジスタを用い
る場合でも本発明の一態様であるシフトレジスタは、消費電力を低減することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、本発明の一態様であるシフトレジスタを駆動回路に用いた表示装置に
ついて説明する。なお、本実施の形態では、一例として、同一基板上に少なくとも駆動回
路の一部と、該駆動回路により表示状態が制御される画素を含む画素部を有する表示装置
について説明する。

アクティブマトリクス型表示装置のブロック図の一例を図１１（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお、走査
線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されて
いる。また、表示装置の基板５３００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ
Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制
御ＩＣともいう）に接続されている。

図１１（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の
接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減
らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、第１の走査線駆動回路用クロッ
ク信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆
動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）
、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。また、タイミング制御
回路５３０５は、信号線駆動回路５３０４に対し、一例として、信号線駆動回路用スター
ト信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（Ｄ
ＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給する。なお、各クロ
ック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信
号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３
０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。

図１１（Ｂ）では、第１の走査線駆動回路５３０２及び第２の走査線駆動回路５３０３を
、画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を、画素部５３
０１とは別の基板に形成する構成について示している。当該構成により、表示装置の大型
化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。

また、図１２（Ａ）、図１２（Ｂ）では、ｎチャネル型ＴＦＴで構成する信号線駆動回路
の構成、動作について一例を示し説明する。

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは２以
上の自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎ
は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは２以上の自然数）という
複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャ
ネル型ＴＦＴである例を説明する。

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのソース及びドレインの一方は、各々、
配線５６０４＿１〜５６０４＿ｋと電気的に接続される。薄膜トランジスタ５６０３＿１
〜５６０３＿ｋのソース及びドレインの他方は、各々、信号線Ｓ１〜Ｓｋと電気的に接続
される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と
電気的に接続される。

シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にハイレベルの信号
を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する
。

スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電圧を信号線Ｓ１
〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０
２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０
３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制
御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電圧を信号線Ｓ１〜Ｓｋに供給する
機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、ス
イッチとしての機能を有する。

なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。

次に、図１２（Ａ）の信号線駆動回路の動作について、図１２（Ｂ）のタイミングチャー
トを参照して説明する。図１２（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。

期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、ハイレベルの信号を配線５６
０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ
５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジス
タ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、
信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには
、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓ
ｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に
属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮに
おいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）
が書き込まれる。

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。

なお、シフトレジスタ５６０１としては、本発明の一態様であるシフトレジスタを用いる
ことができ、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形
態３乃至実施の形態５に示す薄膜トランジスタで構成される回路を用いることが可能であ
る。この場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル
型、又はＰチャネル型のいずれかの極性のみで構成することができる。

さらに、走査線駆動回路及び信号線駆動回路の一部、又は走査線駆動回路若しくは信号線
駆動回路の一部に用いるシフトレジスタの一例について説明する。

走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファなどを有していてもよい。走査線駆動回路において、シフトレジスタにクロック信
号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生
成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給
される。走査線には、１ライン分の画素のトランジスタのゲートが電気的に接続されてい
る。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、
バッファは大きな電流を流すことが可能なものが用いられる。

さらに、走査線駆動回路及び信号線駆動回路の一部、又は走査線駆動回路若しくは信号線
駆動回路の一部に用いるシフトレジスタの一形態について図１３及び図１４を用いて説明
する。

シフトレジスタは、第１のフリップフロップ１０＿１乃至第Ｎのフリップフロップ１０＿
Ｎ（Ｎは３以上の自然数）を有している（図１３（Ａ）参照）。図１３（Ａ）に示すシフ
トレジスタの第１のフリップフロップ１０＿１乃至第Ｎのフリップフロップ１０＿Ｎには
、配線１１よりクロック信号ＣＫ６１が供給され、配線１２よりクロック信号ＣＫ６２、
配線１３よりクロック信号ＣＫ６３が供給され、配線１４よりクロック信号ＣＫ６４が供
給され、配線１５よりクロック信号ＣＫ６５が供給され、配線１６よりクロック信号ＣＫ
６６が供給され、配線１７よりクロック信号ＣＫ６７が供給され、配線１８よりクロック
信号ＣＫ６８が供給される。また、第１のフリップフロップ１０＿１では、配線９１から
のスタートパルスＳＰ１（第１のスタートパルス）が入力される。また、２段目以降の第
ｎのフリップフロップ１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のフリッ
プフロップからの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また、第１の
フリップフロップ１０＿１では、２段後段の第３のフリップフロップ１０＿３からの信号
が入力され、２段目以降の第ｎのフリップフロップ１０＿ｎでは、２段後段の第（ｎ＋２
）のフリップフロップ１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）
が入力される。よって、各段のフリップフロップは、後段又は二つ前段のフリップフロッ
プに入力するための第１の出力信号ＯＵＴ（１）（ＳＲ）乃至ＯＵＴ（Ｎ）（ＳＲ）、及
び別の回路等に入力される第２の出力信号ＯＵＴ（１）乃至ＯＵＴ（Ｎ）を出力する。な
お、図１３（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵ
Ｔ（ｎ＋２）が入力されないが、一例としては、別途配線１９より第２のスタートパルス
ＳＰ２、配線２０より第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい
。又は、別途シフトレジスタの内部で生成された信号であってもよい。例えば、画素部へ
のパルス出力に寄与しない第（ｎ＋１）のフリップフロップ１０＿（ｎ＋１）、第（ｎ＋
２）のフリップフロップ１０＿（ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段よ
り第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号
を生成する構成としてもよい。

なお、クロック信号ＣＫ６１、クロック信号ＣＫ６２、クロック信号ＣＫ６３、クロック
信号ＣＫ６４、クロック信号ＣＫ６５、クロック信号ＣＫ６６、クロック信号ＣＫ６７、
及びクロック信号ＣＫ６８は、それぞれデューティー比が２５％であり、且つ順に１／４
周期分遅延している８相のクロック信号である。実施の形態１に示す４相のクロック信号
と比較すると、クロック信号ＣＫ６１は、実施の形態１におけるクロック信号ＣＫ１に相
当し、クロック信号ＣＫ６３は、実施の形態１におけるクロック信号ＣＫ２に相当し、ク
ロック信号ＣＫ６５は、実施の形態１におけるクロック信号ＣＫ３に相当し、クロック信
号ＣＫ６７は、実施の形態１におけるクロック信号ＣＫ４に相当する。このように、各ク
ロック信号の少なくとも２つにおいて、ハイレベルとなる期間の一部が重なるタイミング
とすることにより、シフトレジスタをより高速に動作させることができる。この場合、第
１のフリップフロップ１０＿１には、クロック信号ＣＫ６１が少なくとも入力され、第２
のフリップフロップ１０＿２には、クロック信号ＣＫ６２が少なくとも入力され、第３の
フリップフロップ１０＿３には、クロック信号ＣＫ６３が少なくとも入力され、第４のフ
リップフロップ１０＿４には、クロック信号ＣＫ６４が少なくとも入力され、第５のフリ
ップフロップ１０＿５には、クロック信号ＣＫ６５が少なくとも入力され、第６のフリッ
プフロップ１０＿６には、クロック信号ＣＫ６６が少なくとも入力され、第７のフリップ
フロップ１０＿７には、クロック信号ＣＫ６７が少なくとも入力され、第８のフリップフ
ロップ１０＿８には、クロック信号ＣＫ６８が少なくとも入力される構成にすることがで
きる。本実施の形態では、クロック信号ＣＫ６１乃至クロック信号ＣＫ６８を利用して、
フリップフロップの駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に
応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。

また、第１のフリップフロップ１０＿１乃至第Ｎのフリップフロップ１０＿Ｎのそれぞれ
は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２
４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする
（図１３（Ｂ）参照）。第１の入力端子２１、第２の入力端子２２、及び第３の入力端子
２３は、配線１１〜配線１８のいずれかと電気的に接続されている。例えば、図１３（Ａ
）において、第１のフリップフロップ１０＿１は、第１の入力端子２１が配線１１と電気
的に接続され、第２の入力端子２２が配線１２と電気的に接続され、第３の入力端子２３
が配線１３と電気的に接続されている。また、第２のフリップフロップ１０＿２は、第１
の入力端子２１が配線１２と電気的に接続され、第２の入力端子２２が配線１３と電気的
に接続され、第３の入力端子２３が配線１４と電気的に接続されている。また、第３のフ
リップフロップ１０＿３は、第１の入力端子２１が配線１３と電気的に接続され、第２の
入力端子２２が配線１４と電気的に接続され、第３の入力端子２３が配線１５と電気的に
接続されている。また、第４のフリップフロップ１０＿４は、第１の入力端子２１が配線
１４と電気的に接続され、第２の入力端子２２が配線１５と電気的に接続され、第３の入
力端子２３が配線１６と電気的に接続されている。また、第５のフリップフロップ１０＿
５は、第１の入力端子２１が配線１５と電気的に接続され、第２の入力端子２２が配線１
６と電気的に接続され、第３の入力端子２３が配線１７と電気的に接続されている。また
、第６のフリップフロップ１０＿６は、第１の入力端子２１が配線１６と電気的に接続さ
れ、第２の入力端子２２が配線１７と電気的に接続され、第３の入力端子２３が配線１８
と電気的に接続されている。また、第７のフリップフロップ１０＿７は、第１の入力端子
２１が配線１７と電気的に接続され、第２の入力端子２２が配線１８と電気的に接続され
、第３の入力端子２３が配線１１と電気的に接続されている。また、第８のフリップフロ
ップ１０＿８は、第１の入力端子２１が配線１８と電気的に接続され、第２の入力端子２
２が配線１１と電気的に接続され、第３の入力端子２３が配線１２と電気的に接続されて
いる。

第１のフリップフロップ１０＿１において、第１の入力端子２１にクロック信号ＣＫ６１
が入力され、第２の入力端子２２にクロック信号ＣＫ６２が入力され、第３の入力端子２
３にクロック信号ＣＫ６３が入力され、第４の入力端子２４にスタートパルスが入力され
、第５の入力端子２５に出力信号ＯＵＴ（３）が入力され、第１の出力端子２６より出力
信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より出力信号ＯＵＴ（１）が
出力される。

次に、フリップフロップの具体的な回路構成の一例について、図１３（Ｃ）及び図１４（
Ａ）で説明する。

図１３（Ｃ）及び図１４（Ａ）に示すフリップフロップは、第１のトランジスタ３１〜第
１１のトランジスタ４１を有している。また、上述した第１の入力端子２１〜第５の入力
端子２５に加え、高電源電圧ＶＤＤが供給される電源線５１、高電源電圧ＶＣＣが供給さ
れる電源線５２、低電源電圧ＶＳＳが供給される電源線５３から、第１のトランジスタ３
１〜第１１のトランジスタ４１に信号、又は電源電圧が供給される。また、図１３（Ｃ）
及び図１４（Ａ）に示すフリップフロップは、第１の出力端子２６及び第２の出力端子２
７を介して信号を出力する。ここで、高電源電圧ＶＤＤの値は、高電源電圧ＶＣＣの値以
上であり、高電源電圧ＶＣＣの値は、低電源電圧ＶＳＳの値より大きい。なお、クロック
信号ＣＫ６１〜クロック信号ＣＫ６８は、ハイレベルとローレベルを繰り返す信号である
が、ハイレベルのときの電圧が高電源電圧ＶＤＤ、ローレベルのときの電圧が低電源電圧
ＶＳＳであるとする。なお、電源線５１に与えられる高電源電圧ＶＤＤを、電源線５２に
与えられる高電源電圧ＶＣＣより高くすることにより、動作に影響を与えることなく、ト
ランジスタのゲートに与えられる電圧を低く抑えることができ、トランジスタのしきい値
のシフトを低減し、劣化を抑制することができる。

図１３（Ｃ）及び図１４（Ａ）において、第１のトランジスタ３１は、ソース及びドレイ
ンの一方が電源線５１に電気的に接続され、ソース及びドレインの他方が第９のトランジ
スタ３９のソース及びドレインの一方に電気的に接続され、ゲートが第４の入力端子２４
に電気的に接続されている。第２のトランジスタ３２は、ソース及びドレインの一方が電
源線５３に電気的に接続され、ソース及びドレインの他方が第９のトランジスタ３９のソ
ース及びドレインの一方に電気的に接続され、ゲートが第４のトランジスタ３４のゲート
に電気的に接続されている。第３のトランジスタ３３は、ソース及びドレインの一方が第
１の入力端子２１に電気的に接続され、ソース及びドレインの他方が第１の出力端子２６
に電気的に接続されている。第４のトランジスタ３４は、ソース及びドレインの一方が電
源線５３に電気的に接続され、ソース及びドレインの他方が第１の出力端子２６に電気的
に接続されている。第５のトランジスタ３５は、ソース及びドレインの一方が電源線５３
に電気的に接続され、ソース及びドレインの他方が第２のトランジスタ３２のゲート及び
第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第４の入力端子２４に電
気的に接続されている。第６のトランジスタ３６は、ソース及びドレインの一方が電源線
５２に電気的に接続され、ソース及びドレインの他方が第２のトランジスタ３２のゲート
及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第５の入力端子２５
に電気的に接続されている。第７のトランジスタ３７は、ソース及びドレインの一方が電
源線５２に電気的に接続され、ソース及びドレインの他方が第８のトランジスタ３８のソ
ース及びドレインの一方に電気的に接続され、ゲートが第３の入力端子２３に電気的に接
続されている。第８のトランジスタ３８は、ソース及びドレインの他方が第２のトランジ
スタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第
２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、ソース及びド
レインの一方が第１のトランジスタ３１のソース及びドレインの他方及び第２のトランジ
スタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が
第３のトランジスタ３３のゲート及び第１０のトランジスタ４０のゲートに電気的に接続
され、ゲートが電源線５２に電気的に接続されている。第１０のトランジスタ４０は、ソ
ース及びドレインの一方が第１の入力端子２１に電気的に接続され、ソース及びドレイン
の他方が第２の出力端子２７に電気的に接続され、ゲートが第９のトランジスタ３９のソ
ース及びドレインの他方に電気的に接続されている。第１１のトランジスタ４１は、ソー
ス及びドレインの一方が電源線５３に電気的に接続され、ソース及びドレインの他方が第
２の出力端子２７に電気的に接続され、ゲートが第２のトランジスタ３２のゲート及び第
４のトランジスタ３４のゲートに電気的に接続されている。

図１３（Ｃ）において、第３のトランジスタ３３のゲート、第１０のトランジスタ４０の
ゲート、及び第９のトランジスタ３９のソース及びドレインの他方の接続箇所をノードＡ
とする。また、第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第
５のトランジスタ３５のソース及びドレインの他方、第６のトランジスタ３６のソース及
びドレインの他方、第８のトランジスタ３８のソース及びドレインの他方、及び第１１の
トランジスタ４１のゲートの接続箇所をノードＢとする。

ここで、図１４（Ａ）に示したフリップフロップを複数具備するシフトレジスタのタイミ
ングチャートについて図１４（Ｂ）に示す。

図１４（Ｂ）に示すように、入力端子２１を介して入力されるクロック信号がハイレベル
になる期間において、該クロック信号が入力されたフリップフロップの出力信号がハイレ
ベルになる。また、各フリップフロップの出力信号は、ハイレベルになるタイミングが順
に１／４周期分遅延している。

なお、図１４（Ａ）に示すように、ゲートに高電源電圧ＶＣＣが印加される第９のトラン
ジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のよう
な利点がある。

ゲートに高電源電圧ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートスト
ラップ動作によりノードＡの電圧が上昇すると、第１のトランジスタ３１のソース及びド
レインの他方の電圧が上昇していき、高電源電圧ＶＤＤより大きくなる。そして、第１の
トランジスタ３１のソースが電源線５１側に切り替わる。そのため、第１のトランジスタ
３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電
圧が印加されるために消費電力の増大や、大きなストレスがかかり、トランジスタの劣化
の要因となりうる。そこで、ゲートに高電源電圧ＶＣＣが印加される第９のトランジスタ
３９を設けておくことにより、ブートストラップ動作によりノードＡの電圧は上昇するも
のの、第１のトランジスタ３１のソース及びドレインの他方の電圧の上昇を生じないよう
にすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラ
ンジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすること
ができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１
のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによ
る第１のトランジスタ３１の劣化を抑制することができる。

なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１のソー
ス及びドレインの他方と第３のトランジスタ３３のゲートとの間にソース及びドレインの
一方とソース及びドレインの他方を介して接続されるように設ける構成であればよい。な
お、本実施形態でのフリップフロップを複数具備するシフトレジスタの場合、走査線駆動
回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、ト
ランジスタ数を削減する利点がある。

なお、第１のトランジスタ３１乃至第１１のトランジスタ４１の半導体層として、酸化物
半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及
び電界効果移動度を高めることができると共に、劣化の度合いを低減することができるた
め、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは
、アモルファスシリコンを用いたトランジスタに比べ、ゲートに高電圧が印加されること
によるトランジスタの劣化の程度が小さい。そのため、例えば高電源電圧ＶＣＣを供給す
る電源線に、高電源電圧ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す
電源線の数を低減することができるため、回路の小型化を図ることができる。

第７のトランジスタ３７のゲートに第２の入力端子２２からクロック信号ＣＫ６２が供給
され、第８のトランジスタ３８のゲートに第３の入力端子２３からクロック信号ＣＫ６３
が供給されるように結線関係を入れ替えても同様の作用を奏する。なお、図１４（Ａ）に
示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共
にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状
態、次に第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とするこ
とによって、第２の入力端子２２及び第３の入力端子２３の電圧が低下することで生じる
、ノードＢの電圧の低下が第７のトランジスタ３７のゲートの電圧の低下、及び第８のト
ランジスタ３８のゲートの電圧の低下に起因して２回生じることとなる。一方、図１４（
Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３
８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオ
フの状態、次に、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態
とすることによって、第２の入力端子２２及び第３の入力端子２３の電圧が低下すること
で生じるノードＢの電圧の低下を、第８のトランジスタ３８のゲートの電圧の低下による
一回に低減することができる。そのため、第７のトランジスタ３７のゲートに第３の入力
端子２３によって供給されるクロック信号が入力され、第８のトランジスタ３８のゲート
に第２の入力端子２２によって供給されるクロック信号が入力されることによって、ノー
ドＢの電圧の変動を小さくすることで、ノイズを低減することができるため好適である。

このように、第１の出力端子２６及び第２の出力端子２７の電圧をローレベルに保持する
期間に、ノードＢに定期的にハイレベルの電圧が与えられる構成とすることにより、フリ
ップフロップの誤動作を抑制することができる。

（実施の形態７）
本実施の形態では、上記実施の形態６に示した表示装置の一例として液晶表示装置につい
て説明する。

本実施の形態における表示装置の画素の回路構成例について図１５を用いて説明する。図
１５は本実施の形態における表示装置の画素の回路構成を示す回路図である。

図１５に示すように、画素はトランジスタ８２１と、液晶素子８２２と、容量素子８２３
と、を有する。

トランジスタ８２１は、選択スイッチとして機能し、ゲートが走査線８０４に電気的に接
続され、ソース及びドレインの一方が信号線８０５に電気的に接続される。

液晶素子８２２は、第１端子及び第２端子を有し、第１端子がトランジスタ８２１のソー
ス及びドレインの他方に電気的に接続され、第２端子に接地電位又は一定の値の電圧が与
えられる。液晶素子８２２は、第１端子の一部又は全部となる第１の電極と、第２端子の
一部又は全部となる第２の電極と、第１の電極と第２の電極の間に電圧が印加されること
により透過率が変化する液晶分子を有する層（液晶層という）により構成される。

容量素子８２３は、第１端子及び第２端子を有し、第１端子がトランジスタ８２１のソー
ス及びドレインの他方に電気的に接続され、第２端子に接地電位又は一定の値の電圧が与
えられる。容量素子８２３は、第１端子の一部又は全部となる第１の電極と、第２端子の
一部又は全部となる第２の電極と、誘電体層により構成される。容量素子８２３は、画素
の保持容量としての機能を有する。なお、容量素子８２３は必ずしも設ける必要はないが
、容量素子８２３を設けることにより、トランジスタ８２１のリーク電流による影響を抑
制することができる。

なお、本実施の形態における表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モ
ード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ
Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉ
ｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ
Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍ
ｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μ
ｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

次に図１５に示す画素の動作について説明する。

まずデータが書き込まれる画素が選択され、選択された画素は、走査線８０４から入力さ
れる信号によりトランジスタ８２１がオン状態になる。

このとき信号線８０５からのデータ信号がトランジスタ８２１を介して入力され、液晶素
子８２２の第１端子の電圧はデータ信号の電圧となり、液晶素子８２２は第１端子と第２
端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線８０
４から入力される信号によりトランジスタ８２１がオフ状態になり、液晶素子８２２は表
示期間の間設定された透過率を維持し、表示状態となる。上記動作を走査線８０４毎に順
次行い、すべての画素において上記動作が行われる。以上が画素の動作である。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、又は
動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒
表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、通常の垂直同期周波数を通常の１．５倍、好ましくは２倍以上にすることで応答速
度を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源又は複数のＥＬ光源などを用いて面光源を構成し、面光源を構成してい
る各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として
、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複
数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤ
の発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯す
ることができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には
、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。

次に、上記画素を含む本実施の形態における表示装置の構造について図１６を用いて説明
する。図１６は本実施の形態における表示装置の画素の構造を示す図であり、図１６（Ａ
）は上面図であり、図１６（Ｂ）は断面図である。なお、図１６（Ａ）におけるＡ１−Ａ
２、Ｂ１−Ｂ２の点線は、図１６（Ｂ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２に相当
する。

図１６（Ａ）及び図１６（Ｂ）に示すように、本実施の形態における表示装置は、Ａ１−
Ａ２の断面において、基板２０００上にゲート電極２００１と、ゲート電極２００１上に
設けられた絶縁膜２００２と、絶縁膜２００２上に設けられた酸化物半導体層２００３と
、酸化物半導体層２００３上に設けられた一対の電極２００５ａ及び電極２００５ｂと、
電極２００５ａ、電極２００５ｂ、及び酸化物半導体層２００３上に設けられた酸化物絶
縁層２００７と、酸化物絶縁層２００７に設けられた開口部を介して電極２００５ｂに接
する電極２０２０と、を有する。

また、Ｂ１−Ｂ２の断面において、基板２０００上に電極２００８と、電極２００８上に
絶縁膜２００２と、絶縁膜２００２上に設けられた酸化物絶縁層２００７と、酸化物絶縁
層２００７上に設けられた電極２０２０と、を有する。

電極２０２２及び電極２０２９と、電極２０２３、電極２０２４、及び電極２０２８とは
ＦＰＣに接続するための電極又は配線となる。

本実施の形態に用いるトランジスタは、例えば実施の形態３乃至実施の形態５に示すトラ
ンジスタを用いることができるため、ここでは詳細な説明は省略する。

電極２０２０、電極２０２９、及び電極２０２８は、酸化インジウム（Ｉｎ_２Ｏ_３）や酸
化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などを用いてス
パッタリング法や真空蒸着法などにより形成される。このような材料のエッチング処理は
塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、
エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）
を用いてもよい。

また、図１７（Ａ１）、図１７（Ａ２）は、この段階でのゲート配線端子部の断面図及び
上面図をそれぞれ図示している。図１７（Ａ１）は図１７（Ａ２）中のＣ１−Ｃ２線に沿
った断面図に相当する。図１７（Ａ１）において、保護絶縁膜２０５４上に形成される透
明導電膜２０５５は、入力端子として機能する接続用の端子電極である。また、図１７（
Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子２０５１と
、ソース配線と同じ材料で形成される接続電極２０５３とがゲート絶縁層２０５２を介し
て重なり、且つゲート絶縁層２０５２を貫通して設けられたコンタクトホールにより直接
接して導通させている。また、接続電極２０５３と透明導電膜２０５５が保護絶縁膜２０
５４に設けられたコンタクトホールを介して直接接して導通させている。

また、図１７（Ｂ１）、及び図１７（Ｂ２）は、ソース配線端子部の断面図及び上面図を
それぞれ図示している。また、図１７（Ｂ１）は図１７（Ｂ２）中のＣ３−Ｃ４線に沿っ
た断面図に相当する。図１７（Ｂ１）において、保護絶縁膜２０５４上に形成される透明
導電膜２０５５は、入力端子として機能する接続用の端子電極である。また、図１７（Ｂ
１）において、端子部では、ゲート配線と同じ材料で形成される電極２０５６が、ソース
配線と電気的に接続される第２の端子２０５０の下方にゲート絶縁層２０５２を介して重
なる。電極２０５６は第２の端子２０５０とは電気的に接続しておらず、電極２０５６を
第２の端子２０５０と異なる電圧、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれ
ば、ノイズ対策のための容量又は静電気対策のための容量を形成することができる。また
、第２の端子２０５０は、保護絶縁膜２０５４を介して透明導電膜２０５５と電気的に接
続している。

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電圧の第１の端子、ソース配線と同電圧の第
２の端子、容量配線と同電圧の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければよいものとし、実施者が適宣決定すればよい。

こうしてボトムゲート型のＮチャネル型ＴＦＴであるを有する画素ＴＦＴ部、保持容量素
子を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配
置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための
一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリ
クス基板と呼ぶ。

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。

本実施の形態で得られるＮチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を
組み合わせることができる。

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電圧ＶＳＳ、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低
電源電圧ＶＳＳ、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。ま
た、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線
を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。

ゲート線駆動回路又はソース線駆動回路で酸化物半導体を用いたＴＦＴで形成することに
より、製造コストを低減する。そして駆動回路に用いるＴＦＴのゲート電極とソース配線
、或いはドレイン配線を直接接続させることでコンタクトホールの数を少なくし、駆動回
路の占有面積を縮小化できる表示装置を提供することができる。

従って、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供す
ることができる。

なお、本実施の形態は他の実施の形態と適宜組み合わせ又は置き換えを行うことができる
。

（実施の形態８）
本実施の形態では、上記実施の形態６に示した表示装置の一例として発光表示装置につい
て説明する。また、本実施の形態では、一例としてエレクトロルミネッセンスを発光素子
として利用した発光表示装置について説明する。

エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリ
ア（電子及び正孔）が再結合することにより発光する。このようなメカニズムから、この
ような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。

本実施の形態における表示装置の画素の回路構成について図１８を用いて説明する。図１
８は本実施の形態における表示装置の画素の回路構成を示す回路図である。

図１８に示すように、実施の形態における表示装置の画素は、トランジスタ８５１と、画
素の保持容量としての機能を有する容量素子８５２と、トランジスタ８５３と、発光素子
８５４と、を有する。

トランジスタ８５１は、ゲートが走査線８５５に電気的に接続され、ソース及びドレイン
の一方が信号線８５６に電気的に接続され、ソース及びドレインの他方に容量素子８５２
を介して高電源電圧ＶＤＤが与えられる。

トランジスタ８５３は、ゲートがトランジスタ８５１のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方に高電源電圧ＶＤＤが与えられる。

発光素子８５４は、第１端子及び第２端子を含み、第１端子がトランジスタ８５３のソー
ス及びドレインの他方に電気的に接続され、第２端子に低電源電圧ＶＳＳが与えられる。

次に図１８に示す画素の動作について説明する。

まずデータ書き込みを行う画素が選択される。選択された画素は、走査線８５５から入力
される走査信号によりトランジスタ８５１がオン状態になり、所定の値の電圧であるビデ
オ信号（データ信号ともいう）が信号線８５６からトランジスタ８５３のゲートに入力さ
れる。

トランジスタ８５３はゲートに入力されるデータ信号に応じた電圧によりオン状態又はオ
フ状態になる。トランジスタ８５３がオン状態のとき、発光素子８５４の電圧は、トラン
ジスタ８５３のゲート電圧及び第１の電圧に応じた値となる。このとき発光素子８５４に
第１端子及び第２端子との間に印加された電圧に応じて電流が流れ、発光素子８５４は流
れる電流の量に応じた輝度で発光する。また、容量素子８５２によりトランジスタ８５３
のゲート電圧は一定時間保持されるため、発光素子８５４は一定時間発光状態を維持する
。

また信号線８５６から画素に入力されるデータ信号がデジタル形式の場合、画素はトラン
ジスタ８５１のオンとオフの切り替えによって、発光若しくは非発光の状態となる。よっ
て、面積階調法又は時間階調法を用いて階調の表示を行うことができる。面積階調法は、
１画素を複数の副画素に分割し、各副画素を図１８に示す回路構成にして独立にデータ信
号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は
、画素が発光する期間を制御することによって、階調表示を行う駆動法である。

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光又は非発光の状態にする。複数のサブフレーム期間に分割することによって、１
フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御
することができ、階調を表示することができる。

また、発光表示装置においても、駆動回路のうち、Ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部のＴＦＴと同一基板上に形成することができる。また、信
号線駆動回路及び走査線駆動回路をＮチャネル型ＴＦＴのみで作製することも可能である
。

次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用ＴＦＴがＮ
チャネル型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）
（Ｃ）の表示装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１
は、上記実施の形態に示すＴＦＴと同様に作製でき、酸化物半導体層を半導体層として含
む信頼性の高いＴＦＴである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面
射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から
発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光
素子にも適用することができる。

上面射出構造の発光素子について図１９（Ａ）を用いて説明する。

図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がＮチャネル型で、発光素子７００
２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ａ
）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的
に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されてい
る。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料
を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉなどが望ましい。そし
て発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでもよい。複数の層で構成されている場合、陰極７００３上に電子注入
層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層
を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用い
て形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイ
ンジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム
錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いてもよい。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がＮチャネル型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接
続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜さ
れており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお
、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射又は遮蔽するため
の遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様
に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその
膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎ
ｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発
光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層
されるように構成されていてもどちらでもよい。陽極７０１５は光を透過する必要はない
が、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
そして遮蔽膜７０１６は、例えば光を反射する金属などを用いることができるが、金属膜
に限定されない。例えば黒の顔料を添加した樹脂などを用いることもできる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１９（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでもよい。陽極７０
２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

なお本実施の形態では、発光素子の駆動を制御するＴＦＴ（駆動用ＴＦＴともいう）と発
光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制
御用ＴＦＴが接続されている構成であってもよい。

次に本実施の形態における表示装置（発光パネルともいう）の外観及び断面について、図
２０を用いて説明する。図２０（Ａ）は、第１の基板上に形成されたＴＦＴ及び発光素子
を、第２の基板との間にシール材によって封止した、本実施の形態の表示装置の上面図で
あり、図２０（Ｂ）は、図２０（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ムなど）やカバー材でパッケージング（封入）することが好ましい。

また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、
４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、ＴＦＴを複数有しており、
図２０（Ｂ）では、画素部４５０２に含まれるＴＦＴ４５１０と、信号線駆動回路４５０
３ａに含まれるＴＦＴ４５０９を例示している。

ＴＦＴ４５０９、４５１０は、酸化物半導体層を半導体層として含む、実施の形態３乃至
実施の形態５に示す信頼性の高いトランジスタのいずれかを適用することができる。本実
施の形態において、ＴＦＴ４５０９、４５１０はＮチャネル型ＴＦＴである。また、ＴＦ
Ｔ４５０９、４５１０の上には絶縁層４５４２が形成され、絶縁層４５４２の上には絶縁
層４５４４が形成される。

また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電
極４５１７は、ＴＦＴ４５１０のソース電極又はドレイン電極と電気的に接続されている
。なお発光素子４５１１の構成は、第１の電極４５１７、電界発光層４５１２、第２の電
極４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４
５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えること
ができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜又は有機ポリシロキサンを用いて形成する。特
に感光性の材料を用い、第１の電極４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。

発光素子４５１１に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極
４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜などを形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、又は画素部４５０２に与えられる各種信号及び電圧は、ＦＰＣ４５１８ａ、４５１８ｂ
から供給されている。

本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極４５
１７と同じ導電膜から形成され、端子電極４５１６は、ＴＦＴ４５０９、４５１０が有す
るソース電極及びドレイン電極と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は、透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルム又は
アクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポ
リイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エ
チレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用
いた。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２０の構成に
限定されない。

以上の工程により、信頼性の高い発光表示装置（表示パネル）を作製することができる。

本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。

（実施の形態９）
本実施の形態では、上記実施の形態６に示す表示装置の一例として電子ペーパについて説
明する。

上記実施の形態に示すシフトレジスタは電子ペーパに用いることもできる。電子ペーパは
、電気泳動表示装置（電気泳動ディスプレイともいう）とも呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を
有している。

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移
動しない。また、第１の粒子の色と第２の粒子の色は異なる（無色を含む）。

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置に必要な偏光板及び対向基板が必要ないため、厚さや重さが低減する。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクは、ガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、上記実施の形態で例示された
ＴＦＴによって得られるアクティブマトリクス基板を用いることができる。

なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半
導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクト
ロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用い
ればよい。

次に、本実施の形態における電子ペーパの構造例について図２１を用いて説明する。図２
１は、本実施の形態における電子ペーパの構造を示す断面図である。

図２１に示す電子ペーパは、基板５８０上にＴＦＴ５８１と、ＴＦＴ５８１上に積層して
設けられた絶縁層５８３、絶縁層５８４、及び絶縁層５８５と、絶縁層５８３乃至絶縁層
５８５に設けられた開口部を介してＴＦＴ５８１のソース電極又はドレイン電極に接する
電極５８７と、電極５８７と、基板５９６に設けられた電極５８８との間に黒色領域５９
０ａ及び白色領域５９０ｂと、周りに液体で満たされているキャビティ５９４を含む球形
粒子５８９と、球形粒子５８９の周りに設けられた充填剤５９５と、を有する。

ＴＦＴ５８１は、酸化物半導体層を半導体層として含む信頼性の高いＴＦＴであり、例え
ば上記実施の形態で示すトランジスタと同様に作製できる。

球形粒子５８９を用いた方式はツイストボール表示方式という。ツイストボール表示方式
とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極である第１の電極及び
第２の電極の間に配置し、第１の電極及び第２の電極に電位差を生じさせて球形粒子の向
きを制御することにより、表示を行う方法である。

また、球形粒子を含む素子の代わりに電気泳動素子を用いることも可能である。透明な液
体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２
００μｍ程度のマイクロカプセルを用いる。第１の電極と第２の電極との間に設けられる
マイクロカプセルは、第１の電極と第２の電極によって、電場が与えられると、白い微粒
子と、黒い微粒子が逆の方向に移動し、白又は黒を表示することができる。この原理を応
用した表示素子が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて
反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表
示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、
一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装
置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっ
ても、表示された像を保存しておくことが可能となる。

実施の形態１に示すシフトレジスタは、例えば本実施の形態における電子ペーパの駆動回
路に用いることができる。また表示部のトランジスタも酸化物半導体層を用いたトランジ
スタを適用することができ、例えば同一基板に駆動回路及び表示部を設けることもできる
。

又は上記電子ペーパは、情報を表示するものであればあらゆる分野の電子機器に用いるこ
とが可能である。例えば、電子ペーパを用いて、電子書籍（電子ブック）、ポスター、電
車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用
することができる。電子機器の一例を図２２に示す。図２２は、電子書籍の一例を示して
いる。

図２２に示すように、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体
で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされて
おり、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、
紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５及び表示部２７０７は、一続きの画像を表示する構成とし
てもよいし、異なる画像を表示する構成としてもよい。異なる画像を表示する構成とする
ことで、例えば右側の表示部（図２２では表示部２７０５）に文章画像を表示し、左側の
表示部（図２２では表示部２７０７）に別の画像を表示することができる。

また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ及びＵＳＢケー
ブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とし
てもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としても
よい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。

（実施の形態１０）
本実施の形態では、上記実施の形態６における表示装置の一形態としてシステムオンパネ
ル型の表示装置について説明する。

本発明の一態様であるシフトレジスタは、同一基板上に表示部と駆動回路が設けられたシ
ステムオンパネル型の表示装置に適用することもできる。以下に具体的な構成について説
明する。

本実施の形態における表示装置は、表示素子を含む。表示素子としては液晶素子（液晶表
示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子
は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無
機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどが含まれる。また
、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することが
できる。

また、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該
パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。さらに
該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板
に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
素子基板は、具体的には、表示素子の画素電極のみが形成された状態であってもよいし、
画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状
態であってもよいし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、又は光源（
照明装置含む）を指す。また、コネクターが設けられたモジュールも表示装置に含まれる
。例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａ
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、若しくはＴＣＰ（Ｔａｐｅ Ｃａ
ｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先
にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含
まれる。

次に本実施の形態における表示装置の一形態に相当する液晶表示パネルの外観及び断面に
ついて、図２３を用いて説明する。

図２３（Ａ１）及び図２３（Ａ２）は、第１の基板４００１上に形成された実施の形態４
で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を半導体層として含むＴＦＴ４０１０、４０１１、及
び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した
、本実施の形態における表示装置の上面図であり、図２３（Ｂ）は、図２３（Ａ１）（Ａ
２）のＭ−Ｎにおける断面図に相当する。

本実施の形態における表示装置は、第１の基板４００１上に設けられた画素部４００２と
、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。ま
た画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられてい
る。よって、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている
。また、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる
領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線
駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図２３（Ａ１）は、Ｃ
ＯＧ法により信号線駆動回路４００３を実装する例であり、図２３（Ａ２）は、ＴＡＢ法
により信号線駆動回路４００３を実装する例である。

また、第１の基板４００１上に設けられた画素部４００２及び走査線駆動回路４００４は
、ＴＦＴを複数有しており、図２３（Ｂ）では、画素部４００２に含まれるＴＦＴ４０１
０と、走査線駆動回路４００４に含まれるＴＦＴ４０１１とを例示している。ＴＦＴ４０
１０、４０１１上には絶縁層４０２０、４０２１、４０４２が設けられている。

ＴＦＴ４０１０、４０１１としては、酸化物半導体層を半導体層として含むＴＦＴを適用
することができる。本実施の形態において、ＴＦＴ４０１０、４０１１は、Ｎチャネル型
ＴＦＴである。

また、液晶素子４０１３が有する画素電極４０３０は、ＴＦＴ４０１０と電気的に接続さ
れている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成さ
れている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なっている部分
が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１はそれぞ
れ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３
３を介して液晶層４００８を挟持している。

なお、第１の基板４００１、第２の基板４００６としては、上記実施の形態における基板
２０１に適用可能な材料及び作製方法を適用することができる。

また、スペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られる柱状の隔壁
であり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御する
ために設けられている。なお球状のスペーサを用いてもよい。また、対向電極４０３１は
、ＴＦＴ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４０３１と共通電位
線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させ
る。

なお、本実施の形態は透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置で
も半透過型液晶表示装置でも適用できる。

また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極という順に設ける例を示すが、偏光板は基板の内側に設け
てもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着
色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとし
て機能する遮光膜を設けてもよい。

また、本実施の形態では、ＴＦＴの表面凹凸を低減するため、及びＴＦＴの信頼性を向上
させるため、ＴＦＴを、保護層や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、
絶縁層４０２１、絶縁層４０４２）で覆う構成となっている。なお、保護層は、大気中に
浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、保護
層としては、緻密な膜が好ましい。保護層は、スパッタリング法を用いて、酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム
膜、酸化窒化アルミニウム膜、若しくは窒化酸化アルミニウム膜の単層、又は積層で形成
すればよい。本実施の形態では保護層をスパッタリング法で形成する例を示すが、特に限
定されず種々の方法で形成すればよい。また非還元膜を用いることにより保護層を還元防
止層として機能させることもできる。

ここでは、保護層として積層構造の絶縁層を形成する。ここでは、保護層の一層目として
、スパッタリング法を用いて酸化珪素膜を形成することにより絶縁層４０４２を形成する
。保護層として酸化珪素膜を用いると、ソース電極及びドレイン電極として用いるアルミ
ニウム膜のヒロック防止に効果がある。

また、保護層の二層目として、スパッタリング法を用いて窒化珪素膜を形成することによ
り絶縁層４０２０を形成する。保護層として窒化珪素膜を用いると、ナトリウムなどの可
動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制すること
ができる。

また、保護層を形成した後に、半導体層の熱処理を行ってもよい。

また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ポリイミドアミド、ベンゾシクロブテン、ポリアミド、エポキシなどの
、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロ
ンガラス）などを用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、絶縁層４０２１を形成してもよい。

なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有して
いてもよい。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーターなどを用いることができる。絶縁層４０２１を材料液を用いて形成す
る場合、ベークする工程で同時に、半導体層のアニールを行ってもよい。絶縁層４０２１
の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作製することが可能
となる。

画素電極４０３０、対向電極４０３１としては、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有す
る導電性材料を用いることができる。

また、画素電極４０３０、対向電極４０３１を、導電性高分子（導電性ポリマーともいう
）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画
素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％
以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．
１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はそ
の誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３
０と同じ導電膜から形成され、端子電極４０１６は、ＴＦＴ４０１０、４０１１のソース
電極及びドレイン電極と同じ導電膜で形成されている。

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。

また、図２３においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に
実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回
路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部の
みを別途形成して実装してもよい。

上記のようにシステムオンパネル型の表示装置を作製することができる。また、本実施の
形態における表示装置には上記実施の形態におけるシフトレジスタを例えば駆動回路に用
いることができ、表示部のＴＦＴと同一工程によりシフトレジスタを作製することもでき
る。

なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせ、又は置き換え
を行うことができる。

（実施の形態１１）
上記実施の形態６乃至実施の形態１０に示す表示装置は、さまざまな電子機器（遊技機も
含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ
、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ又
はデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、
携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機な
どの大型ゲーム機などが挙げられる。

図２４（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線によ
る通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送
信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２４（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える。
これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデ
ザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に
、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込
み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２５（Ａ）は、携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成
されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示
部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、
図２５（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８
８６、ＬＥＤランプ９８９０、入力手段（操作キー）９８８５、接続端子９８８７、セン
サ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温
度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度
、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）など
を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表
示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることがで
きる。図２５（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデ
ータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を
共有する機能を有する。なお、図２５（Ａ）に示す携帯型遊技機が有する機能はこれに限
定されず、様々な機能を有することができる。

図２５（Ｂ）は、大型遊技機であるスロットマシンの一例を示している。スロットマシン
９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン
９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口
、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに
限定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他付属設
備が適宜設けられた構成とすることができる。

図２６（Ａ）は、携帯電話機の一例を示している。携帯電話機９０００は、筐体９００１
に組み込まれた表示部９００２の他、操作ボタン９００３、外部接続ポート９００４、ス
ピーカ９００５、マイク９００６などを備えている。

図２６（Ａ）に示す携帯電話機９０００は、表示部９００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表
示部９００２を指などで触れることにより行うことができる。

表示部９００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字などの情報の入力を主とする入力モードである。第３は表
示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部９００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部９００２の画面のほとんどにキーボード又は番号ボタンを表示させることが好ま
しい。

また、携帯電話機９０００内部に、ジャイロ、加速度センサなどの傾きを検出するセンサ
を有する検出装置を設けることで、携帯電話機９０００の向き（縦か横か）を判断して、
表示部９００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部９００２を触れること、又は筐体９００１の操作
ボタン９００３の操作により行われる。また、表示部９００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部９００２の光センサで検出される信号を検知し、表示
部９００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

表示部９００２は、イメージセンサとして機能させることもできる。例えば、表示部９０
０２に掌や指を触れることで、掌紋、指紋などを撮像することで、本人認証を行うことが
できる。また、表示部に近赤外光を発光するバックライト又は近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

図２６（Ｂ）も携帯電話機の一例である。図２６（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

本実施例では、走査線駆動回路及び信号線駆動回路を一体形成した発光表示装置について
説明する。なお、本実施例の発光表示装置では、一例として、信号線駆動回路を図１２（
Ａ）に示す構成とし、信号線駆動回路を構成するシフトレジスタの構成を図１３（Ｃ）に
示す構成とし、さらに画素の回路構成を図１８に示す画素の回路構成とする。

本実施例の発光表示装置における画素部のレイアウトについて図２７を用いて説明する。
図２７は、本実施例における発光表示装置の画素部のレイアウトを示す図である。

図２７に示す発光表示装置の画素部は、複数の画素を有し、各画素は、トランジスタ３０
０１と、容量素子３００２と、トランジスタ３００３と、走査線３０１１と、信号線３０
１２と、電源線３０１３と、を有する。トランジスタ３００１は、図１８に示すトランジ
スタ８５１に相当し、容量素子３００２は、図１８に示す容量素子８５２に相当し、トラ
ンジスタ３００３は、図１８に示すトランジスタ８５３に相当し、走査線３０１１は図１
８に示す走査線８５５に相当し、信号線３０１２は、図１８に示す信号線８５６に相当す
る。また、トランジスタ３００１及びトランジスタ３００３は、チャネル形成層としてＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層を用いたトランジスタである。また、本実施例の発
光表示装置の画素は、画素数が５４０×９６０×３であり、画素ピッチが０．０２６ｍｍ
×０．０７８ｍｍ×３であり、解像度が３２６ｐｐｉであり開口率が４０％である。

また、図２７に示す発光表示装置の画素は、下面射出型構造であり、トランジスタなどの
素子が形成される側の基板（素子基板ともいう）側にＲ（赤）、Ｇ（緑）、Ｂ（青）のカ
ラーフィルタがそれぞれ設けられた構造（カラーフィルタオンアレイ構造ともいう）であ
る。また、発光素子は、白色の有機ＥＬ素子である。

さらに本実施例における発光表示装置の消費電力について測定を行った。結果を図２８に
示す。図２８は、本実施例の発光表示装置の電源電圧と表示装置の消費電力との関係を示
す図であり、横軸は電源電圧Ｖｐｐを示し、縦軸は消費電力を示している。また、図２８
には、本実施例における８相クロック信号を用いた発光表示装置の消費電力の測定結果に
加え、４相クロック信号を用いた従来例の発光表示装置の消費電力についても示す。

図２８に示すように、本実施例における発光表示装置の消費電力は、従来例の発光表示装
置の消費電力より小さく、その差は、電源電圧が高くなるにつれて増加している。

以上のように、クロック信号の数を増やして、クロック信号毎に動作させるフリップフロ
ップの数を減らすことにより、消費電力を低減することができることがわかる。

１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
１６ 配線
１７ 配線
１８ 配線
１９ 配線
２０ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
９１ 配線
１０１ クロック信号線
１０２ クロック信号線
１０３ クロック信号線
１０４ クロック信号線
１０５ フリップフロップ
１１１ 期間
１１２ 期間
１１３ 期間
１１４ 期間
１１５ 期間
２０１ 基板
２０２ ゲート絶縁層
２１１ ゲート電極
２１３ 酸化物半導体層
２１４ａ 酸化物導電層
２１４ｂ 酸化物導電層
２１５ａ 導電層
２１５ｂ 導電層
２１５ｃ 導電層
２１７ 導電層
２１８ 酸化物絶縁層
２３３ａ レジストマスク
２３３ｂ レジストマスク
２５１ トランジスタ
２５２ トランジスタ
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１４ トランジスタ
３１５ トランジスタ
３１６ トランジスタ
３１７ ノード
３１８ ノード
３５１ 期間
３５２ 期間
３５３ 期間
５８０ 基板
５８１ ＴＦＴ
５８３ 絶縁層
５８４ 絶縁層
５８５ 絶縁層
５８７ 電極
５８８ 電極
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填剤
５９６ 基板
８０４ 走査線
８０５ 信号線
８２１ トランジスタ
８２２ 液晶素子
８２３ 容量素子
８５１ トランジスタ
８５２ 容量素子
８５３ トランジスタ
８５４ 発光素子
８５５ 走査線
８５６ 信号線
２０００ 基板
２００１ ゲート電極
２００２ 絶縁膜
２００３ 酸化物半導体層
２００５ａ 電極
２００５ｂ 電極
２００７ 酸化物絶縁層
２００８ 電極
２０２０ 電極
２０２２ 電極
２０２３ 電極
２０２４ 電極
２０２８ 電極
２０２９ 電極
２０５０ 端子
２０５１ 端子
２０５２ ゲート絶縁層
２０５３ 接続電極
２０５４ 保護絶縁膜
２０５５ 透明導電膜
２０５６ 電極
２１１２ ゲート電極
２１３２ 酸化物半導体層
２１４２ａ 酸化物導電層
２１４２ｂ 酸化物導電層
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
３００１ トランジスタ
３００２ 容量素子
３００３ トランジスタ
３０１１ 走査線
３０１２ 信号線
３０１３ 電源線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ ＴＦＴ
４０１１ ＴＦＴ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極
４０３１ 対向電極
４０３２ 絶縁層
４０３５ スペーサ
４０４２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ ＴＦＴ
４５１０ ＴＦＴ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極
４５１９ 異方性導電膜
４５２０ 隔壁
４５４２ 絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９０００ 携帯電話機
９００１ 筐体
９００２ 表示部
９００３ 操作ボタン
９００４ 外部接続ポート
９００５ スピーカ
９００６ マイク
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー）
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (1)

1. 同一の導電型のトランジスタを用いて構成され、
   前記トランジスタは、チャネル形成層としての機能を有する酸化物半導体層と、第１の絶縁層と、第２の絶縁層と、第１のゲート電極と、第２のゲート電極と、を有し、
   前記第１のゲート電極は、前記第１の絶縁層を介して前記酸化物半導体層と重なる領域を有し、
   前記第２のゲート電極は、前記第２の絶縁層を介して前記酸化物半導体層と重なる領域を有し、
   前記第１の絶縁層は、酸素と、シリコンと、リン又は硼素と、を含み、前記酸化物半導体層の下方に設けられ、
   前記第２の絶縁層は、酸化物絶縁層であり、リン又は硼素を含み、前記酸化物半導体層の上方に設けられ、
   前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、酸素と、シリコンと、を含み、
   前記酸化物半導体層は、第１の領域と、第２の領域と、を有し、
   前記第１の領域は、前記第２の絶縁層と接する領域であり、
   前記第１の領域は、前記第２の領域よりも抵抗率が高いシフトレジスタの作製方法であって、
   前記酸化物半導体層は、脱水化又は脱水素化処理されることを特徴とするシフトレジスタの作製方法。