JP6010966B2 - 集積回路装置、電気光学装置及び電子機器 - Google Patents

Description

本発明は、集積回路装置、電気光学装置及び電子機器等に関する。

電気光学パネルとしてＥＰＤ（Electrophoretic Display）パネルが知られている（特許文献１）。このＥＰＤパネルを駆動するために、ゲートドライバー、ソースドライバー、電源ＩＣ、表示コントローラーが必要になるが、部品数が多いために、例えば携帯電話等の携帯機器への搭載が困難である。一方、上記の部品を１チップ化しようとすると、ＥＰＤパネルではゲート線駆動電圧及びソース線駆動電圧がＬＣＤパネルよりも高いため、高耐圧且つ耐圧の異なるトランジスターを混在させる必要があり、１チップ化することがコスト的及び技術的に難しいという問題がある。また、電源ＩＣは簡単な論理制御しか行えないため、温度によるゲート線駆動電圧の変化を補正するために高度なアナログ処理が必要になる。

特開２００９−２５１６１５号公報

本発明の幾つかの態様によれば、コストを増大させることなく部品数を低減し、且つ駆動電圧の温度による変化を低減することができる集積回路装置、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、電気光学パネルのソース線を駆動するソースドライバー部と、集積回路装置の外部の昇圧回路に対して昇圧制御を行う電源制御回路と、前記ソースドライバー部と前記電源制御回路とを制御する制御部と、前記電気光学パネルのゲート線を駆動するゲートドライバーの電源電圧を生成する前記昇圧回路に対して、前記電源制御回路により昇圧用クロック信号が出力される昇圧用クロック端子と、前記昇圧回路に対して、前記電源制御回路により昇圧基準電圧が出力される昇圧基準電圧端子とを含む集積回路装置に関係する。

本発明の一態様によれば、集積回路装置の外部の昇圧回路を用いてゲートドライバーの電源電圧を生成することができるから、ゲートドライバーの電源電圧よりも低い耐圧のトランジスターを用いて集積回路装置を製造することができる。その結果、製造コストを増大させることなく部品数を少なくすることなどが可能になる。

また本発明の一態様では、前記電源制御回路は、前記ソースドライバー部の高電位側電源電圧を前記昇圧基準電圧として、前記昇圧基準電圧端子に対して出力してもよい。

このようにすれば、ソースドライバー部の高電位側電源電圧を昇圧することでゲートドライバーの高電位側電源電圧を生成することができる。また、昇圧基準電圧を生成するための専用の電源回路が不要になるから、集積回路装置のチップ面積の増大を抑えることができる。

また本発明の一態様では、前記電源制御回路は、前記ソースドライバー部の低電位側電源電圧を、前記昇圧基準電圧として、前記昇圧基準電圧端子に対して出力してもよい。

このようにすれば、ソースドライバー部の低電位側電源電圧を昇圧することでゲートドライバーの低電位側電源電圧を生成することができる。また、昇圧基準電圧を生成するための専用の電源回路が不要になるから、集積回路装置のチップ面積の増大を抑えることができる。

また本発明の一態様では、前記ソースドライバー部は、前記ゲートドライバーを構成するトランジスターの耐圧よりも低い耐圧のトランジスターにより構成されてもよい。

このようにすれば、ゲートドライバーを構成するトランジスターの耐圧よりも低い耐圧のトランジスターを用いて集積回路装置を製造することができるから、製造コストを増大させることなく部品数を少なくすることなどが可能になる。

また本発明の一態様では、前記昇圧回路は、前記昇圧基準電圧端子と第１のノードとの間に設けられる第１のダイオードと、前記第１のノードと電圧出力ノードとの間に設けられる第２のダイオードと、前記昇圧用クロック端子と前記第１のノードとの間に設けられる第１のキャパシターと、前記電圧出力ノードと接地ノードとの間に設けられる第２のキャパシターとを有し、前記電源制御回路は、前記昇圧基準電圧端子を介して前記昇圧基準電圧を供給することで、前記第１のキャパシターと前記第２のキャパシターとを充電し、前記昇圧用クロック端子を介して前記昇圧用クロック信号を供給することで、前記第１のキャパシターに蓄積された電荷を前記第２のキャパシターに移動させ、前記第２のキャパシターの電荷が増加することで、前記電圧出力ノードの電圧が上昇し、前記ゲートドライバーの電源電圧が生成されてもよい。

このようにすれば、昇圧回路はチャージポンプ回路として動作し、電圧出力ノードから昇圧された電圧を出力することができる。

また本発明の一態様では、前記電源制御回路は、前記昇圧回路が有する前記第１のダイオード及び前記第２のダイオードの順方向電圧の温度による変化を補償する電圧振幅を有する前記昇圧用クロック信号を、前記昇圧用クロック端子に対して出力してもよい。

このようにすれば、第１及び第２のダイオードの順方向電圧が温度によって変化した場合に、その変化を補償することができるから、ゲートドライバーの電源電圧の温度による変化を抑えることができる。

また本発明の一態様では、集積回路装置の外部の温度検出素子を用いて環境温度の検出を行う温度検出部を含み、前記電源制御回路は、前記温度検出部の検出結果に基づいて、電圧振幅が変化する前記昇圧用クロック信号を、前記昇圧用クロック端子に対して出力してもよい。

このようにすれば、電源制御回路は、集積回路装置の外部の温度検出素子を用いて測定された環境温度に基づいて、昇圧用クロック信号の電圧振幅を制御することができるから、ゲートドライバーの電源電圧の温度による変化を抑えることができる。

また本発明の一態様では、前記昇圧基準電圧をＶＳＨとし、前記昇圧用クロック信号の電圧振幅をＶＡとし、前記第１のダイオード及び前記第２のダイオードの順方向電圧をＶＦとし、前記昇圧回路が生成する前記ゲートドライバーの電源電圧をＶＧＨとし、前記ゲートドライバーの電源電圧ＶＧＨが、ＶＧＨ＝ＶＳＨ＋ＶＡ−２×ＶＦと表される場合に、前記電源制御回路が、前記温度検出部の検出結果に基づいて前記昇圧用クロック信号の前記電圧振幅ＶＡを変化させることで、前記順方向電圧ＶＦの温度による変化を補償してもよい。

このようにすれば、例えば環境温度の変化によりＶＦがΔＶＦだけ変化した場合に、ＶＡを−２×ΔＶＦだけ変化させることで、ゲートドライバーの電源電圧ＶＧＨの温度による変化を抑えることができる。

また本発明の一態様では、前記電気光学パネルは、電気泳動パネルであってもよい。

このようにすれば、温度変化に対して、電気泳動パネルの駆動電圧の変化を小さく抑えることができるから、精度の高い階調表示などが可能になる。

また本発明の一態様では、前記温度検出素子は、前記電気泳動パネル用温度検出素子であって、前記電気泳動パネルの表示状態を第１の表示状態から第２の表示状態に変化させる駆動波形情報を記憶する波形情報記憶部を含み、前記制御部は、前記温度検出部の検出結果に基づいて、環境温度に対応する前記駆動波形情報を選択し、前記ソースドライバー部は、選択された前記駆動波形情報に基づいて、前記電気泳動パネルの前記ソース線を駆動してもよい。

このようにすれば、ソースドライバー部は、環境温度に対応して選択された駆動波形情報に基づいてソース線を駆動することができるから、環境温度が変化した場合でも安定した画像表示などが可能になる。

また本発明の一態様では、前記制御部は、環境温度に対応する補正情報を格納するレジスターを有し、前記制御部は、前記温度検出部の検出結果と前記補正情報とに基づいて、前記昇圧用クロック信号の振幅電圧を設定する電圧設定情報を出力し、前記電源制御回路は、前記電圧設定情報に基づいて前記昇圧用クロック信号の振幅電圧を生成するレギュレーターと、前記レギュレーターにより生成された前記振幅電圧に基づいて、前記昇圧用クロック信号を生成する昇圧用クロック生成回路とを有してもよい。

このようにすれば、電源制御回路は、温度検出部の検出結果と補正情報とに基づいて、昇圧用クロック信号の振幅電圧を生成し、生成された振幅電圧をもつ昇圧用クロック信号を生成することができるから、昇圧回路のダイオードの順方向電圧の温度による変化を精度良く補償することができる。

本発明の他の態様は、上記いずれかに記載の集積回路装置と、前記ゲートドライバーと、前記集積回路装置及び前記ゲートドライバーにより駆動される前記電気光学パネルと、前記昇圧回路とを含む電気光学装置に関係する。

本発明の他の態様によれば、ゲートドライバーを別チップとし、ゲートドライバーの電源電圧を昇圧回路により生成することで、集積回路装置の製造コストを増大させることなく部品数を少なくすることできる。また、昇圧回路をデジタル処理により制御することができるから、環境温度情報に基づいて、ゲートドライバーの電源電圧を精度良く補正することができる。その結果、低コストで性能の高い電気光学装置を実現することなどが可能になる。

本発明の他の態様は、上記に記載の電気光学装置と、前記集積回路装置に接続されたホスト装置とを含む電子機器に関係する。

また本発明の他の態様では、前記電気光学パネルは、ガラス基板上に形成され、前記集積回路装置は、前記ガラス基板上に実装され、前記昇圧回路は、前記ホスト装置が実装された主基板と前記ガラス基板とを接続するフレキシブル基板上に設けられてもよい。

このようにすれば、昇圧回路を実装するスペースを節約することができるから、電子機器の小型化などが可能になる。

電気光学パネルの画素の基本的な構成例。 電気泳動マイクロカプセルの動作を説明する図。 サブフレーム駆動波形の一例。 集積回路装置及び電気光学装置の基本的な構成例。 図５（Ａ）、図５（Ｂ）は、第１及び第２の昇圧回路の詳細な構成例。 電源制御回路及び制御部の、昇圧用クロック信号の制御に関係する部分の構成例。 図７（Ａ）は、レギュレーターの構成例。図７（Ｂ）は、補正情報の一例。 電子機器の実装の一例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電気光学パネル
図１に、本実施形態の集積回路装置により駆動される電気光学パネル（ＥＰＤ（Electrophoretic Display）パネル、電気泳動パネル）の画素の基本的な構成例を示す。図１に示すように、ＥＰＤパネルの画素２０は、電気泳動マイクロカプセル３０、画素選択トランジスター２２、保持容量２４、画素電極２６、対向電極（共通電極）２８を含む。画素選択トランジスター２２は、ゲート線（走査線）１４がゲートに接続され、ソース線（データ線）１６がソースに接続され、ドレインが保持容量２４及び画素電極２６に接続されている。ＥＰＤパネルは、複数の画素２０、複数のゲート線１４及び複数のソース線１６を含む。後述するように、ゲート線１４はゲートドライバー２２０により駆動され、ソース線１６は本実施形態の集積回路１００が有するソースドライバー部１１０により駆動される。

図２は、ＥＰＤパネルの電気泳動マイクロカプセル３０の動作を説明する図である。図２に示すように、アクティブマトリクス基板に形成された複数の画素電極２６と対向する対向電極（共通電極）２８が図示しない対向基板に形成され、その２枚の基板間に電気光学材料にて電気泳動層を形成する複数のマイクロカプセル３０が設けられている。各マイクロカプセル３０は、流体３１に浮遊する正の電気を帯びた黒粒子３２および負の電気を帯びた白粒子３３を含む。

ここで、対向電極２８は所定の電圧に保持することができる。図１のゲート線１４およびソース線１６を用いて、画素電極２６に印加される電圧を制御することができる。電界が正の場合、マイクロカプセル３０ａに示すように黒粒子３２は対向電極２８の方向に動き、その結果、透明な対向電極２８側から見た画素２０は黒くなる。逆に、電界が負の場合、マイクロカプセル３０ｂに示すように白粒子３３が対向電極２８の方向に動き、その結果対向電極２８側から見た画素２０は白くなる。マイクロカプセル３０ｃは完全に白または黒以外のグレーを表示している画素を示している。例えば黒、白またはグレーを有する画素を生成するには、電圧パルスのシーケンスが画素電極２６に印加される。電気光学パネル１２の表示が更新される際、駆動波形電圧がソース線１６を介して画素２０に印加される。印加される具体的な波形は画素２０の更新後の表示状態及び更新前の表示状態に基づいて選択される。

画素電極２６に適当な極性、持続時間、および振幅の電圧パルスを印加することにより、画素２０を黒、白、またはある濃さのグレーの強度に駆動することができる。画素２０に印加する電圧パルスは、温度等の環境情報や波形モードに依存させて、持続時間、振幅、または持続時間と振幅双方に関し変調することができる。

図３に、ＥＰＤパネルを駆動するサブフレーム駆動波形の一例を示す。ＥＰＤパネルの画素２０は、図３に示すようなパルス列により駆動される。パルス列は複数のパルスで構成され、「波形（waveform）」または「電圧遷移シーケンス」とも呼ばれる。単パルスの印加時間が一つのサブフレーム（ＳＦ）に相当する。パルス列（波形）は、十数〜数十サブフレームにて構成することができる。

２．集積回路装置及び電気光学装置
図４に、本実施形態の集積回路装置１００及び電気光学装置２００の基本的な構成例を示す。図４に示す集積回路装置１００は、ソースドライバー部１１０、電源制御回路１２０、制御部１３０、温度検出部１４０、波形情報記憶部１５０、ホストＩ／Ｆ（インターフェース）部１６０、昇圧用クロック端子ＴＶＣＫＨ、ＴＶＣＫＬ、昇圧基準電圧端子ＴＶＳＨ、ＴＶＳＬを含む。電気光学装置２００は、電気光学パネル（電気泳動パネル、ＥＰＤパネル）１２、集積回路装置１００、第１、第２の昇圧回路２１０−１、２１０−２、ゲートドライバー２２０、温度検出素子２３０を含む。なお、本実施形態の集積回路装置１００及び電気光学装置２００は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

ソースドライバー部１１０は、制御部１３０からの制御により、電気光学パネル１２の複数のソース線１６を駆動する。ソースドライバー部１１０は、ゲートドライバー２２０を構成するトランジスターの耐圧（例えば４０Ｖ）よりも低い耐圧（例えば３０Ｖ）のトランジスターにより構成される。

電源制御回路１２０は、集積回路装置１００の外部の昇圧回路２１０−１、２１０−２に対して昇圧制御を行う。具体的には、第１の昇圧回路２１０−１に対しては、昇圧用クロック端子ＴＶＣＫＨを介して昇圧用クロック信号ＶＣＫＨを出力し、昇圧基準電圧端子ＴＶＳＨを介して昇圧基準電圧ＶＳＨを出力する。また、第２の昇圧回路２１０−２に対しては、昇圧用クロック端子ＴＶＣＫＬを介して昇圧用クロック信号ＶＣＫＬを出力し、昇圧基準電圧端子ＴＶＳＬを介して昇圧基準電圧ＶＳＬを出力する。昇圧基準電圧ＶＳＨは、ソースドライバー部１１０の高電位側電源電圧（例えば１５Ｖ）であり、昇圧基準電圧ＶＳＬは、ソースドライバー部１１０の低電位側電源電圧（例えば−１５Ｖ）である。

制御部１３０は、電気光学パネル１２の表示制御を行う。具体的には、例えばホストＩ／Ｆ部１６０を介してホスト装置３１０から表示データ（画像データ）を受け取り、温度検出部１４０から環境温度についての検出結果を受け取り、検出結果に基づいて電源制御回路１２０を制御し、またソースドライバー部１１０及びゲートドライバー２２０を制御する。

温度検出部１４０は、集積回路装置１００の外部の温度検出素子２３０を用いて環境温度の検出を行う。電源制御回路１２０は、温度検出部１４０の検出結果に基づいて、電圧振幅が変化する昇圧用クロック信号ＶＣＫＨ、ＶＣＫＬを出力する。こうすることで、環境温度の変化による昇圧回路２１０−１、２１０−２の出力電圧ＶＧＨ、ＶＧＬの変化を補正することができる。昇圧用クロック信号ＶＣＫＨ、ＶＣＫＬの電圧振幅の制御については、後述する。

波形情報記憶部１５０は、電気泳動パネル（電気光学パネル）１２の表示状態を第１の表示状態から第２の表示状態に変化させる駆動波形情報を記憶する。第１の表示状態とは、例えば図２のマイクロカプセル３０ａに示す状態（黒が表示される状態）であって、第２の表示状態とは、例えば図２のマイクロカプセル３０ｂに示す状態（白が表示される状態）である。制御部１３０は、温度検出部１４０の検出結果に基づいて、環境温度に対応する駆動波形情報を選択する。ソースドライバー部１１０は、選択された駆動波形情報に基づいて、電気泳動パネル１２のソース線１６を駆動する。

第１、第２の昇圧回路２１０−１、２１０−２は、電気光学パネル１２のゲート線１４を駆動するゲートドライバー２２０の電源電圧ＶＧＨ、ＶＧＬを生成する。具体的には、第１の昇圧回路２１０−１は、ゲートドライバー２２０の高電位側電源電圧（例えば２０Ｖ）ＶＧＨを生成し、第２の昇圧回路２１０−２は、ゲートドライバー２２０の低電位側電源電圧（例えば−２０Ｖ）ＶＧＬを生成する。第１、第２の昇圧回路２１０−１、２１０−２の詳細な構成例については、後述する。

ゲートドライバー２２０は、集積回路装置１００が有する制御部１３０の制御により、電気光学パネル１２のゲート線１４を駆動する。

温度検出素子２３０は、電気泳動パネル用温度検出素子であって、例えばサーミスターなどで構成される。

ＥＰＤパネルでは、駆動電圧として、ソース線に対しては例えば±１５Ｖ（３０Ｖ）が必要であり、ゲート線に対しては例えば±２０Ｖ（４０Ｖ）が必要である。従って、ソースドライバーを構成するトランジスターは３０Ｖの耐圧が必要であり、ゲートドライバーを構成するトランジスターは４０Ｖの耐圧が必要である。

ソースドライバーとゲートドライバーを１チップに集積化する場合には、耐圧３０Ｖのトランジスターと耐圧４０Ｖのトランジスターの両方を形成することになり、技術的に難しく、またチップ面積が大きくなるためにコストの増大を招く。また、耐圧４０Ｖのトランジスターを用いて、ソースドライバーとゲートドライバーの両方を構成することも考えられるが、耐圧４０Ｖのトランジスターはサイズが大きい反面、駆動電流が小さいため、ソースドライバーに用いることは難しい。

本実施形態の集積回路装置１００及び電気光学装置２００では、ゲートドライバー２２０を別チップとし、さらにゲートドライバー２２０に供給する電源電圧（例えば±２０Ｖ）を昇圧回路２１０−１、２１０−２により生成する。このようにすることで、集積回路装置１００をロジック回路用トランジスターと３０Ｖ耐圧のトランジスターで構成することができるから、例えばＬＣＤパネル用ドライバーＩＣと同等のプロセスを用いて比較的安価に製造することができる。また、昇圧回路２１０−１、２１０−２をデジタル処理により制御することができるから、温度検出素子２３０により検出された環境温度情報に基づいて、ゲートドライバー２２０の電源電圧を精度良く補正することができる。

図５（Ａ）、図５（Ｂ）に、本実施形態の第１及び第２の昇圧回路２１０−１、２１０−２の詳細な構成例を示す。図５（Ａ）に示す第１の昇圧回路２１０−１は、第１及び第２のダイオードＤＡ１、ＤＡ２、第１、第２及び第３のキャパシターＣＡ１、ＣＡ２、ＣＡ３を含む。図５（Ｂ）に示す第２の昇圧回路２１０−２は、第１及び第２のダイオードＤＢ１、ＤＢ２、第１、第２及び第３のキャパシターＣＢ１、ＣＢ２、ＣＢ３を含む。なお、本実施形態の第１及び第２の昇圧回路２１０−１、２１０−２は図５（Ａ）、図５（Ｂ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

第１及び第２の昇圧回路２１０−１、２１０−２は、共にチャージポンプ回路であって、ゲートドライバー２２０の高電位側電源電圧（例えば２０Ｖ）ＶＧＨ及び低電位側電源電圧（例えば−２０Ｖ）ＶＧＬをそれぞれ出力する。

第１のダイオードＤＡ１（ＤＢ１）は、昇圧基準電圧端子ＴＶＳＨ（ＴＶＳＬ）と第１のノードＮＡ１（ＮＢ１）との間に設けられる。また、第２のダイオードＤＡ２（ＤＢ２）は、第１のノードＮＡ１（ＮＢ１）と電圧出力ノードＮＧＨ（ＮＧＬ）との間に設けられる。

第１のキャパシターＣＡ１（ＣＢ１）は、昇圧用クロック端子ＴＶＣＫＨ（ＴＶＣＫＬ）と第１のノードＮＡ１（ＮＢ１）との間に設けられる。第２のキャパシターＣＡ２（ＣＢ２）は、電圧出力ノードＮＧＨ（ＮＧＬ）と接地ノードＧＮＤとの間に設けられる。また、第３のキャパシターＣＡ３（ＣＢ３）は、昇圧基準電圧端子ＴＶＳＨ（ＴＶＳＬ）と接地ノードＧＮＤとの間に設けられる。

昇圧用クロック信号ＶＣＫＨは、Ｌレベル（低電位レベル）が０Ｖ（ＧＮＤレベル）でありＨレベル（高電位レベル）がＶＡ（＞０Ｖ）であるクロック信号である。昇圧基準電圧ＶＳＨは、ソースドライバー部１１０の高電位側電源電圧（例えば１５Ｖ）である。

昇圧用クロック信号ＶＣＫＬは、Ｌレベル（低電位レベル）が−ＶＡであり、Ｈレベル（高電位レベル）が０Ｖ（ＧＮＤレベル）であるクロック信号である。昇圧基準電圧ＶＳＬは、ソースドライバー部１１０の低電位側電源電圧（例えば−１５Ｖ）である。

第１の昇圧回路２１０−１は、以下のように動作する。昇圧用クロック信号ＶＣＫＨがＬレベル（０Ｖ）である期間には、キャパシターＣＡ１には電圧ＶＳＨ−ＶＦが印加され、この電圧に対応する電荷が蓄積される。また、キャパシターＣＡ２には電圧ＶＳＨ−２×ＶＦが印加され、この電圧に対応する電荷が蓄積される。ここでＶＦはダイオードＤＡ１、ＤＡ２の順方向電圧である。

次に昇圧用クロック信号ＶＣＫＨがＨレベル、即ち電圧ＶＡである期間には、昇圧用クロック端子ＴＶＣＫＨの電位がＶＡまで持ち上げられるから、ノードＮＡ１の電位はＶＳＨ−ＶＦ＋ＶＡまで上昇する。これによってキャパシターＣＡ１の電荷がダイオードＤＡ２を介してキャパシターＣＡ２に移動し、電圧出力ノードＮＧＨの電位が上昇する。これを繰り返すことで、電圧出力ノードＮＧＨにはＶＳＨ＋ＶＡ−２×ＶＦの電圧が生成される。このようにして、第１の昇圧回路２１０−１により、ゲートドライバー２２０の高電位側電源電圧ＶＧＨ＝ＶＳＨ＋ＶＡ−２×ＶＦが生成される。例えば、ＶＳＨ＝１５Ｖ、ＶＡ＝６Ｖ、ＶＦ＝０．５Ｖである場合には、ＶＧＨ＝２０Ｖである。

第２の昇圧回路２１０−２の動作は、電流の向き及び電荷の極性が逆になるだけで、第１の昇圧回路２１０−１の動作と同様であるから、詳細な説明を省略する。第２の昇圧回路２１０−２により、ゲートドライバー２２０の低電位側電源電圧ＶＧＬ＝ＶＳＬ−ＶＡ＋２×ＶＦが生成される。例えば、ＶＳＬ＝−１５Ｖ、ＶＡ＝６Ｖ、ＶＦ＝０．５Ｖである場合には、ＶＧＬ＝−２０Ｖである。

ダイオードＤＡ１、ＤＡ２の順方向電圧ＶＦは、温度により変化する。即ち、温度が上がるとＶＦは低くなり、温度が下がるとＶＦは高くなる。ゲートドライバー２２０の高電位側電源電圧ＶＧＨはＶＧＨ＝ＶＳＨ＋ＶＡ−２×ＶＦで与えられるから、温度が上がるとＶＧＨは高くなり、温度が下がるとＶＧＨは低くなる。

ＥＰＤパネルでは、階調表示を行うためには、ソース線駆動電圧及びゲート線駆動電圧について高い精度が要求される。また、温度変化に対しても、ソース線駆動電圧及びゲート線駆動電圧の変化が非常に小さいことが求められる。ソースドライバー用電源電圧については、集積回路装置１００の内部で生成することができるから、温度による変化を抑えることができる。しかしゲートドライバー用電源電圧については、外付けのダイオードを用いた昇圧回路により生成するから、環境温度の変化に伴って電源電圧が変化してしまう。

そこで本実施形態の集積回路装置１００では、温度検出部１４０の検出結果に基づいて昇圧用クロック信号ＶＣＫＨの電圧振幅ＶＡを変化させることで、順方向電圧ＶＦの温度による変化を補償する。即ち、環境温度の変化によりＶＦがΔＶＦだけ変化した場合に、ＶＡを−２×ΔＶＦだけ変化させることで、電源電圧ＶＧＨの温度による変化を抑えることができる。例えば、環境温度の上昇によりＶＦが５０ｍＶ下がった場合に、ＶＡを１００ｍＶ上げることで、ＶＧＨの変化を抑えることができる。

同様に電源電圧ＶＧＬについても、温度検出部１４０の検出結果に基づいて昇圧用クロック信号ＶＣＫＬの電圧振幅ＶＡを変化させることで、電源電圧ＶＧＬの温度による変化を抑えることができる。

図６に、本実施形態の集積回路装置１００が有する電源制御回路１２０及び制御部１３０の、昇圧用クロック信号ＶＣＫＨの制御に関係する部分の構成例を示す。電源制御回路１２０は、レギュレーター１２２及び昇圧用クロック生成回路１２４を含む。制御部１３０は、加算器１３２、演算回路１３４及び第１、第２のレジスターＲＥＧ１、ＲＥＧ２を含む。なお、本実施形態の電源制御回路１２０及び制御部１３０は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

温度検出部１４０は、温度検出素子２３０からの検出電圧ＶＴＳに基づいて、環境温度情報ＴＤを出力する。具体的には、検出電圧ＶＴＳをＡ／Ｄ変換して、得られたデジタル値を環境温度情報ＴＤとして出力する。環境温度情報ＴＤは、例えば１０ビットのデジタル値（０〜１０２３）で表すことができる。

演算回路１３４は、温度検出部１４０からの環境温度情報ＴＤ（検出結果）と、第１のレジスターＲＥＧ１に格納された温度‐補正値対応情報ＣＯＲＴＢ（広義には補正情報）とに基づいて、測定された環境温度に対応する補正値ＣＯＲを出力する。

加算器１３２は、演算回路１３４からの補正値ＣＯＲと第２のレジスターＲＥＧ２に格納された電子ボリューム値ＥＶＯＬとを加算し、その結果を昇圧用クロック信号ＶＣＫＨの振幅電圧ＶＡを設定する電圧設定情報ＳＶＡとして出力する。電圧設定情報ＳＶＡは、例えば６ビットのデジタル値（０〜６３）で表すことができる。

第１のレジスターＲＥＧ１は、環境温度に対応する補正情報（温度‐補正値対応情報）ＣＯＲＴＢを格納する。補正情報ＣＯＲＴＢは、例えば環境温度とそれに対応する補正値とを示すルックアップテーブルである。補正情報ＣＯＲＴＢは、ホスト装置３１０により第１のレジスターＲＥＧ１に書き込まれる。

第２のレジスターＲＥＧ２は、電子ボリューム値ＥＶＯＬを格納する。電子ボリューム値ＥＶＯＬは、例えば環境温度が補正を要しない基準温度（例えば２５°Ｃ）である場合に、適正な振幅電圧ＶＡを設定する電圧設定情報である。電子ボリューム値ＥＶＯＬは、ホスト装置３１０により第２のレジスターＲＥＧ２に書き込まれる。電子ボリューム値ＥＶＯＬは、電圧設定情報ＳＶＡと同じビット数のデジタル値（例えば６ビット）で表すことができる。

レギュレーター１２２は、加算器１３２からの電圧設定情報ＳＶＡに基づいて、昇圧用クロック信号ＶＣＫＨの振幅電圧ＶＡを生成する。

昇圧用クロック生成回路１２４は、レギュレーター１２２からの振幅電圧ＶＡを受けて、振幅電圧ＶＡの昇圧用クロック信号ＶＣＫＨを生成し、昇圧用クロック端子ＴＶＣＫＨに出力する。

このようにして、電源制御回路１２０は、昇圧回路２１０−１が有する第１、第２のダイオードの順方向電圧ＶＦの温度による変化を補償する電圧振幅ＶＡを有する昇圧用クロック信号ＶＣＫＨを出力することができる。なお、図示していないが、ゲートドライバー２２０の低電位側電源電圧ＶＧＬを生成するための昇圧用クロック信号ＶＣＫＬについても、図６と同様な構成により、環境温度に対応して振幅電圧ＶＡを補正することができる。

このように、本実施形態の集積回路装置１００によれば、予め補正情報ＣＯＲＴＢを第１のレジスターＲＥＧ１に格納しておくことで、温度検出素子２３０を用いて測定された環境温度に対応する補正値ＣＯＲを算出し、算出された補正値ＣＯＲに基づいて、昇圧用クロック信号ＶＣＫＨ、ＶＣＫＬの振幅電圧ＶＡを補正することができる。こうすることで、ゲートドライバー２２０の電源電圧ＶＧＨ、ＶＧＬの温度による変化を抑えることができる。

図７（Ａ）に、レギュレーター１２２の構成例を示す。図７（Ａ）のレギュレーター１２２は、ラダー抵抗素子ＲＡ、スイッチ素子ＳＷ１〜ＳＷｎ（ｎは２以上の整数）、オペアンプＯＰＡ、抵抗素子Ｒ１、Ｒ２を含む。なお、本実施形態のレギュレーター１２２は図７（Ａ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

ラダー抵抗素子ＲＡの一端には基準電圧ＶＲＥＦ（例えば２Ｖ）が印加され、他端は接地ノードＧＮＤに接続される。ラダー抵抗素子ＲＡには、ｎ個のタップが設けられ、各タップにはスイッチ素子ＳＷ１〜ＳＷｎのうちの対応するスイッチ素子が接続される。

スイッチ素子ＳＷ１〜ＳＷｎは、電圧設定情報ＳＶＡに基づいて、いずれか１つがオン状態に設定され、他はオフ状態に設定される。こうすることで、ラダー抵抗素子ＲＡにより分圧されたｎ個の電圧のうちの電圧設定情報ＳＶＡに対応する電圧がオペアンプＯＰＡの非反転入力ノード（＋）に入力される。例えば、基準電圧ＶＲＥＦが２Ｖであり、電圧設定情報ＳＶＡが６ビットで表現される場合には、ｎ＝２^６＝６４となり、０Ｖ〜２Ｖの範囲の６４個の電圧のうちの１つが選択される。

オペアンプＯＰＡ及び抵抗素子Ｒ１、Ｒ２は増幅器として動作する。即ち、オペアンプＯＰＡの非反転入力ノード（＋）に入力される電圧の（Ｒ１＋Ｒ２）／Ｒ２倍の電圧が、振幅電圧ＶＡとして出力される。抵抗素子Ｒ１、Ｒ２の抵抗値がＲ１＝２×Ｒ２となるようにすれば、入力電圧の３倍の電圧が出力される。例えば、入力電圧が２Ｖである場合には、振幅電圧ＶＡとして６Ｖが出力される。

このようにして、レギュレーター１２２は、電圧設定情報ＳＶＡに基づいて、昇圧用クロック信号の振幅電圧ＶＡを生成することができる。

図７（Ｂ）に、補正情報（温度‐補正値対応情報）ＣＯＲＴＢの一例を示す。図７（Ｂ）には、環境温度の温度範囲、対応する環境温度情報ＴＤ（１０ビットのデジタル値）、対応する補正値ＣＯＲを示す。例えば、温度範囲が１５°Ｃ〜３５°Ｃの場合には補正値ＣＯＲは±０であるが、温度範囲が３５°Ｃ〜５５°Ｃの場合には補正値ＣＯＲは−１である。また、温度範囲が−５°Ｃ〜１５°Ｃの場合には補正値ＣＯＲは＋１である。補正値ＣＯＲは、符号も含めて３ビットで表現することができる。例えば、補正値ＣＯＲ＝＋１は、振幅電圧ＶＡに対して＋１００ｍＶの補正に対応する。

上述したように、電子ボリューム値ＥＶＯＬに補正値ＣＯＲを加算した値である電圧設定情報ＳＶＡに基づいて、昇圧用クロック信号ＶＣＫＨの振幅電圧ＶＡが設定される。補正情報（温度‐補正値対応情報）ＣＯＲＴＢは、昇圧回路に用いられるダイオードの温度特性に基づいて、作成することができる。作成された補正情報ＣＯＲＴＢは、予めホスト装置３１０により第１のレジスターＲＥＧ１に書き込まれる。

以上説明したように、本実施形態の集積回路装置１００及び電気光学装置２００によれば、ゲートドライバーを別チップとし、ゲートドライバーの電源電圧を外部の昇圧回路により生成することで、集積回路装置を比較的安価に製造することができる。また、昇圧回路をデジタル処理により制御することができるから、環境温度情報に基づいて、ゲートドライバーの電源電圧を精度良く制御することができる。その結果、低コストで性能の高い電気光学装置（ＥＰＤパネルモジュール）を実現することなどが可能になる。

３．電子機器
図８に、本実施形態の電子機器３００の実装の一例を示す。電子機器３００は、電気光学装置２００、ホスト装置３１０、主基板ＭＢ、フレキシブル基板ＦＬＸ、ガラス基板ＧＬＳを含む。電気光学装置２００は、電気光学パネル１２、集積回路装置１００、ゲートドライバー２２０、昇圧回路２１０−１、２１０−２を含む。なお、本実施形態の電子機器３００は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

電気光学パネル１２は、ガラス基板ＧＬＳ上に形成され、集積回路装置１００は、ガラス基板ＧＬＳ上に実装される。昇圧回路２１０−１、２１０−２は、ホスト装置３１０が実装された主基板ＭＢとガラス基板ＧＬＳとを接続するフレキシブル基板ＦＬＸ上に設けられる。このようにすることで、昇圧回路２１０−１、２１０−２を実装するスペースを節約することができるから、電子機器３００の小型化などが可能になる。

なお、図示していないが、温度検出素子２３０（例えばサーミスター）をフレキシブル基板ＦＬＸ上に設けてもよい。

図９に本実施形態の電子機器３００の構成例を示す。この電子機器３００は、電気光学パネル１２、ホスト装置３１０、集積回路装置１００、操作部３２０、記憶部３３０、通信部３４０を含む。なお、これらの一部の構成要素を省略し、他の構成要素を追加するなどの種々の変形実施が可能である。

電気光学パネル１２は、電子機器３００の出力装置として各種画像（情報）を表示するためのものであり、例えばＥＰＤパネルやＥＣＤパネルなどである。操作部３２０は、ユーザーが各種情報を入力するためのものであり、各種ボタン、キーボード等により実現できる。記憶部３３０は、画像データをなどの各種の情報を記憶するものであり、ＲＡＭやＲＯＭ等により実現できる。通信部３４０は外部との通信処理を行うものである。

なお本実施形態により実現される電子機器としては、例えば、電子カード（クレジットカード、ポイントカード等）、電子ペーパー、リモコン、時計、携帯電話機、携帯情報端末、電卓等の種々の機器を挙げることができる。

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電気光学装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１２ 電気光学パネル（ＥＰＤパネル）、１４ ゲート線、１６ ソース線、
２０ 画素、２４ 保持容量、２６ 画素電極、２８ 対向電極、
３０ マイクロカプセル、３１ 流体、３２ 黒粒子、３３ 白粒子、
１００ 集積回路装置、１１０ ソースドライバー部、１２０ 電源制御回路、
１３０ 制御部、１４０ 温度検出部、１５０ 波形情報記憶部、
１６０ ホストＩ／Ｆ部、２００ 電気光学装置、
２１０−１、２１０−２ 第１、第２の昇圧回路、２２０ ゲートドライバー、
２３０ 温度検出素子、３００ 電子機器、３１０ ホスト装置、３２０ 操作部、
３３０ 記憶部、３４０ 通信部、
ＴＶＣＫＨ、ＴＶＣＫＬ 昇圧用クロック端子、
ＶＣＫＨ、ＶＣＫＬ 昇圧用クロック信号、ＴＶＳＨ、ＴＶＳＬ 昇圧基準電圧端子、
ＶＳＨ、ＶＳＬ 昇圧基準電圧、ＶＧＨ、ＶＧＬ ゲートドライバーの電源電圧

Claims (14)

1. 電気光学パネルのソース線を駆動するソースドライバー部と、
   集積回路装置の外部の第１の昇圧回路及び第２の昇圧回路に対して昇圧制御を行う電源制御回路と、
   前記ソースドライバー部と前記電源制御回路とを制御する制御部と、
   前記電気光学パネルのゲート線を駆動する、集積回路装置の外部のゲートドライバーの高電位側電源電圧を生成する前記第１の昇圧回路に対して、前記電源制御回路により第１の昇圧用クロック信号が出力される第１の昇圧用クロック端子と、
   前記ゲートドライバーの低電位側電源電圧を生成する前記第２の昇圧回路に対して、前記電源制御回路により第２の昇圧用クロック信号が出力される第２の昇圧用クロック端子と、
   前記第１の昇圧回路に対して、前記電源制御回路により第１の昇圧基準電圧が出力される第１の昇圧基準電圧端子と、
   前記第２の昇圧回路に対して、前記電源制御回路により第２の昇圧基準電圧が出力される第２の昇圧基準電圧端子と、
   を含み、
   前記電源制御回路は、
   前記第１の昇圧用クロック端子に前記第１の昇圧用クロック信号、前記第１の昇圧基準電圧端子に前記第１の昇圧基準電圧を出力することで、前記第１の昇圧回路により、前記第１の昇圧基準電圧よりも高電位の前記高電位側電源電圧を前記ゲートドライバーに供給させ、
   前記第２の昇圧用クロック端子に前記第２の昇圧用クロック信号、前記第２の昇圧基準電圧端子に前記第２の昇圧基準電圧を出力することで、前記第２の昇圧回路により、前記第２の昇圧基準電圧よりも低電位の前記低電位側電源電圧を前記ゲートドライバーに供給させ、
   集積回路装置を構成するトランジスターは、前記ゲートドライバーを構成するトランジスターよりも耐圧が低いことを特徴とする集積回路装置。
2. 請求項１において、
   前記電源制御回路は、
   前記ソースドライバー部の高電位側電源電圧を、前記第１の昇圧基準電圧として、前記第１の昇圧基準電圧端子に対して出力し、
   前記ソースドライバー部の低電位側電源電圧を、前記第２の昇圧基準電圧として、前記第２の昇圧基準電圧端子に対して出力することを特徴とする集積回路装置。
3. 請求項１又は２において、
   前記電源制御回路は、
   前記第１の昇圧用クロック信号として、低電位レベルがＧＮＤレベルであり、高電位レベルがＶＡ（ＶＡ＞０Ｖ）である信号を出力し、
   前記第２の昇圧用クロック信号として、低電位レベルが−ＶＡであり、高電位レベルがＧＮＤレベルである信号を出力することを特徴とする集積回路装置。
4. 請求項１乃至３のいずれかにおいて、
   前記第１の昇圧基準電圧をＶＳＨとし、前記第２の昇圧基準電圧をＶＳＬとし、前記ゲートドライバーの前記高電位側電源電圧をＶＧＨとし、前記ゲートドライバーの前記低電位側電源電圧をＶＧＬとした場合に、集積回路装置のトランジスターの耐圧は、ＶＳＨ−ＶＳＬ以上であり、ＶＧＨ−ＶＧＬよりも低いことを特徴とする集積回路装置。
5. 請求項１乃至４のいずれかにおいて、
   前記第１の昇圧回路は、
   前記第１の昇圧基準電圧端子と第１のノードとの間に設けられる第１のダイオードと、
   前記第１のノードと第１の電圧出力ノードとの間に設けられる第２のダイオードと、
   前記第１の昇圧用クロック端子と前記第１のノードとの間に設けられる第１のキャパシターと、
   前記第１の電圧出力ノードと接地ノードとの間に設けられる第２のキャパシターとを有し、
   前記電源制御回路は、
   前記第１の昇圧基準電圧端子を介して前記第１の昇圧基準電圧を供給することで、前記第１のキャパシターと前記第２のキャパシターとを充電し、
   前記第１の昇圧用クロック端子を介して前記第１の昇圧用クロック信号を供給することで、前記第１のキャパシターに蓄積された電荷を前記第２のキャパシターに移動させ、
   前記第２のキャパシターの電荷が増加することで、前記第１の電圧出力ノードの電圧が上昇し、前記ゲートドライバーの前記高電位側電源電圧が生成されることを特徴とする集積回路装置。
6. 請求項５において、
   前記電源制御回路は、
   前記第１の昇圧回路が有する前記第１のダイオード及び前記第２のダイオードの順方向電圧の温度による変化を補償する電圧振幅を有する前記第１の昇圧用クロック信号を、前記第１の昇圧用クロック端子に対して出力することを特徴とする集積回路装置。
7. 請求項５又は６において、
   集積回路装置の外部の温度検出素子を用いて環境温度の検出を行う温度検出部を含み、
   前記電源制御回路は、
   前記温度検出部の検出結果に基づいて、電圧振幅が変化する前記第１の昇圧用クロック信号を、前記第１の昇圧用クロック端子に対して出力することを特徴とする集積回路装置。
8. 請求項７において、
   前記第１の昇圧基準電圧をＶＳＨとし、前記第１の昇圧用クロック信号の電圧振幅をＶＡとし、前記第１のダイオード及び前記第２のダイオードの順方向電圧をＶＦとし、前記第１の昇圧回路が生成する前記ゲートドライバーの前記高電位側電源電圧をＶＧＨとし、
   前記ゲートドライバーの前記高電位側電源電圧ＶＧＨが、ＶＧＨ＝ＶＳＨ＋ＶＡ−２×ＶＦと表される場合に、
   前記電源制御回路が、前記温度検出部の検出結果に基づいて前記第１の昇圧用クロック信号の前記電圧振幅ＶＡを変化させることで、前記順方向電圧ＶＦの温度による変化を補償することを特徴とする集積回路装置。
9. 請求項７又は８において、
   前記電気光学パネルは、電気泳動パネルであることを特徴とする集積回路装置。
10. 請求項９において、
    前記温度検出素子は、前記電気泳動パネル用温度検出素子であって、
    前記電気泳動パネルの表示状態を第１の表示状態から第２の表示状態に変化させる駆動波形情報を記憶する波形情報記憶部を含み、
    前記制御部は、前記温度検出部の検出結果に基づいて、環境温度に対応する前記駆動波形情報を選択し、
    前記ソースドライバー部は、選択された前記駆動波形情報に基づいて、前記電気泳動パネルの前記ソース線を駆動することを特徴とする集積回路装置。
11. 請求項７乃至１０において、
    前記制御部は、
    環境温度に対応する補正情報を格納するレジスターを有し、
    前記制御部は、
    前記温度検出部の検出結果と前記補正情報とに基づいて、前記第１の昇圧用クロック信号の振幅電圧を設定する電圧設定情報を出力し、
    前記電源制御回路は、
    前記電圧設定情報に基づいて前記第１の昇圧用クロック信号の振幅電圧を生成するレギュレーターと、
    前記レギュレーターにより生成された前記振幅電圧に基づいて、前記第１の昇圧用クロック信号を生成する第１の昇圧用クロック生成回路と、
    を有することを特徴とする集積回路装置。
12. 請求項１乃至１１のいずれかに記載の集積回路装置と、
    前記ゲートドライバーと、
    前記集積回路装置及び前記ゲートドライバーにより駆動される前記電気光学パネルと、
    前記第１の昇圧回路及び前記第２の昇圧回路を含むことを特徴とする電気光学装置。
13. 請求項１２に記載の電気光学装置と、
    前記集積回路装置に接続されたホスト装置とを含むことを特徴とする電子機器。
14. 請求項１３において、
    前記電気光学パネルは、ガラス基板上に形成され、
    前記集積回路装置は、前記ガラス基板上に実装され、
    前記第１の昇圧回路及び前記第２の昇圧回路は、前記ホスト装置が実装された主基板と前記ガラス基板とを接続するフレキシブル基板上に設けられることを特徴とする電子機器。

Images