JP6019159B2

JP6019159B2 - 半導体装置の作製方法

Info

Publication number: JP6019159B2
Application number: JP2015079961A
Authority: JP
Inventors: 山崎　舜平; 舜平山崎; 坂倉　真之; 真之坂倉; 小山　潤; 潤小山; 欣聡及川; 穂高丸山; 正美神長; 岡崎　健一; 健一岡崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2009-09-16
Filing date: 2015-04-09
Publication date: 2016-11-02
Anticipated expiration: 2030-09-15
Also published as: TW201126722A; US20110062432A1; JP2011086927A; WO2011033911A1; JP2015165576A; TWI543376B; JP5731778B2; KR20120071398A

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いら
れている。

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。

薄膜トランジスタを用いた電子デバイスには、携帯電話、ノート型のパーソナルコンピュ
ータなどのモバイル機器などが挙げられるが、このような携帯用の電子デバイスにとって
連続動作時間に影響する消費電力の問題は大きい。また大型化が進むテレビジョン装置な
どにとっても大型化に伴う消費電力の増大を抑制することは重要である。

特開２００７−１２３８６１号公報特開２００７−９６０５５号公報

酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力を実
現する半導体装置を提供することを課題の一つとする。

また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することを課題の一つとする。

半導体装置の消費電力を低減するため、ゲート電極層の周縁を覆う絶縁層の厚さを部分的
に厚くする。具体的にはスペーサ絶縁層とゲート絶縁層の積層とする。また、ゲート電極
層の周縁を覆う絶縁層の厚さを部分的に厚くすることにより、薄膜トランジスタのゲート
電極層と、該ゲート電極層と重なる他の電極層（他の配線層）とで形成される寄生容量を
低減する。一方、容量を形成する領域においては、誘電体をゲート絶縁層のみとして誘電
体の厚さを薄くすることで容量を増大させる。

ゲート電極層を覆う１μｍ以上２μｍ以下の厚いスペーサ絶縁層を形成した後、選択的に
除去し、その上にスペーサ絶縁層よりも膜厚の薄いゲート絶縁層を形成して、部分的に厚
い積層領域と薄い単層領域を形成する。寄生容量を低減するため、厚い膜厚とする領域に
はスペーサ絶縁層とゲート絶縁層を積層する構成とし、保持容量などを形成するため、薄
い膜厚とする領域には、ゲート絶縁層のみを設ける構成とする。

本明細書で開示する本発明の一態様は、基板上にゲート電極層と、該ゲート電極層の側面
と接し、且つ、ゲート電極層上にテーパー形状の側面を有する絶縁層と、該絶縁層上に絶
縁層よりも薄く、且つゲート電極層の上面と接するゲート絶縁層と、該ゲート絶縁層上に
酸化物半導体層と、絶縁層、ゲート絶縁層、及び酸化物半導体層の積層上にソース電極層
またはドレイン電極層と、ソース電極層またはドレイン電極層上に酸化物半導体層と接す
る酸化物絶縁層を有する半導体装置である。

なお、上記構成において、絶縁層はゲート絶縁層で覆われるため、ソース電極層またはド
レイン電極層は、テーパー形状の側面を有する絶縁層と接しない構造となる。

上記構成は、上記課題の少なくとも一つを解決する。上記構成は、ゲート電極層とドレイ
ン電極層との間に形成される寄生容量を小さくすることができ、低消費電力化を図ること
ができる。

また、上記構成は、ゲート電極層の周縁の絶縁層の厚さを部分的に厚くし、ゲート電極層
と酸化物半導体層の間における耐圧を向上させることができる。

また、上記構造を実現するための本発明の一態様は、基板上にゲート電極層を形成し、
ゲート電極層を覆う絶縁膜を形成し、絶縁膜を選択的にエッチングしてゲート電極層の上
面に達する開口を形成してゲート電極層の側面を覆う絶縁層を形成し、絶縁層上に絶縁層
よりも薄く、且つゲート電極層の上面と接するゲート絶縁層を形成し、ゲート絶縁層上に
酸化物半導体層を形成し、絶縁層、ゲート絶縁層、及び酸化物半導体層の積層上にソース
電極層またはドレイン電極層を形成し、ソース電極層またはドレイン電極層上に酸化物半
導体層と接する酸化物絶縁層を形成することを特徴とする半導体装置の作製方法である。

また、上記作製方法において、絶縁膜は、ゲート絶縁層と異なる成膜装置を用いて形成し
、ゲート絶縁層は、高密度プラズマ装置を用いて形成する。従って、ゲート絶縁層は、下
面に接して設けられる絶縁層よりも緻密な膜となり、同じエッチャントを用いてエッチン
グ速度を比較した場合において、絶縁層の１０％以上または２０％以上遅いゲート絶縁層
とすることができる。

また、上記作製方法において、ゲート絶縁層上に酸化物半導体層を形成した後、ＲＴＡ装
置を用いて４００℃以上７５０℃以下の加熱を行うことが好ましい。ＲＴＡ（ＧＲＴＡ、
ＬＲＴＡ）を用いて高温の加熱を行うと、酸化物半導体膜の表面付近に表面に対して垂直
方向（Ｃ軸配向）の針状結晶が生じる場合もある。ＲＴＡ装置を用いた加熱処理を行うこ
とで、薄膜トランジスタの電気特性（電界効果移動度など）または信頼性を向上させるこ
とができる。

また、多階調マスクによって形成されたレジストマスクを用いることができる。多階調
マスクを用いる場合は、ソース電極層またはドレイン電極層の下面に接する酸化物半導体
層を有する。本発明の他の一態様は、基板上にゲート電極層と、ゲート電極層の側面と接
し、且つ、ゲート電極層上にテーパー形状の側面を有する絶縁層と、絶縁層上に絶縁層よ
りも薄く、且つゲート電極層の上面と接するゲート絶縁層と、ゲート絶縁層上に酸化物半
導体層と、酸化物半導体層上にソース電極層またはドレイン電極層と、ソース電極層また
はドレイン電極層上に酸化物半導体層の側面と接する酸化物絶縁層を有する半導体装置で
ある。

上記構成は、上記課題の少なくとも一つを解決する。

また、上記構成において、ソース電極層またはドレイン電極層は、ゲート絶縁層と接しな
い構造となる。勿論、上記構成において、絶縁層はゲート絶縁層で覆われるため、ソース
電極層またはドレイン電極層は、テーパー形状の側面を有する絶縁層とも接しない構造と
なる。

また、上記各構成において、ゲート絶縁層は積層であり、窒化珪素膜、または酸化珪素膜
の積層を用いる。また、上記各構成において、酸化物絶縁層の材料としては、スパッタ法
で形成される酸化珪素膜、または、酸化アルミニウム膜を用いる。

また、上記各構成において、配線重畳部分での寄生容量も低減でき、配線間の短絡防止が
可能となる。

また、上記各構成において、容量形成部分では、絶縁層の開口を設け、薄いゲート絶縁層
のみを誘電体とすることで大きな容量を形成することができる。

酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、低消費電力を実
現することができる。

本発明の一態様を示す断面図である。本発明の一態様を示す断面図である。本発明の一態様を示す断面図である。本発明の一態様を示す断面図である。本発明の一態様を示す上面図及び断面図である。本発明の一態様を示す断面図である。本発明の一態様を示す上面図である。本発明の一態様を示す上面図である。本発明の一態様を示す等価回路図である。本発明の一態様を示す断面図である。本発明の一態様を示す等価回路図である。本発明の一態様を示す断面図である。本発明の一態様を示す上面図及び断面図である。表示装置のブロック図を説明する図。信号線駆動回路の構成及びタイミングチャートを説明する図。シフトレジスタの構成を示す回路図。シフトレジスタの構成を示す回路図及びシフトレジスタの動作を説明するタイミングチャート。本発明の一態様を示す上面図及び断面図である。本発明の一態様を示す等価回路図、上面図、及び断面図である。電子機器の一例を示す図である。電子機器の一例を示す図である。電子機器の一例を示す図である。電子機器の一例を示す図である。電子機器の一例を示す図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。

（実施の形態１）
本実施の形態では、基板上に作製されたチャネルエッチ型と呼ばれるボトムゲート構造の
薄膜トランジスタの一つであり、図１（Ｄ）にその断面構造の一例を示す。

図１（Ｄ）に示す薄膜トランジスタ４１０はチャネルエッチ型の薄膜トランジスタであり
、絶縁表面を有する基板４００上に、ゲート電極層４１１、絶縁層４０２ａ、ゲート絶縁
層４０２ｂ、少なくともチャネル形成領域４１４ｃ、高抵抗ソース領域４１４ａ、及び高
抵抗ドレイン領域４１４ｂを有する酸化物半導体層、ソース電極層４１５ａ、及びドレイ
ン電極層４１５ｂを含む。また、薄膜トランジスタ４１０を覆い、チャネル形成領域４１
４ｃに接する酸化物絶縁層４１６が設けられる。

絶縁層４０２ａは、ゲート絶縁層４０２ｂよりも少なくとも５倍厚く、ゲート電極層４１
１の上面を露呈する開口を有しており、開口の側面はテーパー形状とする。また、ゲート
絶縁層４０２ｂの下面は、ゲート電極層４１１の上面と接して設けられ、ゲート絶縁層４
０２ｂの上面に接して酸化物半導体層が設けられる。

以下、図１（Ａ）乃至図１（Ｄ）を用い、基板上に薄膜トランジスタ４１０を作製する工
程を説明する。

まず、絶縁表面を有する基板４００上に導電膜を成膜した後、第１のフォトリソグラフィ
工程を行うことによりゲート電極層４１１を形成する。なお、レジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用いること
が好ましい

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

また、ゲート電極層４１１の材料は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等
を用いることができる。

次いで、ゲート電極層４１１上にスペーサ絶縁層となる絶縁層４０２ａを形成する。

絶縁層４０２ａは、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化珪素層、窒化珪素
層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例
えば、成膜ガスとして、ＳｉＨ_４と、酸素と、窒素を用いてプラズマＣＶＤ法により酸化
窒化珪素層を形成すればよい。絶縁層４０２ａの膜厚は、５００ｎｍ以上２μｍ以下とす
る。本実施の形態では、平行平板型のＰＣＶＤ装置を用いたＰＣＶＤ法による１μｍの酸
化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を成膜する。

次いで、第２のフォトリソグラフィ工程により絶縁層４０２ａにゲート電極層４１１と重
なる開口を形成する。本実施の形態ではドライエッチングにより開口を形成する。なお、
後の工程で上方に形成する膜の被覆性を向上させるため、エッチング条件を調節してテー
パー形状とすることが好ましい。この段階での断面図が図１（Ａ）に相当する。また、ゲ
ート電極層４１１と同じ工程で形成される電極層を用いて保持容量などの容量を形成する
場合においても容量を形成する領域と重なる開口を絶縁層４０２ａに形成する。また、ゲ
ート電極層と同じ工程で形成される配線層と後の工程で上方に設けられる配線層とを電気
的に接続するためのコンタクトホールも同じフォトマスクで形成する。

次いで、ゲート絶縁層４０２ｂを成膜する。ゲート絶縁層４０２ｂは、プラズマＣＶＤ法
又はスパッタ法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素
層を単層で又は積層して形成することができる。例えば、窒化珪素膜と酸化珪素膜の積層
とする。ゲート絶縁層４０２ｂの膜厚は５０ｎｍ以上２００ｎｍ以下とする。

本実施の形態において、ゲート絶縁層４０２ｂの形成は、高密度プラズマ装置により行う
。ここでは、高密度プラズマ装置は、１×１０^１１／ｃｍ^３以上のプラズマ密度を達成で
きる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを
発生させて、絶縁膜の成膜を行う。

チャンバーに材料ガスとしてモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である
。

ゲート絶縁層４０２ｂを形成する際、チャンバーに導入するモノシランガス（ＳｉＨ_４）
と亜酸化窒素（Ｎ_２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チ
ャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを
用いることができるが、中でも安価であるアルゴンを用いることが好ましい。

また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。

上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。ゲート絶縁層４０２ｂは、絶縁
層４０２ａよりも緻密な膜である。

本実施の形態では、ゲート絶縁層４０２ｂとして高密度プラズマ装置による膜厚１００ｎ
ｍの酸化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いる。

また、下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地
膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。

次いで、ゲート絶縁層４０２ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４
３０を成膜する（図１（Ｂ）参照。）。また、酸化物半導体膜４３０は、希ガス（代表的
にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰
囲気下においてスパッタ法により成膜することができる。本実施の形態では、Ｉｎ、Ｇａ
、及びＺｎを含む酸化物半導体成膜用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
成膜用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用
いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源
０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素混合雰囲気下で３０ｎｍ成
膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲットとしてＩｎ_２
Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、ま
たはＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するター
ゲットを用いることもできる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上
１０重量％以下含むターゲットを用いてもよい。

また、酸化物半導体層に適用する金属酸化物として上記の他にも、四元系金属酸化物であ
るＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｓｎ−
Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物
半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸
化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍ
ｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｍｇ−Ｏ系酸化物半導
体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体などを用いることができる。ま
た、上記酸化物半導体にＳｉＯ_２を含んでもよい。

また、酸化物半導体膜４３０の成膜を行う前、スパッタ装置内壁や、ターゲット表面やタ
ーゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと
良い。プリヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱す
る方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プリヒ
ート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物
半導体膜の成膜を行う。この場合のターゲット冷却液としては、水ではなく油脂等を用い
るとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱し
ながら行うとなお良い。

次いで、酸化物半導体膜４３０を第３のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。本実施の形態では、高温の窒素ガスを用いて加熱処理を行うＧＲＴＡ装置
を用い、６５０℃、６分の加熱を行った後、大気に触れることなく、酸化物半導体層への
水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（図１（Ｂ）参照。）。

なお、加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射
によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＧＲＴＡ（
ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａ
ｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌ
Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタル
ハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ
、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱す
る装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体に
は、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しな
い不活性気体が用いられる。

例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、１分〜１０分間加熱した後、基板を移動させて高温に加熱した不活
性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理
が可能となる。

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
雰囲気中に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入す
る窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９
％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体層の材料に
よっては、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下）が混在
する酸化物半導体膜となる場合もある。また、ＲＴＡ（ＧＲＴＡ、ＬＲＴＡ）を用いて高
温の加熱を行うと、酸化物半導体膜の表面付近に表面に対して垂直方向（Ｃ軸配向）の針
状結晶が生じる場合もある。この場合、ＲＴＡの加熱条件及び酸化物半導体膜の材料、及
び膜厚にもよるが、酸化物半導体膜の表面付近は結晶性が高く、その他の部分は非晶質酸
化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下）が混在する酸化物半導体膜と
なる。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。

次いで、ここでは図示しないが、第４のフォトリソグラフィ工程によりゲート電極層４１
１に達するコンタクトホールをゲート絶縁層４０２ｂに形成する。このコンタクトホール
を用いてゲート電極層４１１は、後の工程で上方に設けられる端子電極や引き回し配線と
電気的に接続する。また、マスク数を低減するため、ここで第４のフォトリソグラフィ工
程を行わず、後の工程で行われる他のコンタクトホールの形成と同じ工程で形成してもよ
い。

次いで、ゲート絶縁層４０２ｂ、及び酸化物半導体層４３１上に、スパッタ法などにより
金属導電膜を成膜した後、第５のフォトリソグラフィ工程によりレジストマスクを形成し
、選択的にエッチングを行って金属電極層を形成する。本実施の形態では、絶縁層４０２
ａの開口領域と重なる酸化物半導体層上に金属電極層の端部が位置するように金属電極層
のエッチングを行う。この開口領域にはソース電極層として機能する金属電極層の一端と
、ドレイン電極層として機能するもう一端とが配置され、その間隔がチャネル長Ｌとして
決定される。

金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。

金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が
積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム
層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金属導電膜
としてアルミニウム層とタングステン層を積層した二層の積層構造、銅層とタングステン
層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の積層構造
とすることもできる。勿論、金属導電膜として単層、または４層以上の積層構造としても
よい。

次いで、レジストマスクを除去し、第６のフォトリソグラフィ工程によりレジストマスク
を形成し、選択的にエッチングを行ってソース電極層４１５ａ、及びドレイン電極層４１
５ｂを形成した後、レジストマスクを除去する。なお、第６のフォトリソグラフィ工程で
は、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半
導体層となることもある。また、ソース電極層４１５ａ、及びドレイン電極層４１５ｂを
形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクを
インクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数種の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次いで、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する
。

酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、酸化物絶縁層４１６として膜厚３００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素タ
ーゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲
気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層
に接して形成する酸化物絶縁層４１６は、水分や、水素イオンや、ＯＨ⁻などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸
化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを
用いる。さらに、酸化物絶縁層４１６上に窒化珪素膜、窒化アルミニウム膜などの保護絶
縁層を形成してもよい。

また、酸化物絶縁層４１６の形成を行う前、スパッタ装置内壁や、ターゲット表面やター
ゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと良
い。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれること
なく酸化物絶縁層の成膜を行う。この場合のターゲット冷却液としては、水ではなく油脂
等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが
、加熱しながら行うとなお良い。

また、酸化物絶縁層４１６の成膜後、大気に触れることなく、スパッタ法により窒化珪素
膜を積層する構造を形成してもよい。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（１時間以上３
０時間以下、好ましくは１００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）
を行う。例えば、窒素雰囲気下で１５０℃、１０時間の第２の加熱処理を行う。第２の加
熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接
した状態で加熱される。

以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４１１と重なるチャネル形成領域４１４ｃは、Ｉ型
となり、ソース電極層４１５ａに重なる高抵抗ソース領域４１４ａと、ドレイン電極層４
１５ｂに重なる高抵抗ドレイン領域４１４ｂとが自己整合的に形成される。以上の工程で
薄膜トランジスタ４１０が形成される。

酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化の工程を経ることは有効である。

なお、ドレイン電極層４１５ｂ（及びソース電極層４１５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域４１４ｂ（又は高抵抗ソース領域４１４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域４１４ｂを形成することで、ドレイン電極層から高抵抗ドレイン領域４１４ｂ、
チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができ
る。そのため、ドレイン電極層４１５ｂに高電源電位ＶＤＤを供給する配線に接続して動
作させる場合、ゲート電極層４１１とドレイン電極層４１５ｂとの間に高電圧が印加され
ても高抵抗ドレイン領域がバッファとなり局所的な電界集中が生じにくく、トランジスタ
の耐圧を向上させた構成とすることができる。

ゲート電極層の側面を含む周縁部に厚い絶縁層（スペーサ絶縁層とゲート絶縁層の積層）
が位置する構造とすることで、ゲート電極層４１１とドレイン電極層４１５ｂとの間に形
成される図１（Ｄ）に示す薄膜トランジスタ４１０の寄生容量を低減することができる。
特にゲート電極層の側面を含む周縁部においてゲート電極層の厚さが厚く、ゲート絶縁層
が薄い場合、ゲート電極層の上面に形成される膜厚よりも側面に形成されるゲート絶縁層
が薄く成膜されやすく、寄生容量が増大する。従って、図１（Ｄ）に示す薄膜トランジス
タ４１０の構造は、ゲート電極層の厚さが厚く、ゲート絶縁層を薄くする場合、特に有効
な構造と言える。また、チャネル形成領域とゲート電極層との間には膜厚の薄いゲート絶
縁層４０２ｂのみが設けられており、電気特性の向上を図ることができる。

（実施の形態２）
本実施の形態では、実施の形態１に示した薄膜トランジスタの構造を用いて、同一基板上
に画素部と駆動回路を形成し、アクティブマトリクス型の発光表示装置を作製する一例を
示す。

図２は第１電極（画素電極）上にＥＬ層を形成する前の基板の状態を示す断面図である。
なお、図１（Ｄ）と同じ箇所には同じ符号を用いて説明する。

図２において、第１電極４５７と電気的に接続する駆動用ＴＦＴは、画素部に配置するボ
トムゲート型の薄膜トランジスタ４１０であり、実施の形態１に従って作製することがで
きる。

なお、発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを有し、一方の薄
膜トランジスタのゲート電極層ともう一方の薄膜トランジスタのドレイン電極層とを接続
する接続部を設ける。また、接続電極層４２９は、ゲート絶縁層４０２ｂを選択的にエッ
チングしてコンタクトホールを形成した後、薄膜トランジスタのドレイン電極層４１５ｂ
と同じ材料及び同じ工程で形成する。なお、接続電極層４２９は、ゲート電極層４２１ｂ
と電気的に接続する。

実施の形態１に従って酸化物絶縁層４１６を形成した後、緑色のカラーフィルタ層４５６
、青色のカラーフィルタ層、赤色のカラーフィルタ層を順次形成する。各カラーフィルタ
層は、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法など
でそれぞれ形成する。カラーフィルタ層を設けることによって、封止基板の貼り合わせ精
度に依存することなくカラーフィルタ層と発光素子の発光領域との位置合わせを行うこと
ができる。

次いで、緑色のカラーフィルタ層４５６、青色のカラーフィルタ層、及び赤色のカラーフ
ィルタ層を覆うオーバーコート層４５８を形成する。オーバーコート層４５８としては透
光性を有する樹脂を用いる。

ここではＲＧＢの３色を用いてフルカラー表示する例を示したが、特に限定されず、ＲＧ
ＢＷの４色を用いてフルカラー表示を行ってもよい。

次いで、オーバーコート層４５８及び酸化物絶縁層４１６を覆う保護絶縁層４１３を成膜
する。保護絶縁層４１３としては、無機絶縁膜を用いる。具体的には、窒化珪素膜、窒化
アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。保護絶縁層４１
３としては、酸化物絶縁層４１６と同じ組成の絶縁膜とすると、後のコンタクトホール形
成の際に１回の工程でエッチングすることができるため、好ましい。

次いで、フォトリソグラフィ工程により保護絶縁層４１３及び酸化物絶縁層４１６を選択
的にエッチングしてドレイン電極層４１５ｂに達するコンタクトホールを形成する。また
、このフォトリソグラフィ工程により端子部の保護絶縁層４１３及び酸化物絶縁層４１６
を選択的にエッチングして端子電極の一部を露呈させる。また、後に形成される発光素子
の第２電極と共通電位線とを接続するため、共通電位線に達するコンタクトホールも形成
する。

次いで、透光性を有する導電膜を形成し、フォトリソグラフィ工程によりドレイン電極層
４１５ｂと電気的に接続する第１電極４５７を形成する。

次いで、第１電極４５７の周縁部を覆うように隔壁４５９を形成する。隔壁４５９は、ポ
リイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリ
シロキサンを用いて形成する。隔壁４５９は、特に感光性の樹脂材料を用い、第１電極４
５７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成する。隔壁４５９として感光性の樹脂材料を用いる場合、レジストマスク
を形成する工程を省略することができる。

以上の工程を経て図２に示す基板の状態を得ることができる。以降の工程は、第１電極４
５７上にＥＬ層を形成し、ＥＬ層上に第２電極を形成して発光素子を形成する。なお、第
２の電極は、共通電位線と電気的に接続する。

また、図２に示すように容量部には、容量配線層４２１ｄが設けられ、容量配線層４２１
ｄの周縁部を覆う絶縁層４０２ａが形成される。また、容量は、ゲート絶縁層４０２ｂを
誘電体とし、容量配線層４２１ｄと容量電極層４２８とで構成される。また、発光装置に
おいて、容量配線層４２１ｄは、電源供給線の一部であり、容量電極層４２８は、駆動Ｔ
ＦＴのゲート電極層の一部である。

また、配線交差部において、図２に示すように寄生容量を低減するため、ゲート配線層４
２１ｃとソース配線層４２２との間には、絶縁層４０２ａ、及びゲート絶縁層４０２ｂを
積層する構成としている。

また、図２において、駆動回路に配置するＴＦＴは、ボトムゲート型の薄膜トランジスタ
４５０であり、本実施の形態では、実施の形態１に従って作製することができる。なお、
駆動回路の薄膜トランジスタ４５０の酸化物半導体層の上方に導電層４１７を設けている
が、必要がなければ設けなくともよい。導電層４１７は、第１電極４５７と同じ材料、同
じ工程で形成することができる。

導電層４１７を酸化物半導体層のチャネル形成領域４２３と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後における薄膜トランジスタ４５０のしきい値電圧の
変化量を低減することができる。また、導電層４１７は、電位がゲート電極層４２１ａと
同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもでき
る。また、導電層４１７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよ
い。

また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にサージ電圧
が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査
線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイオ
ードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画
素部の薄膜トランジスタ４１０と同じ工程で形成することも可能であり、例えばゲート端
子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる
。

本実施の形態は実施の形態１と自由に組み合わせることができる。

（実施の形態３）
本実施の形態では、実施の形態１とは一部異なる工程とする例を図３に示す。本実施の形
態では、透過した光が複数の強度となる露光マスクである多階調マスクによって形成され
たマスク層を用いたエッチング工程を行い、トータルのフォトマスク数を削減する。図３
において図１と同一の箇所には同じ符号を用いて説明する。

まず、実施の形態１に従って、基板４００上に導電膜を形成した後、ゲート電極層４１１
を形成し、そのゲート電極層４１１上に絶縁層４０２ａを形成して図３（Ａ）の状態を得
る。なお、図３（Ａ）は図１（Ａ）と同一である。

次いで、実施の形態１に従って、ゲート絶縁層４０２ｂを成膜する。次いで、ゲート絶縁
層４０２ｂの成膜後、大気に触れることなく、ゲート絶縁層４０２ｂ上に、膜厚２ｎｍ以
上２００ｎｍ以下の酸化物半導体膜を形成する。本実施の形態では、Ｉｎ、Ｇａ、及びＺ
ｎを含む酸化物半導体成膜用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用タ
ーゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１））を用いて、基板とターゲッ
トの間との距離を１７０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷとし、
酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で２０ｎｍ成膜する。

また、酸化物半導体膜の成膜を行う前、スパッタ装置内壁や、ターゲット表面やターゲッ
ト材料中に残存している水分または水素を除去するためにプリヒート処理を行うと良い。

次いで、酸化物半導体膜の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。本実施の形態では、高温の窒素ガスを用いて加熱処理を行うＧＲＴＡ装置
を用い、６５０℃、６分の加熱を行う。

次いで、酸化物半導体膜上に、金属導電膜を形成した後、金属導電膜上にレジストマスク
４３２ａを形成する。本実施の形態では、レジストマスク４３２ａを形成するために高階
調マスクを用いた露光を行う例を示す。まず、レジストマスク４３２ａを形成するためレ
ジストを形成する。レジストは、ポジ型レジストまたはネガ型レジストを用いることがで
きる。ここでは、ポジ型レジストを用いて示す。レジストはスピンコート法で形成しても
よいし、インクジェット法で選択的に形成してもよい。レジストをインクジェット法で選
択的に形成すると、不要箇所へのレジスト形成を削減することができるので、材料の無駄
を軽減することができる。

多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行う
ことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露
光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスク
を形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚
数を削減することが可能である。

多階調マスクの代表例としては、グレートーンマスクや、ハーフトーンマスクがある。グ
レートーンマスクは、周期的なスリット、ドット、メッシュ、または非周期的なスリット
、ドット、メッシュからなる回折格子と遮光部を有する。ハーフトーンマスクは、ＭｏＳ
ｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどの半透過部と遮光部を有する
。

多階調マスクを用いて露光した後、現像することで、図３（Ｂ）に示すように膜厚の異な
る領域を有するレジストマスク４３２ａを形成することができる。

次に、レジストマスク４３２ａを用いて第１のエッチング工程を行い、酸化物半導体膜、
金属導電膜をエッチングし島状に加工する。この結果、酸化物半導体層４３１、金属導電
層４３３を形成することができる（図３（Ｂ）参照。）。

次に、レジストマスク４３２ａをアッシングする。この結果、レジストマスクの面積（３
次元的に見ると体積）が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト
マスクの一部（ゲート電極層４１１の一部と重畳する領域）は除去され、２つに分離され
たレジストマスク４３２ｂ、４３２ｃを形成することができる。

レジストマスク４３２ｂ、４３２ｃを用いて金属導電層４３３を第２のエッチング工程に
よりエッチングし、ソース電極層４３５ａ、ドレイン電極層４３５ｂを形成する。（図３
（Ｃ）参照。）。なお、第２のエッチング工程の条件によっては酸化物半導体層の一部の
みがエッチングされ、溝部（凹部）を有する酸化物半導体層となる場合がある。また、第
２のエッチング工程の条件によっては酸化物半導体層４３１の端部において、膜厚の薄い
領域を周縁に有する形状となる場合がある。

次いで、レジストマスク４３２ｂ、４３２ｃを除去した後、酸化物半導体層４３１に接す
る保護絶縁膜となる酸化物絶縁層４１６を形成する。

また、酸化物絶縁層４１６の形成を行う前、スパッタ装置内壁や、ターゲット表面やター
ゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと良
い。

以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４１１と重なるチャネル形成領域４３４ｃは、Ｉ型
となり、ソース電極層４３５ａに重なる高抵抗ソース領域４３４ａと、ドレイン電極層４
３５ｂに重なる高抵抗ドレイン領域４３４ｂとが自己整合的に形成される。以上の工程で
薄膜トランジスタ４２０が形成される。

なお、薄膜トランジスタ４２０のゲート電極層の側面を含む周縁部に厚い絶縁層（スペー
サ絶縁層とゲート絶縁層の積層）が位置する構造とすることで、ゲート電極層４１１とド
レイン電極層４３５ｂとの間に形成される寄生容量を低減することができる。

また、多階調マスクを用いることにより、実施の形態１と比べてマスク数を１枚削減する
ことができる。

また、酸化物絶縁層４１６上にドレイン電極層４３５ｂと電気的に接続する導電層を形成
する場合、酸化物絶縁層４１６にコンタクトホールを形成する。このコンタクトホールの
形成時に用いたマスクと同じマスクを用いてゲート電極層４１１に達するコンタクトホー
ルを形成することができる。例えば、液晶表示装置を作製する際、ドレイン電極層４３５
ｂと電気的に接続する画素電極層を形成し、同じマスクを用いたフォトリソグラフィ工程
でゲート電極層４１１と電気的に接続する電極層（端子電極または接続電極など）を形成
する。この場合、さらに実施の形態１と比べてマスク数を１枚削減することができる。

本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。

（実施の形態４）
本実施の形態では、実施の形態３に示した薄膜トランジスタの構造を用いて、同一基板上
に画素部と駆動回路を形成し、アクティブマトリクス型の液晶表示装置を作製する一例を
示す。

図４は画素電極層形成後の基板の状態を示す断面図である。なお、図３（Ｄ）と同じ箇所
には同じ符号を用いて説明する。

図４において、画素電極層４７７と電気的に接続する駆動用ＴＦＴは、画素部に配置する
ボトムゲート型の薄膜トランジスタ４２０であり、実施の形態３に従って作製することが
できる。

実施の形態１に従って酸化物絶縁層４１６を形成した後、フォトリソグラフィ工程により
酸化物絶縁層４１６を選択的にエッチングしてドレイン電極層４３５ｂに達するコンタク
トホールを形成する。また、このフォトリソグラフィ工程により接続配線部のゲート絶縁
層４０２ｂ及び酸化物絶縁層４１６を選択的にエッチングしてゲート電極層４２１ｂの一
部を露呈させる。また、このフォトリソグラフィ工程により酸化物絶縁層４１６を選択的
にエッチングして接続配線部の接続電極層４７９に達するコンタクトホールを形成する。

次いで、酸化物絶縁層４１６上に平坦化絶縁層４７６を形成する。平坦化絶縁層４７６と
しては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラ
ス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させる
ことで、平坦化絶縁層４７６を形成してもよい。

また、平坦化絶縁層４７６として感光性の樹脂材料を用いる場合、レジストマスクを形成
する工程を省略することができる。本実施の形態では感光性のアクリル樹脂を用いて平坦
化絶縁層４７６を形成する。なお、駆動回路の薄膜トランジスタ４７０の酸化物半導体層
の上方に導電層４１７を設ける場合、導電層４１７及び薄膜トランジスタ４７０と重なる
平坦化絶縁層は除去することが好ましい。

次いで、透光性を有する導電膜を形成し、フォトリソグラフィ工程によりドレイン電極層
４３５ｂと電気的に接続する画素電極層４７７を形成する。

以上の工程を経て図４に示す基板の状態を得ることができる。本実施の形態では、図４に
示す基板の状態を得るために用いるフォトマスクの枚数は５枚とする。以降の工程は、対
向電極が設けられた対向基板と図４に示す基板とを固定する。なお、図４に示す基板と、
対向電極が設けられた対向基板との間に液晶層を設ける。また、対向基板に設けられた対
向電極と電気的に接続する共通電極を図４に示す基板上に設け、共通電極と電気的に接続
する端子電極を端子部に設ける。この端子電極は、共通電極を固定電位、例えばＧＮＤ、
０Ｖなどに設定するための端子である。

また、実施の形態３に示す工程は多階調マスクを用いる例であるため、ドレイン電極層及
びソース電極層と同じ配線層または同じ電極層の下に接して酸化物半導体層が配置される
。なお、ドレイン電極層４３５ｂ及びソース電極層４３５ａと同じ材料及び同じ工程で形
成されるのは、容量電極層４２８、ソース配線層４２２、接続電極層４７９、ソース電極
層４７５ａ、及びドレイン電極層４７５ｂである。

また、図４に示すように容量部には、容量配線層４２１ｄが設けられ、容量配線層４２１
ｄの周縁部を覆う絶縁層４０２ａが形成される。また、容量は、ゲート絶縁層４０２ｂを
誘電体とし、容量配線層４２１ｄと容量電極層４２８とで構成される。

また、配線交差部において、図４に示すように寄生容量を低減するため、ゲート配線層４
２１ｃとソース配線層４２２との間には、絶縁層４０２ａ、及びゲート絶縁層４０２ｂを
積層する構成としている。

また、配線接続部において、図４に示すように、ゲート電極層４２１ｂと接続電極層４７
９とを電気的に接続するため、両方に接触する電極層４７８を有し、この電極層４７８は
、画素電極層４７７及び導電層４１７と同じ材料、同じ工程で形成することができる。

また、図４において、駆動回路に配置するＴＦＴは、ボトムゲート型の薄膜トランジスタ
４７０であり、本実施の形態では、実施の形態３に従って作製することができる。なお、
駆動回路の薄膜トランジスタ４７０の酸化物半導体層の上方に導電層４１７を設けている
が、必要がなければ設けなくともよい。導電層４１７は、画素電極層４７７と同じ材料、
同じ工程で形成することができる。

導電層４１７を酸化物半導体層のチャネル形成領域４７４と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後における薄膜トランジスタ４７０のしきい値電圧の
変化量を低減することができる。また、導電層４１７は、電位がゲート電極層４２１ａと
同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもでき
る。また、導電層４１７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよ
い。

本実施の形態は、実施の形態１または実施の形態３と自由に組み合わせることができる。

（実施の形態５）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏＬｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒ
ｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。

半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図５を用いて説
明する。図５は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１
の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネ
ルを示す図であり、図５（Ｂ）は、図５（Ａ）または図５（Ｃ）のＭ−Ｎにおける断面図
に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図５（Ａ）は、ＣＯＧ
方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢ法により
信号線駆動回路４００３を実装する例である。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図５（Ｂ）では、画素部４００２に含まれる薄膜ト
ランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１と
を例示している。薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０４１、絶縁
層４０２０、及び絶縁層４０２１が設けられている。

薄膜トランジスタ４０１０、４０１１は、実施の形態１または実施の形態３で示した酸化
物半導体層を含む薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ４０１１及び画素用の薄膜トランジスタ４０１０としては、実施の形態１または実施
の形態３で示した薄膜トランジスタ４１０、４２０を用いることができる。本実施の形態
において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである
。

絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。

また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルタ）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラ
ックマトリクスとして機能する遮光膜を設けてもよい。

薄膜トランジスタ４０１１、４０１０上には、酸化物半導体層に接して保護絶縁層４０４
１が形成されている。保護絶縁層４０４１は実施の形態１で示した酸化物絶縁層４１６と
同様な材料及び方法で形成すればよい。ここでは、保護絶縁層４０４１として、スパッタ
法により酸化珪素膜を形成する。また、保護絶縁層４０４１上に薄膜トランジスタ起因の
表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となって
いる。

絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エ
ポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、
低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ
（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、絶縁層４０２１を形成してもよい。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。

画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
透光性の導電性材料を用いることができる。

また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。

また図５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。

また、液晶表示モジュールには、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰ
Ｓ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌ
ｄＳｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａ
ｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡ
ｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎ
ｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅ
ｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉ
ｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
ＬｉｑｕｉｄＣｒｙｓｔａｌ）モードなどを用いることができる。

また、以下にＶＡ型の液晶表示装置の一例を示す。

ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種であ
る。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子
が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領
域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これを
マルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン
設計が考慮された液晶表示装置について説明する。

図６と図７は、ＶＡ型液晶表示パネルの画素構造を示している。図７は基板６００の平面
図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図６に表している。以下の説明
ではこの両図を参照して説明する。

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素においては、個々の画素電極に印加する信号を、独
立して制御する構成を有している。

画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続し
ている。また、画素電極６２６は絶縁層６２０、絶縁層６２０を覆う保護絶縁層６２１、
及び保護絶縁層６２１を覆う絶縁層６２２に設けられたコンタクトホール６２７において
、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦ
Ｔ６２９のゲート配線６０３は、それぞれに異なるゲート信号を与えることができるよう
に分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ
６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１または実施
の形態３のいずれか一の薄膜トランジスタを適宜用いることができる。

絶縁層６０６ａは、スパッタ法で得られる酸化珪素膜とし、ゲート絶縁層６０６ｂは、Ｐ
ＣＶＤ法で得られる酸化珪素膜とする。配線６１８及び酸化物半導体層と接する絶縁層６
２０は、スパッタ法で得られる酸化珪素膜とし、その上の保護絶縁層６２１をスパッタ法
で得られる酸化珪素膜とする。画素電極６２４は、絶縁層６２０、絶縁層６２０を覆う保
護絶縁層６２１、及び保護絶縁層６２１を覆う絶縁層６２２に設けられたコンタクトホー
ル６２３を介して、配線６１８と電気的に接続する。

また、容量配線６９０が設けられ、絶縁層６０６ａ及びゲート絶縁層６０６ｂの積層を誘
電体とし、画素電極または画素電極と電気的に接続する容量電極と保持容量を形成する。

画素電極６２４と画素電極６２６の形状は異なっており、スリットによって分離されてい
る。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている
。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴ
ＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回
路を図９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線
６０３と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号を与え
ることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることができる。

対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極６４０が形成されて
いる。また、第２の着色膜６３６と対向電極６４０の間にはオーバーコート膜とも呼ばれ
る平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図８に対向基板側の構造を
示す。対向電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１
が形成されている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリ
ットとを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配
向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせる
ことができ、視野角を広げている。

画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が
形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うこ
とで、第２の液晶素子が形成されている。また、本実施の形態の画素構成は、一画素に第
１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。

本実施の形態は、実施の形態１乃至３のいずれか一に記載した構成と適宜組み合わせて実
施することが可能である。

（実施の形態６）
本実施の形態では、本発明の一実施の形態である半導体装置として電子ペーパーの例を
示す。

図１０は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス
型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実
施の形態１で示す薄膜トランジスタ４１０と同様に作製でき、薄い絶縁層５８３をゲート
絶縁層とし、ゲート電極層端部を厚い絶縁層で覆い、酸化物絶縁層５８４で覆われた酸化
物半導体層を有する寄生容量が低減された薄膜トランジスタである。

図１０の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。

基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層は、酸化物絶縁層５８４に形成する開口を介
して電気的に第１の電極層５８７と接続している。第１の電極層５８７と第２の電極層５
８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされて
いるキャビティ５９４を含む球形粒子が設けられており、球形粒子の周囲は樹脂等の充填
材５９５で充填されている。本実施の形態においては、第１の電極層５８７が画素電極に
相当し、対向基板５９６に設けられる第２の電極層５８８が共通電極に相当する。

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる
。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよば
れている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは
不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である
。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが
可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置
を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存してお
くことが可能となる。

以上の工程により、半導体装置として低消費電力であり、信頼性の高い電子ペーパーを作
製することができる。

本実施の形態は、実施の形態１または実施の形態３に記載した薄膜トランジスタと適宜組
み合わせて実施することが可能である。

（実施の形態７）
本実施の形態では、実施の形態１に示した複数の薄膜トランジスタと、エレクトロルミネ
ッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製す
る一例を示す。

エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光する。このようなメカニズムから
、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。

図１１は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。

なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１１と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ６４０２が飽和
領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すこと
ができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６
４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。

なお、図１１に示す画素構成は、これに限定されない。例えば、図１１に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

下面射出構造の発光素子について図１２（Ａ）を用いて説明する。

発光素子駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電
極７０１３側に射出する場合の、画素の断面図を示す。図１２（Ａ）では、発光素子駆動
用ＴＦＴ７０１１のドレイン電極層と電気的に接続された透光性を有する導電膜７０１７
上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上
にＥＬ層７０１４、第２の電極７０１５が順に積層されている。

透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることがで
きる。

また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。図１２（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ま
しくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜
を、第１の電極７０１３として用いる。

なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができるため、好ましい。

また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０
１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。

また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの層を全て設ける必要はない。

また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能さ
せ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる
ため好ましい。

また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの
透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を
遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５と
してＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。

第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図１２（Ａ）に示した素子構造の場合、発光素子
７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。

なお、図１２（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層
７０３３を通過し、ゲート絶縁層７０３１、絶縁層７０３０、及び基板７０１０を通過し
て射出する。

カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。

また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆われる。なお、図１２（Ａ）ではオーバーコート層７０３４は薄い
膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、
カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。

また、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、ドレイン電極層に達す
るコンタクトホールは、隔壁７０１９と重なる位置に配置する。

次に、両面射出構造の発光素子について、図１２（Ｂ）を用いて説明する。

図１２（Ｂ）では、発光素子駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続され
た透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成さ
れており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層され
ている。

透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることがで
きる。

また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本
実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極として用いる。

なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができ、好ましい。

また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０
２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。

また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含
めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する
第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層
の順に積層する。なおこれらの層を全て設ける必要はない。

また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少
ないため好ましい。

また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができ
る。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜
を形成する。

第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図１２（Ｂ）に示した素子構造の場合、発光素子
７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０
２３側の両方に射出する。

なお、図１２（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる
一方の光は、カラーフィルタ層７０４３を通過し、ゲート絶縁層７０４１、絶縁層７０４
０、及び基板７０２０を通過して射出する。

カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。

また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆われる。

また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、ドレイン電極層に達す
るコンタクトホールは、隔壁７０２９と重なる位置に配置する。

ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。

次に、上面射出構造の発光素子について、図１２（Ｃ）を用いて説明する。

図１２（Ｃ）に、発光素子駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せら
れる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図１２（Ｃ）では
、発光素子駆動用ＴＦＴ７００１のドレイン電極層と電気的に接続された発光素子７００
２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第
２の電極７００５が順に積層されている。

また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、ＬｉやＣｓ等のアル
カリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍ
ｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等を用いることが好ましい
。

また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７０
０３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。

また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極とし
て用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホー
ル注入層の順に積層する。なおこれらの層を全て設ける必要はない。

また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。

図１２（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。

ただし、発光素子駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入
層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路
における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。

第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透
光性を有する導電性導電膜を用いても良い。

第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図１２（Ｃ）に示した画素の場合、発光素子７００
２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。

また、図１２（Ｃ）において、発光素子駆動用ＴＦＴ７００１は薄膜トランジスタ４１０
を用いる例を示しているが、特に限定されず、薄膜トランジスタ４２０を用いることがで
きる。

また、図１２（Ｃ）において、発光素子駆動用ＴＦＴ７００１のドレイン電極層は、保護
絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７
００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシ
クロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材
料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）
、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成さ
れる絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶
縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印
刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。

また、第１の電極７００３と、隣り合う画素の第１の電極とを絶縁するために隔壁７００
９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹
脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感
光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００
９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略すること
ができる。

また、図１２（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２を緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光
素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類
の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。

また、図１２（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。

もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。

また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。

また、図１３に発光表示パネル（発光パネルともいう）の外観及び断面を示す。

図１３（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基
板との間にシール材によって封止した、パネルの平面図であり、図１３（Ｂ）は、図１３
（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

実施の形態１で示した寄生容量の低減された薄膜トランジスタ４１０を画素用の薄膜トラ
ンジスタ４５１０として用いることができる。駆動回路用の薄膜トランジスタ４５０９と
しては、実施の形態１で示した薄膜トランジスタの酸化物半導体層のチャネル形成領域と
重なる位置に導電層４５４０を設けた構造とする。本実施の形態において、薄膜トランジ
スタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

酸化物絶縁層４５４２上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体
層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０
を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後
における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。ま
た、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよい
し、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導
電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

また、薄膜トランジスタ４５１０は、第１電極４５１７と電気的に接続されている。また
、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化物絶縁層４５４２が形成されて
いる。

酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁層４１６と同様な材料及び方法
で成膜すればよい。また、絶縁層４５４４は、保護絶縁層４０３と同様に酸化珪素膜をス
パッタ法で成膜すればよい。

発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、薄膜トランジ
スタ４５１０上に形成される。

また、カラーフィルタ層４５４５起因の表面凹凸を低減するため平坦化絶縁膜として機能
するオーバーコート層４５４３で覆う構成となっている。

また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極４
５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１電極４５１７、電界発光層４５１２
、第２電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１
から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができ
る。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１電極４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２電極４５
１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化
酸化珪素膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。

接続端子電極４５１５は、発光素子４５１１が有する第１電極４５１７と同じ導電膜から
形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン
電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路を用いて実装してもよい。また、信号線駆動回路のみ、或いはその一部、又は走査線駆
動回路のみ、或いは一部のみを別途形成して実装しても良く、図１３の構成に限定されな
い。

以上の工程により、低消費電力を実現する発光表示装置（表示パネル）を作製することが
できる。

本実施の形態は、実施の形態１乃至３と自由に組み合わせることができる。

（実施の形態８）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。

画素部に配置する薄膜トランジスタは、実施の形態１、または実施の形態３に従って形成
する。また、実施の形態１、または実施の形態３に示す薄膜トランジスタはｎチャネル型
ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回
路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。

図１４（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。

図１４（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。

また、実施の形態１または実施の形態３に示す薄膜トランジスタは、ｎチャネル型ＴＦＴ
である。図１５（Ａ）、図１５（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路
の構成、動作について一例を示し説明する。

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。

シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。

スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。

なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。

次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャー
トを参照して説明する。図１５（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。

なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。

期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。

なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１ま
たは実施の形態３に示す薄膜トランジスタで構成される回路を用いることが可能である。
この場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型の
極性のみで構成することができる。

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１６及び図１７を用いて説明する。

走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。

走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１６及び図１７を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎは３以上自然数）を有している（図１６（Ａ）参照）。図１６（Ａ）に示
すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎに
は、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック
信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４の
クロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線
１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以
降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパ
ルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上の自然数）が
入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路
１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎ
では、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号
ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及
び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（
ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（Ｏ
ＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１６（Ａ）に示すように、シフトレ
ジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例と
しては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力
する構成とすればよい。

なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。

第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において
、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接
続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３
が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、
第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の
配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続され
ている。

第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。

なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒともいう）の他に、バ
ックゲートを有する４端子の薄膜トランジスタを用いることができる。図１６（Ｃ）に４
端子の薄膜トランジスタ２８のシンボルについて示す。図１６（Ｃ）に示す薄膜トランジ
スタ２８のシンボルは、４端子の薄膜トランジスタを意味し、図面等で以下用いることと
する。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極
を有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上
方のゲート電極を上方のゲート電極（バックゲートとも呼ぶ）とも呼ぶ。薄膜トランジス
タ２８は、下方のゲート電極に入力される第１の制御信号Ｇ１及び上方のゲート電極に入
力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うこ
とのできる素子である。

酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１６（Ｃ）に示す薄膜トラ
ンジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲー
ト絶縁膜を介してゲート電極を設け、上部及び／または下部のゲート電極の電位を制御す
ることにより所望の値に制御することができる。

次に、パルス出力回路の具体的な回路構成の一例について、図１６（Ｄ）で説明する。

第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１３のトランジスタ４
３を有している（図１６（Ｄ）参照）。また、上述した第１の入力端子２１〜第５の入力
端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤ
Ｄが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電
位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ
４３に信号、または電源電位が供給される。ここで図１６（Ｄ）における各電源線の電源
電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２
の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック
信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを
繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。な
お電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に
影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることが
でき、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、
図１６（Ｄ）に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４３の
うち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９に
は、図１６（Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好ましい。第１
のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソ
ースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信
号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制
御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の
誤動作を低減することができるトランジスタである。そのため、図１６（Ｃ）で示した４
端子の薄膜トランジスタ２８を用いることによりしきい値電圧を制御することができ、誤
動作がより低減できるパルス出力回路とすることができる。なお図１６（Ｄ）では第１の
制御信号Ｇ１及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力さ
れる構成としてもよい。

図１６（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されて
いる。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子
が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子
が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、
第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート
電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の
入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線
５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のト
ランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上
方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）
が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子
が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気
的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２
に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２
１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極
が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ
４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電
気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端
子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され
、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲー
ト電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５
３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極
が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電
気的に接続されている。

図１６（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ
４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする
。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノード
Ｂとする。

図１７（Ａ）に、図１６（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。

具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。

なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル形成領域が形成される
半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインと
ソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜
トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインで
あるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を
、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを
第１端子、第２端子と表記する場合がある。

なお図１６（Ｄ）、図１７（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。

ここで、図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１７（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１７（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。

なお、図１７（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。

ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態に示す回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。

なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することに利点がある。

なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する
電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。

なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１７（Ａ）に示すシフトレジスタにおいて、第７のトラ
ンジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３
７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオ
フ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び
第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下の回数を、第８
のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。その
ため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子によって供給されるクロック信号、第８のトランジスタ３８のゲート電
極（下方のゲート電極及び上方のゲート電極）に第２の入力端子によって供給されるクロ
ック信号とすることによって、ノードＢの電位の変動を小さくすることで、ノイズを低減
することが出来るため好適である。

このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する
期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス
出力回路の誤動作を抑制することができる。

本実施の形態は他の実施の形態と自由に組み合わせることができる。

（実施の形態９）
本実施の形態では、一つの酸化物半導体層を用いて複数の薄膜トランジスタを配置する一
例を図１８を用いて以下に説明する。図１８（Ａ）は４つの薄膜トランジスタの上面図で
ある。

図１８（Ｂ）は、基板１８００上に設けられた第１の薄膜トランジスタ１８０１、第２の
薄膜トランジスタ１８０２、第３の薄膜トランジスタ１８０３、及び第４の薄膜トランジ
スタ１８０４の断面図を示している。なお、図１８（Ａ）の鎖線Ｘ−Ｙで切断した断面が
図１８（Ｂ）に対応している。

第１の薄膜トランジスタ１８０１は、第１のゲート電極層１８１１上にテーパー形状の側
面を有する絶縁層１８０５と、第１のゲート電極層１８１１上面と接するゲート絶縁層１
８０６と、ゲート絶縁層上に酸化物半導体層１８０７と、酸化物半導体層上にソース電極
層またはドレイン電極層として機能する電極層１８０８ａ、１８０８ｂと、酸化物半導体
層１８０７と接する酸化物絶縁層１８０９とを有する。なお、第１の薄膜トランジスタ１
８０１のチャネル長Ｌ１は、電極層１８０８ａ、１８０８ｂの間隔で決定される。また、
第１の薄膜トランジスタ１８０１のチャネル幅は、開口１８１５ａの幅で決定される。

また、第２の薄膜トランジスタ１８０２は、第２のゲート電極層１８２１上にテーパー形
状の側面を有する絶縁層１８０５と、第２のゲート電極層１８２１上面と接するゲート絶
縁層１８０６と、ゲート絶縁層上に酸化物半導体層１８０７と、酸化物半導体層上にソー
ス電極層またはドレイン電極層として機能する電極層１８０８ｃ、１８０８ｄと、酸化物
半導体層１８０７と接する酸化物絶縁層１８０９とを有する。なお、第２の薄膜トランジ
スタ１８０２のチャネル長Ｌ２は、電極層１８０８ｃ、１８０８ｄの間隔で決定される。
また、第２の薄膜トランジスタ１８０２のチャネル幅は、開口１８１５ｂの幅で決定され
る。

また、第３の薄膜トランジスタ１８０３は、第３のゲート電極層１８３１上にテーパー形
状の側面を有する絶縁層１８０５と、第３のゲート電極層１８３１上面と接するゲート絶
縁層１８０６と、ゲート絶縁層上に酸化物半導体層１８０７と、酸化物半導体層上にソー
ス電極層またはドレイン電極層として機能する電極層１８０８ｅ、１８０８ｆと、酸化物
半導体層１８０７と接する酸化物絶縁層１８０９とを有する。なお、第３の薄膜トランジ
スタ１８０３のチャネル長Ｌ３は、電極層１８０８ｅ、１８０８ｆの間隔で決定される。
また、第３の薄膜トランジスタ１８０３のチャネル幅は、開口１８１５ｃの幅で決定され
る。

また、第４の薄膜トランジスタ１８０４は、第４のゲート電極層１８４１上にテーパー形
状の側面を有する絶縁層１８０５と、第４のゲート電極層１８４１上面と接するゲート絶
縁層１８０６と、ゲート絶縁層上に酸化物半導体層１８０７と、酸化物半導体層上にソー
ス電極層またはドレイン電極層として機能する電極層１８０８ｆ、１８０８ｇと、酸化物
半導体層１８０７と接する酸化物絶縁層１８０９とを有する。なお、第４の薄膜トランジ
スタ１８０４の電極層１８０８ｆは、第３の薄膜トランジスタ１８０３と共通する電極で
ある。また、第４の薄膜トランジスタ１８０４のチャネル長Ｌ４は、電極層１８０８ｆ、
１８０８ｇの間隔で決定される。また、第４の薄膜トランジスタ１８０４のチャネル幅は
、開口１８１５ｄの幅で決定される。

このように、１つのアイランド形状である酸化物半導体層１８０７は、４つの薄膜トラン
ジスタの半導体層として機能している。

また、図１８（Ａ）には、絶縁層１８０５の開口を示しており、第１の開口１８１５ａは
、開口の底面が第１のゲート電極層１８１１上面に接して設けられている。また、第２の
開口１８１５ｂは、開口の底面が第２のゲート電極層１８２１上面に接して設けられてい
る。また、第３の開口１８１５ｃは、開口の底面が第３のゲート電極層１８３１上面に接
して設けられている。また、第４の開口１８１５ｄは、開口の底面が第４のゲート電極層
１８４１上面に接して設けられている。

また、図１８（Ｂ）ではゲート絶縁層１８０６は単層として示しているが、本実施の形態
では、ゲート絶縁層１８０６は、窒化珪素膜と、該窒化珪素膜上に酸化珪素膜を積層する
積層膜を用いる。また、図１８（Ｂ）では酸化物絶縁層１８０９は単層として示している
が、本実施の形態では、酸化物絶縁層１８０９は、酸化珪素膜と、該酸化珪素膜上に窒化
珪素膜を積層する積層膜を用いる。

なお、第１の薄膜トランジスタ１８０１、第２の薄膜トランジスタ１８０２、第３の薄膜
トランジスタ１８０３、及び第４の薄膜トランジスタ１８０４は、実施の形態１または実
施の形態３に従って形成することができる。

酸化物半導体層１８０７の成膜後、またはアイランド形成した後に６５０℃以上の加熱を
行う場合、ガラス基板である基板１８００の変形（収縮による寸法変化など）が生じる恐
れがある。集積回路のデザインルール（設計ルール）によってはマスクの位置合わせが必
要な光露光工程で支障が生じる恐れがある。ゲート電極層などの配線と、コンタクトホー
ルの相対的な位置がずれてしまい、当初設計した寸法で素子を完成させることが困難とな
る。

図１８（Ａ）に示したように酸化物半導体層１８０７の面積を大きくし、ゲート電極層の
面積を大きくすることで、高温の熱処理を行って基板１８００が変形したとしても問題な
く薄膜トランジスタを作製することができる。

本実施の形態は、実施の形態１乃至８のいずれか一と組み合わせることができる。

（実施の形態１０）
本実施の形態では、薄膜トランジスタを用いるインバータ回路の例を図１９を用いて説明
する。

表示装置において、画素部を駆動する駆動回路の少なくとも一部の回路を酸化物半導体を
用いた薄膜トランジスタで構成する場合、全てｎチャネル型ＴＦＴで形成され、図１９（
Ａ）に示した回路を基本単位として形成する。

また、駆動回路において、ゲート電極とソース配線、或いはドレイン配線を直接接続させ
ることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。

駆動回路のインバータ回路の断面構造を図１９（Ｃ）に示す。図１９（Ｃ）において、基
板１９００上に第１のゲート電極１９０１及び第２のゲート電極１９０２を設ける。第１
のゲート電極１９０１及び第２のゲート電極１９０２の材料は、モリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材
料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができ
る。

また、第１のゲート電極１９０１及び第２のゲート電極１９０２の側面に接して絶縁層１
９０７を形成する。絶縁層１９０７の開口１９１４ａ、１９１４ｂは、開口の底面がゲー
ト電極上面に接して設けられる。また、ゲート電極上面を覆うゲート絶縁層１９０３上に
は、第１のゲート電極１９０１との両方と重なる位置に酸化物半導体層１９０５を有する
。

また、酸化物半導体層１９０５上には、第１配線１９０９、第２配線１９１０、及び第３
配線１９１１を設け、第２の配線１９１０は、ゲート絶縁層１９０３に形成されたコンタ
クトホール１９０４を介して第２のゲート電極１９０２と直接接続する。また、第１配線
１９０９、第２配線１９１０、及び第３配線１９１１を覆う保護絶縁層１９０８を設ける
。保護絶縁層１９０８は、スパッタ法で形成される酸化珪素膜、窒化珪素膜などを用いる
。本実施の形態では、スパッタ法で酸化珪素膜を形成し、大気に触れることなく酸化珪素
膜上に窒化珪素膜を形成する。

第１の薄膜トランジスタ１９１２は、第１のゲート電極１９０１と、ゲート絶縁層１９０
３を介して第１のゲート電極１９０１と重なる酸化物半導体層１９０５を有し、第１配線
１９０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電
圧ＶＤＬが印加される電源線（負電源線）としてもよい。

また、第２の薄膜トランジスタ１９１３は、第２のゲート電極１９０２と、ゲート絶縁層
１９０３を介して第２のゲート電極１９０２と重なる酸化物半導体層１９０５を有し、第
３配線１９１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。

また、駆動回路のインバータ回路の上面図を図１９（Ｂ）に示す。図１９（Ｂ）において
、鎖線Ｖ−Ｗで切断した断面が図１９（Ｃ）に相当する。

図１９（Ｂ）及び図１９（Ｃ）に示すように、第２の配線１９１０は、ゲート絶縁層１９
０３に形成されたコンタクトホール１９０４を介して第２の薄膜トランジスタ１９１３の
第２のゲート電極１９０２と直接接続する。第２の配線１９１０と第２のゲート電極１９
０２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低
減することができる。

画素部と駆動回路を同一基板上に形成する場合、画素部においては、マトリクス状に配置
したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替
える。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いて
おり、その電気特性は、ゲート電圧＋２０Ｖ、及びゲート電圧−２０Ｖにおいて、オンオ
フ比が１０^９以上であるため、リーク電流が少なく、低消費電力駆動を実現することがで
きる。

本実施の形態は、実施の形態１乃至９のいずれか一と組み合わせることができる。

（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。

図２０（Ａ）は、携帯電話機１１００の一例を示している。携帯電話機１１００は、筐体
１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１
０４、スピーカ１１０５、マイク１１０６などを備えている。

図２０（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部１１０２を指などで触れることにより行うことができる。

表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。

また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表
示部１１０２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作
ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示
部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１
０２に掌や指を触れることで、掌紋、指紋等を撮像し、本人認証を行うことができる。ま
た、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光
源を用いれば、指静脈、掌静脈などを撮像することもできる。

表示部１１０２には、画素のスイッチング素子として、実施の形態１に示す寄生容量の低
減された薄膜トランジスタ４１０を複数配置する。

図２０（Ｂ）も携帯電話機の一例である。図２０（Ｂ）を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。

図２０（Ｂ）に示す携帯型情報端末は、筐体２８００及び筐体２８０１の二つの筐体で
構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイク
ロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接
続端子２８０８などを備え、筐体２８００には、キーボード２８１０、外部メモリスロッ
ト２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。

また、表示パネル２８０２はタッチパネルを備えており、図２０（Ｂ）には映像表示され
ている複数の操作キー２８０５を点線で示している。

また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい
。

発光装置は、表示パネル２８０２に用いることができ、使用形態に応じて表示の方向が
適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えて
いるため、テレビ電話が可能である。スピーカ２８０３及びマイクロフォン２８０４は音
声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐
体２８０１は、スライドし、図２０（Ｂ）のように展開している状態から重なり合った状
態とすることができ、携帯に適した小型化が可能である。

外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。

図２１（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

表示部９６０３には、画素のスイッチング素子として、実施の形態１に示す寄生容量の低
減された薄膜トランジスタ４１０を複数配置する。

図２１（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

表示部９７０３には、画素のスイッチング素子として、実施の形態１に示す寄生容量の低
減された薄膜トランジスタ４１０を複数配置する。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２２は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。

表示部９８８３には、画素のスイッチング素子として、実施の形態１に示す寄生容量の低
減された薄膜トランジスタ４１０を複数配置する。

また、図２２に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８
８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ
９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度
、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、
振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けら
れた構成とすることができる。図２２に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図２２に示す携帯型遊技機が有する機能
はこれに限定されず、様々な機能を有することができる。

図２３は、実施の形態２または実施の形態７を適用して形成される発光装置を、室内の照
明装置３００１として用いた例である。実施の形態２または実施の形態７で示した発光装
置は大面積化も可能であるため、大面積の照明装置として用いることができる。また、実
施の形態２または実施の形態７で示した発光装置は、卓上照明器具３０００として用いる
ことも可能である。なお、照明器具には天井固定型の照明器具、卓上照明器具の他にも、
壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。

以上のように、実施の形態１または実施の形態３のいずれか一で示した薄膜トランジス
タは、上記のような様々な電子機器の表示パネルに配置することができる。寄生容量の低
減された薄膜トランジスタ４１０を表示パネルのスイッチング素子として用いることによ
り、低消費電力を実現でき、信頼性の高い電子機器を提供することができる。

（実施の形態１２）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２４に示す。

図２４は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１お
よび筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、
軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２４では表示部２７０５）に文章を表示し、左側の表示部
（図２４では表示部２７０７）に画像を表示することができる。

また、図２４では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。

本実施の形態は、実施の形態１または実施の形態３に記載した薄膜トランジスタと、また
は実施の形態６に記載した電子ペーパーの構成と適宜組み合わせて実施することが可能で
ある。

１０パルス出力回路
１１配線
１２配線
１３配線
１４配線
１５配線
２１入力端子
２２入力端子
２３入力端子
２４入力端子
２５入力端子
２６出力端子
２７出力端子
２８薄膜トランジスタ
３１トランジスタ
３２トランジスタ
３３トランジスタ
３４トランジスタ
３５トランジスタ
３６トランジスタ
３７トランジスタ
３８トランジスタ
３９トランジスタ
４０トランジスタ
４１トランジスタ
４２トランジスタ
４３トランジスタ
５１電源線
５２電源線
５３電源線
６１期間
６２期間
４００基板
４０２ａ絶縁層
４０２ｂゲート絶縁層
４０３保護絶縁層
４１０薄膜トランジスタ
４１１ゲート電極層
４１３保護絶縁層
４１４ａ高抵抗ソース領域
４１４ｂ高抵抗ドレイン領域
４１４ｃチャネル形成領域
４１５ａソース電極層
４１５ｂドレイン電極層
４１６酸化物絶縁層
４１７導電層
４２０薄膜トランジスタ
４２１ａゲート電極層
４２１ｂゲート電極層
４２１ｃゲート配線層
４２１ｄ容量配線層
４２２ソース配線層
４２３チャネル形成領域
４２８容量電極層
４２９接続電極層
４３０酸化物半導体膜
４３１酸化物半導体層
４３２ａレジストマスク
４３２ｂレジストマスク
４３２ｃレジストマスク
４３３金属導電層
４３４ａ高抵抗ソース領域
４３４ｂ高抵抗ドレイン領域
４３４ｃチャネル形成領域
４３５ａソース電極層
４３５ｂドレイン電極層
４５０薄膜トランジスタ
４５６カラーフィルタ層
４５７第１電極
４５８オーバーコート層
４５９隔壁
４７０薄膜トランジスタ
４７４チャネル形成領域
４７５ａソース電極層
４７５ｂドレイン電極層
４７６平坦化絶縁層
４７７画素電極層
４７８電極層
４７９接続電極層
５８０基板
５８１薄膜トランジスタ
５８３絶縁層
５８４酸化物絶縁層
５８７電極層
５８８電極層
５９０ａ黒色領域
５９０ｂ白色領域
５９４キャビティ
５９５充填材
５９６対向基板
６００基板
６０１対向基板
６０２ゲート配線
６０３ゲート配線
６０６ａ絶縁層
６０６ｂゲート絶縁層
６１６配線
６１８配線
６１９配線
６２０絶縁層
６２１保護絶縁層
６２２絶縁層
６２３コンタクトホール
６２４画素電極
６２６画素電極
６２７コンタクトホール
６２８ＴＦＴ
６２９ＴＦＴ
６３２遮光膜
６３６着色膜
６３７平坦化膜
６４０対向電極
６４１スリット
６５０液晶層
６９０容量配線
１１００携帯電話機
１１０１筐体
１１０２表示部
１１０３操作ボタン
１１０４外部接続ポート
１１０５スピーカ
１１０６マイク
１８００基板
１８０１薄膜トランジスタ
１８０２薄膜トランジスタ
１８０３薄膜トランジスタ
１８０４薄膜トランジスタ
１８０５絶縁層
１８０６ゲート絶縁層
１８０７酸化物半導体層
１８０８ａ、１８０８ｂ、１８０８ｃ、１８０８ｄ、１８０８ｅ、１８０８ｆ、１８０８
ｇ電極層
１８０９酸化物絶縁層
１８１１ゲート電極層
１８１５ａ開口
１８１５ｂ開口
１８１５ｃ開口
１８１５ｄ開口
１８２１ゲート電極層
１８３１ゲート電極層
１８４１ゲート電極層
１９００基板
１９０１ゲート電極
１９０２ゲート電極
１９０３ゲート絶縁層
１９０４コンタクトホール
１９０５酸化物半導体層
１９０７絶縁層
１９０８保護絶縁層
１９０９配線
１９１０配線
１９１１配線
１９１２薄膜トランジスタ
１９１３薄膜トランジスタ
１９１４ａ、１９１４ｂ開口
２７００電子書籍
２７０１筐体
２７０３筐体
２７０５表示部
２７０７表示部
２７１１軸部
２７２１電源
２７２３操作キー
２７２５スピーカ
２８００筐体
２８０１筐体
２８０２表示パネル
２８０３スピーカー
２８０４マイクロフォン
２８０５操作キー
２８０６ポインティングデバイス
２８０７カメラ用レンズ
２８０８外部接続端子
２８１０キーボード
２８１１外部メモリスロット
３０００卓上照明器具
３００１照明装置
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６基板
４００８液晶層
４０１０薄膜トランジスタ
４０１１薄膜トランジスタ
４０１３液晶素子
４０１５接続端子電極
４０１６端子電極
４０１８ＦＰＣ
４０１９異方性導電膜
４０２１絶縁層
４０３０画素電極層
４０３１対向電極層
４０３２絶縁層
４０４０導電層
４０４１保護絶縁層
４５０１基板
４５０２画素部
４５０３ａ、４５０３ｂ信号線駆動回路
４５０４ａ、４５０４ｂ走査線駆動回路
４５０５シール材
４５０６基板
４５０７充填材
４５０９薄膜トランジスタ
４５１０薄膜トランジスタ
４５１１発光素子
４５１２電界発光層
４５１３電極
４５１５接続端子電極
４５１６端子電極
４５１７電極
４５１８ａ、４５１８ｂＦＰＣ
４５１９異方性導電膜
４５２０隔壁
４５４０導電層
４５４２酸化物絶縁層
４５４３オーバーコート層
４５４４絶縁層
４５４５カラーフィルタ層
５３００基板
５３０１画素部
５３０２走査線駆動回路
５３０３走査線駆動回路
５３０４信号線駆動回路
５３０５タイミング制御回路
５６０１シフトレジスタ
５６０２スイッチング回路
５６０３薄膜トランジスタ
５６０４配線
５６０５配線
６４００画素
６４０１スイッチング用トランジスタ
６４０２発光素子駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６走査線
６４０７電源線
６４０８共通電極
７００１発光素子駆動用ＴＦＴ
７００２発光素子
７００３電極
７００４ＥＬ層
７００５電極
７００９隔壁
７０１０基板
７０１１発光素子駆動用ＴＦＴ
７０１２発光素子
７０１３電極
７０１４ＥＬ層
７０１５電極
７０１６遮蔽膜
７０１７導電膜
７０１９隔壁
７０２０基板
７０２１発光素子駆動用ＴＦＴ
７０２２発光素子
７０２３第１の電極
７０２４ＥＬ層
７０２５電極
７０２７導電膜
７０２９隔壁
７０３０絶縁層
７０３１ゲート絶縁層
７０３２絶縁層
７０３３カラーフィルタ層
７０３４オーバーコート層
７０３５保護絶縁層
７０４０絶縁層
７０４１ゲート絶縁層
７０４２絶縁層
７０４３カラーフィルタ層
７０４４オーバーコート層
７０４５保護絶縁層
７０５２保護絶縁層
７０５３平坦化絶縁層
７０５５絶縁層
９６００テレビジョン装置
９６０１筐体
９６０３表示部
９６０５スタンド
９６０７表示部
９６０９操作キー
９６１０リモコン操作機
９７００デジタルフォトフレーム
９７０１筐体
９７０３表示部
９８８１筐体
９８８２表示部
９８８３表示部
９８８４スピーカ部
９８８５操作キー
９８８６記録媒体挿入部
９８８７接続端子
９８８８センサ
９８８９マイクロフォン
９８９０ＬＥＤランプ
９８９１筐体
９８９３連結部

Claims

基板上にゲート電極を形成し、
前記ゲート電極を覆う絶縁膜を形成し、
前記ゲート電極の上面に達する開口を形成して前記ゲート電極の側面を覆う第１の絶縁層を形成し、
前記第１の絶縁層上に前記ゲート電極の一部と接する第２の絶縁層を形成し、
前記第２の絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を形成した後、第１の加熱処理を行い、
前記酸化物半導体層上にソース電極およびドレイン電極を形成し、
前記ソース電極上および前記ドレイン電極上に前記酸化物半導体層の一部と接する酸化物絶縁層を形成し、
前記酸化物絶縁層を形成した後、第２の加熱処理を行い、
前記第２の絶縁層は、前記第１の絶縁層よりも薄いことを特徴とする半導体装置の作製方法。
請求項１において、
前記第２の絶縁層は、高密度プラズマ装置を用いて形成し、
前記絶縁膜は、前記第２の絶縁層とは異なる成膜装置を用いて形成することを特徴とする半導体装置の作製方法。