JP6020433B2 - 電子装置 - Google Patents

Description

本発明は、はんだ材料を用いた電子装置に関する。

電子装置に組み込まれる電子部品と回路基板とを電気的に接続する手段として、古くからはんだ合金が使われている。これまで広く使われてきたはんだ合金はＳｎ−３７Ｐｂ（融点：１８３℃）であり、その他にＰｂ−５Ｓｎ（融点：３１０℃〜３１４℃）やＰｂ−１０Ｓｎ（融点：２７５℃〜３０２℃）等が使われている。Ｓｎ−３７Ｐｂ，Ｐｂ−５Ｓｎ，Ｐｂ−１０Ｓｎはいずれも鉛（Ｐｂ）を含む材料である。

近年、廃棄された電子装置中に含まれる鉛の土壌溶出による地球環境への影響や、人体への影響が問題となってきた。そこで、鉛を含まないはんだ合金である、鉛フリーはんだの開発や電子装置への適用検討が進められている。
特開２００２−３１４２４１号公報 特開２００３−２１１２８９号公報 特開２００３−２９０９７４号公報 特開２００４−２０７４９４号公報 特開２００７−３１３５２６号公報

電子装置に適用できる鉛フリーはんだの候補としては、Ｓｎを主成分としたはんだ合金がある。例えば、Ｓｎ−Ａｇ合金やＳｎ−Ａｇ−Ｃｕ合金（融点：２００℃〜２２０℃）が有力視されており、従来の鉛を含むはんだ合金からの置き換えが進められている。また、Ｂｉを主成分としたはんだ合金も提案されている。Ｂｉを主成分としたはんだ合金の一例としては、Ｂｉ−２．５Ａｇ（融点：２６２℃）を挙げることができる。

しかしながら、Ｂｉ−２．５Ａｇは、作業性や機械的強度の面では優れているが、Ｂｉ原子の拡散によってＮｉ層が合金化してＢｉ−Ｎｉ合金層が成長し、このＢｉ−Ｎｉ合金層は脆い材料であり、Ｃｕ層５２との密着性も良くなく、はんだ接合部の信頼性（接合信頼性）の面で課題を有している。

本発明は、接合信頼性の高いＢｉ含有鉛フリーはんだを用いた電子装置、及びその製造方法を提供することを目的とする。

発明の一観点によれば、電子部品に備えられている電極と、前記電極の表面に形成されているはんだ接合材とを有し、前記はんだ接合材は、少なくともＢｉを含む第１の金属と、第２の金属と第３の金属との合金と、前記第３の金属とを含み、前記第２の金属は、Ｎｉとの金属間化合物を作ることができる電子装置が提供される。

開示の電子装置によれば、上記はんだ接合材を用いることによって、はんだバンプ形成後に発生する電極内の剥離の問題を解決できるため、高い接合信頼性を実現することができる。

図１は、第一の実施形態におけるはんだバンプを備えた半導体チップの断面図である。 図２は、第一の実施形態における電子装置の製造工程を示す工程断面図（その１）である。 図３は、第一の実施形態における電子装置の製造工程を示す工程断面図（その２）である。 図４は、第一の実施形態におけるはんだバンプとなる導電性接合材の拡大図である。 図５は、はんだ粉末の材料としてＢｉ−Ｓｎ合金、第３の金属の粉末の材料としてＡｇを含む導電性接合材を用いて電極パッドの表面にはんだバンプを形成した場合の、はんだ接合部における断面図である。 図６は、Ｂｉ−２．５Ａｇを用いて電極パッドの表面にはんだバンプを形成した場合の、はんだ接合部における断面図である。 図７は、第一の実施形態におけるはんだバンプとなる別の導電性接合材の拡大図である。 図８は、Ｂｉ粉末とＳｎ粉末とを含む導電性接合材を用いて電極パッドの表面にはんだバンプを形成した場合の、はんだ接合部における断面図である。 図９は、第二の実施形態における電子装置であるＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の断面図である。 図１０は、第二の実施形態における電子装置の、半導体チップ搭載面の平面図、及びはんだ端子が接続されている外部接続端子面の平面図である。 図１１は、第二の実施形態における電子装置の変形例を示す断面図である。 図１２は、第二の実施形態における電子装置の製造工程を示す工程断面図（その１）である。 図１３は、第二の実施形態における電子装置の製造工程を示す工程断面図（その２）である。 図１４は、第二の実施形態における電子装置の２次実装工程を示す工程断面図である。

以下、本発明の実施形態について、図面を参照して具体的に説明する。
（第一の実施形態）
図１は、第一の実施形態におけるはんだバンプを備えた半導体チップの断面図である。半導体チップ１の回路面には、下層であるＣｕ電極層２と、Ｃｕ電極層２上に形成したバリアメタル層３とを有する電極パッド５が備えられている。

バリアメタル層３は、はんだバンプとの界面反応によって形成された合金層（例えばＳｎ−Ｎｉ合金層）を有している。バリアメタル層３の厚さとしては、３μｍ〜６μｍの範囲が好ましい。

また、バリアメタル層３上には、はんだバンプ４が形成されている。はんだバンプ４は、少なくともＢｉを含む第１の金属と、第２の金属と第３の金属との合金と、前記第３の金属とを含み、前記第２の金属は、Ｎｉとの金属間化合物を作ることができる。第１の金属としてはＢｉが好ましく、Ｂｉ化合物も用いることができる。第２の金属としてはＳｎ又はＩｎが好ましい。第３の金属としては、例えばＡｕ，Ａｇ，Ｃｕ，Ｓｂ，Ｎｉ，Ｇｅから選択される金属を用いることができる。

第１の金属をＢｉ、第２の金属をＳｎ、第３の金属をＡｇとした場合、はんだバンプ４にはＡｇ_３Ｓｎが形成される。また、第１の金属をＢｉ、第２の金属をＩｎ、第３の金属をＡｇとした場合、はんだバンプ４にはＡｇ_３Ｉｎが形成される。はんだバンプの高さとしては、５０μｍ〜１００μｍの範囲のものが広く使われている。

次に、第一の実施形態における電子装置の製造方法について、図２及び図３を参照して説明する。

図２及び図３は、第一の実施形態における電子装置の製造工程を示す工程断面図である。

まず、図２（ａ）に示すように、電極パッド５を備えた半導体ウェハ６と、電極パッド５に相当する部分に開口部３１を設けたメタルマスク３０とを準備する。

電極パッド５は、下層であるＣｕ電極層２と、Ｃｕ電極層２上に形成したバリアメタル層３とを有する。なお、下層電極の材料としては、Ｃｕの他に、Ｃｕ合金、Ａｌ、Ａｌ合金等を用いることができる。Ｃｕを含む電極は、Ａｌを含む電極に較べて耐マイグレーション性に優れ、低い抵抗を有している。そのため、半導体チップの信頼性や性能を高める上において有利である。下層電極の厚さとしては、１５μｍ〜３０μｍの範囲が好ましい。

また、Ｃｕ電極層２上に形成したバリアメタル層３としては、Ｎｉ又はＮｉ−Ｐ合金を用いることができる。バリアメタル層３は、下層の電極の上にはんだバンプを直接形成した際に、下層の電極が合金化により腐食するのを防ぐことができる。バリアメタル層３の厚さとしては、３μｍ〜６μｍの範囲が好ましい。

さらに、電極パッド５は、ウェハプロセスの段階で形成される電極パッドでも良いし、電極の再配置を目的とした、いわゆる再配線プロセスによって形成された電極パッドを用いることもできる。再配線プロセスによって形成された電極パッドは、ウェハ上に形成した絶縁層の表面に形成され、配線（再配線）を介して元の電極パッドと電気的に接続されたものである。

なお、図示しないが、製造前の電極パッド５には、最表層にＡｕフラッシュめっきを施すことがある。Ａｕフラッシュめっきは、はんだ付けする際の濡れ性を高める目的で設けられる層であり、その厚さとしては、１ｎｍ〜３０ｎｍの範囲が好ましい。続いて、図２（ｂ）に示すように、準備したメタルマスク３０を半導体ウェハ６上に配置し、開口部３１の位置と電極パッド５の位置とが整合するように位置合わせを行う。

そして、電極パッド５上に導電性接合材を供給する。図３（ｃ）に示すように、導電性接合材３３をメタルマスク３０の上に載置し、スキージ３２を用いて導電性接合材３３を開口部３１に埋め込む。

ここで、導電性接合材３３について図４を参照して説明する。

図４は、第一の実施形態におけるはんだバンプとなる導電性接合材の拡大図である。

導電性接合材は、第１の金属と第２の金属との合金を含むはんだ粉末４０、第３の金属の粉末４１、融剤４２を有しており、はんだ粉末４０と第３の金属の粉末４１とを融剤４２に混合してペースト化したものである。例えば、第１の金属をＢｉ、第２の金属をＳｎとした場合、はんだ粉末４０はＢｉ−Ｓｎ合金を含んでいる。その他の例として、第１の金属をＢｉ、第２の金属をＩｎとした場合、はんだ粉末４０はＢｉ−Ｉｎ合金を含んでいる。

融剤４２は、ロジン、溶剤、活性剤、チクソ剤をベースに調合されており、印刷性やポットライフを考慮しながら、その都度最適なものを選択する。ロジンとしては、例えば天然ロジン又は重合ロジン等を用いることができるが、ロジンの代わりにエポキシ樹脂又はアクリル樹脂を用いることもできる。溶剤としては、ブチルカルビトールや、ヘキシルカルビトール、安息香酸ベンジル等が好ましい。活性剤は、ハロゲン系、有機酸系、アミン系等を用いることができる。チクソ剤としては、硬化ヒマシ油等を用いることができる。

続いて、メタルマスク３０を取り外すと、図３（ａ）に示すように、電極パッド５上に導電性接合材３３を供給することができる。上述の供給方法は、スクリーン印刷法と呼ばれている。

続いて、導電性接合材３３が供給された半導体ウェハ６をリフロー炉に投入し、例えばピーク温度２６０℃〜２９０℃で加熱処理（リフロー加熱）を行う。リフロー加熱を行うと、導電性接合材３３に含まれる図示しない融剤４２が揮発する。そして、導電性接合材３３中のはんだ成分が溶融して、図３（ｂ）に示すように、電極パッド５の表面に球状のはんだバンプ４が形成される。その後、必要に応じてはんだバンプ４に付着している融剤４２の残渣を洗浄により除去する。

ここで、第一の実施形態におけるはんだパンプ４について、図５を参照して説明する。

図５は、はんだ粉末の材料としてＢｉ−Ｓｎ合金、第３の金属の粉末の材料としてＡｇを含む導電性接合材を用いて電極パッドの表面にはんだバンプを形成した場合の、はんだ接合部における断面図である。

まず、はんだバンプ４は、電極パッド５の表面に形成されているＡｕフラッシュめっき層と反応し、Ａｕフラッシュめっき層は、溶融したはんだバンプ４の中に溶け込んで消滅する。そのため、図５（ａ）に示すように、はんだバンプ４は、Ａｕフラッシュめっき層が消失して現れたＮｉ層５１の表面に形成される。このとき、はんだバンプ４とＮｉ層５１との接合界面において拡散反応が起きる。

上記はんだバンプ４中にはＳｎ原子４４とＢｉ原子４３が含まれているが、Ｓｎ原子４４がＮｉ層５１へ拡散する速度は、Ｂｉ原子４３がＮｉ層５１へ拡散する速度よりも大きい。このため、図５（ａ）に示すように、Ｂｉ原子４３のＮｉ層５１への拡散よりも、Ｓｎ原子４４のＮｉ層５１への拡散の方が優先的に進行する。

その後、図５（ｂ）に示すように、Ｓｎ原子４４の拡散によってＮｉ層５１内でＳｎ−Ｎｉ合金層５４が成長する。なお、Ｂｉを主成分としたはんだ合金ではＢｉ原子に較べてＳｎ原子の量が少ないため、Ｓｎ−Ｎｉ合金層５４の成長はＢｉ−２．５Ａｇほど顕著には進行しない。そのため、一般的なＮｉ層厚やリフロー加熱温度の範囲においては、Ｎｉ層５１がすべてＳｎ−Ｎｉ合金層５４に置き換わるまでには至らないことが多い。はんだバンプ形成時に成長するＳｎ−Ｎｉ合金層５４の厚さは、０．５μｍ〜２μｍ程度である。

他方、Ｓｎ−Ｎｉ合金層５４の成長に使われずにはんだバンプ４中に残留したＳｎ原子４４は、Ａｇ原子４５の一部と反応し、Ａｇ_３Ｓｎ４６が生成される。生成したＡｇ_３Ｓｎ４６は、はんだバンプ４の融点を上昇させる作用を有しており、Ａｇ_３Ｓｎ４６の生成量を調節することによって所望の融点を得ることができる。また、Ａｇ_３Ｓｎ４６は、はんだバンプ４の結晶粒界に析出してはんだ組織を強化するため、Ｂｉを主成分とするはんだ合金で課題となっている材料の脆さを改善することもできる。

以上の反応を経て成長したＳｎ−Ｎｉ合金層５４は、図５（ｃ）に示すように、Ｂｉの拡散に対するバリアとなり、Ｂｉ−Ｎｉ合金層の成長を防止することができる。なお、Ｂｉ−Ｎｉ合金層については、後述する。

最後に、図３（ｃ）に示すように、図示しない半導体ウェハ６の非回路面にダイシングテープ３５を貼り付けた後、切断装置３４を用いて半導体ウェハ６に対して個片切断を行う。このようにして、はんだバンプ４が形成された半導体チップ１を得ることができる。ここで、比較例として、Ｂｉ−２．５Ａｇを用いたはんだバンプの形成について、図６を参照しながら説明する。

図６は、Ｂｉ−２．５Ａｇを用いて電極パッドの表面にはんだバンプを形成した場合の、はんだ接合部における断面図である。

まず、Ｂｉ−２．５Ａｇと融剤とを含む、図示しない導電性接合材を、表面側からＡｕフラッシュめっき／Ｎｉ／Ｃｕ電極を有する電極パッド５上に供給し、例えばピーク温度２７０℃〜２９０℃でリフロー加熱を行う。すると、リフロー炉内で融剤が揮発し、導電性接合材は、Ｂｉ−２．５Ａｇを含むはんだバンプ５０となる。

上記はんだバンプ５０は、電極パッド５の最表面に形成されているＡｕフラッシュめっき層と反応し、Ａｕフラッシュめっき層は、Ａｕ原子が溶融したはんだバンプ５０の中に拡散して消滅する。そのため、図６（ａ）に示すように、はんだバンプ５０は、Ａｕフラッシュめっき層が消失して現れたＮｉ層５１の表面に形成される。このとき、はんだバンプ５０とＮｉ層５１との接合界面において拡散反応が起きる。

上記はんだバンプ５０中にはＢｉ原子４３が含まれているが、Ｂｉ原子４３がＮｉ層５１へ拡散する速度は、Ｎｉ原子がはんだバンプ５０側へ拡散する速度よりも大きい。このため、図６（ａ）に示すように、Ｎｉ原子のはんだバンプ５０への拡散よりも、Ｂｉ原子４３のＮｉ層５１への拡散の方が優先的に進行する。

その後、図６（ｂ）に示すように、Ｂｉ原子４３の拡散によってＮｉ層５１が合金化し、Ｂｉ−Ｎｉ合金層５３が成長する。Ｂｉ−Ｎｉ合金層５３の成長が進んでいくと、やがてＮｉ層５１全体がＢｉ−Ｎｉ合金層５３に置き換わる。このＢｉ−Ｎｉ合金層５３は脆い材料であり、Ｃｕ層５２との密着性も良くない。このため、はんだバンプ形成後にはんだ接合部を観察すると、図６（ｃ）に示すように、Ｂｉ−Ｎｉ合金層５３とＣｕ層５２との接合界面において剥離が発生していることがある。

他方、本実施形態の反応を経て成長したＳｎ−Ｎｉ合金層５４は、Ｂｉの拡散に対するバリアとなり、Ｂｉ−Ｎｉ合金層の成長を防止している。このようにして、はんだバンプ５０の形成後に、Ｎｉ層５１とＣｕ層５２の接合界面で発生する剥離の問題を解決することができる。

上述のＳｎ−Ｎｉ合金層５４によるバリア効果は、本発明に係る導電性接合材によってもたらされる特有の作用である。その理由を以下に説明する。
従来の例として、Ｂｉ、Ｓｎ、Ａｇを溶融させて得られる３元はんだ合金を粉末にし、このはんだ粉末を含む導電性接合材を挙げる。この導電性接合材を用いて電極パッド上にはんだバンプを形成する場合、形成前の上記はんだ粉末には、ＢｉとＡｇ_３Ｓｎが含まれている。

ところが、リフロー加熱を行ってもこの含有物は加熱中には変化せず、形成されたはんだバンプにも同様にＢｉとＡｇ_３Ｓｎが含まれている。このように、Ｓｎは安定なＡｇ_３Ｓｎの状態で存在しているため、Ｓｎ原子は電極パッド方向に拡散しにくく、Ｓｎ−Ｎｉ合金層が成長しない。よって、Ｂｉの拡散に対するバリア効果を得ることができない。

他方、Ｂｉ−Ｓｎ合金を含むはんだ粉末と、Ａｇの粉末とを含む導電性接合材を用いてはんだバンプを形成する場合は、リフロー加熱時にＳｎがＢｉから脱離しやすく、Ａｇ_３Ｓｎの生成反応はＳｎが脱離した後に開始される。そのため、Ｓｎ原子は電極パッド方向に拡散することができ、緻密なＳｎ−Ｎｉ合金層を成長させることができる。そして、このＳｎ−Ｎｉ合金層が、Ｂｉの拡散に対するバリアとして機能することとなる。

以上のように、導電性接合材に含ませる粉末を、Ｂｉ−Ｓｎ合金を含むはんだ粉末と、Ａｇの粉末とに分けておくことによって、Ｓｎ−Ｎｉ合金層５４によるバリア効果を得ることができる。

はんだバンプ５０中における第２の金属の含有量は、第２の金属がＳｎである場合、はんだ組成物１００重量％のうち１重量％〜２０重量％であることが好ましい。Ｓｎの含有量が１重量％を下回ると、緻密なＳｎ−Ｎｉ合金層が成長せず、Ｂｉの拡散を十分に抑制することができなくなる。他方、Ｓｎの含有量が２０重量％を上回ると、はんだ合金の液相線温度が下降するため、実現できる融点の範囲が狭くなる。

また、第２の金属がＩｎである場合、はんだ組成物１００重量％のうち１重量％〜１５重量％であることが好ましい。Ｉｎの含有量が１重量％を下回ると、緻密なＩｎ−Ｎｉ合金層が成長せず、Ｂｉの拡散を十分に抑制することができなくなる。他方、Ｉｎの含有量が１５重量％を上回ると、はんだ合金の液相線温度が下降するため、実現できる融点の範囲が狭くなる。

はんだバンプ中５０における第３の金属の粉末の含有量は、Ｎｉめっき層との反応で消費されずに残った第２の金属の含有量に応じて決定することが望ましい。ただし、はんだ合金の融点は、第３の金属の含有量が増えるほど上昇するため、電子装置の実装条件等に応じて第３の金属の添加量を適宜調整する必要がある。

次に、当該電子装置を製造する際に用いられる導電性接合材の変形例、およびはんだバンプの形成について、図７及び図８を参照して説明する。

図７は、第一の実施形態におけるはんだバンプとなる別の導電性接合材の拡大図である。
この導電性接合材は、少なくともＢｉを含む第１の金属の粉末４７と、Ｎｉとの金属間化合物を作ることができる第２の金属の粉末４８と、融剤４２とを含んでいる。
第１の金属としてはＢｉが好ましいが、Ｂｉ化合物を用いることもできる。第２の金属としてはＳｎ又はＩｎが好ましい。例えば、第１の金属をＢｉ、第２の金属をＳｎとした場合は、Ｂｉ−Ｓｎ合金を含むはんだバンプが形成され、第１の金属をＢｉ、第２の金属をＩｎとした場合は、Ｂｉ−Ｉｎ合金を含むはんだバンプが形成される。

図８は、Ｂｉ粉末とＳｎ粉末とを含む導電性接合材を用いて電極パッドの表面にはんだバンプを形成した場合の、はんだ接合部における断面図である。

まず、図示しない上記導電性接合材を、表面側からＡｕフラッシュめっき／Ｎｉ／Ｃｕ電極を有する電極パッド５上に供給し、例えばピーク温度２７０℃〜２９０℃でリフロー加熱を行う。すると、リフロー炉内で導電性接合材に含まれる融剤が揮発し、導電性接合材は、Ｂｉの粉末とＳｎの粉末とが溶融してできた合金を含むはんだバンプ５０となる。上記はんだバンプ５０は、電極パッド５の最表面に形成されているＡｕフラッシュめっき層と反応し、Ａｕフラッシュめっき層は、溶融したはんだバンプ５０の中に溶け込んで消滅する。そのため、図８（ａ）に示すように、はんだバンプ５０は、Ａｕフラッシュめっき層が消失して現れたＮｉ層５１の表面に形成される。このとき、はんだバンプ５０とＮｉ層５１との接合界面において拡散反応が起きる。

上記はんだバンプ５０中にはＳｎ原子４４とＢｉ原子４３が含まれているが、Ｓｎ原子４４のＮｉ層５１への拡散速度は、Ｂｉ原子４３のＮｉ層５１への拡散速度よりも大きい。このため、図８（ａ）に示すように、Ｓｎ原子４４が優先的にＮｉ層５１に拡散する。

その後、Ｓｎ原子４４の拡散によりＮｉ層５１の一部が合金化し、図８（ｂ）に示すように、Ｓｎ−Ｎｉ合金層５４が成長する。そして、図８（ｃ）に示すように、Ｓｎ−Ｎｉ合金層５４がＢｉ原子４３の拡散に対するバリアとして機能し、脆いＢｉ−Ｎｉ合金層が成長するのを防止することができる。このようにして、はんだバンプ５０の形成後に、Ｎｉ層５１とＣｕ層５２の接合界面で発生する剥離の問題を解決することができる。

さらに、本発明の導電性接合材を用いることによって、はんだバンプ形成温度の低温化を図ることができる。はんだ合金の融点の高さに関わらず、はんだバンプを形成する際の温度は低いほうが望ましい。しかしながら、従来の、Ｂｉ−Ｓｎ合金の粉末を含む導電性接合材を用いてはんだバンプを形成する際は、Ｂｉ−Ｓｎ合金の組成によっては融点が２４０℃を超えることがあるため、２４０℃以上の昇温が必要となる。

他方、例えば、Ｂｉ粉末とＳｎ粉末を含む導電性接合材を用いると、Ｓｎの融点（２３２℃）ではんだバンプを形成できるようになり、バンプ形成温度の低温化により電子装置への熱ストレスを抑えることができる。しかも、はんだバンプの形成後は、ＢｉとＳｎとの合金化に伴って、はんだバンプの融点が２３２℃よりも高くなるため、後述する第二の実施形態における電子装置に適用する場合において有利となる。

はんだバンプ中における第２の金属の含有量は、仮に第２の金属がＳｎである場合、はんだ組成物１００重量％のうち１重量％〜２０重量％であることが好ましい。また、第２の金属がＩｎである場合、はんだ組成物１００重量％のうち１重量％〜１５重量％であることが好ましい。

次に、本発明に係る導電性接合材を用いて回路基板にはんだバンプを形成し、はんだバンプの融点（液相線温度）の測定と、電極内の剥離の有無の確認を行った結果について説明する。

はんだバンプを形成する対象の回路基板は、直径２５０μｍのＣｕ電極上に４μｍ厚のＮｉ層をめっきにより形成し、その上に０．１ｍｍ厚のＡｕフラッシュめっきを施した電極パッドを備えている。

まず、導電性接合材を作製した。Ｂｉ−Ｓｎ合金塊およびＡｇ塊をそれぞれディスクアトマイズ法により粉末化し、Ｂｉ：Ｓｎ：Ａｇ＝８２：１５：３の質量比になるように混合、攪拌した混合はんだ粉末を作製した。混合はんだ粉末の粒径は２５μｍ以下とした。その後、上記混合はんだ粉末を重量比９：１の割合で融剤と混練し、ペースト化して導電性接合材を作製した。融剤としては、ダイマレックスロジン、安息香酸ベンジル、無水コハク酸、セバシン酸、カスターワックスを混合して作製したものを用いた。

続いて、スクリーン印刷法により、上記導電性接合材を、回路基板上の電極パッドの表面に供給した。そして、導電性接合材を供給した回路基板をリフロー炉に投入してピーク温度２９０℃で３分間リフロー加熱を行い、電極パッドの表面にはんだバンプを形成した。

はんだバンプを観察したところ、電極パッドが剥離する等の問題は生じておらず、良好なはんだ接合部が形成できていた。はんだ接合部の断面の状態をＥＰＭＡ（電子線プローブマイクロアナライザ）により調べたところ、はんだバンプとＮｉ層との接合界面にはＳｎ−Ｎｉ合金層が成長していたものの、Ｂｉ−Ｎｉ合金層は成長していなかった。この結果は、Ｓｎ−Ｎｉ合金層がバリア層となって、Ｂｉ原子のＮｉ層への拡散が抑止されていることを示唆している。

続いて、上述と同じ方法で、添加元素や添加量を変化させた導電性接合材をいくつか作製し、これらの導電性接合材を用いて電極パッドの表面にはんだバンプを形成した。そして、はんだバンプの液相線温度をＤＳＣ法（示差熱分析法）により測定し、電極パッドにおける剥離の有無を断面観察により調べた。液相線温度の測定では、はんだバンプをサンプリングしてから測定を行った。その結果を表１に示す。いずれの試料においても、はんだ合金層と下地電極との界面における剥離も発生しておらず、良好なはんだ接合部が得られていることが確認できた。

なお、はんだ合金の成分に関する説明の中で不可避不純物について言及していないが、不可避不純物の含有量が本発明の課題を解決できるレベルであれば、含有していても良い。不可避不純物としては、例えばＰｂ，Ｃｕ，Ｆｅ，Ｎａ等が挙げられる。
（第二の実施形態）
次に、第二の実施形態における電子装置について、図９乃至図１１を参照して説明する。

図９は、第二の実施形態における電子装置であるＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の断面図である。

ここでは、回路基板における配線パターンや層間絶縁膜等の詳細構造は省略している。回路基板１０に形成されている電極１１上に、複数の半導体チップ１がはんだバンプ４を介してフリップチップ実装されている。

上記はんだバンプ４は、例えばＡｕめっきバンプや、Ａｕ合金ワイヤを用いて形成したＡｕボールバンプ、Ａｇ粉末又はＣｕ粉末等を含む導電性接合材を用いて形成したバンプ等と置き換えることもできる。フリップチップ実装の工法については、これまで公知となっているあらゆる工法を適用することができる。

回路基板１０としては、例えばガラスエポキシ樹脂等を用いた有機基板や、セラミック基板、薄膜多層配線基板、フレキシブル基板、ガラス基板等を用いることができる。

回路基板１０に形成された電極１６には、チップ部品８がはんだ接合部９を介して実装されている。チップ部品８としては、具体的にはチップコンデンサ、チップインダクタ、チップ抵抗等を挙げることができる。

また、半導体チップ１と回路基板１０の間隙はアンダーフィル材７で充填されている。そして、回路基板１０の他方の面に形成されたランド電極１２には、複数のはんだ端子１３が接続されている。

アンダーフィル材７としては、熱硬化性のエポキシ樹脂やアクリル樹脂等が広く使われているが、充填時の流動性に優れ、硬化時に体積収縮しにくい材料が好ましい。ランド電極１２の直径としては、２００μｍ〜１ｍｍの範囲が一般的である。はんだ端子１３の接続後の高さは、ランド電極１２の直径やはんだボールの大きさに依存するが、１５０μｍ〜１ｍｍの範囲が一般的である。

図１０（ａ）は、第二の実施形態における電子装置の、半導体チップ搭載面の平面図、図１０（ｂ）は、はんだ端子１３が接続されている外部接続端子面の平面図である。

ここでも、配線パターンやビアホール、ソルダレジスト等の詳細構造は省略している。半導体チップ搭載面では、図１０（ａ）に示すように、回路基板１０上に、大きさの異なる複数の半導体チップ１や複数のチップ部品８が実装されている。一方、外部接続端子面では、図１０（ｂ）に示すように、回路基板１０上ではんだ端子１３が規則的に配置されている。

図１１は、第二の実施形態における電子装置の変形例を示す断面図である。

上述した図１０（ａ）によると、全ての半導体チップが回路基板１０にフリップチップ実装されているが、はんだ付けされる電子部品を有していれば、ＭＣＭの構造は特に限定しない。例えば、図１１（ａ）に示すように、Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ(ＢＧＡ)パッケージ２１が実装されている構造や、図１１（ｂ）に示すように、リード端子１４を有するリード端子付きパッケージ２２が実装されている構造を挙げることができる。

次に、第二の実施形態における電子装置の製造方法について、図１２及び図１３を参照して説明する。

図１２及び図１３は、第二の実施形態における電子装置の製造工程を示す工程断面図である。

まず、はんだバンプ４を備えた半導体チップ１を準備する。はんだバンプ４の材料としては、例えば第一の実施形態において説明したはんだバンプ４の材料を用いる。

続いて、半導体チップ１およびチップ部品８を回路基板１０に搭載する。図１２（ａ）に示すように、はんだバンプ４の先端部に融剤４２を塗布した後、フリップチップボンダを用いて、回路基板１０の一方の面に形成された電極１１上に半導体チップ１を搭載する。このとき、各々のはんだバンプ４はボンディングツールの熱により一部が溶解し、電極１１と仮接続される。さらに、回路基板１０に形成された電極１６上に導電性接合材３３を供給した後、マウンタを用いてチップ部品８を搭載する。

続いて、回路基板１０を図示しないリフロー炉に投入し、例えばピーク温度２７０℃〜２９０℃でリフロー加熱を行う。リフロー加熱を行うと、図１２（ｂ）に示すように、はんだ成分が溶融し、はんだバンプ４と導電性接合材３３は、それぞれ電極１１、電極１６に接続される。このとき、導電性接合材３３は、融剤が揮発してはんだ接合部９となる。このはんだ接合部９は、はんだバンプ４と同一材料にすると共通のリフロー条件で実装を行うことができる。

続いて、回路基板１０を室温まで戻した後、必要に応じてはんだバンプに付着している融剤４２の残渣を洗浄により除去する。そして、図１２（ｃ）に示すように、塗布装置３６を用いて半導体チップ１と回路基板１０との間隙にアンダーフィル材７を充填する。

その後、回路基板１０を図示しない高温槽に投入し、例えば１００℃〜２００℃で加熱処理を行い、アンダーフィル材７を熱硬化させて実装が完了する。以上の工程を、以降では１次実装と呼ぶ。

１次実装の別の工法例としては、例えば電極１１の表面にはんだ膜を形成し、このはんだ膜上に半導体チップ１をはんだバンプを介してフリップチップ実装することもできる。上記工法によれば、はんだ接合部のセルフアライメントが機能しやすくなるため、実装時の位置ずれの防止を図ることができる。

回路基板側に設けるはんだ膜としては、広く用いられているＳｎ−Ａｇ合金やＳｎ−Ａｇ−Ｃｕ合金等の鉛フリーはんだが好ましい。ただし、フリップチップ実装によって新たな組成のはんだバンプが形成されるため、形成されたはんだバンプの融点が所望の温度になるように、はんだ膜の厚さを予め調節しておく必要がある。

続いて、回路基板１０の他方の面に備えられたランド電極１２に、はんだ端子１３を接続する。まず、図１３（ａ）に示すように、はんだ端子１３に融剤４２を塗布した後、図示しないボールマウンタを用いてランド電極１２上にはんだ端子１３を搭載する。

その後、はんだ端子１３を搭載した回路基板１０をリフロー炉に投入し、例えばピーク温度２４０℃〜２６０℃でリフロー加熱を行う。リフロー加熱を行うと、図１３（ｂ）に示すように、はんだ端子１３は溶融して、ランド電極１２と接続される。

続いて、必要に応じてはんだ端子に付着している融剤４２の残渣を洗浄により除去する。そして、図１３（ｃ）に示すように、切断装置３４を用いて個片切断を行い、電子装置が完成する。

最後に、上記電子装置をプリント配線板に実装する工程について説明する。この工程を以降では２次実装と呼ぶ。

図１４は、第二の実施形態における電子装置の２次実装工程を示す工程断面図である。

まず、図１４（ａ）に示すように、はんだ端子１３の先端部に融剤４２を塗布した後、プリント配線板１８に形成された電極１７上に電子装置２３を搭載する。このとき、ＢＧＡパッケージ２１等、他の電子部品についても同様に搭載を行う。

その後、プリント配線板１９を図示しないリフロー炉に投入し、ピーク温度２４０℃〜２６０℃でリフロー加熱を行う。すると、図１４（ｂ）に示すように、はんだ端子１３が溶融し、電子装置２３がプリント配線板１８に実装される。このとき、実装しようとする全ての電子部品のはんだ端子に同一の材料を用いると、１回のリフロー加熱で実装を行うことができる。

ここで、はんだ端子１３とはんだバンプ４に同じ材料を用いる場合、１次実装に使われているはんだバンプ４が２次実装の際に再溶融してしまうため、接合信頼性が低下する恐れがある。よって、２次実装の際の再溶融を防止するために、はんだバンプ４よりも融点の低いはんだ合金をはんだ端子１３の材料に用いるのが好ましい。例えば、はんだバンプ４としては、表１に示したはんだ合金から選択される材料を使用し、はんだ端子１３としては、Ｓｎ−Ａｇ合金又はＳｎ−Ａｇ−Ｃｕ合金を使用するのが好ましい。

続いて、電子装置等の実装を完了したプリント配線板１８をリフロー炉から取り出して室温まで冷却した後、必要に応じてはんだ端子１３に付着している融剤４２の残渣を洗浄により除去する。

続いて、図１４（ｃ）に示すように、塗布装置３６を用いて、実装された電子装置２３とプリント配線板１８との間隙にアンダーフィル材７を充填する。このとき、プリント配線板１８に実装されている他のＢＧＡパッケージ２１等、他の電子部品についても必要に応じてアンダーフィル材７の充填を行うことができる。

最後に、プリント配線板１８を図示しない高温槽の中に投入し、例えば１００℃〜２００℃でアンダーフィル材を熱硬化させて電子装置２３の２次実装が完了する。

以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形や変更が可能である。

例えば、本発明における電子部品としては、半導体チップの他に、半導体ウェハ、半導体パッケージ、半導体モジュール等の半導体部品や、チップ部品、コネクタ部品、フレキシブル基板等の回路基板等、回路基板にはんだ付けされる機構部品の全てを含めることができる。

本発明における電子装置としては、上記の電子部品群の他に、携帯電話、デジタルスチルカメラ、コンピュータ、サーバ等といった、いわゆる電子機器も含めることができる。

また、電子部品に備えられている電極としては、半導体チップや半導体ウェハに備えられている電極パッドの他に、上記の機構部品群に備えられ、回路基板との電気的接続に用いられる外部接続端子等も含めることができる。当該電極の表面に形成されているはんだ接合材には、はんだバンプの他に、はんだボールやはんだめっき膜等、はんだを主成分とした接合部材の全てを含めることができる。

１ 半導体チップ
４ はんだバンプ
５ 電極パッド
６ 半導体ウェハ
７ アンダーフィル材
９ はんだ接合部
１０ 回路基板
１３ はんだ端子
３３ 導電性接合材
４０ はんだ粉末
４１ 第３の金属の粉末
４２ 融剤
４３ Ｂｉ原子
４４ Ｓｎ原子
４５ Ａｇ原子
４６ Ａｇ_３Ｓｎ
４７ 第１の金属の粉末
４８ 第２の金属の粉末
５１ Ｎｉ層

Claims (3)

1. 電子部品に備えられている、上面にＮｉめっき層を含む電極と、
   前記電極の表面に形成されたはんだバンプとを有し、
   前記はんだバンプは、
   Ｂｉと、前記はんだバンプに占める含有率が５〜２０重量％のＳｎまたは前記はんだバンプに占める含有率が５〜１５重量％のＩｎのいずれかとを含み、
   前記はんだバンプは更に、Ａｕ、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｇｅを含む候補のうちの少なくとも１種からなる金属を含み、
   更に前記電極上面のＮｉめっき層と前記はんだバンプとの間に、ＮｉとＳｎとの合金層またはＮｉとＩｎとの合金層のいずれかを有する
   ことを特徴とする電子装置。
2. 前記はんだバンプは回路基板の一方の面と接続されており、
   前記回路基板の他方の面に、はんだ端子が接続されていることを特徴とする請求項１記載の電子装置。
3. 前記はんだ端子は、前記はんだバンプの融点よりも低い融点を有することを特徴とする請求項２記載の電子装置。

Images