JP6024239B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6024239B2 JP6024239B2 JP2012146819A JP2012146819A JP6024239B2 JP 6024239 B2 JP6024239 B2 JP 6024239B2 JP 2012146819 A JP2012146819 A JP 2012146819A JP 2012146819 A JP2012146819 A JP 2012146819A JP 6024239 B2 JP6024239 B2 JP 6024239B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- powder material
- manufacturing
- semiconductor layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
図1に、実施例1に係る貼り合わせ基板10の斜視図を示す。貼り合わせ基板10は略円盤状に形成されている。貼り合わせ基板10は、下側に配置された支持基板11と、支持基板11の上面に貼り合わされた半導体層12とを備えている。半導体層12は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。支持基板11は、2種類以上のセラミック材料の粉末を混合したセラミック複合材料の焼結体である。使用するセラミック材料は、各種の材料でよく、例えば、SiC、Si、AlN、Al2O3、GaN、SiN、SiO2、TaO、などの材料であってもよい。
実施例1に係る半導体装置の製造方法は、支持基板製造工程と、貼り合わせ工程と、除去工程とを備えている。支持基板製造工程は、支持基板11を製造する工程である。貼り合わせ工程は、半導体層12を支持基板11に貼り合わせる工程である。除去工程は、半導体層12に貼り合わせてある支持基板11を除去する工程である。除去工程は、各種のデバイスが貼り合わせ基板10に形成された後に行われても良い。
支持基板製造工程を説明する。実施例1の説明例では、半導体層12がGaNの単結晶である場合を説明する。また、支持基板11がSiC粉末とSi粉末を含む混合粉末材料によって形成されている場合を説明する。第1のステップとして、SiC粉末とSi粉末を用意する。SiC粉末の平均粒子径は、Si粉末の平均粒子径よりも大きくされる。
貼り合わせ工程を説明する。GaN単結晶の半導体層12の裏面と支持基板11の接合面とを、大気中で貼り合わせる。貼り合わせ時の圧力は、50MPaまでの範囲内であってもよい。これにより、貼り合わせ基板10が完成する。貼り合わせ基板10は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板10に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層12の表面に各種のデバイスを形成することができる。
支持基板11の除去工程を説明する。除去工程では、貼り合わせ基板10の裏面(すなわち、支持基板11の接合面とは反対の面)に対して研磨加工を施すことで、貼り合わせ基板10を所定厚さまで薄膜化する。本実施例1では、CMP(Chemical Mechanical Polishing)法により研磨する場合を説明する。
SiC粉末の平均粒子径は、Si粉末の平均粒子径よりも大きくされている。これにより、図3の支持基板11の部分拡大図に示すように、平均粒子径が大きいSiC粒子1の間に、平均粒子径が小さいSi粒子2が入り込む構造を形成することができる。これにより、Si粒子2の各粒子がSiC粒子1の各粒子を結びつける働きをするため、支持基板11の強度を高くすることができる。また、平均粒子径が大きいSiC粒子1を含むことによって、1つの粒子が脱落することによって除去できる体積を大きくすることができるため、支持基板11の研磨レートを高くすることができる。よって、支持基板11の研磨レートを高めることと、支持基板11の強度を確保することを両立することが可能となる。
図5に、実施例2に係る貼り合わせ基板10aの斜視図を示す。貼り合わせ基板10aは、下側に配置された支持基板11と、支持基板11の上面に配置された特定層13と、特定層13の上面に貼り合わされた半導体層12とを備えている。支持基板11の材料は、レーザー光を透過する材料であれば何れの種類の材料でもよい。例えば、支持基板11の材料に、結晶材料やセラミック粉末材料の焼結体を用いてもよい。特定層13は、支持基板11よりもバンドギャップが狭い結晶材料で形成されている層である。半導体層12は、各種の化合物半導体や単元素半導体の単結晶によって形成されていてもよい。支持基板11の厚さT11は、例えば、50μm〜1000μmの範囲であってもよい。半導体層12の厚さT13は、例えば、0.1μm〜50μmの範囲であってもよい。実施例2では、例として、支持基板11がサファイア結晶で形成されている場合を説明する。また、半導体層12が6H−SiC結晶で形成されている場合を説明する。
実施例2に係る半導体装置の製造方法は、特定層形成工程と、貼り合わせ工程と、照射工程とを備えている。特定層形成工程は、支持基板11の表面に特定層を形成する工程である。貼り合わせ工程は、半導体層12を支持基板11に貼り合わせる工程である。照射工程は、レーザー光を支持基板11の表面側から支持基板11の内部に照射することにより、半導体層12に貼り合わせてある支持基板11を分離する工程である。
特定層形成工程を説明する。第1のステップとして、支持基板11がサファイア結晶のインゴットから切り出される。サファイア結晶は、切り出される方向によって、主表面の熱膨張率が変化する特性を有する。よって、第1のステップで切り出される支持基板11の主表面の面方位は、支持基板11の主表面の熱膨張率と半導体層12の熱膨張率との差が小さくなるように定めればよい。
貼り合わせ工程では、半導体層12の裏面と特定層13の表面とを大気中で貼り合わせることで、貼り合わせ基板10aが作成される。また、貼り合わせ基板10aに対して、既知の各種の半導体プロセスを実施することで、半導体層12の表面に各種のデバイスを形成することができる。なお、貼り合わせ工程の内容は実施例1で説明済みであるため、ここでは説明を省略する。
照射工程では、レーザー光を支持基板11の表面側(図5の矢印Y1側)から支持基板の内部に照射する。レーザー光の波長は、支持基板11を形成するサファイア結晶のバンドギャップにより定まる吸収波長の上限(光学吸収端の波長)よりも長く、特定層13のバンドギャップにより定まる吸収波長の上限(光学吸収端の波長)よりも短い波長である。このような波長のレーザー光を用いることにより、支持基板11の内部に照射されたレーザー光を、支持基板11を透過させるとともに、特定層13に吸収させることができる。すなわち、特定層13を、レーザー光の集光層として機能させることができる。これにより、レーザー光をレンズ等を用いて集光する処理を行うことなく、特定層13を選択的に発熱させることが可能となる。よって、特定層13に熱応力を発生させてクラックを生成することができる。また照射工程において、不図示のステージ等を用いて貼り合わせ基板10aを特定層13と平行な方向へ移動させることによって、合わせ基板10aに対して相対的にレーザー光を走査させる。これにより、特定層13の全面にレーザー光を照射することで、特定層13の全面にクラックを生成することができる。よって、特定層13の全面に生成されたクラックを起点として特定層13が破壊され、半導体層12を支持基板11から分離させることができる。
支持基板11内部に照射されたレーザー光を、支持基板11を透過させるとともに、特定層13に吸収させることができる。これにより、特定層13に熱応力を発生させてクラックを生成することで、特定層13を境界として支持基板11を半導体層12から分離させることが可能となる。よって、支持基板11の除去容易性を高めることが可能となる。
実施例1の除去工程において、支持基板11に含まれている各種の粒子を除去する方法は、各種の方法を用いることができる。例えば除去工程において、貼り合わせ基板10を、Si粒子の融点(約1410℃)以上の所定温度でアニールするとしてもよい。これにより、SiC粒子の各粒子を結びつける働きをしているSi粒子の各粒子を除去することができる。よって、支持基板11の研磨レートを高めることができる。
Claims (6)
- 半導体装置の製造方法であって、
支持基板を製造する支持基板製造工程と、
半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
前記半導体層に貼り合わせてある支持基板を除去する除去工程であって、研磨液を用いて前記支持基板を研磨する工程を含む前記除去工程と、
を備え、
前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きく、
前記研磨液は、前記第2粉末材料をエッチングする組成を有することを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
支持基板を製造する支持基板製造工程と、
半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
前記半導体層に貼り合わせてある支持基板を除去する除去工程であって、研磨液を用いて前記支持基板を研磨する工程を含む前記除去工程と、
を備え、
前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きく、
前記研磨液に含まれる研磨粒子の硬さは、前記第2粉末材料よりも硬く前記第1粉末材料よりも軟らかいことを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
支持基板を製造する支持基板製造工程と、
半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
前記半導体層に貼り合わせてある支持基板を除去する除去工程と、
を備え、
前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きく、
前記除去工程は、前記半導体層が貼り合わされた前記支持基板を、前記第2粉末材料の融点以上の所定温度でアニールする工程を含んでいることを特徴とする半導体装置の製造方法。 - 前記第1粉末材料および前記第2粉末材料のうち、一方の材料の熱膨張率は前記半導体層の熱膨張率よりも高く、他方の材料の熱膨張率は前記半導体層の熱膨張率よりも低く、
前記第1粉末材料および前記第2粉末材料の混合比率は、前記半導体層の熱膨張率と前記支持基板の熱膨張率とが略同一となる比率であることを特徴とする請求項1〜3の何れか1項に記載の半導体装置の製造方法。 - 半導体装置の製造方法であって、
レーザー光を透過する結晶材料で形成されている支持基板の表面に、支持基板よりもバンドギャップの狭い特定層を形成する特定層形成工程であって、前記支持基板の表面に前記支持基板のバンドギャップを狭くする所定元素を打ち込む前記特定層形成工程と、
Siを含んだ半導体層を前記特定層の表面に貼り合わせる貼り合わせ工程と、
レーザー光を前記支持基板の表面側から前記支持基板の内部に照射する照射工程と、
を備え、
前記所定元素は、前記半導体層に含まれているSi原子と結合することが可能な元素であり、
前記照射工程で用いられる前記レーザー光の波長は、前記支持基板のバンドギャップにより定まる吸収波長の上限よりも長く、前記特定層のバンドギャップにより定まる吸収波長の上限よりも短い波長であることを特徴とする半導体装置の製造方法。 - 前記所定元素は、窒素、リン、ボロン、クロム、スカンジウム、スズ、アルミニウム、の少なくとも1つであることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146819A JP6024239B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
| PCT/JP2013/060930 WO2014002575A1 (ja) | 2012-06-29 | 2013-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146819A JP6024239B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014011300A JP2014011300A (ja) | 2014-01-20 |
| JP6024239B2 true JP6024239B2 (ja) | 2016-11-09 |
Family
ID=49782753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012146819A Expired - Fee Related JP6024239B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6024239B2 (ja) |
| WO (1) | WO2014002575A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7660469B2 (ja) * | 2021-08-31 | 2025-04-11 | 株式会社東芝 | ウエーハ、半導体装置、ウエーハの製造方法、及び、半導体装置の製造方法 |
| DE102024207891A1 (de) | 2024-08-20 | 2026-02-26 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines technischen Halbleitersubstrats und technisches Halbleitersubstrat |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19640594B4 (de) * | 1996-10-01 | 2016-08-04 | Osram Gmbh | Bauelement |
| JP4595207B2 (ja) * | 2001-01-29 | 2010-12-08 | パナソニック株式会社 | 窒化物半導体基板の製造方法 |
| JP4802380B2 (ja) * | 2001-03-19 | 2011-10-26 | 株式会社デンソー | 半導体基板の製造方法 |
| TWI240434B (en) * | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
| EP1829846A4 (en) * | 2004-11-29 | 2011-04-20 | Kyocera Corp | CERAMIC COMPOSITE BODY, MANUFACTURING METHOD, MICROCHEMICAL CHIP AND REFORMER |
| JP5938871B2 (ja) * | 2010-11-15 | 2016-06-22 | 住友電気工業株式会社 | GaN系膜の製造方法 |
-
2012
- 2012-06-29 JP JP2012146819A patent/JP6024239B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-11 WO PCT/JP2013/060930 patent/WO2014002575A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014002575A1 (ja) | 2014-01-03 |
| JP2014011300A (ja) | 2014-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI609435B (zh) | Composite substrate, semiconductor device and method for manufacturing semiconductor device | |
| CN102468385B (zh) | 复合基板及复合基板的制造方法 | |
| US9761479B2 (en) | Manufacturing method for semiconductor substrate | |
| JP5756888B2 (ja) | 半導体用複合基板のハンドル基板 | |
| JP6076486B2 (ja) | 半導体用複合基板のハンドル基板 | |
| JP2018049868A (ja) | 半導体積層構造体および半導体デバイス | |
| JP5651278B1 (ja) | 半導体用複合基板のハンドル基板 | |
| WO2014174946A1 (ja) | 半導体用複合基板のハンドル基板 | |
| JP5697813B1 (ja) | 半導体用複合基板のハンドル基板 | |
| CN105190838B (zh) | 半导体用复合基板的操作基板以及半导体用复合基板 | |
| JP6024239B2 (ja) | 半導体装置の製造方法 | |
| JP6156252B2 (ja) | 半導体基板の製造方法および半導体基板 | |
| JP7841669B1 (ja) | SiC接合基板及び半導体デバイス | |
| KR20250120299A (ko) | 무선 주파수 또는 전력 전자 디바이스용 기판을 제조하기 위한 방법 | |
| JP6412886B2 (ja) | AlN基板 | |
| CN118727148A (zh) | 多晶碳化硅基板及其制造方法 | |
| CN121776958A (zh) | 一种薄氮化铝晶片的精密加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160926 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6024239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |