JP6032280B2 - 導電性素子およびその製造方法、配線素子、ならびに原盤 - Google Patents
導電性素子およびその製造方法、配線素子、ならびに原盤 Download PDFInfo
- Publication number
- JP6032280B2 JP6032280B2 JP2014507683A JP2014507683A JP6032280B2 JP 6032280 B2 JP6032280 B2 JP 6032280B2 JP 2014507683 A JP2014507683 A JP 2014507683A JP 2014507683 A JP2014507683 A JP 2014507683A JP 6032280 B2 JP6032280 B2 JP 6032280B2
- Authority
- JP
- Japan
- Prior art keywords
- wavefront
- layer
- region
- wavelength
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09027—Non-rectangular flat PCB, e.g. circular
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0537—Transfer of pre-fabricated insulating pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Human Computer Interaction (AREA)
- Laminated Bodies (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
- Structure Of Printed Boards (AREA)
Description
基体と、
基体の表面に設けられた、第1の波面、第2の波面および第3の波面を有する形状層と、
第1の波面上に設けられた第1の層と、
第2の波面上に形成された第2の層と
を備え、
形状層は、エネルギー線硬化性樹脂組成物を含み、
第1の層は、2以上の層が積層された積層構造を有し、
第2の層は、第1の層の一部の層からなる単層構造または積層構造を有し、
第1の層および第2の層は、導電パターン部を形成し、
第1の波面、第2の波面および第3の波面が、以下の関係を満たす導電性素子である。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長)
基体と、
基体の表面に設けられた、第1の波面、第2の波面および第3の波面を有する形状層と、
第1の波面上に設けられた第1の層と、
第2の波面上に形成された第2の層と
を備え、
形状層は、エネルギー線硬化性樹脂組成物を含み、
第1の層は、2以上の層が積層された積層構造を有し、
第2の層は、第1の層の一部の層からなる単層構造または積層構造を有し、
第1の層および第2の層は、導電パターン部を形成し、
第1の波面、第2の波面および第3の波面が、以下の関係を満たす配線素子である。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長)
基体の表面にエネルギー線硬化性樹脂組成物を塗布し、
基体の表面に塗布されたエネルギー線硬化性樹脂組成物に対して回転原盤の回転面を回転密着させながら、回転原盤内に設けられたエネルギー線源から放射されたエネルギー線を回転面を介して照射し、エネルギー線硬化性樹脂組成物を硬化させることにより、第1の波面、第2の波面および第3の波面を有する形状層を基体の表面に形成し、
第1の波面、第2の波面および第3の波面上に積層膜を形成し、
第1の波面、第2の波面および第3の波面のうち、第3の波面上に形成された積層膜を除去するのに対して、第1の波面上に形成された積層膜を第1の層として残すとともに、第2の波面上に形成された積層膜の一部の層を第2の層として残すことにより、導電パターン部を形成する
ことを含み、
第1の波面、第2の波面および第3の波面が、以下の関係を満たす導電性素子の製造方法である。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長)
また、エネルギー線に対して不透過性とは、エネルギー線硬化性樹脂組成物を硬化させることが困難となる程度の不透過性を意味する。
1.第1の実施形態(平面および2種の波面の違いを利用して基体表面に導電パターン部を形成した例)
2.第2の実施形態(3種の波面の違いを利用して基体表面に導電パターン部を形成した例)
3.第3の実施形態(波面の有無を利用して基体表面に導電パターン部を形成した例)
4.第4の実施形態(2種の波面の違いを利用して基体表面に導電パターン部を形成した例)
5.第5の実施形態(波面の有無を利用して基体表面に導電パターン部を形成した例)
6.第6の実施形態(2種の波面の違いを利用して基体表面に導電パターン部を形成した例)
7.第7の実施形態(不透過性を有する基体を用いた導電性素子の例)
8.第8の実施形態(基体をステージにより搬送する転写装置の例)
9.第9の実施形態(円環状のベルト原盤を備えた転写装置の例)
10.第10の実施形態(導電パターン部を基体の両面に形成した例)
11.第11の実施形態(不透過性を有する複数の構造体を用いた例)
12.第12の実施形態(構造体を凹状とした例)
[導電性素子の構成]
図1Aは、本技術の第1の実施形態に係る導電性素子の一構成例を示す平面図である。図1Bは、図1Aに示したB−B線に沿った断面図である。図2Aは、図1Bに示した第1の領域の一部を拡大して表す断面図である。図2Bは、図1Bに示した第2の領域の一部を拡大して表す断面図である。図2Cは、図1Bに示した第3の領域の一部を拡大して表す断面図である。以下では、導電性素子1の主面の面内で互いに直交する2方向をそれぞれX軸方向、およびY軸方向とし、その主面に垂直な方向をZ軸方向と称する。
第1の領域R1の基体表面には、例えば平面Sp1が形成され、この平面Sp1上には第1の層41が連続的に形成されている。第2の領域R2の基体表面には、例えば波面Sw2が形成され、この波面Sw2上には第2の層42が連続的に形成されている。これに対して、第3の領域R3の基体表面には、例えば波面Sw3が形成され、この波面Sw3上には第1の層41および第2の層42などの層が形成されていない状態となっている。したがって、第3の領域R3は、2つの第1の層41の間、2つの第2の層42の間、または第1の層41と第2の層42との間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された第1の層41は、第1の領域R1の延在方向に向かって導電性を有し、導電パターン部として機能する。また、第2の領域R2に連続的に形成された第2の層42も、第2の領域R2の延在方向に向かって導電性を有し、導電パターン部として機能する。基体2の表面には、例えば、平面Sp1、波面Sw2および波面Sw3を有する形状層が設けられている。この形状層は、後述する構造体32および構造体3を含んでいる。この形状層は、例えばエネルギー線硬化性樹脂組成物を含んでいる。
(Am1/λm1)=0、0<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:平面Sp1の振動の平均幅、Am2:波面Sw2の振動の平均幅、Am3:波面Sw3の振動の平均幅、λm1:平面Sp1の平均波長、λm2:波面Sw2の平均波長、λm3:波面Sw3の平均波長)
なお、平面Sp1は、振動の平均幅Am1が「0」の波面とみなすことができるため、上述のように平面Sp1の振動の平均幅Am1、平均波長λm1および比率(Am1/λm1)を定義することができる。
比率(Am3/λm3)>1.8であると、波面Sw3を転写する際に剥離不良となり波面Swが破壊される傾向がある。
また、波面Sw3の平均波長λm3、振動の平均幅Am3および比率(Am3/λm3)も、上述の波面Sw2の平均波長λm2、振動の平均幅Am2および比率(Am2/λm2)と同様にして求めたものである。
第3の層が残留層として存在する場合には、第1の層41、第2の層42および第3の層が、以下の関係を満たすことが好ましい。
S1>S2>S3
(但し、S1:第1の層の単位面積、S2:第2の層の単位面積、S3:第3の層の単位
面積)
このような関係を満たす場合、具体的には、第1の領域R1には第1の層41が連続的に形成されているとともに、第2の領域R2には第2の層42が連続的に形成されているのに対して、第3の領域R3には第3の層が島状などに不連続に形成されていることが好ましい。
d1>d2>d3
(但し、d1:第1の層41の平均厚さ、d2:第2の層42の平均厚さ、d3:第3の層の平均厚さ)
このような関係を満たす場合、具体的には、第3の層の平均厚さが、実質的に導電性を示さないほどに、第1の層41および第2の層42の平均厚さよりも薄く、第3の領域R3が絶縁領域として機能することが好ましい。
基体2は、例えば、透明性または不透明性を有する基体である。基体2の材料としては、例えば、プラスチック材料などの有機材料、ガラスなどの無機材料を用いることができる。
波面Sw2は、例えば多数の構造体32が第2の領域R2に配列された凹凸面である。波面Sw3は、例えば多数の構造体33が第3の領域R3に凹凸面である。構造体32および構造体33は、例えば、基体2の表面に対して凸状を有している。構造体32および構造体33は、例えば、基体2と別成形、または基体2と一体成形されている。構造体32および構造体33と基体2とを別成形する場合には、必要に応じて構造体32および構造体33と基体2との間に基底層を備えるようにしてもよい。基底層は、構造体32および構造体33の底面側に構造体32および構造体33と一体成形された層であり、構造体32および構造体33と同様のエネルギー線硬化性樹脂組成物などを硬化してなる。基底層の厚さは、特に限定されるものではなく、必要に応じて適宜選択することができる。
0<(Hm2/Pm2)<(Hm3/Pm3)≦1.8
(但し、Hm2:構造体32の平均高さ、Hm3:構造体33の平均高さ、Pm2:構造体32の平均配置ピッチ、Pm3:構造体33の平均配置ピッチ)
比率(Hm3/Pm3)>1.8であると、構造体33を転写する際に剥離不良となり構造体33が破壊される傾向がある。
また、構造体33の平均配置ピッチPm3、平均高さHm3およびアスペクト比(Hm3/Pm3)も、上述の構造体32の平均配置ピッチPm2、平均高さHm2およびアスペクト比(Hm2/Pm2)と同様にして求めたものである。
図2Aに示すように、第1の層41は、例えば、第1の領域R1上に形成された導電層4a、導電層4a上に形成された第1の機能層4bと、第1の機能層4b上に形成された第2の機能層4cとを備える。第1の層41を構成する各層の間に、必要に応じて密着層を設けるようにしてもよい。
図5Aは、基体を作製するためのロール原盤の一構成例を示す斜視図である。図5Bは、図5Aに示したロール原盤の一部を拡大して表す斜視図である。ロール原盤11は、導電性素子または配線素子を作製するための原盤である。より具体的には、ロール原盤11は、上述した基体表面に平面Sp1、波面Sw2および波面Sw3を成形するための原盤である。ロール原盤11は、例えば、円柱状または円筒状の形状を有し、その円柱面または円筒面には多数の第1の領域R1、第2の領域R2および第3の領域R3が設定されている。ロール原盤11の材料は、例えばガラスを用いることができるが、この材料に特に限定されるものではない。なお、図5Aおよび図5Bに示した第1の領域R1、第2の領域R2および第3の領域R3の形状および配置順序は一例であって、これに限定されるものではなく、所望とする導電パターン部の形状に応じて適宜選択される。
図7は、ロール原盤露光装置の一構成例を示す概略図である。以下、図7を参照して、ロール原盤露光装置の構成について説明する。なお、このロール原盤露光装置は、例えば、光学ディスク記録装置をベースとして構成することが可能である。
以下、図8A〜図10Cを参照しながら、本技術の第1の実施形態に係る導電性素子1の製造方法の一例について説明する。なお、この製造方法において転写工程以降の一部または全部のプロセスは、生産性を考慮して、ロール・ツー・ロールにより行うことが好ましい。
まず、図8Aに示すように、円柱状または円筒状のロール原盤11を準備する。このロール原盤11は、例えばガラス原盤である。次に、図8Bに示すように、ロール原盤11の表面にレジスト層13を形成する。レジスト層13の材料としては、例えば有機系レジスト、および無機系レジストのいずれを用いてもよい。有機系レジストとしては、例えばノボラック系レジストや化学増幅型レジストを用いることができる。また、無機系レジストとしては、例えば、金属化合物を用いることができる。
次に、図8Cに示すように、上述したロール原盤露光装置を用いて、ロール原盤11を回転させると共に、レーザー光(露光ビーム)14をレジスト層13に照射する。このとき、レーザー光14をロール原盤11の高さ方向(円柱状または円筒状のロール原盤11の中心軸に平行な方向)に移動させながら、レーザー光14を照射する。この際、第2の領域R2および第3の領域R3には潜像を形成し露光部とするのに対して、第1の領域R1には潜像を形成せず非露光部とする。レーザー光14の軌跡に応じた潜像15は、例えば、可視光の波長以下のピッチで形成される。
次に、例えば、ロール原盤11を回転させながら、レジスト層13上に現像液を滴下して、図9Aに示すように、レジスト層13を現像処理する。図示するように、レジスト層13をポジ型のレジストにより形成した場合には、レーザー光14で露光した露光部は、非露光部と比較して現像液に対する溶解速度が増すので、潜像(露光部)15に応じたパターンがレジスト層13に形成される。これにより、第2の領域R2および第3の領域R3のレジスト層13には、複数の開口部が形成されるのに対して、第1の領域R1のレジスト層13には、開口部が形成されず、第1の領域R1全体はレジスト層13に覆われた状態が維持される。すなわち、第2の領域R2および第3の領域R3のみに開口パターンを有するマスクがロール原盤表面に形成される。開口パターンとしては、1次元パターンおよび2次元パターンのいずれかを用いてもよく、それらを組合せて用いてもよい。
次に、ロール原盤11の上に形成されたレジスト層13のパターン(レジストパターン)をマスクとして、ロール原盤11の表面をロールエッチング処理する。これにより、図9Bに示すように、ロール原盤表面のうち第2の領域R2および第3の領域R3では、開口部を介してエッチングが進行し、凹状の構造体122および構造体123が形成される。これらの構造体122および構造体123は、例えば、トラックの延在方向に延びる柱状形状、またはトラックの延在方向に長軸方向をもつ楕円錐形状または楕円錐台形状などを有する。一方、ロール原盤表面のうち第1の領域R1では、この領域全体がレジスト層13に覆われているため、エッチングは施されず、平面状のロール原盤表面が維持される。エッチング方法としては、例えばドライエッチングを用いることができる。以上により、ロール原盤11が得られる。
次に、例えば、図9Cに示すように、ロール原盤11と転写材料16を塗布したフィルムなどの基体2を密着させ、紫外線などのエネルギー線を照射して転写材料16を硬化させた後、硬化した転写材料16と一体となった基体2を剥離する。これにより、図10Aに示すように、平面Sp1が形成された第1の領域R1と、波面Sw2が形成された第2の領域R2と、波面Sw3が形成された第3の領域R3とを有する基体2が得られる。
単官能モノマーとしては、例えば、カルボン酸類(アクリル酸)、ヒドロキシ類(2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、4−ヒドロキシブチルアクリレート)、アルキル、脂環類(イソブチルアクリレート、t−ブチルアクリレート、イソオクチルアクリレート、ラウリルアクリレート、ステアリルアクリレート、イソボニルアクリレート、シクロヘキシルアクリレート)、その他機能性モノマー(2−メトキシエチルアクリレート、メトキシエチレンクリコールアクリレート、2−エトキシエチルアクリレート、テトラヒドロフルフリルアクリレート、ベンジルアクリレート、エチルカルビトールアクリレート、フェノキシエチルアクリレート、N,N−ジメチルアミノエチルアクリレート、N,N−ジメチルアミノプロピルアクリルアミド、N,N−ジメチルアクリルアミド、アクリロイルモルホリン、N−イソプロピルアクリルアミド、N,N−ジエチルアクリルアミド、N−ビニルピロリドン、2−(パーフルオロオクチル)エチル アクリレート、3−パーフルオロヘキシル−2−ヒドロキシプロピルアクリレート、3−パーフルオロオクチル−2−ヒドロキシプロピル アクリレート、2−(パーフルオロデシル)エチル アクリレート、2−(パーフルオロー3−メチルブチル)エチル アクリレート)、2,4,6−トリブロモフェノールアクリレート、2,4,6−トリブロモフェノールメタクリレート、2−(2,4,6−トリブロモフェノキシ)エチルアクリレート)、2−エチルヘキシルアクリレートなどを挙げることができる。
次に、図10Bに示すように、基体表面の第1の領域R1、第2の領域R2および第3の領域R3に2層以上の層を積層することにより、積層膜4を形成する。具体的には例えば、基体表面の第1の領域R1、第2の領域R2および第3の領域R3に導電層、第1の機能層および第2の機能層をこの順序で積層することにより、積層膜4を形成する。積層膜4の成膜方法としては、例えば、熱CVD、プラズマCVD、光CVDなどのCVD法(Chemical Vapor Deposition(化学蒸着法):化学反応を利用して気相から薄膜を析出させる技術)のほか、真空蒸着、プラズマ援用蒸着、スパッタリング、イオンプレーティングなどのPVD法(Physical Vapor Deposition(物理蒸着法):真空中で物理的に気化させた材料を基板上に凝集させ、薄膜を形成する技術)を用いることができる。また、基体2を加熱しながら、積層膜4を形成するようにしてもよい。
次に、必要に応じて、積層膜4に対してアニール処理を施す。これにより、積層膜4または積層膜4に含まれる無機透明導電層などの層が、例えばアモルファスと多結晶との混合状態となる。
次に、図10Cに示すように、積層膜4が形成された基体表面に対して、エッチング処理を施す。これにより、第3の領域R3では積層膜4が除去されるのに対して、第1の領域R1では積層膜4が第1の層41として残留するとともに、第2の領域R2では積層膜4の一部の層が第2の層42として残留する。具体的には例えば、第3の領域R3では導電層、第1の機能層および第2の機能層が除去されるのに対して、第1の領域R1では導電層、第1の機能層および第2の機能層が第1の層41として残留するとともに、第2の領域R2では導電層が第2の層42として残留する。したがって、第1の領域R1に形成された第1の層41と、第2の領域R2に形成された第2の層42とは導電パターン部として機能するのに対して、第3の領域R3は上記導電パターン部間の絶縁領域として機能する。除去工程としては、ドライエッチングまたはウエットエッチングを用いることができ、両者を組み合わせて用いるようにしてもよい。ドライエッチングとしては、プラズマエッチング、反応性イオンエッチング(RIE:Reactive Ion Etching)を用いることができる。ウエットエッチングのエッチング液としては、例えば、硫酸、塩酸、硝酸および塩化第二鉄のうち1種類以上を用いることができる。また、シュウ酸、リン酸・酢酸・硝酸の混酸、硝酸第二セリウムアンモニウム水溶液をエッチング液として用いるようにしてもよい。
次に、必要に応じて、除去処理を施した基体表面を洗浄する。
以上により、目的とする導電性素子1が得られる。
[導電性素子の構成]
図11Aは、本技術の第2の実施形態に係る導電性素子の一構成例を示す平面図である。図11Bは、図11Aに示したB−B線に沿った断面図である。図12Aは、図11Bに示した第1の領域の一部を拡大して表す断面図である。図12Bは、図11Bに示した第2の領域の一部を拡大して表す断面図である。図12Cは、図11Bに示した第3の領域の一部を拡大して表す断面図である。第2の実施形態に係る導電性素子1は、第1の領域に波面Sw1を有する点において、第1の実施形態とは異なっている。基体2の表面には、例えば、波面Sw1、波面Sw2および波面Sw3を有する形状層が設けられている。この形状層は、後述する構造体31、構造体32および構造体3を含んでいる。
第1の領域R1の基体表面には波面Sw1が形成され、この波面Sw1上には第1の層41が連続的に形成されている。波面Sw1は、波面Sw2に比して小さい比率(Am/λm)(λm:波面の平均波長、Am:波面の振動の平均幅)を有している点以外は、波面Sw2と同様である。具体的には、波面Sw1、波面Sw2および波面Sw3が以下の関係を満たしていることが好ましい。
0<(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:波面Sw1の振動の平均幅、Am2:波面Sw2の振動の平均幅、Am3:波面Sw3の振動の平均幅、λm1:波面Sw1の平均波長、λm2:波面Sw2の平均波長、λm3:波面Sw3の平均波長)
比率(Am3/λm3)>1.8であると、波面Sw3を転写する際に剥離不良となり波面Swが破壊される傾向がある。
波面Sw1、波面Sw2および波面Sw3の振動の幅が最大となる位置を含むようにして、波面Sw1、波面Sw2および波面Sw3を一方向に向かって切断したときの断面形状は、例えば、三角波形状、正弦波形状、2次曲線もしくは2次曲線の一部を繰り返した波形状、またはこれらに近似する形状などである。2次曲線としては、円、楕円、放物線などが挙げられる。
波面Sw1の波長λ1、波面Sw2の波長λ2および波面Sw3の波長λ3は、好ましくは100μm以下、より好ましくは100nm以上100μm以下の範囲内である。波長λ1、波長λ2および波長λ3が100nm未満であると、波長λ1、波面Sw2および波面Sw3の作製が困難となる傾向がある。一方、波長λ1、波長λ2および波長λ3が100μmを超えると、インプリントと膜形成の際に段差、カバレッジに問題が発生し不具合が生じる傾向がある。
波長λ1、波長λ2および波長λ3は、導電性素子表面における光の反射を低減する観点からすると、反射の低減を目的とする光の波長帯域以下であることが好ましい。反射の低減を目的とする光の波長帯域は、例えば、紫外光の波長帯域、可視光の波長帯域または赤外光の波長帯域である。
波面Sw1は、例えば多数の構造体31が第1の領域R1に配列された凹凸面である。構造体31は、構造体32に比して小さい比率(Hm/Pm)(Hm:構造体の平均配置ピッチ、Pm:構造体の平均高さ)を有している点以外は、構造体32と同様である。具体的には、構造体31、構造体32および構造体33が以下の関係を満たしていることが好ましい。
0<(Hm1/Pm1)<(Hm2/Pm2)<(Hm3/Pm3)≦1.8
(但し、Hm1:構造体31の平均高さ、Hm2:構造体32の平均高さ、Hm3:構造体33の平均高さ、Pm1:構造体31の平均配置ピッチ、Pm2:構造体32の平均配置ピッチ、Pm3:構造体33の平均配置ピッチ)
比率(Hm3/Pm3)>1.8であると、構造体33を転写する際に剥離不良となり構造体33が破壊される傾向がある。
第1の層41は、第1の領域R1において構造体31による反射防止効果を阻害しないように、波面Sw1の形状に倣って形成され、波面Sw1と第1の層41の表面形状とがほぼ相似形状であることが好ましい。第1の層41の形成による屈折率プロファイルの変化を抑制し、優れた反射防止特性および/または透過特性を維持できるからである。
図13Aは、基体2を作製するためのロール原盤の一部を拡大して表す斜視図である。図13Bは、図13Aに示したロール原盤の一部を拡大して表す断面図である。第2の実施形態に係るロール原盤11は、第1の領域R1に波面Sw1を有する点において、第1の実施形態のものとは異なっている。
第2の実施形態に係る導電性素子の製造方法は、波面Sw1と、波面Sw2と、波面Sw3との違い(例えば比率(Am/λm)の違い)を利用して、第1の領域R1と第2の領域R2と第3の領域R3とに成膜された積層膜4の除去速度を変化させて、導電パターン部を形成している点において、第1の実施形態とは異なっている。
[導電性素子の構成]
図14Aは、本技術の第3の実施形態に係る導電性素子の一構成例を示す平面図である。図14Bは、図14Aに示したB−B線に沿った断面図である。図14Cは、図14Bに示した第1の領域の一部を拡大して表す断面図である。図14Dは、図14Bに示した第2の領域の一部を拡大して表す断面図である。以下では、導電性素子1の主面の面内で互いに直交する2方向をX軸方向、およびY軸方向とし、その主面に垂直な方向をZ軸方向と称する。
第1の領域R1の基体表面には、例えば平面Sp1が形成され、この平面Sp1上には積層膜4が連続的に形成されている。一方、第2の領域R2の基体表面には、例えば波面Sw2が形成され、この波面Sw2上には積層膜4が形成されていない状態となっている。したがって、第2の領域R2は、隣接する第1の領域R1に形成された積層膜4の間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された積層膜4は、第1の領域R1の延在方向に向かって導電性を有し、導電パターン部として機能する。基体2の表面には、例えば、平面Sp1および波面Sw2を有する形状層が設けられている。この形状層は、後述する構造体3を含んでいる。
(Am1/λm1)=0、0<(Am2/λm2)≦1.8
(但し、Am1:平面Sp1の振動の平均幅、Am2:波面Sw2の振動の平均幅、λm1:平面Sp1の平均波長、λm2:波面Sw2の平均波長)
なお、平面Sp1は、振動の平均幅Am1が「0」の波面とみなすことができるため、上述のように平面Sp1の振動の平均幅Am1、平均波長λm1および比率(Am1/λm1)を定義することができる。
比率(Am2/λm2)>1.8であると、波面Sw2を転写する際に剥離不良となり波面Sw2が破壊される傾向がある。
また、波面Sw2の平均波長λm2は、好ましくは100μm以下の範囲である。平均波長λm2が100μmを超えると、インプリントと膜形成の際に段差、カバレッジに問題が発生し不具合が生じる。
S1>S2
(但し、S1:積層膜の面積、S2:残留膜の面積)
このような関係を満たす場合、第1の領域R1には積層膜4が連続的に形成されているのに対して、第2の領域R2には残留膜が島状などに不連続に形成されていることが好ましい。
d1>d2
(但し、d1:積層膜の厚さ、d2:残留膜の厚さ)
このような関係を満たす場合、残留膜の厚さが、実質的に導電性を示さないほどに、積層膜4の厚さよりも薄く、第2の領域R2が絶縁領域として機能することが好ましい。
基体2は、上述の第1の実施形態と同様である。
波面Sw2は、例えば多数の構造体3が第2の領域R2に配列された凹凸面である。構造体3は、例えば、基体2の表面に対して凸状を有している。構造体3は、例えば、基体2と別成形、または基体2と一体成形されている。構造体3と基体2とを別成形する場合には、必要に応じて構造体3と基体2との間に基底層を備えるようにしてもよい。基底層は、構造体3の底面側に構造体3と一体成形された層であり、構造体3と同様のエネルギー線硬化性樹脂組成物などを硬化してなる。基底層の厚さは、特に限定されるものではなく、必要に応じて適宜選択することができる。
0<(Hm/Pm)≦1.8
(但し、Hm:構造体3の平均高さ、Pm:構造体3の平均配置ピッチ)
(Hm/Pm)>1.8であると、構造体3を転写する際に剥離不良となり構造体3が破壊される傾向がある。
積層膜4は、例えば、第1の領域R1上に形成された導電層4aと、導電層4a上に形成された機能層4bとを備える。積層膜4は、異なる除去速度の材料、具体的には、異なる除去速度の積層膜から構成されていることが好ましい。導電層4aとしては、例えば、金属層、透明導電層、金属酸化物層、遷移金属化合物層などを用いることができるが、これらの限定されるものではない。機能層4bの材料としては、少なくとも導電層4aとは異なる材料が好ましく、さらに除去工程時に溶解レート差が生じるものがより好ましい。
図15Aは、基体を作製するためのロール原盤の一構成例を示す斜視図である。図15Bは、図15Aに示したロール原盤の一部を拡大して表す斜視図である。ロール原盤11は、上述した基体表面に構造体3を成形するための原盤である。ロール原盤11は、例えば、円柱状または円筒状の形状を有し、その円柱面または円筒面には多数の第1の領域R1および第2の領域R2が交互に設定されている。図15Aおよび図15Bでは、第1の領域R1および第2の領域R2が周方向に向かって、リング状に形成されている場合が示されているが、第1の領域R1および第2の領域R2の形状はこの例に限定されるものではなく、所望とする導電パターン部の形状、すなわち第2の領域に形成する積層膜4の形状に応じて適宜選択される。ロール原盤11の材料としては、例えばガラスを用いることができるが、この材料に特に限定されるものではない。
以下、図17〜図19を参照しながら、本技術の第3の実施形態に係る導電性素子1の製造方法の一例について説明する。
まず、図17Aに示すように、円柱状または円筒状のロール原盤11を準備する。このロール原盤11は、例えばガラス原盤である。次に、図17Bに示すように、ロール原盤11の表面にレジスト層13を形成する。レジスト層13の材料としては、例えば有機系レジスト、および無機系レジストのいずれを用いてもよい。有機系レジストとしては、例えばノボラック系レジストや化学増幅型レジストを用いることができる。また、無機系レジストとしては、例えば、1種または2種以上含む金属化合物を用いることができる。
次に、図17Cに示すように、上述したロール原盤露光装置を用いて、ロール原盤11を回転させると共に、レーザー光(露光ビーム)14をレジスト層13に照射する。このとき、レーザー光14をロール原盤11の高さ方向(円柱状または円筒状のロール原盤11の中心軸に平行な方向)に移動させながら、レーザー光14を照射する。この際、配線パターン間の絶縁領域に対応する第2の領域R2のみに潜像を形成し露光部とするのに対して、導電パターン部に対応する第1の領域R1は露光せず、非露光部とする。レーザー光14の軌跡に応じた潜像15は、例えば、可視光の波長以下のピッチで形成される。
次に、例えば、ロール原盤11を回転させながら、レジスト層13上に現像液を滴下して、図18Aに示すように、レジスト層13を現像処理する。図示するように、レジスト層13をポジ型のレジストにより形成した場合には、レーザー光14で露光した露光部は、非露光部と比較して現像液に対する溶解速度が増すので、潜像(露光部)15に応じたパターンがレジスト層13に形成される。これにより、第2の領域R2のレジスト層13には、四方格子パターンまたは六方格子パターンなどの所定の2次元パターンの開口部が形成されるのに対して、第1の領域R1のレジスト層13には、開口部が形成されず、第1の領域R1全体はレジスト層13に覆われた状態が維持される。すなわち、第2の領域R2のみに開口パターンを有するマスクがロール原盤表面に形成される。
次に、ロール原盤11の上に形成されたレジスト層13のパターン(レジストパターン)をマスクとして、ロール原盤11の表面をロールエッチング処理する。これにより、ロール原盤表面のうち第2の領域R2では、開口部を介してエッチングが進行し、図18Bに示すように、第2の領域R2には、トラックの延在方向に長軸方向をもつ楕円錐形状または楕円錐台形状などの構造体(凹部)12が形成される。一方、ロール原盤表面のうち第1の領域R1では、この領域全体がレジスト層13に覆われているため、エッチングは施されず、平面状のロール原盤表面が維持される。エッチング方法としては、例えばドライエッチングを用いることができる。
次に、例えば、図18Cに示すように、ロール原盤11と、転写材料16を塗布したフィルムなどの基体2とを密着させ、紫外線などのエネルギー線を照射して転写材料16を硬化させた後、硬化した転写材料16と一体となった基体2を剥離する。これにより、図19Aに示すように、平面Sp1が形成された第1の領域R1と、波面Sw2が形成された第2の領域R2とを有する基体2が得られる。
次に、図19Bに示すように、基体表面の第1の領域R1および第2の領域R2に2層以上の層を積層することにより、積層膜4を形成する。具体的には例えば、基体表面の第1の領域R1および第2の領域R2に導電層4a、機能層4bをこの順序で積層することにより、積層膜4を形成する。積層膜4の成膜方法としては、例えば、熱CVD、プラズマCVD、光CVDなどのCVD法(Chemical Vapor Deposition(化学蒸着法):化学反応を利用して気相から薄膜を析出させる技術)のほか、真空蒸着、プラズマ援用蒸着、スパッタリング、イオンプレーティングなどのPVD法(Physical Vapor Deposition(物理蒸着法):真空中で物理的に気化させた材料を基板上に凝集させ、薄膜を形成する技術)を用いることができる。また、基体2を加熱しながら、積層膜4を形成するようにしてもよい。
次に、必要に応じて、積層膜4に対してアニール処理を施す。これにより、積層膜4または積層膜4に含まれる無機透明導電層が、例えばアモルファスと多結晶との混合状態となる。
次に、図19Cに示すように、積層膜4が形成された基体表面に対して、エッチング処理を施す。これにより、第2の領域R2では積層膜4が除去されるのに対して、第1の領域R1では積層膜4が残留する。具体的には例えば、第2の領域R2では導電層4a、機能層4bが除去されるのに対して、第1の領域R1では導電層4a、機能層4bが残留する。したがって、第1の領域R1に形成された積層膜4は導電パターン部として機能するのに対して、第2の領域R2は上記導電パターン部間の絶縁領域として機能する。エッチングとしては、ウェットエッチングまたはドライエッチングを用いることができ、両者を組み合わせて用いるようにしてもよい。ウエットエッチングのエッチング液としては、例えば、硫酸、塩酸、硝酸および塩化第二鉄のうち1種類以上が用いることができる。また、シュウ酸、リン酸・酢酸・硝酸の混酸、硝酸第二セリウムアンモニウム水溶液をエッチング液として用いるようにしてもよい。ドライエッチングとしては、プラズマエッチング、反応性イオンエッチング(RIE:Reactive Ion Etching)を用いることができる。
次に、必要に応じて、エッチング処理を施した基体表面を洗浄する。
以上により、目的とする導電性素子1が得られる。
[導電性素子の構成]
図20Aは、本技術の第4の実施形態に係る導電性素子の一構成例を示す平面図である。図20Bは、図20Aに示したB−B線に沿った断面図である。図20Cは、図20Bに示した第1の領域の一部を拡大して表す断面図である。図20Dは、図20Bに示した第2の領域の一部を拡大して表す断面図である。第4の実施形態に係る導電性素子1は、第1の領域R1に形成された第1の波面Sw1と、第2の領域R2に形成された第2の波面Sw2との違い(例えば振動の平均幅の違い)を利用して、第1の領域R1と第2の領域R2とに成膜された積層膜4のエッチング速度を変化させて、配線パターンなどを形成している点において、第3の実施形態とは異なっている。
第1の領域R1の基体表面には第1の波面Sw1が形成され、この第1の波面Sw1上には積層膜4が連続的に形成されている。一方、第2の領域R2の基体表面には第2の波面Sw2が形成され、この第2の波面Sw2上には積層膜4が形成されていない状態となっている。第1の波面Sw1および第2の波面Sw2は、例えば可視光の波長以下の波長を有する波面である。したがって、第2の領域R2は、隣接する第1の領域R1に形成された積層膜4の間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された積層膜4は、第1の領域R1の延在方向に向かって導電性を有し、導電パターン部として機能する。基体2の表面には、例えば、第1の波面Sw1および第2の波面Sw2を有する形状層が設けられている。この形状層は、後述する構造体31および32を含んでいる。
0<(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:波面Sw1の振動の平均幅、Am2:波面Sw2の振動の平均幅、λm1:波面Sw1の平均波長、λm2:波面Sw2の平均波長)
比率(Am2/λm2)>1.8であると、波面Sw2を転写する際に剥離不良となり波面Sw2が破壊される傾向がある。
ここで、波面Sw1の比率(Am1/λm1)は、第3の実施形態における波面Sw2と同様にして測定したものである。
第1の波面Sw1は、例えば可視光の波長以下の配置ピッチで多数の第1の構造体31が形成された凹凸面である。第2の波面Sw2は、例えば可視光の波長以下の配置ピッチで多数の第1の構造体31が形成された凹凸面である。第1の構造体31の平均アスペクト比(Hm1/Pm1)は、第2の構造体32の平均アスペクト比(Hm2/Pm2)に比して大きいことが好ましい。具体的には、第1の構造体31、および第2の構造体32が以下の関係を満たしていることが好ましい。
0<(Hm1/Pm1)<(Hm2/Pm2)≦1.8
(但し、Hm1:第1の構造体31の平均高さ、Hm2:第2の構造体32の平均高さ、Pm1:第1の構造体31の平均配置ピッチ、Pm2:第2の構造体32の平均配置ピッチ)
比率(Hm2/Pm2)>1.8であると、第2の構造体32を転写する際に剥離不良となり構造体32が破壊される傾向がある。
第1の構造体31、および第2の構造体32において、上記以外のことは第3の実施形態における構造体3と同様とすることができる。なお、第1の構造体31、および第2の構造体32の配置パターンや形状などは同一である必要はなく、両構造体が異なる配置パターンや形状などをとるようにしてもよい。
図21Aは、基体2を作製するためのロール原盤の一部を拡大して表す斜視図である。図21Bは、図21Aに示したロール原盤の一部を拡大して表す断面図である。第4の実施形態に係るロール原盤11は、第1の領域R1および第2の領域R2の両領域にそれぞれ、第1の波面Sw1および第2の波面Sw2を備える点において、第3の実施形態のものとは異なっている。
第4の実施形態におけるエッチング工程では、積層膜4が形成された基体表面に対してエッチング処理を施すことにより、第2の領域R2では積層膜4が除去されるのに対して、第1の領域R1では積層膜4が残留する。具体的には、第1の波面Sw1および第2の波面Sw2上に形成された積層膜4の膜質や相状態等の違いを利用して、第2の波面Sw2上に形成された積層膜4を実質的に除去するのに対して、第1の波面Sw1上に形成された積層膜4を連続的につながるように残留させることが好ましい。これにより、第1の波面Sw1および第2の波面Sw2のうち第1の波面Sw1上に選択的に導電パターン部を形成することができる。
[導電性光学素子の構成]
図22Aは、本技術の第5の実施形態に係る導電性素子の一構成例を示す平面図である。図22Bは、本技術の第5の実施形態に係る導電性素子の一構成例を示す断面図である。図22Cは、本技術の第5の実施形態に係る導電性素子の第1の領域の層構成を示す断面図である。以下では、導電性素子1の回路形成面の面内で互いに直交する2方向をX軸方向、およびY軸方向とし、その回路形成面に垂直な方向をZ軸方向と称する。
第2の領域R2の基体表面には、例えば可視光の波長以下の波長を有する波面Sw2が形成され、この波面Sw2上には導電層4mが形成されていないか、もしくは導電層4mが不連続的に形成されている状態となっている。波面Sw2は、例えば可視光の波長以下の配置ピッチで多数の構造体3が形成された凹凸面である。一方、第1の領域R1の基体表面には、例えば平面Sp1が形成され、この平面Sp1上には導電層4mが連続的に形成されている。したがって、第2の領域R2は、隣接する第1の領域R1に形成された導電層4mの間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された導電層4mは、第1の領域R1の延在方向に向かって導電性を有し、配線パターン部(導電パターン部)として機能する。
(Am1/λm1)=0、0<(Am2/λm2)≦1.8
(但し、Am1:平面Sp1の振動の平均幅、Am2:波面Sw2の振動の平均幅、λm1:平面Sp1の平均波長、λm2:波面Sw2の平均波長)
なお、平面Sp1は、振動の平均幅Am1が「0」の波面とみなすことができるため、上述のように平面Sp1の振動の平均幅Am1、平均波長λm1および比率(Am1/λm1)を定義することができる。
比率(Am2/λm2)>1.8であると、波面Sw2を転写する際に剥離不良となり波面Sw2が破壊される傾向がある。
また、波面Sw2の平均波長λm2は、好ましくは100μm以下の範囲である。平均波長λm2が100μmを超えると、インプリントと膜形成の際に段差、カバレッジに問題が発生し不具合が生じる。
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
このような関係を満たす場合、第1の領域R1には導電層4mが連続的に形成されているのに対して、第2の領域R2には残留膜が島状などに不連続に形成されていることが好ましい。
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ)
このような関係を満たす場合、残留膜の厚さが、実質的に導電性を示さないほどに、導電層4mの厚さよりも薄く、第2の領域R2が絶縁領域として機能することが好ましい。
基体2は、上述の第1の実施形態と同様である。
第2の領域R2における基体2の表面には、凸部である構造体3が多数配列されている。これにより、第2の領域R2における基体2の表面には波面Sw2が形成されている。構造体3は、例えば、基体2と別成形、または基体2と一体成形されている。構造体3と基体2とを別成形する場合には、必要に応じて構造体3と基体2との間に基底層を備えるようにしてもよい。基底層は、構造体3の底面側に構造体3と一体成形された層であり、構造体3と同様のエネルギー線硬化性樹脂組成物などを硬化してなる。基底層の厚さは、特に限定されるものではなく、必要に応じて適宜選択することができる。
0<(Hm/Pm)≦1.8
(但し、Hm:構造体3の平均高さ、Pm:構造体3の平均配置ピッチ)
(Hm/Pm)>1.8であると、構造体3を転写する際に剥離不良となり構造体3が破壊される傾向がある。
導電層4mは、例えば、透明導電層などである。透明導電層は、例えば、無機透明導電膜である。導電層4mは、例えば単層膜である。
[導電性素子の構成]
図23Aは、本技術の第6の実施形態に係る導電性素子の一構成例を示す平面図である。図23Bは、本技術の第6の実施形態に係る導電性素子の一構成例を示す断面図である。図23Cは、本技術の第6の実施形態に係る導電性素子の第1の領域の層構成を示す断面図である。第6の実施形態に係る導電性素子1は、第1の領域R1に形成された第1の波面Sw1と、第2の領域R2に形成された第2の波面Sw2との違い(例えば振動の平均幅の違い)を利用して、第1の領域R1と第2の領域R2とに成膜された導電層4mのエッチング速度を変化させて、配線パターン部などを形成している点において、第5の実施形態とは異なっている。
第2の領域R2の基体表面には、例えば可視光の波長以下の波長を有する第2の波面Sw2が形成され、この第2の波面Sw2上には導電層4mが形成されていないか、もしくは導電層4mが不連続的に形成されている状態となっている。また、第2の領域R2に形成された導電層4mの厚さが、実質的に導電性を示さないほどに、第1の領域R1に形成された導電層4mの厚さよりも薄く、第2の領域R2が絶縁領域として機能するようにしてもよい。一方、第1の領域R1の基体表面には、例えば可視光の波長以下の波長を有する第1の波面Sw1が形成され、この第2の波面Sw1上には導電層4mが連続的に形成されている。したがって、第2の領域R2は、隣接する第1の領域R1に形成された導電層4mの間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された導電層4mは、第1の領域R1の延在方向に向かって導電性を有し、配線パターン部(導電パターン部)として機能する。
また、第1の波面Sw1の平均波長λm1、および波面Sw2の平均波長λm2は、好ましくは100nm以上の範囲である。平均波長λm1、および平均波長λm2が100nm未満であると、波面Sw2の作製が困難となる傾向がある。第1の波面Sw1の平均波長λm1、および波面Sw2の平均波長λm2は、好ましくは100μm以下の範囲である。平均波長λm1、および平均波長λm2が100μmを超えると、インプリントと膜形成の際に段差、カバレッジに問題が発生し不具合が生じる。
0<(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:波面Sw1の振動の平均幅、Am2:波面Sw2の振動の平均幅、λm1:波面Sw1の平均波長、λm2:波面Sw2の平均波長)
比率(Am2/λm2)>1.8であると、波面Sw2を転写する際に剥離不良となり波面Sw2が破壊される傾向がある。
ここで、波面Sw1の比率(Am1/λm1)は、第1の実施形態における波面Sw2と同様にして測定したものである。
第1の領域R1に形成された第1の構造体31は、例えば、第2の領域R2に形成された第2の構造体32と同様に、六方格子パターン、準六方格子パターン、四方格子パターン、または準四方格子パターンなど規則的な格子パターンを形成する。また、後述するように、第1の構造体31をランダムに配列するようにしてもよい。なお、第1の領域R1の第1の構造体31と第2の領域R2の第2の構造体32との配置パターンは同一である必要はなく、両領域の構造体が異なる配置パターンをとるようにしてもよい。
0<(Hm1/Pm1)<(Hm2/Pm2)≦1.8
(但し、Hm1:第1の構造体31の平均高さ、Hm2:第2の構造体32の平均高さ、Pm1:第1の構造体31の平均配置ピッチ、Pm2:第2の構造体32の平均配置ピッチ)
比率(Hm2/Pm2)>1.8であると、第2の構造体32を転写する際に剥離不良となり構造体32が破壊される傾向がある。
第1の構造体31、および第2の構造体32において、上記以外のことは第5の実施形態における構造体3と同様とすることができる。なお、第1の構造体31、および第2の構造体32の配置パターンや形状などは同一である必要はなく、両構造体が異なる配置パターンや形状などをとるようにしてもよい。
[導電性素子の構成]
図24Aは、本技術の第7の実施形態に係る導電性素子の一構成例を示す平面図である。図24Bは、図24Aに示した導電性素子の一部を拡大して表す断面図である。図24Bに示すように、導電性素子10は、基体2と、基体2の表面に設けられた、平面Sp1、波面Sw2および波面Sw3を有する形状層6と、平面Sp1上に設けられた第1の層41と、波面Sw2上に形成された第2の層42とを備える。以下では、形状層6が形成される第1の面を表面と適宜称し、それとは反対側の第2の面を裏面と適宜称する。
基体2の材料は特に限定はされものではなく用途によって適宜選択可能であり、例えば、プラスチック材料、ガラス材料、金属材料、金属化合物材料(例えば、セラミックス、磁性体、半導体など)を用いることができる。プラスチック材料としては、例えば、トリアセチルセルロース、ポリビニールアルコール、環状オレフィンポリマー、環状オレフィンコポリマー、ポリカーボネート、ポリエチレン、ポリプロプレン、ポリ塩化ビニル、ポリスチレン、ポリエチレンテレフタレート、メタクリル樹脂、ナイロン、ポリアセタール、フッ素樹脂、フェノール樹脂、ポリウレタン、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、メラミン樹脂、ポリエーテルエーテルケトン、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアリレート、ポリエーテルイミド、ポリアミドイミド、メチルメタクリレート(共)重合体などが挙げられる。ガラス材料としては、例えば、ソーダライムガラス、鉛ガラス、硬質ガラス、石英ガラス、液晶化ガラスなどが挙げられる。金属材料および金属化合物材料としては、例えば、シリコン、酸化ケイ素、サファイヤ、フッ化カルシウム、フッ化マグネシウム、フッ化バリウム、フッ化リチウム、セレン化亜鉛、臭化カリウムなどが挙げられる。
図25Aに示すように、基体2は、単層の構造を有し、基体全体がエネルギー線に対して不透過性を有する不透過層である。
図25Bに示すように、基体2は、2層構造を有し、エネルギー線に対して不透過性を有する不透過層2aと、エネルギー線に対して透過性を有する透過層2bとを備える。不透過層2aが裏面側に配置され、透過層2bが表面側に配置される。
図25Cに示すように、基体2は、2層構造を有し、エネルギー線に対して不透過性を有する不透過層2aと、エネルギー線に対して透過性を有する透過層2bとを備える。不透過層2aが表面側に配置され、透過層2bが裏面側に配置される。
図25Dに示すように、基体2は、3層構造を有し、エネルギー線に対して透過性を有する透過層2bと、この透過層2bの両主面に形成された、エネルギー線に対して不透過性を有する不透過層2a、2aとを備える。一方の不透過層2aが裏面側に配置され、他方の不透過層2aが表面側に配置される。
図25Eに示すように、基体2は、3層構造を有し、エネルギー線に対して不透過性を有する不透過層2aと、この不透過層2aの両主面に形成された、エネルギー線に対して透過性を有する透過層2b、2bとを備える。一方の透過層2bが裏面側に配置され、他方の透過層2bが表面側に配置される。
形状層6は、所定の凹凸パターンを有する転写領域TEが連続して形成された表面を有する。形状層6は、例えば、複数の構造体32および構造体33が2次元配列されてなる層であり、必要に応じて複数の構造体32および構造体33と基体2との間に基底層8を備えるようにしてもよい。基底層8は、構造体32および構造体33の底面側に構造体32および構造体33と一体成形された層であり、構造体32および構造体33と同様のエネルギー線硬化性樹脂組成物を硬化してなる。基底層8の厚さは、特に限定されるものではなく、必要に応じて適宜選択することができる。複数の構造体32および構造体33が、例えば、基体2の表面において複数列のトラックTをなすように配列されている。複数例のトラックをなすように配列された複数の構造体32および構造体33が、例えば、四方格子状または六方格子状などの規則的な所定の配置パターンをなすようにしてもよい。構造体32および構造体33の高さが基体2の表面において規則的または不規則的に変化するようにしてもよい。
図26は、本技術の第7の実施形態に係る転写装置の構成の一例を示す概略図である。この転写装置は、ロール原盤11と、基体供給ロール111と、巻き取りロール112と、ガイドロール113、114と、ニップロール115、剥離ロール116と、塗布装置117と、エネルギー線源110とを備える。
ロール原盤11は、例えば、円筒状の形状を有する原盤であり、その表面に形成された転写面Spと、それとは反対の内側に形成された内周面である裏面Siとを有する。ロール原盤11の内部には、例えば、裏面Siにより形成される円柱状の空洞部が形成されており、この空洞部に1個または複数個のエネルギー線源110が備えられる。転写面Spには、例えば、凹状または凸状の複数の構造体が形成され、これらの構造体の形状を基体2上に塗布されたエネルギー線硬化性樹脂組成物に対して転写することにより、基体2の表面に形状層6が形成される。すなわち、転写面Spには、基体2の形状層6の有する凹凸形状を反転したパターンが形成されている。
この第7の実施形態において、上記以外の構成は、第1の実施形態と同様である。
図27A〜図27Eは、本技術の第7の実施形態に係る導電性素子の製造方法の一例を説明するための工程図である。
次に、図27Bに示すように、ロール原盤11内の収容空間(空洞部)に、1または複数のエネルギー線源110を配置する。エネルギー線源110は、ロール原盤11の幅方向Dwまたは回転軸1の軸方向と平行に配置することが好ましい。
次に、必要に応じて、エネルギー線硬化性樹脂組成物118が塗布される基体2の表面に対して、コロナ処理、プラズマ処理、火炎処理、UV処理、オゾン処理、ブラスト処理などの表面処理を施す。次に、表面処理剤を基体2の表面に塗布し、必要に応じて乾燥および/または硬化することにより、下塗り層を基体2の表面に形成する。表面処理剤としては、例えば、アクリル系の表面処理剤などを酢酸ブチルで希釈した処理溶液、シランカップリング剤などを用いることができる。
次に、図27Cに示すように、長尺の基体2またはロール原盤11上にエネルギー線硬化性樹脂組成物118を塗布または印刷する。塗布方法は特に限定されるものではないが、例えば、基体上または原盤上へのポッティング、スピンコート法、グラビアコート法、ダイコート法、バーコート法などを用いることができる。印刷方法としては、例えば、凸版印刷法、オフセット印刷法、グラビア印刷法、凹版印刷法、ゴム版印刷法、スクリーン印刷法などを用いることができる。次に、必要に応じて、溶剤除去やプリベークなどの加熱処理を行う。
まず、基体供給ロール111から長尺の基体2を送出し、送出された基体2は、塗布装置117の下を通過する。次に、塗布装置117の下を通過する基体2上に、塗布装置117によりエネルギー線硬化性樹脂組成物118を塗布する。次に、エネルギー線硬化性樹脂組成物118が塗布された基体2をガイドロール113を経てロール原盤11に向けて搬送する。
なお、「転写工程」において基体2を一旦巻き取らずに、「積層膜の成膜工程」から「洗浄工程」までもロール・ツー・ロールで連続して行うようにしてもよい。
図28は、本技術の第8の実施形態に係る転写装置の構成の一例を示す概略図である。この転写装置は、ロール原盤11と、塗布装置117と、搬送ステージ121とを備える。第8の実施形態において、第7の実施形態と同一の箇所には同一の符号を付して説明を省略する。搬送ステージ121は、この搬送ステージ121上に載置された基体2を矢印aの方向に向けて搬送可能に構成されている。
まず、塗布装置117の下を通過する基体2上に、塗布装置117によりエネルギー線硬化性樹脂組成物118を塗布する。次に、エネルギー線硬化性樹脂組成物118が塗布された基体2をロール原盤11に向けて搬送する。次に、エネルギー線硬化性樹脂組成物118をロール原盤11の転写面Spに密着させながら搬送するとともに、ロール原盤11内に設けられた1または複数のエネルギー線源110から放射されたエネルギー線を、ロール原盤11の転写面Spを介してエネルギー線硬化性樹脂組成物118に対して照射する。これにより、エネルギー線硬化性樹脂組成物118が硬化し、形状層6が形成さる。次に、搬送ステージを矢印aの方向に搬送することにより、ロール原盤11の転写面Spから形状層6を剥離する。これにより、形状層6が形成された長尺の基体2が得られる。次に、必要に応じて、以上により、目的とする基体2が得られる。
図29は、本技術の第9の実施形態に係る転写装置の構成の一例を示す概略図である。この転写装置は、ロール131、132、134、135と、ベルト原盤であるエンボスベルト133と、平坦ベルト136と、1個または複数個のエネルギー線源110と、塗布装置117とを備える。第9の実施形態において、第7の実施形態と同一の箇所には同一の符号を付して説明を省略する。
まず、塗布装置117の下を通過する基体2上に、塗布装置117によりエネルギー線硬化性樹脂組成物118を塗布する。次に、回転するエンボスベルト133と平坦ベルト136との間の間隙に、ロール131、134の側からエネルギー線硬化性樹脂組成物118が塗布された基体2を搬入する。これにより、エンボスベルト133の転写面とエネルギー線硬化性樹脂組成物118とが密着する。次に、この密着状態を維持しながら、エネルギー線源110から放射されたエネルギー線を、エンボスベルト133を介してエネルギー線硬化性樹脂組成物118に対して照射する。これにより、エネルギー線硬化性樹脂組成物118が硬化され、基体2上に形状層6が形成される。次に、エンボスベルト133を形状層6から剥離する。これにより、目的とする基体2が得られる。
図30Aは、本技術の第10の実施形態に係る導電性素子の一構成例を示す断面図である。第10の実施形態に係る導電性素子1は、基体2の両主面に平面Sp1、波面Sw2および波面Sw3を形成し、基体両面に導電パターン部を形成している点において、第1の実施形態とは異なっている。図30Aでは、基体両主面における平面Sp1、波面Sw2および波面Sw3の位置、面積、形状および配置順序などが同一となっているが、基体両主面における平面Sp1、波面Sw2および波面Sw3の位置、面積、形状および配置順序などはこの例に限られるものではなく、回路や素子の設計などに応じて所望の位置、面積、形状および配置順序などに設定することができる。
図31Aは、本技術の第11の実施形態に係る導電性素子に備えられた基体の第1の例を示す断面図である。図31Bは、本技術の第11の実施形態に係る導電性素子に備えられた基体の第2の例を示す断面図である。第11の実施形態に係る導電性素子1は、形状層6がエネルギー線に対して不透過性を有している点において、第1の実施形態または第10の実施形態に係る導電性素子1とは異なっている。このような不透過性を有する構造体3は、例えば、エネルギー線を吸収する顔料などの材料をエネルギー線硬化性樹脂組成物に添加することにより形成することが可能である。
この第11の実施形態において、上記以外のことは、第1の実施形態または第10の実施形態と同様である。
図32Aは、本技術の第12の実施形態に係る導電性素子の一構成例を示す平面図である。図32Bは、図32Aに示したB−B線に沿った断面図である。図33Aは、図32Bに示した第1の領域の一部を拡大して表す断面図である。図33Bは、図32Bに示した第2の領域の一部を拡大して表す断面図である。図33Cは、図32Bに示した第3の領域の一部を拡大して表す断面図である。第12の実施形態に係る導電性素子1は、構造体31および構造体32が基体2の表面に対して凹状を有している点において、第1の実施形態のものとは異なっている。また、構造体32および構造体33のうち、一方を凹状のものとし、他方を凸状のものとすることも可能である。第2の領域R2および第3の領域R3に、凹状と凸状の構造体31および構造体32が混在しているようにしてもよい。
この第12の実施形態において、上記以外のことは、第1の実施形態と同様である。
(転写工程)
まず、図34Aに示すように、平面領域(第1の領域)R1とナノ構造体形成領域(第2の領域)R2とが成形面にストライプ状に形成されたロール原盤を準備した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、スパッタリング法により、光学シートの成形面上にITO層を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=200:13とした。また、膜厚が平板換算で30nmとなるように成膜条件を調整した。なお、平板換算膜厚は、構造体頂部の膜厚とほぼ等しくなる。
次に、ITO層を形成した光学シートに対して、150℃、30分間の大気中アニールを施した。これにより、ITO層の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO層を測定したところ、In2O3のピークが確認された。
次に、アニール処理を施した光学シートを、PH3程度の溶液に20秒間浸漬させた。
次に、除去処理を施した光学シートを純水により洗浄した。
以上により、目的とする透明導電性シートが得られた。
上述のようにして得られた実施例1に係る透明導電性シートの表面について、テスターを用いて導通および非導通を、図34Bに示すポイントで評価した。その評価結果を表1に示す。
透明導電性シート表面のうちナノ構造体形成領域(第2の領域)R2は絶縁状態となるのに対して、平面領域(第1の領域)R1は導通状態となる。したがって、転写工程(インプリント工程)、成膜工程および除去工程を順次行うだけで、配線や電極などの所望の導電パターン部を基体表面に形成できる。すなわち、スループットを向上することができる
上述のようにして得られた実施例1に係る透明導電性シートの密着性を評価した。その結果、ポリイミドからなるシートと、紫外線硬化樹脂からなるナノ構造体との間に、シランカップリング剤からなる下塗り層を設けることで、両者の密着性は向上できることがわかった。
(転写工程)
まず、平面領域(第1の領域)R1とナノ構造体形成領域(第2の領域)R2とが成形面にストライプ状に形成されたロール原盤を準備した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、作製した光学シートの転写面の平均波長λmおよび振動の平均幅Amを測定し、それらの測定値から比率(Am/λm)を求めた。その結果を表2に示す。
次に、スパッタリング法により、光学シートの成形面上にITO層を形成した。
以下に、ITO層成膜時における成膜条件を示す。
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:13
平板換算膜厚:36nm
ここで、平板換算膜厚は、光学シート表面にITO層を形成した場合と同様の成膜条件にて、平板上にITO層を形成したときの膜厚であり、波面頂部の膜厚とほぼ等しくなる。
以下に、Ag層成膜時における成膜条件を示す。
成膜時真空度:0.11Pa
ガス種:Arガス
ガス流量:100sccm
平板換算膜厚:200nm
次に、上述のようにして作製した光学シートの表面抵抗を測定した。その結果を表2に示す。
次に、光学シートをPH=3程度の溶液に20秒間浸漬させた。
次に、純水にて光学シートを洗浄した。
以上により、目的とする導電性シートが作製された。
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。その結果を表2に示す。
(転写工程)
まず、平面領域(第1の領域)R1とナノ構造体形成領域(第2の領域)R2とが成形面にストライプ状に形成されたロール原盤を準備した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、作製した光学シートの転写面の平均波長λmおよび振動の平均幅Amを測定し、それらの測定値から比率(Am/λm)を求めた。その結果を表3に示す。
次に、スパッタリング法により、光学シートの成形面上にITO層を形成した。
以下に、ITO層成膜時における成膜条件を示す。
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:13
平板換算膜厚:40nm
ここで、平板換算膜厚は、光学シート表面にITO層を形成した場合と同様の成膜条件にて、平板上にITO層を形成したときの膜厚であり、波面頂部の膜厚とほぼ等しくなる。
以下に、Ag層成膜時における成膜条件を示す。
成膜時真空度:0.11Pa
ガス種:Arガス
ガス流量:100sccm
平板換算膜厚:200nm
次に、上述のようにして作製した光学シートの表面抵抗を測定した。その結果を表3に示す。
次に、光学シートをPH=3程度の溶液に60秒間浸漬させた。
次に、純水にて光学シートを洗浄した。
以上により、目的とする導電性シートが作製された。
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。その結果を表3に示す。
次に、上述のようにして作製した導電性シートの表面を光学顕微鏡を用いて観察した。その結果を図35に示す。
導電性シート表面のうち、波面を有する第2の領域では、除去工程においてITO層およびAg層が除去され絶縁状態となるのに対して、平面を有する第1の領域では、除去工程においてITO層およびAg層が除去されず残り導通状態が維持される。
したがって、電気抵抗を下げるため膜構成を多層構造とした場合でも、除去選択性を確保でき、平面領域ではITO層およびAg層を残すことができる。すなわち、低抵抗な配線を容易に作製することができる。
まず、平面領域(第1の領域)R1とナノ構造体形成領域(第2の領域)R2とが成形面にストライプ状に形成されたロール原盤を準備した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、作製した光学シートの転写面の平均波長λmおよび振動の平均幅Amを測定し、それらの測定値から比率(Am/λm)を求めた。その結果を表4に示す。
次に、スパッタリング法により、光学シートの成形面上にITO層を形成した。
以下に、ITO層成膜時における成膜条件を示す。
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:13
平板換算膜厚:36nm
ここで、平板換算膜厚は、光学シート表面にITO層を形成した場合と同様の成膜条件にて、平板上にITO層を形成したときの膜厚であり、構造体頂部の膜厚とほぼ等しくなる。
以下に、Ag層成膜時における成膜条件を示す。
成膜時真空度:0.11Pa
ガス種:Arガス
ガス流量:100sccm
平板換算膜厚:200nm
次に、上述のようにして作製した光学シートの表面抵抗を測定した。その結果を表4に示す。
次に、光学シートをPH=3程度の溶液に20秒間浸漬させた。
次に、純水にて光学シートを洗浄した。
以上により、目的とする導電性シートが作製された。
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。その結果を表4に示す。
導電性シート表面のうち、高い比率(Am/λm=0.76)を有する第2の領域では、除去工程においてITO層およびAg層が除去され絶縁状態となる。これに対して、低い比率(Am/λm=0.6)を有する第1の領域では、除去工程においてITO層およびAg層が除去されず残り導通状態が維持される。
したがって、第1の領域と第2の領域との両領域に波面を形成した場合でも、比率(Am/λm)の大きさを調整することで、除去選択性を確保でき、低い比率(Am/λm=0.6)を有する第1の領域ではITO層およびAg層を残すことができる。すなわち、低抵抗な配線を容易に作製することができる。
(転写工程)
まず、平面領域(第1の領域)R1とナノ構造体形成領域(第2の領域)R2とが成形面にストライプ状に形成されたロール原盤を準備した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、作製した光学シートの転写面の平均波長λmおよび振動の平均幅Amを測定し、それらの測定値から比率(Am/λm)を求めた。その結果を表5に示す。
次に、スパッタリング法により、光学シートの成形面上にITO層を形成した。
以下に、ITO層成膜時における成膜条件を示す。
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:13
平板換算膜厚:36nm
ここで、平板換算膜厚は、光学シート表面にITO層を形成した場合と同様の成膜条件にて、平板上にITO層を形成したときの膜厚であり、構造体頂部の膜厚とほぼ等しくなる。
以下に、SiO2層成膜時における成膜条件を示す。
成膜時真空度:0.28Pa
ガス種:ArガスとO2ガスとの混合ガス
Arガス流量:100sccm
O2ガス流量:180sccm
平板換算膜厚:5nm
次に、上述のようにして作製した光学シートの表面抵抗を測定した。その結果を表5に示す。
次に、光学シートをPH=3程度の溶液に60秒間浸漬させた。
次に、純水にて光学シートを洗浄した。
以上により、目的とする導電性シートが作製された。
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。その結果を表5に示す。
SiO2層の形成を省略する以外は実施例3−1と同様にして光学シートを作製した。また、除去工程前後における光学シートの表面抵抗も実施例3−1と同様にして測定した。その結果を表6に示す。
実施例3−1において、導電性シート表面のうち、波面を有する第2の領域では、除去工程においてITO層およびSiO2層が除去され絶縁状態となるのに対して、平面を有する第1の領域では、除去工程においてITO層およびSiO2層が除去されず残り導通状態が維持される。
ITO層のみを形成した比較例3−1においては、60秒の除去工程を経ると、波面および平面に関われず、ITO層が除去され絶縁状態となる。
したがって、金属層であるAg層の代わりに、レジスト層であるSiO2層を用いた多層構造を採用した場合にも、除去選択性を確保でき、平面領域ではITO層およびSiO2層を残すことができる。また、SiO2層をITO層上に積層することで、除去工程におけるITO層の耐性を向上し、除去選択性を飛躍的に向上することができる。
まず、平面領域(第1の領域)R1とナノ構造体形成領域(第2の領域)R2とが成形面にストライプ状に形成されたロール原盤を準備した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、作製した光学シートの転写面の平均波長λmおよび振動の平均幅Amを測定し、それらの測定値から比率(Am/λm)を求めた。その結果を表7に示す。
次に、スパッタリング法により、光学シートの成形面上にITO層を形成した。
以下に、ITO層成膜時における成膜条件を示す。
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:13
平板換算膜厚:36nm
ここで、平板換算膜厚は、光学シート表面にITO層を形成した場合と同様の成膜条件にて、平板上にITO層を形成したときの膜厚であり、構造体頂部の膜厚とほぼ等しくなる。
以下に、SiO2層成膜時における成膜条件を示す。
成膜時真空度:0.28Pa
ガス種:ArガスとO2ガスとの混合ガス
Arガス流量:100sccm
O2ガス流量:180sccm
平板換算膜厚:5nm
次に、上述のようにして作製した光学シートの表面抵抗を測定した。その結果を表7に示す。
次に、光学シートをPH=3程度の溶液に60秒間浸漬させた。
次に、純水にて光学シートを洗浄した。
以上により、目的とする導電性シートが作製された。
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。その結果を表7に示す。
SiO2層の形成を省略する以外は実施例2−2と同様にして光学シートを作製した。また、除去工程前後における光学シートの表面抵抗も実施例2−2と同様にして測定した。その結果を表8に示す。
実施例3−2においては、導電性シート表面のうち、高い比率(Am/λm=0.64)を有する第2の領域では、除去工程においてITO層およびSiO2層が除去され絶縁状態となる。これに対して、低い比率(Am/λm=0.52)を有する第1の領域では、除去工程においてITO層およびSiO2層が除去されず残り導通状態が維持される。
ITO層のみを形成した比較例3−2においては、60秒の除去工程を経ると、高い比率(Am/λm)の大きさに関われず、ITO層が除去され絶縁状態となる。
したがって、金属層であるAg層の代わりに、レジスト層であるSiO2層を用いた多層構造を採用した場合にも、比率(Am/λm)の大きさを調整することで、除去選択性を確保でき、低い比率(Am/λm=0.52)を有する第1の領域ではITO層およびSiO2層を残すことができる。また、SiO2層をITO層上に積層することで、除去工程におけるITO層の耐性を向上し、除去選択性を飛躍的に向上することができる。
(転写工程)
まず、平面Sp1を有する第1の領域と、波面Sw2を有する第2の領域と、波面Sw3を有する第3の領域とが成形面にストライプ状に順次形成されたロール原盤を作製した。次に、ロール原盤の空洞部に複数のUV光源を配置した。
次に、作製した光学シートの転写面における波面Sw2および波面Sw3の平均波長λmおよび振動の平均幅Amを測定し、それらの測定値から比率(Am/λm)を求めた。その結果を表2に示す。
次に、スパッタリング法により、光学シートの成形面上に積層膜を形成した。
以下に、積層膜の構成を示す。
TiOx層(第2の機能層)/ITO層(密着層)/Ag層(第1の機能層)/ITO層(密着層)/TiOx層(第2の機能層)/ITO層(導電層)/光学シート成形面
成膜時真空度:0.28Pa程度
ガス種:ArガスとO2ガスとの混合ガス
平板換算膜厚:10nm
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:16
平板換算膜厚:20nm
成膜時真空度:0.11Pa
ガス種:Arガス
ガス流量:100sccm
平板換算膜厚:100nm
到達真空度:0.00015Pa
成膜時真空度:0.24Pa
ガス種:ArガスとO2ガスとの混合ガス
混合ガスの混合比率(体積比率):Ar:O2=200:16
平板換算膜厚:40nm
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。
次に、導電性シートをPH3程度の溶液に60秒間浸漬させた。
次に、純水にて導電性シートを洗浄した。
以上により、目的とする導電性シートが作製された。
次に、上述のようにして作製した導電性シートの表面抵抗を測定した。
第2の機能層として、TiOx層に代えてZrOx層を用いる以外は実施例4と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
第2の機能層として、TiOx層に代えてTaOx層を用いる以外は実施例4と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
第2の機能層として、TiOx層に代えてNbOx層を用いる以外は実施例4と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
第2の機能層として、TiOx層に代えてSiNx層を用いる以外は実施例4と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
第2の機能層として、TiOx層に代えてSiOx層を用いる以外は実施例4と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
密着層として、ITO層に代えてSnO2層を用いる以外は実施例9と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
密着層として、ITO層に代えてIn2O3層を用いる以外は実施例9と同様にして導電性シートを作製するとともに、除去工程前後の表面抵抗を測定した。
導電性シート表面のうち、平面Sp1を有する第1の領域では、全ての層が除去工程後も残っているため低抵抗が保持されていた。
導電性シート表面のうち、波面Sw2を有する第2の領域では、除去工程前は不透明かつ低抵抗であるが、除去工程後は透明かつ高抵抗となった。これは、Ag層以上の層が除去工程により除去され最下層のITO層が残ったためと考えられる。
導電性シート表面のうち、波面Sw3を有する第3の領域では、除去工程前は不透明かつ低抵抗であるが、除去工程後は透明かつ絶縁状態となった。これは、全ての層が除去工程により除去されたためと考えられる。
(成膜工程)
まず、平滑な表面を有するPETシートを準備した。次に、スパッタリング法により、PETシート上にITO層を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=20:1とした。また、ITO層の膜厚が30nmとなるように成膜条件を調整した。
次に、ITO層を形成したPETシートに対して、150℃、60分間の大気中アニールを施した。これにより、ITO層の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO層を測定したところ、In2O3のピークが確認された。
以上により、目的とする光学シートが得られた。
(成膜工程、アニール工程)
まず、参考例1−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO層を有するPETフィルムを作製した。
次に、アニール処理を施したPETフィルムを、PH3程度の溶液に10秒間浸漬させて、ITO層をエッチングした。
次に、除去処理を施したPETシートに対して、純水洗浄、IPA(イソプロピルアルコール)洗浄、純水洗浄を順次行った。
以上により、目的とする光学シートが得られた。
浸漬時間を20秒間に変更する以外は参考例1−2と同様にして光学シートを得た。
浸漬時間を30秒間に変更する以外は参考例1−2と同様にして光学シートを得た。
浸漬時間を40秒間に変更する以外は参考例1−2と同様にして光学シートを得た。
浸漬時間を50秒間に変更する以外は参考例1−2と同様にして光学シートを得た。
浸漬時間を60秒間に変更する以外は参考例1−2と同様にして光学シートを得た。
(転写工程)
まず、凹状のナノ構造体が成形面に形成された石英マスタを準備した。次に、ナノ構造体を形成した石英マスタに紫外線硬化樹脂を塗布し、易接着層付きPETシートを密着させ紫外線を照射し硬化させながら、PETシートを剥離した。これにより、ナノ構造体が多数表面に形成されたPETシートが得られた。
以下に、PETシート表面に形成されたナノ構造体の構成の詳細を示す。
構造体の配列:六方格子配列
構造体の凹凸形状:凸状
構造体の全体形状:円錐台
構造体の配置ピッチ:250nm
構造体の高さ:90nm
構造体のアスペクト比:0.36
次に、スパッタリング法により、ナノ構造体が形成されたPETシート表面上にITO層を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=20:1とした。また、膜厚が平板換算で30nmとなるように成膜条件を調整した。なお、平板換算膜厚は、ナノ構造体が形成されたPETシート表面にITO層を形成した場合と同様の成膜条件にて、平板上にITO層を形成したときの膜厚である。本技術者らの知見によれば、平板換算膜厚は、構造体頂部の膜厚とほぼ等しくなる。
次に、ITO層を形成したPETシートに対して、150℃、60分間の大気中アニールを施した。これにより、ITO層の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO層を測定したところ、In2O3のピークが確認された。
以上により、目的とする光学シートが得られた。
(成膜工程、アニール工程)
まず、参考例2−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO層を有するPETフィルムを作製した。
次に、アニール処理を施したPETフィルムを、PH3程度の溶液に10秒間浸漬させて、ITO層を除去した。
次に、除去処理を施したPETシートに対して、純水洗浄、IPA洗浄、純水洗浄を順次行った。
以上により、目的とする光学シートが得られた。
浸漬時間を20秒間に変更する以外は参考例2−2と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを120nm、アスペクト比を0.48とする以外は参考例2−1と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを120nm、アスペクト比を0.48とする以外は参考例2−2と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを120nm、アスペクト比を0.48とする以外は参考例2−3と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを155nm、アスペクト比を0.62とする以外は参考例2−1と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを155nm、アスペクト比を0.62とする以外は参考例2−2と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを155nm、アスペクト比を0.62とする以外は参考例2−3と同様にして光学シートを得た。
(成膜工程、アニール工程)
以下のプレズムシート(住友スリーエム社製、商品名:T−BEF)を用いる以外は参考例3−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO層を有するプリズムシートを作製した。
以上により、目的とする光学シートが得られた。
以下に、プレズムシートの構成の詳細を示す。
プリズム(構造体)の配列:1次元配列
プリズムの凹凸形状:凸状
プリズムの形状:断面が2等辺三角形状の柱状体
プリズムの配置ピッチ:10μm
プリズムの高さ:5μm
プリズムのアスペクト比:0.50
(成膜工程、アニール工程)
まず、参考例5−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO層を有するプリズムシートを作製した。
次に、アニール処理を施したプリズムシートを、PH3程度の溶液に10秒間浸漬させて、ITO層をエッチングした。
次に、エッチング処理を施したプリズムシートに対して、純水洗浄、IPA洗浄、純水洗浄を順次行った。
以上により、目的とする光学シートが得られた。
浸漬時間を20秒間に変更する以外は参考例5−2と同様にして光学シートを得た。
浸漬時間を30秒間に変更する以外は参考例5−2と同様にして光学シートを得た。
浸漬時間を40秒間に変更する以外は参考例5−2と同様にして光学シートを得た。
上述のようにして得られた参考例1−1〜5−5の光学シート表面の表面抵抗値を4端針法にて測定した。その結果を表10に示す。
上述のようにようにして得られた参考例1−1〜5−5の光学シート表面の初期変化率の逆数(仮想厚さの変化)を以下の式より求めた。その結果を表11および図36に示す。
(初期変化率の逆数)=(除去前のサンプルの表面抵抗)/(除去後のサンプルの表面抵抗)
平坦面上にITO層を形成した参考例1−1〜1−7では、除去によりITO層の膜厚に殆ど変化せず、表面抵抗がほぼ一定となる傾向がある。これに対して、多数の構造体上にITO層を形成した参考例2−1〜2−3、参考例3−1〜3−3、参考例4−1〜4−3では、除去によりITO層の膜厚が急激に減少し、表面抵抗が急激に上昇する傾向がある。
ミクロンオーダーの配置ピッチで多数の構造体を形成した参考例5−1〜5−5でも、
ナノオーダーの配置ピッチで多数の構造体を形成した参考例2−1〜2−3、参考例3−1〜3−3、参考例4−1〜4−3と同様の傾向を示す。
なお、本技術は以下のような構成も取ることができる。
(1)
基体と、
上記基体の表面に設けられた、第1の波面、第2の波面および第3の波面を有する形状層と、
上記第1の波面上に設けられた第1の層と、
上記第2の波面上に形成された第2の層と
を備え、
上記形状層は、エネルギー線硬化性樹脂組成物を含み、
上記第1の層は、2以上の層が積層された積層構造を有し、
上記第2の層は、上記第1の層の一部の層からなる単層構造または積層構造を有し、
上記第1の層および上記第2の層は、導電パターン部を形成し、
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たす導電性素子。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長)
(2)
上記形状層の表面には、所定の凹凸パターンを有する単位領域が凹凸形状の不整合を生じることなく連続して形成され、
上記基体は、上記エネルギー線硬化性樹脂組成物を硬化させるためのエネルギー線に対して不透過性を有する(1)に記載の導電性素子。
(3)
上記基体は、帯状の形状を有し、
上記基体の長手方向に向かって、上記単位領域が連続して形成されている(2)に記載の導電性素子。
(4)
上記凹凸形状の不整合が、上記所定の凹凸パターンの周期性の乱れである(2)に記載の導電性素子。
(5)
上記凹凸形状の不整合が、隣接する単位領域間の重なり、隙間、または、未転写部である(2)に記載の導電性素子。
(6)
上記単位領域間は、上記エネルギー線硬化性樹脂組成物の硬化度に不整合を生じることなく繋がっている(2)に記載の導電性素子。
(7)
上記エネルギー線硬化性樹脂組成物の硬化度の不整合が、重合度の差である(6)に記載の導電性素子。
(8)
上記形状層は、上記基体の表面に塗布されたエネルギー線硬化性樹脂組成物を、上記基体とは反対の側から硬化反応を進行させることにより形成されている(1)から(7)のいずれかに記載の導電性素子。
(9)
上記単位領域は、回転原盤の回転面を1回転することにより形成される転写領域である(2)に記載の導電性素子。
(10)
上記凹凸パターンは、凸状または凹状の複数の構造体を1次元配列または2次元配列することにより形成されている(2)に記載の導電性素子。
(11)
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第2の波面の波長λ2および上記第3の波面の波長λ3が、可視光の波長以下である(1)から(10)のいずれかに記載の導電性素子。
(Am1/λm1)=0、0<(Am2/λm2)<(Am3/λm3)≦1.8
(12)
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第1の波面の波長λ1、上記第2の波面の波長λ2および上記第3の波面の波長λ3が、可視光の波長以下である(1)から(10)のいずれかに記載の導電性素子。
0<(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(13)
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第2の波面の波長λ2および上記第3の波面の波長λ3が、100μm以下である(1)から(10)のいずれかに記載の導電性素子。
(Am1/λm1)=0、0<(Am2/λm2)<(Am3/λm3)≦1.8
(14)
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第1の波面の波長λ1、上記第2の波面の波長λ2および上記第3の波面の波長λ3が、100μm以下である(1)から(10)のいずれかに記載の導電性素子。
0<(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(15)
上記第3の波面上に形成された第3の層をさらに備え、
上記第3の層は、上記第2の層の一部の層からなり、
上記第1の層、上記第2の層および上記第3の層が、以下の関係を満たす(1)から(10)のいずれかに記載の導電性素子。
S1>S2>S3
(但し、S1:第1の層の単位面積、S2:第2の層の単位面積、S3:第3の層の単位面積)
(16)
上記第1の層および上記第2の層はそれぞれ、上記第1の波面および上記第2の波面上に連続的に形成されているのに対して、上記第3の層は、上記第3の波面上に不連続的に形成されている(15)に記載の導電性素子。
(17)
上記第3の波面上に形成された第3の層をさらに備え、
上記第1の層、上記第2の層、および上記第3の層が、以下の関係を満たす(1)から(10)のいずれかに記載の導電性素子。
d1>d2>d3
(但し、d1:第1の層の平均厚さ、d2:第2の層の平均厚さ、d3:第3の層の平均厚さ)
(18)
上記第1の層は、導電層と、該導電層上に形成された第1の機能層と、該第1の機能層上に形成された第2の機能層とを備え、
上記第2の層は、導電層を備える(1)から(10)のいずれかに記載の導電性素子。
(19)
上記導電層と上記第1の機能層との間に形成された第2の機能層をさらに備える(18)に記載の導電性素子。
(20)
上記導電層は、酸化物半導体を含む透明導電層であり、
上記酸化物半導体は、インジウム錫酸化物、または酸化亜鉛を含んでいる(18)記載の導電性素子。
(21)
上記酸化物半導体は、アモルファスと多結晶との混合状態である(20)に記載の導電性素子。
(22)
上記第1の機能層および上記第2の機能層は異なる材料からなる(18)に記載の導電性素子
(23)
上記第1の機能層および上記第2の機能層は、金属層であり、
上記金属層は、Ag、Al、Au、Pt、Pd、Ni、Cr、Nb、W、Mo、Ti、Cu、およびNdからなる群より選ばれる少なくとも1種を含んでいる(22)に記載の導電性素子。
(24)
上記第1の機能層および第2の機能層は、酸化物および遷移金属化合物からなる群より選ばれる少なくとも1種を含んでいる(22)に記載の導電性素子。
(25)
上記第1の機能層および第2の機能層は、アモルファスと多結晶とを混合した膜、または多結晶化した膜を少なくとも1種含んでいる(24)に記載の導電性素子。
(26)
(1)から(25)のいずれか1項に記載の導電性素子を備える配線素子。
(27)
(1)から(25)のいずれか1項に記載の導電性素子を備える情報入力装置。
(28)
(1)から(25)のいずれか1項に記載の導電性素子を備える表示装置。
(29)
(1)から(25)のいずれか1項に記載の導電性素子を備える電子機器。
(30)
(1)から(25)のいずれか1項に記載の導電性素子を作製する原盤。
(31)
(26)に記載の配線素子を作製する原盤。
(32)
基体の表面にエネルギー線硬化性樹脂組成物を塗布し、
上記基体の表面に塗布されたエネルギー線硬化性樹脂組成物に対して回転原盤の回転面を回転密着させながら、上記回転原盤内に設けられたエネルギー線源から放射されたエネルギー線を上記回転面を介して照射し、上記エネルギー線硬化性樹脂組成物を硬化させることにより、第1の波面、第2の波面および第3の波面を有する形状層を上記基体の表面に形成し、
上記第1の波面、第2の波面および第3の波面上に積層膜を形成し、
上記第1の波面、上記第2の波面および上記第3の波面のうち、上記第3の波面上に形成された積層膜を除去するのに対して、上記第1の波面上に形成された積層膜を第1の層として残すとともに、上記第2の波面上に形成された積層膜の一部の層を第2の層として残すことにより、導電パターン部を形成する
ことを含み、
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たす導電性素子の製造方法。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長)
2 基体
31、32、33 構造体
4a 導電層
4b 第1の機能層
4c 第2の機能層
11 ロール原盤
12 構造体
13 レジスト層
Sp1 平面
Sw1、Sw2、Sw3 波面
Claims (20)
- 基体と、
上記基体の表面に設けられた、第1の波面、第2の波面および第3の波面を有する形状層と、
上記第1の波面上に設けられた第1の層と、
上記第2の波面上に形成された第2の層と
を備え、
上記形状層は、エネルギー線硬化性樹脂組成物を含み、
上記第1の層は、2以上の層が積層された積層構造を有し、
上記第2の層は、上記第1の層の一部の層からなる単層構造または積層構造を有し、
上記第1の層および上記第2の層は、導電パターン部を形成し、
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たす導電性素子。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長) - 上記形状層の表面には、所定の凹凸パターンを有する単位領域が凹凸形状の不整合を生じることなく連続して形成され、
上記基体は、上記エネルギー線硬化性樹脂組成物を硬化させるためのエネルギー線に対して不透過性を有する請求項1に記載の導電性素子。 - 上記基体は、帯状の形状を有し、
上記基体の長手方向に向かって、上記単位領域が連続して形成されている請求項2に記載の導電性素子。 - 上記凹凸形状の不整合が、上記所定の凹凸パターンの周期性の乱れである請求項2または3に記載の導電性素子。
- 上記凹凸形状の不整合が、隣接する単位領域間の重なり、隙間、または、未転写部である請求項2または3に記載の導電性素子。
- 上記単位領域間は、上記エネルギー線硬化性樹脂組成物の硬化度に不整合を生じることなく繋がっている請求項2から5のいずれかに記載の導電性素子。
- 上記エネルギー線硬化性樹脂組成物の硬化度の不整合が、重合度の差である請求項6に記載の導電性素子。
- 上記形状層は、上記基体の表面に塗布されたエネルギー線硬化性樹脂組成物を、上記基体とは反対の側から硬化反応を進行させることにより形成されている請求項1から7のいずれかに記載の導電性素子。
- 上記単位領域は、回転原盤の回転面を1回転することにより形成される転写領域である請求項2に記載の導電性素子。
- 上記凹凸パターンは、凸状または凹状の複数の構造体を1次元配列または2次元配列することにより形成されている請求項2に記載の導電性素子。
- 上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第2の波面の波長λ2および上記第3の波面の波長λ3が、可視光の波長以下である請求項1から10のいずれかに記載の導電性素子。
(Am1/λm1)=0、0<(Am2/λm2)<(Am3/λm3)≦1.8 - 上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第1の波面の波長λ1、上記第2の波面の波長λ2および上記第3の波面の波長λ3が、可視光の波長以下である請求項1から10のいずれかに記載の導電性素子。
0<(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8 - 上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第2の波面の波長λ2および上記第3の波面の波長λ3が、100μm以下である請求項1から10のいずれかに記載の導電性素子。
(Am1/λm1)=0、0<(Am2/λm2)<(Am3/λm3)≦1.8 - 上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たし、
上記第1の波面の波長λ1、上記第2の波面の波長λ2および上記第3の波面の波長λ3が、100μm以下である請求項1から10のいずれかに記載の導電性素子。
0<(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8 - 上記第3の波面上に形成された第3の層をさらに備え、
上記第3の層は、上記第2の層の一部の層からなり、
上記第1の層、上記第2の層および上記第3の層が、以下の関係を満たす請求項1から10のいずれかに記載の導電性素子。
S1>S2>S3
(但し、S1:第1の層の単位面積、S2:第2の層の単位面積、S3:第3の層の単位面積) - 上記第1の層および上記第2の層はそれぞれ、上記第1の波面および上記第2の波面上に連続的に形成されているのに対して、上記第3の層は、上記第3の波面上に不連続的に形成されている請求項15に記載の導電性素子。
- 上記第3の波面上に形成された第3の層をさらに備え、
上記第1の層、上記第2の層、および上記第3の層が、以下の関係を満たす請求項1から10のいずれかに記載の導電性素子。
d1>d2>d3
(但し、d1:第1の層の平均厚さ、d2:第2の層の平均厚さ、d3:第3の層の平均厚さ) - 請求項1から17のいずれかに記載の導電性素子を備える配線素子。
- 基体の表面にエネルギー線硬化性樹脂組成物を塗布し、
上記基体の表面に塗布されたエネルギー線硬化性樹脂組成物に対して回転原盤の回転面を回転密着させながら、上記回転原盤内に設けられたエネルギー線源から放射されたエネルギー線を上記回転面を介して照射し、上記エネルギー線硬化性樹脂組成物を硬化させることにより、第1の波面、第2の波面および第3の波面を有する形状層を上記基体の表面に形成し、
上記第1の波面、上記第2の波面および上記第3の波面上に積層膜を形成し、
上記第1の波面、上記第2の波面および上記第3の波面のうち、上記第3の波面上に形成された積層膜を除去するのに対して、上記第1の波面上に形成された積層膜を第1の層として残すとともに、上記第2の波面上に形成された積層膜の一部の層を第2の層として残すことにより、導電パターン部を形成する
ことを含み、
上記第1の波面、上記第2の波面および上記第3の波面が、以下の関係を満たす導電性素子の製造方法。
0≦(Am1/λm1)<(Am2/λm2)<(Am3/λm3)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、Am3:第3の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長、λm3:第3の波面の平均波長) - 請求項1から18のいずれかに記載の導電性素子、または、配線素子を作製するための原盤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012075247 | 2012-03-28 | ||
| JP2012075247 | 2012-03-28 | ||
| PCT/JP2013/057324 WO2013146331A1 (ja) | 2012-03-28 | 2013-03-08 | 導電性素子およびその製造方法、配線素子、ならびに原盤 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013146331A1 JPWO2013146331A1 (ja) | 2015-12-10 |
| JP6032280B2 true JP6032280B2 (ja) | 2016-11-24 |
Family
ID=49259595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014507683A Expired - Fee Related JP6032280B2 (ja) | 2012-03-28 | 2013-03-08 | 導電性素子およびその製造方法、配線素子、ならびに原盤 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9288891B2 (ja) |
| JP (1) | JP6032280B2 (ja) |
| CN (1) | CN104185878A (ja) |
| TW (1) | TW201415067A (ja) |
| WO (1) | WO2013146331A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140001504A (ko) * | 2012-06-27 | 2014-01-07 | 엘지이노텍 주식회사 | 터치 패널의 전극 기판 및 그 제조 방법 |
| JP2014021401A (ja) * | 2012-07-20 | 2014-02-03 | Dexerials Corp | 導電性光学素子、入力素子、および表示素子 |
| KR102187138B1 (ko) * | 2013-12-30 | 2020-12-07 | 삼성디스플레이 주식회사 | 도전 패턴 형성 방법 및 도전 패턴을 포함하는 전자 장치 |
| TWI587763B (zh) * | 2015-11-17 | 2017-06-11 | The use of gravure printing method to form conductive totem | |
| US10318043B2 (en) * | 2016-03-24 | 2019-06-11 | Gm Global Technology Operations Llc. | Dynamic adjustment of touch sensitive area in a display assembly |
| US10959326B2 (en) * | 2017-11-07 | 2021-03-23 | Dai Nippon Printing Co., Ltd. | Stretchable circuit substrate and article |
| KR102612177B1 (ko) * | 2018-10-31 | 2023-12-08 | 미쓰이 가가쿠 가부시키가이샤 | 벤더블 배선 기판, 신축할 수 있는 배선 기판 및 그들에 의한 전자 디바이스 |
| US20210325777A1 (en) * | 2020-04-20 | 2021-10-21 | Applied Materials, Inc. | Methods for increasing the refractive index of high-index nanoimprint lithography films |
| JP7374059B2 (ja) * | 2020-09-25 | 2023-11-06 | コネクテックジャパン株式会社 | 配線形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005149807A (ja) | 2003-11-12 | 2005-06-09 | Three M Innovative Properties Co | 画像表示パネル用基板の製造方法 |
| US20090252932A1 (en) * | 2004-12-15 | 2009-10-08 | Kuraray Co., Ltd. | Actinic energy ray curable resion composition and use thereof |
| CN101663600B (zh) * | 2007-02-09 | 2011-06-15 | 三菱丽阳株式会社 | 透明成形体及使用其的防反射物品 |
| JP4935513B2 (ja) * | 2007-06-06 | 2012-05-23 | ソニー株式会社 | 光学素子およびその製造方法、ならびに光学素子作製用複製基板およびその製造方法 |
| JP4553031B2 (ja) | 2008-04-25 | 2010-09-29 | ソニー株式会社 | タッチパネル及びその製造方法 |
| TWI467214B (zh) * | 2009-09-02 | 2015-01-01 | Dexerials Corp | A conductive optical element, a touch panel, an information input device, a display device, a solar cell, and a conductive optical element |
| JP4626721B1 (ja) | 2009-09-02 | 2011-02-09 | ソニー株式会社 | 透明導電性電極、タッチパネル、情報入力装置、および表示装置 |
| JP5440165B2 (ja) | 2009-12-28 | 2014-03-12 | デクセリアルズ株式会社 | 導電性光学素子、タッチパネル、および液晶表示装置 |
| JP5659551B2 (ja) | 2010-04-28 | 2015-01-28 | ソニー株式会社 | 透明導電性素子、入力装置、および表示装置 |
| JP5071563B2 (ja) | 2011-01-19 | 2012-11-14 | ソニー株式会社 | 透明導電性素子、入力装置、および表示装置 |
| JP5782719B2 (ja) | 2011-01-19 | 2015-09-24 | デクセリアルズ株式会社 | 透明導電性素子、入力装置、および表示装置 |
| JP5640854B2 (ja) | 2011-03-25 | 2014-12-17 | ソニー株式会社 | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、電子機器、ならびに原盤 |
| JP2013073334A (ja) | 2011-09-27 | 2013-04-22 | Mitsubishi Rayon Co Ltd | 静電容量方式タッチパネル用導電性透明積層体、静電容量方式タッチパネルおよび画像表示装置 |
-
2013
- 2013-02-27 TW TW102107079A patent/TW201415067A/zh unknown
- 2013-03-08 CN CN201380015452.0A patent/CN104185878A/zh active Pending
- 2013-03-08 JP JP2014507683A patent/JP6032280B2/ja not_active Expired - Fee Related
- 2013-03-08 WO PCT/JP2013/057324 patent/WO2013146331A1/ja not_active Ceased
- 2013-03-08 US US14/387,145 patent/US9288891B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20150027759A1 (en) | 2015-01-29 |
| JPWO2013146331A1 (ja) | 2015-12-10 |
| TW201415067A (zh) | 2014-04-16 |
| US9288891B2 (en) | 2016-03-15 |
| CN104185878A (zh) | 2014-12-03 |
| WO2013146331A1 (ja) | 2013-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6032280B2 (ja) | 導電性素子およびその製造方法、配線素子、ならびに原盤 | |
| JP5640854B2 (ja) | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、電子機器、ならびに原盤 | |
| JP6077194B2 (ja) | 導電性光学素子ならびに情報入力装置および表示装置 | |
| US9116289B2 (en) | Transparent conductive element, information input apparatus, and display apparatus | |
| JP5720278B2 (ja) | 導電性素子およびその製造方法、情報入力装置、表示装置、ならびに電子機器 | |
| TWI480572B (zh) | A transparent conductive element, an input device, and a display device | |
| TWI446368B (zh) | A transparent conductive element, an input device, and a display device | |
| EP2876468A1 (en) | Conductive optical element, input element and display element | |
| JP5866765B2 (ja) | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 | |
| JP2015028874A (ja) | 導電性積層体、及びその製造方法、情報入力装置、並びに表示装置 | |
| US9709706B2 (en) | Optical unit, imaging device, electronic apparatus, and master | |
| JP5895335B2 (ja) | 積層体、成型素子、および光学素子 | |
| JP2012061832A (ja) | 積層体の製造方法、原盤および転写装置 | |
| JP2012216084A (ja) | 情報入力装置 | |
| JP5552887B2 (ja) | 配線構造体、およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161010 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6032280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |