Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6042266B2 - プログラマブルロジックデバイス及び半導体装置 - Google Patents
[go: Go Back, main page]

JP6042266B2 - プログラマブルロジックデバイス及び半導体装置 - Google Patents

プログラマブルロジックデバイス及び半導体装置 Download PDF

Info

Publication number
JP6042266B2
JP6042266B2 JP2013104627A JP2013104627A JP6042266B2 JP 6042266 B2 JP6042266 B2 JP 6042266B2 JP 2013104627 A JP2013104627 A JP 2013104627A JP 2013104627 A JP2013104627 A JP 2013104627A JP 6042266 B2 JP6042266 B2 JP 6042266B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
switch
electrically connected
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013104627A
Other languages
English (en)
Other versions
JP2014158250A (ja
JP2014158250A5 (ja
Inventor
池田　隆之
隆之 池田
黒川　義元
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013104627A priority Critical patent/JP6042266B2/ja
Publication of JP2014158250A publication Critical patent/JP2014158250A/ja
Publication of JP2014158250A5 publication Critical patent/JP2014158250A5/ja
Application granted granted Critical
Publication of JP6042266B2 publication Critical patent/JP6042266B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17792—Structural details for adapting physical parameters for operating speed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、ハードウェアの構成を変更することができるプログラマブルロジックデバイスと、上記プログラマブルロジックデバイスを用いた半導体装置などに関する。
プログラマブルロジックデバイス（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）は、適当な規模のロジックエレメント（基本ブロック）で論理回路が構成されており、各ロジックエレメントの機能や、ロジックエレメント間の接続構造を、製造後において変更できることを特徴とする。具体的に、上記ＰＬＤは、複数のロジックエレメントと、ロジックエレメント間の接続を制御する配線リソースと、レジスタとを有する。上記レジスタは、各ロジックエレメントの機能と、配線リソースにより構成されるロジックエレメント間の接続構造とを定義するためのデータ（コンフィギュレーションデータ）が、格納される。
コンフィギュレーションデータを格納するためのレジスタは、コンフィギュレーションメモリと呼ばれる。コンフィギュレーションデータのコンフィギュレーションメモリへの格納は、コンフィギュレーションと呼ばれる。特に、コンフィギュレーションメモリへのコンフィギュレーションデータの新たな格納は、リコンフィギュレーション（再構成）と呼ばれる。
ところで、動的再構成（ダイナミックリコンフィギュレーション）と呼ばれる、動作中における論理回路の再構成が可能なＰＬＤは、通常のＰＬＤに比べて面積効率が高いという利点を有する。マルチコンテキスト方式は、ロジックエレメントまたは配線リソースにそれぞれ対応するコンフィギュレーションメモリに、メモリエレメントから読み出されたコンフィギュレーションデータを格納することで、動的再構成を実現する手法である。マルチコンテキスト方式は、メモリエレメントから順にコンフィギュレーションデータをロジックエレメントまたは配線リソースに対応するコンフィギュレーションメモリに送ることで動的再構成を実現する構成情報配送方式に比べて、論理回路の再構成を高速で行うことができる。
下記の特許文献１には、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）から送られてきたコンフィギュレーションデータを、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で構成されるコンフィギュレーションメモリに格納することで、短時間でリコンフィギュレーションを行うプログラマブルＬＳＩについて記載されている。
特開平１０−２８５０１４号公報
ところで、上記マルチコンテキスト方式を用いたＰＬＤは、メモリエレメントに加えてコンフィギュレーションメモリを設ける必要があるため、構成情報配送方式などの動的再構成を実現する他の手法に比べると、メモリエレメント及びコンフィギュレーションメモリなどの記憶装置のＰＬＤに占める面積が大きく、面積効率が高いという動的再構成の利点を生かし切れていない。特に、ＳＲＡＭは１メモリセルあたりの素子数が多いので、記憶装置の面積を小さく抑えることが難しい。また、ＤＲＡＭは、メモリセルあたりの素子数がＳＲＡＭに比べて少ないので、記憶装置の面積を小さく抑えるには有利であるが、リフレッシュが必要であるために消費電力を抑えることが難しい。
また、プログラマブルロジックデバイスにおける設計の自由度を高めると、配線リソースに含まれるスイッチの数は増加する傾向にある。配線リソースのスイッチの導通状態または非導通状態の選択（スイッチング）は、コンフィギュレーションデータにより定められるので、上記スイッチの数が増加すると、プログラマブルロジックデバイスの回路規模の割には、一の回路構成に対応するコンフィギュレーションデータの容量が大きくなる。よって、コンフィギュレーションメモリへのコンフィギュレーションデータの伝送に時間を要する。また、上記スイッチの数が増加すると大きな記憶容量のメモリエレメントまたはコンフィギュレーションメモリが必要となり、記憶装置の面積を小さく抑えることが難しくなる。また、スイッチの数が増加すると、プログラマブルロジックデバイス内部において、スイッチを経由した信号の遅延が顕著になり、プログラマブルロジックデバイスの高速動作が阻まれる。
また、配線リソースのスイッチに接続された各種配線は、プログラマブルロジックデバイスの電源を切断した後、その電位が不定状態になる場合がある。さらに、コンフィギュレーションメモリに用いられる記憶素子の構成によっては、配線リソースに含まれるスイッチのスイッチングを定めるコンフィギュレーションデータが、プログラマブルロジックデバイスの電源を切断した際に、消失する場合がある。例えば、上記特許文献１に記載のプログラマブルＬＳＩでは、コンフィギュレーションメモリがＳＲＡＭで構成されているため、プログラマブルロジックデバイスの電源を切断すると、コンフィギュレーションデータは消失する。そして、配線の電位が不定状態となった場合、さらには、コンフィギュレーションデータが消失した場合、通常の動作時には電気的に分離している配線どうしが、プログラマブルロジックデバイスの電源を投入した後に上記スイッチを介して導通状態になってしまうことがある。この場合、上記配線間で電位が異なると、これらの配線に大量の電流が流れることで、プログラマブルロジックデバイスの破損が引き起こされる可能性がある。
上述したような技術的背景のもと、本発明の一態様は、設計の自由度を高めつつ、ロジックエレメント間の接続を制御するスイッチの数を少なく抑えることができるプログラマブルロジックデバイスの提供を、課題の一つとする。また、本発明の一態様は、信頼性の高いプログラマブルロジックデバイスの提供を、課題の一つとする。
また、本発明は、上記プログラマブルロジックデバイスを用いることで、高速動作、或いは高信頼性を実現することができる半導体装置の提供を、課題の一つとする。
また、プログラマブルロジックデバイスの回路規模が増大すると、より大きな記憶容量を有するコンフィギュレーションメモリが必要となるため、プログラマブルロジックデバイスの面積を小さく抑えるのが難しくなる。
そこで、本発明の一態様は、回路規模が増大してもレイアウトの面積を小さく抑えることができるプログラマブルロジックデバイスの提供を、課題の一つとする。
また、本発明の一態様は、記憶装置の面積を小さく抑えることができるプログラマブルロジックデバイスの提供を、課題の一つとする。また、本発明の一態様は、論理回路の再構成を高速で行うことができ、記憶装置の面積を小さく抑えることができるプログラマブルロジックデバイスの提供を、課題の一つとする。また、本発明の一態様は、論理回路の再構成を高速で行うことができ、記憶装置の面積を小さく抑えることができ、高速動作を実現することができるプログラマブルロジックデバイスの提供を、課題の一つとする。
また、本発明の一態様は、上記プログラマブルロジックデバイスを用いることで、小型化、或いは高機能化を実現することができる半導体装置の提供を、課題の一つとする。
または、本発明の一態様は、新規な半導体装置などの提供を、課題の一つとする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の第一の態様では、配線リソースに含まれるスイッチ回路に、その導通状態を保持する記憶装置としての機能を付加する。具体的に上記スイッチ回路は、配線または端子どうしの電気的な接続を制御する、第１スイッチとして機能する第１トランジスタと、コンフィギュレーションデータによって定められた量の電荷を、当該第１トランジスタのゲートにおいて供給、保持、放出するための、第２スイッチとして機能する第２トランジスタとを有する組を、複数有する。そして、コンフィギュレーションデータに従って、上記複数組の一において上記第１トランジスタが導通状態になることで、複数の配線とロジックエレメントが有する入力端子との間の、スイッチ回路を介した接続構造が定まる。
シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域を有するトランジスタは、通常のシリコンやゲルマニウムなどの半導体にチャネル形成領域を有するトランジスタに比べて、オフ電流を極めて小さくすることができる。シリコンよりもバンドギャップが広く、真性キャリア密度をシリコンよりも低くできる半導体としては、例えば、シリコンの２倍以上の大きなバンドギャップを有する、酸化物半導体、炭化シリコン、窒化ガリウムなどが挙げられる。
第２トランジスタは、第１トランジスタのゲートに保持されている電荷がリークするのを防ぐために、オフ電流が著しく小さいことが望ましい。よって、上述したような、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域を有するトランジスタは、第２トランジスタとして用いるのに好適である。
上記構成を有するスイッチ回路では、コンフィギュレーションデータによって、配線または端子どうしの電気的な接続を制御する第１トランジスタの導通状態が定められ、オフ電流の著しく小さい第２トランジスタにより、上記導通状態が保持される。よって、本発明の一態様に係るプログラマブルロジックデバイスでは、スイッチ回路が、コンフィギュレーションメモリとしての機能と、メモリエレメントとしての機能を併せ持っており、なおかつ、各組の素子数がＳＲＡＭよりも小さいので、コンフィギュレーションメモリと、メモリエレメントとを両方設ける従来の構成のプログラマブルロジックデバイスよりも、コンフィギュレーションデータを格納するための記憶装置の面積を、小さく抑えることができる。
また、上記第２トランジスタのオフ電流は、シリコン膜にチャネル形成領域を有するトランジスタよりも小さいので、当該スイッチ回路におけるデータの保持時間をＤＲＡＭよりも長くすることができる。よって、データの書き直しの頻度を少なくでき、それにより消費電力を小さく抑えることができる。
さらに、本発明の第一の態様に係るプログラマブルロジックデバイスは、複数の第１ロジックエレメントを有する列と、複数の第２ロジックエレメントを有する列と、複数の第３ロジックエレメントを有する列とを、少なくとも有する。また、本発明の一態様に係るプログラマブルロジックデバイスは、複数の第１ロジックエレメントがそれぞれ有する出力端子に、電気的に接続された複数の第１配線と、複数の第２ロジックエレメントがそれぞれ有する出力端子に、電気的に接続された複数の第２配線と、複数の第３ロジックエレメントがそれぞれ有する出力端子に、電気的に接続された複数の第３配線とを有する。また、第１配線及び第２配線は、複数の第１ロジックエレメントと複数の第２ロジックエレメントの間に設けられ、第３配線は、複数の第１ロジックエレメントと複数の第２ロジックエレメントの間に設けられ、なおかつ、複数の第２ロジックエレメントと複数の第３ロジックエレメントの間に設けられている。
また、本発明の第一の態様では、第１配線、第２配線、及び第３配線と、上記複数の第２ロジックエレメントがそれぞれ有する入力端子の電気的な接続は、複数の上記スイッチ回路により制御されている。具体的には、各スイッチ回路において、コンフィギュレーションデータに従い、上記複数組の一において上記第１トランジスタが導通状態になることで、第１配線、第２配線、及び第３配線と、上記複数の第２ロジックエレメントがそれぞれ有する入力端子の間の、電気的な接続構造が定められる。
本発明の第一の態様では、上記構成により、一の第２ロジックエレメントと一の第２ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。また、一の第１ロジックエレメントと一の第２ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。また、一の第２ロジックエレメントと一の第３ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。よって、本発明の一態様では、プログラマブルロジックデバイスにおける設計の自由度を高めつつ、配線リソースに含まれるスイッチ回路の数を抑えることができる。
本発明の第二の態様では、配線リソースに含まれるスイッチ回路が、第１スイッチと、上記第１スイッチを介してコンフィギュレーションデータを含む信号が与えられるノードの電位に従って配線どうしの電気的な接続を制御する第２スイッチとを少なくとも有する組を、複数有するものとする。そして、コンフィギュレーションデータに従って、上記複数の組の一において上記第２スイッチが導通状態になることで、複数のロジックエレメントの出力端子にそれぞれ接続された複数の配線の１つと、一のロジックエレメントの入力端子に電気的に接続された配線の１つとの、スイッチ回路を介した接続構造が定められる。
さらに、本発明の第二の態様に係るプログラマブルロジックデバイスは、複数の第１ロジックエレメントを有する列と、複数の第２ロジックエレメントを有する列と、複数の第３ロジックエレメントを有する列とを、少なくとも有する。そして、複数の第１ロジックエレメントが有する出力端子にそれぞれ電気的に接続された複数の配線を第１配線とし、複数の第２ロジックエレメントが有する出力端子にそれぞれ電気的に接続された複数の配線を第２配線とし、複数の第３ロジックエレメントが有する出力端子にそれぞれ電気的に接続された複数の配線を第３配線とすると、本発明の一態様では、複数の第１配線及び複数の第２配線は、複数の第１ロジックエレメントを有する列と、複数の第２ロジックエレメントを有する列の間に設けられ、複数の第３配線は、複数の第１ロジックエレメントを有する列と複数の第２ロジックエレメントを有する列の間に設けられ、なおかつ、複数の第２ロジックエレメントを有する列と複数の第３ロジックエレメントを有する列の間に設けられているものとする。
そして、複数の第２ロジックエレメントが有する入力端子にそれぞれ電気的に接続された複数の配線を第４配線とすると、本発明の一態様では、複数の第１配線、複数の第２配線、及び複数の第３配線と、複数の第４配線との電気的な接続は、複数の上記スイッチ回路により制御されている。具体的には、コンフィギュレーションデータに従い、各スイッチ回路の上記複数の組の一において上記第２スイッチが導通状態になることで、複数の第１配線、複数の第２配線、及び複数の第３配線のいずれか１つと、複数の第４配線のいずれか１つとの電気的な接続構造が定められる。
本発明の第二の態様では、上記構成により、一の第２ロジックエレメントと、他の一の第２ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。また、一の第１ロジックエレメントと一の第２ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。また、一の第２ロジックエレメントと一の第３ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。よって、本発明の一態様では、プログラマブルロジックデバイスにおける設計の自由度を高めつつ、配線リソースに含まれるスイッチ回路の数を抑えることができる。
さらに、本発明の第二の態様に係るプログラマブルロジックデバイスは、第１乃至第３ロジックエレメントのいずれか１つが有する入力端子に電気的に接続された配線と、所定の電位が与えられた配線との電気的な接続を制御するスイッチが、設けられている。本発明の一態様では、上記構成により、入力端子に電気的に接続された上記配線の電位を、所定の高さになるよう初期化することができる。よって、プログラマブルロジックデバイスの電源が切断された後に、入力端子に電気的に接続された上記配線の電位が不定状態となることで、さらには、コンフィギュレーションデータが消失することで、電源が投入された後、入力端子に電気的に接続された上記配線と、出力端子に電気的に接続された複数の配線どうしが導通状態になっても、上記配線間に流れる電流が入力端子からロジックエレメント内に流れ込むのを防ぐことができ、それにより、プログラマブルロジックデバイスの破損が引き起こされるのを、防ぐことができる。また、プログラマブルロジックデバイスに電源が投入された直後は、ロジックエレメントの入力端子が、ハイレベルとローレベルの間の中間電位になってしまう場合がある。中間電位がロジックエレメントの入力端子に与えられると、ロジックエレメントの有するＣＭＯＳ回路において貫通電流が生じやすい。しかし、本発明の一態様では、上記構成により、電源が投入された後に入力端子が中間電位になるのを防ぐことができるので、上記貫通電流が生じるのを防ぐことができる。
また、初期化を行うための上記スイッチに加えて、本発明の第二の態様に係るプログラマブルロジックデバイスには、入力端子に電気的に接続された配線の電位を、ハイレベルかローレベルのいずれか一方に保つ機能を有するラッチが設けられていても良い。本発明の一態様では、上記構成により、電源が投入された後に、入力端子の電位をハイレベルかローレベルのいずれか一方に保つことができるので、上記貫通電流が生じるのを防ぐことができる。
また、本発明の第三の態様では、ロジックエレメントに含まれるコンフィギュレーションメモリが、第１スイッチと、上記第１スイッチを介してコンフィギュレーションデータを含む第１信号が与えられる第１ノードの電位に従って、第１電位が与えられる第１配線と、第２配線との電気的な接続を制御する第２スイッチと、第３スイッチと、上記第３スイッチを介して上記第１信号に対して極性が反転している第２信号が与えられる第２ノードの電位に従って、前記第１電位よりも低い第２電位が与えられる第３配線と、上記第２配線との電気的な接続を制御する第４スイッチと、第２配線の電位の第４配線への出力を制御する第５スイッチとを、複数有するものとする。そして、上記コンフィギュレーションデータに従って、上記ロジックエレメントで行われる論理演算が定義されるものとする。
本発明の第三の態様では、上記構成により、コンフィギュレーションデータに従って、第１の電位または第２の電位を、第４配線に与えることができる。よって、コンフィギュレーションデータをコンフィギュレーションメモリから読み出す前に、第４配線をプリチャージしなくとも、正確にコンフィギュレーションデータを読み出すことができる。そのため、コンフィギュレーションメモリの駆動回路に、プリチャージを行うための回路を設ける必要がなく、プログラマブルロジックデバイスの面積を小さく抑えることができる。
そして、本発明の第四の態様では、上述したようなコンフィギュレーションメモリをそれぞれ有する複数のロジックエレメントが列を為しており、上記複数のロジックエレメントにそれぞれ含まれるコンフィギュレーションメモリが、行列状に配置されているものとする。さらに、本発明の第四の態様では、配線リソースに含まれる複数のスイッチ回路も行列状に配置されているものとする。
第三の態様のコンフィギュレーションメモリでは、第１スイッチと第２スイッチとで構成される部分と、第３スイッチと第４スイッチとで構成される部分とが、第二の態様のスイッチ回路における、第１スイッチと第２スイッチとで構成される部分と、各スイッチの接続構成が同じである。よって、本発明の第四の態様では、コンフィギュレーションメモリとスイッチ回路とを行列状に配置させることで、コンフィギュレーションメモリの動作と、スイッチ回路の動作とを、同一の駆動回路で制御することが可能となる。よって、スイッチ回路の駆動回路と、コンフィギュレーションメモリの駆動回路とを別個に設ける場合に比べて、プログラマブルロジックデバイスの面積を小さく抑えることができる。
本発明の一態様により、記憶装置の面積を小さく抑えることができるプログラマブルロジックデバイスを提供できる。また、本発明の一態様により、論理回路の再構成を高速で行うことができ、記憶装置の面積を小さく抑えることができるプログラマブルロジックデバイスを提供できる。また、本発明の一態様により、論理回路の再構成を高速で行うことができ、記憶装置の面積を小さく抑えることができ、高速動作を実現することができるプログラマブルロジックデバイスを提供できる。また、本発明の一態様では、上記プログラマブルロジックデバイスを用いることで、小型化、或いは高機能化を実現することができる半導体装置を提供できる。
本発明の一態様により、設計の自由度を高めつつ、ロジックエレメント間の接続を制御するスイッチの数を少なく抑えることができるプログラマブルロジックデバイスを提供できる。また、本発明の一態様により、信頼性の高いプログラマブルロジックデバイスを提供できる。また、本発明の一態様により、高速動作、或いは高信頼性を実現することができる半導体装置を提供できる。
また、本発明の一態様により、回路規模が増大してもレイアウトの面積を小さく抑えることができるプログラマブルロジックデバイスを提供できる。また、本発明の一態様により、小型化された半導体装置を提供できる。
ＰＬＤ及びスイッチ回路の構成を示す図。 スイッチ回路の構成を示す図。 スイッチ回路の構成を示す図。 スイッチ回路の構成を示す図。 タイミングチャート。 スイッチ回路の構成を示す図。 タイミングチャート。 スイッチ回路の構成を示す図。 スイッチ回路の構成を示す図。 スイッチ回路の構成を示す図。 タイミングチャート。 スイッチ回路の構成を示す図。 セルの構成を示す図。 ラッチの構成を示す図。 ＰＬＤの構成を示す図。 ロジックエレメントの構成を示す図。 ＰＬＤの上面図。 ＬＵＴの構成を示す図。 セルの断面図。 トランジスタの断面図。 トランジスタの積層構造を示す図。 トランジスタの積層構造を示す図。 トランジスタの積層構造を示す図。 コンフィギュレーションメモリの回路図。 ロジックエレメントの構成例を示す図。 ＩＯの構成例を示す図。 トライステートバッファの回路図。 ＰＬＤのマスク図面。 ＰＬＤの構成例を示す図。 セルの回路図と、タイミングチャート。 オーバードライブ電圧と、遅延時間の関係を示す図。 ＰＬＤの顕微鏡写真。 リングオシレータにおける、発振周波数の経時変化を示す図。 電子機器の図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本発明のプログラマブルロジックデバイスは、マイクロプロセッサ、画像処理回路、半導体表示装置用のコントローラ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラなどの、半導体素子を用いた各種半導体集積回路をその範疇に含む。また、本発明の半導体装置は、上記半導体集積回路を用いたＲＦタグ、半導体表示装置などの各種装置を、その範疇に含む。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体素子を駆動回路に有しているその他の半導体表示装置が、その範疇に含まれる。
〈ＰＬＤの構成例〉
本発明の一態様に係るＰＬＤには、複数のＬＥ（ロジックエレメント）を有する列が、複数配置されており、各列間に、複数の配線と複数のスイッチ回路とが配置されている。図１（Ａ）に、本発明の一態様に係るＰＬＤ１００の一部を、例示する。
図１（Ａ）では、複数のＬＥ１０１を有する第１の列１０２−１と、複数のＬＥ１０１を有する第２の列１０２−２と、複数のＬＥ１０１を有する第３の列１０２−３とが、ＰＬＤ１００に設けられている。図１（Ａ）では、図面に向かって左側から順に、第１の列１０２−１、第２の列１０２−２、及び第３の列１０２−３が、並列に配置されている場合を例示している。
また、図１（Ａ）では、複数の配線１０３と、複数の配線１０４と、複数の配線１０５と、複数の配線１０６と、複数の配線１０７と、複数の配線１０８と、複数の配線１０９とが、ＰＬＤ１００に設けられている。
そして、第１の列１０２−１が有する各ＬＥ１０１の第１出力端子は、複数の配線１０３のいずれか一つに、それぞれ接続されている。第１の列１０２−１が有する各ＬＥ１０１の第２出力端子は、複数の配線１０４のいずれか一つに、それぞれ接続されている。
また、第２の列１０２−２が有する各ＬＥ１０１の第１出力端子は、複数の配線１０６のいずれか一つに、それぞれ接続されている。第２の列１０２−２が有する各ＬＥ１０１の第２出力端子は、複数の配線１０７のいずれか一つに、それぞれ接続されている。
また、第３の列１０２−３が有する各ＬＥ１０１の第１出力端子は、複数の配線１０５のいずれか一つに、それぞれ接続されている。第３の列１０２−３が有する各ＬＥ１０１の第２出力端子は、複数の配線１０９のいずれか一つに、それぞれ接続されている。
なお、各ＬＥ１０１が有する第１出力端子の数と、第２出力端子の数は、必ずしも一つとは限らず、いずれか一方が複数であっても良いし、両方とも複数であっても良い。ただし、第１出力端子が複数であっても、第２出力端子が複数であっても、一の配線には、必ず一の出力端子が接続されるものとする。すなわち、列１０２が有するＬＥ１０１の数がＹ（Ｙは自然数）であるならば、ＰＬＤ１００は、第１出力端子に接続されるＹ本の配線と、第２出力端子に接続されるＹ本の配線とを、少なくとも有する。
また、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
そして、第１の列１０２−１は、複数の配線１０３と複数の配線１０４の間に配置されている。第２の列１０２−２は、複数の配線１０６と複数の配線１０７の間に配置されている。第３の列１０２−３は、複数の配線１０５と複数の配線１０９の間に配置されている。
さらに、第２の列１０２−２が有する各ＬＥ１０１の第１出力端子に接続された複数の配線１０６は、第１の列１０２−１と第２の列１０２−２の間と、第１の列１０２−１と、図１（Ａ）の図面に向かって第１の列１０２−１の左側に配置されるＬＥ１０１の列（図示せず）の間とに、跨るように配置されている。第３の列１０２−３が有する各ＬＥ１０１の第１出力端子に接続された複数の配線１０５は、第１の列１０２−１と第２の列１０２−２の間と、第２の列１０２−２と第３の列１０２−３の間とに、跨るように配置されている。また、図１（Ａ）の図面に向かって第３の列１０２−３の右側に配置される各ＬＥ１０１（図示せず）の、第１出力端子に接続された複数の配線１０８は、第２の列１０２−２と第３の列１０２−３の間と、第３の列１０２−３と第３の列１０２−３の右側に配置されるＬＥ１０１の列（図示せず）の間とに、跨るように配置されている。
すなわち、第Ｎの列（Ｎは３以上の自然数）に着目すると、上記列が有する各ＬＥ１０１の第１出力端子に接続された複数の配線は、第Ｎの列と第（Ｎ−１）の列の間と、第（Ｎ−１）の列と第（Ｎ−２）の列の間とに、跨るように配置されている。なお、Ｎが２である場合、第２の列が有する各ＬＥ１０１の第１出力端子に接続された複数の配線は、第２の列と第１の列の間と、第１の列とＩ／Ｏエレメント（ＩＯ）の間とに、跨るように配置される。上記ＩＯは、ＰＬＤ外部からＬＥ１０１への信号の入力、またはＬＥ１０１からＰＬＤ外部への信号の出力を制御する、インターフェースとしての機能を有する。
なお、図１（Ａ）に示したＬＥ１０１を有する列１０２と、複数の各種配線の位置関係は、本発明の一態様において、一例に相当する。本発明の一態様では、ＬＥ１０１を有する列１０２と複数の各種配線とが並列に配置されていれば良い。
また、本発明の一態様では、第（Ｎ−１）の列（Ｎは３以上の自然数）に着目すると、上記列が有する各ＬＥ１０１の第１出力端子に接続された複数の配線と、第Ｎの列が有する各ＬＥ１０１の第１出力端子に接続された複数の配線と、第（Ｎ−２）の列が有する各ＬＥ１０１の第２出力端子に接続された複数の配線とが、スイッチ回路１１０を介して、第（Ｎ−１）の列が有する各ＬＥ１０１の複数の入力端子に接続されている。
具体的に、図１（Ａ）の場合、例えば、第２の列１０２−２が有する各ＬＥ１０１の第１出力端子に接続された複数の配線１０６と、第３の列１０２−３が有する各ＬＥ１０１の第１出力端子に接続された複数の配線１０５と、第１の列１０２−１が有する各ＬＥ１０１の第２出力端子に接続された複数の配線１０４とが、スイッチ回路１１０を介して、第２の列１０２−２が有する各ＬＥ１０１の複数の入力端子に接続されている。
図１（Ｂ）に、図１（Ａ）に示した、複数の配線１０４、複数の配線１０５、及び複数の配線１０６と、第２の列１０２−２が有する各ＬＥ１０１の複数の入力端子の間の、接続を制御するスイッチ回路１１０の回路図を、抜き出して示す。図１（Ｂ）において、複数の配線１１１は、第２の列１０２−２が有する一のＬＥ１０１の複数の入力端子に、それぞれ接続されている。そして、スイッチ回路１１０は、複数のスイッチ回路１２０を有する。図１（Ｃ）に、図１（Ｂ）に示したスイッチ回路１１０のより具体的な構成例を示す。図１（Ｂ）に示したスイッチ回路１１０は、図１（Ｃ）に示すように、スイッチ回路１２０−１、スイッチ回路１２０−２、スイッチ回路１２０−３で示す、３つのスイッチ回路１２０を有する。
なお、図１（Ｃ）では、３本の配線１１１に対応するスイッチ回路１１０を例示しているため、スイッチ回路１１０が、スイッチ回路１２０−１、スイッチ回路１２０−２、及びスイッチ回路１２０−３の、３つのスイッチ回路１２０を有する場合が図示されている。スイッチ回路１１０が有するスイッチ回路１２０の数は、ＬＥ１０１が有する複数の入力端子の数に従って、定めることができる。
また、図１（Ｂ）及び図１（Ｃ）では、複数の配線１０４、複数の配線１０５、及び複数の配線１０６と、複数の配線１１１との接続を制御するスイッチ回路１１０を図示しているが、図１（Ａ）において複数の配線と複数の配線の間の接続を制御するスイッチ回路１１０は、同様の構成を有するものとする。
次いで、図１（Ｃ）に示すスイッチ回路１１０の、さらに具体的な構成例を図２に示す。図２では、複数の配線１０４、複数の配線１０５、及び複数の配線１０６と、スイッチ回路１１０との間の接続関係をより明確に示している。図２に示すように、各スイッチ回路１２０は、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の全てと、複数の配線１１１の一つとの間の接続を制御する。
具体的に、図２では、複数の配線１０４が、配線１０４−１、配線１０４−２、配線１０４−３を有し、複数の配線１０５が、配線１０５−１、配線１０５−２、配線１０５−３を有し、複数の配線１０６が、配線１０６−１、配線１０６−２、配線１０６−３を有する場合を例示している。また、図２では、複数の配線１１１が、配線１１１−１、配線１１１−２、配線１１１−３を有する場合を例示している。
そして、図２では、スイッチ回路１２０−１が、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の全てと、配線１１１−１との間の接続を制御する。具体的に、スイッチ回路１２０−１は、複数の配線１０４、複数の配線１０５、及び複数の配線１０６のうち、一の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と配線１１１−１とを接続する機能を有する。
また、スイッチ回路１２０−２は、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の全てと、配線１１１−２との間の接続を制御する。具体的には、スイッチ回路１２０−２は、複数の配線１０４、複数の配線１０５、及び複数の配線１０６のうち、一の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と配線１１１−２とを接続する機能を有する。
また、スイッチ回路１２０−３は、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の全てと、配線１１１−３との間の接続を制御する。具体的には、スイッチ回路１２０−３は、複数の配線１０４、複数の配線１０５、及び複数の配線１０６のうち、一の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と配線１１１−３とを接続する機能を有する。
〈スイッチ回路の構成例〉
次いで、スイッチ回路１２０の構成例について説明する。図３に、本発明の一態様に係るスイッチ回路１２０の構成を、例示する。スイッチ回路１２０は、スイッチ１３１と、スイッチ１３０とを少なくとも有する組を、複数有する。図３では、上記各組を、セル１４０として図示する。図３では、スイッチ回路１２０が、セル１４０−１乃至セル１４０−ｎ（ｎは自然数）で示される複数のセル１４０を、有する場合を例示している。
スイッチ１３１は、セル１４０内のノードＦＤへの、コンフィギュレーションデータを含む信号の電位の供給を、制御する機能を有する。具体的には、スイッチ１３１が導通状態（オン）であるとき、配線１２１に与えられたコンフィギュレーションデータを含む信号の電位が、ノードＦＤに供給される。また、スイッチ１３１が非導通状態（オフ）であるとき、ノードＦＤの電位が保持される。
スイッチ１３１における導通状態または非導通状態の選択は、配線１２２に与えられる信号の電位に従って行われる。図３では、セル１４０−１乃至セル１４０−ｎにおいて、スイッチ１３１の導通状態または非導通状態の選択が、配線１２２−１乃至配線１２２−ｎで示される複数の配線１２２にそれぞれ与えられる信号の電位に従って、行われる場合を例示している。
スイッチ１３０は、ノードＦＤの電位に従って、配線１２３と配線１１１の電気的な接続を制御する機能を有する。具体的には、スイッチ１３０が導通状態であるとき、配線１２３と配線１１１とが電気的に接続される。また、スイッチ１３０が非導通状態であるとき、配線１２３と配線１１１とは電気的に分離した状態となる。図３では、セル１４０−１乃至セル１４０−ｎにおいて、スイッチ１３０が、配線１２３−１乃至配線１２３−ｎで示される複数の配線１２３と、配線１１１との電気的な接続を、それぞれ制御する場合を例示している。
なお、配線１２３は、ＬＥやＩＯの出力端子に電気的に接続されており、配線１１１は、ＬＥやＩＯの入力端子に電気的に接続されている。よって、コンフィギュレーションデータに従い、セル１４０−１乃至セル１４０−ｎの少なくとも１つにおいて、スイッチ１３０が導通状態となることで、配線１２３−１乃至配線１２３−ｎで示される複数の配線１２３の少なくとも１つ、すなわちＬＥまたはＩＯの出力端子の少なくとも１つがスイッチ回路１２０によって選択され、選択された出力端子が、配線１１１、すなわちＬＥまたはＩＯの入力端子と、電気的に接続されることとなる。
なお、本明細書において入力端子とは、入力信号が与えられる配線などのノードを意味し、当該ノードを介して入力信号の電位、電圧、電流などが回路に与えられる。よって、入力端子に電気的に接続された配線も、入力端子の一部であると見なすことができる。また、本明細書において出力端子とは、出力信号が与えられる配線などのノードを意味し、当該ノードを介して出力信号の電位、電圧、電流などが回路から出力される。よって、出力端子に電気的に接続された配線も、出力端子の一部であると見なすことができる。
さらに、本発明の一態様に係るＰＬＤ１００では、配線１１１と、所定の電位が与えられた配線１２５との電気的な接続を制御するスイッチ１２６が、設けられている。スイッチ１２６は信号ＩＮＩＴに従ってスイッチングを行う。具体的に、スイッチ１２６が導通状態であるとき、配線１２５の電位が配線１１１に与えられ、スイッチ１２６が非導通状態であるとき、配線１２５の電位は配線１１１に与えられない。
本発明の一態様では、スイッチ１２６を導通状態とすることで、配線１１１の電位が所定の高さになるよう初期化することができる。なお、配線１１１や配線１２３の電位は、ＰＬＤ１００の電源が切断された後に不定状態となりやすい。また、ＰＬＤの電源が切断された後、コンフィギュレーションメモリが有する記憶素子の構成によっては、コンフィギュレーションデータが消失することがある。この場合、ＰＬＤに電源が投入されると、配線１１１と複数の配線１２３とがスイッチ回路１２０を介して導通状態になり、配線１１１と複数の配線１２３とで電位が異なる場合、これらの配線に大量の電流が流れることがある。しかし、本発明の一態様では、上述したように、配線１１１の電位を初期化することができるので、配線１１１と複数の配線１２３の間に大量に電流が流れるのを防ぐことができる。それにより、ＰＬＤの破損が引き起こされるのを、防ぐことができる。
また、ＰＬＤ１００に電源が投入された直後は、ＬＥ１０１の入力端子が、ハイレベルとローレベルの間の中間電位になってしまう場合がある。中間電位がＬＥ１０１の入力端子に与えられると、ＬＥ１０１の有するＣＭＯＳ回路において貫通電流が生じやすい。しかし、本発明の一態様では、上述したように、配線１１１の電位を初期化することができるので、電源が投入された直後においてＬＥ１０１の入力端子が中間電位になるのを防ぐことができ、よって、上記貫通電流が生じるのを防ぐことができる。
さらに、本発明の一態様に係るＰＬＤ１００では、ＰＬＤ１００に電源が投入され、配線１１１の電位を初期化した後、スイッチ回路１２０が有する全てのセル１４０においてスイッチ１３０が非導通状態となるようなコンフィギュレーションデータを、コンフィギュレーションメモリに書き込むようにしても良い。上記構成により、配線１１１と複数の配線１２３とを電気的に分離させることができるので、配線１１１と複数の配線１２３とで電位が異なる場合、スイッチ回路１２０を介してこれらの配線に大量の電流が流れるのを防ぐことができる。それにより、ＰＬＤ１００の破損が引き起こされるのを、防ぐことができる。
なお、図３に示すスイッチ回路１２０を図２に示すスイッチ回路１２０−１として用いる場合、図２に示す複数の配線１０４、複数の配線１０５、及び複数の配線１０６が、図３に示す配線１２３−１乃至配線１２３−ｎに相当し、図２に示す配線１１１−１が、図３に示す配線１１１に相当する。
また、図３に示すスイッチ回路１２０を図２に示すスイッチ回路１２０−２として用いる場合、図２に示す複数の配線１０４、複数の配線１０５、及び複数の配線１０６が、図３に示す配線１２３−１乃至配線１２３−ｎに相当し、図２に示す配線１１１−２が、図３に示す配線１１１に相当する。
また、図３に示すスイッチ回路１２０を図２に示すスイッチ回路１２０−３として用いる場合、図２に示す複数の配線１０４、複数の配線１０５、及び複数の配線１０６が、図３に示す配線１２３−１乃至配線１２３−ｎに相当し、図２に示す配線１１１−３が、図３に示す配線１１１に相当する。
上述したように、本発明の一態様では、ＬＥ１０１の出力端子に電気的に接続された配線１０４、配線１０５、配線１０６などの複数の配線のうち、一の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と、ＬＥ１０１の入力端子に電気的に接続された配線１１１などの一の配線とを、上記スイッチ回路１２０により電気的に接続する。そして、本発明の一態様では、上記構成を有するスイッチ回路１２０を含むスイッチ回路１１０と、スイッチ回路１１０により電気的な接続が制御される上記各種配線とを、第１の列１０２−１、第２の列１０２−２、第３の列１０２−３などのＬＥ１０１を含む列間に設けることで、図１（Ａ）に示したＰＬＤ１００において、第２の列１０２−２が有する一のＬＥ１０１と、第２の列１０２−２が有する別の一のＬＥ１０１の電気的な接続を、一のスイッチ回路１２０により制御することができる。また、第１の列１０２−１が有する一のＬＥ１０１と第２の列１０２−２が有する一のＬＥ１０１の電気的な接続を、一のスイッチ回路１２０により制御することができる。また、第２の列１０２−２が有する一のＬＥ１０１と第３の列１０２−３が有する一のＬＥ１０１の電気的な接続を、一のスイッチ回路１２０により制御することができる。よって、本発明の一態様では、ＰＬＤ１００における設計の自由度を高めつつ、配線リソースに含まれるスイッチ回路の数を抑えることができる。
〈スイッチ回路の具体的な構成例１〉
次いで、図３に示したスイッチ回路１２０の具体的な構成例について説明する。図４に、スイッチ回路１２０の回路構成を一例として示す。スイッチ回路１２０は、配線または端子どうしの電気的な接続を制御するトランジスタ１３０ｔと、コンフィギュレーションデータによって定められた量の電荷を、トランジスタ１３０ｔのゲートにおいて供給、保持、放出するための、オフ電流の著しく小さいトランジスタ１３１ｔとを、複数組有する。
図４では、上記各組を、セル１４０として図示する。図４に示すスイッチ回路１２０には、複数の配線１０４、複数の配線１０５、及び複数の配線１０６にそれぞれ対応したセル１４０が設けられている。なお、図２では、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の総数が９本である場合を例示しているため、図４では図２の構成に合わせて、スイッチ回路１２０が、セル１４０−１乃至セル１４０−９からなる９のセル１４０を有し、複数の配線１０４、複数の配線１０５、及び複数の配線１０６に対応する配線１２３が９本（配線１２３−１乃至１２３−９）である場合を例示する。
そして、各セル１４０は、トランジスタ１３０ｔ及びトランジスタ１３１ｔに加えて、トランジスタ１３０ｔのゲートに接続された容量素子１３２を、有する。なお、容量素子１３２は、トランジスタ１３０ｔのゲートに蓄積された電荷を保持する機能の他、トランジスタ１３０ｔのゲートを浮遊状態に保ちつつ、配線１２７の電位の変化分をトランジスタ１３０ｔのゲートの電位に加算する機能を有する。
具体的に、トランジスタ１３０ｔが有するソース及びドレインは、一方が配線１１１に接続され、他方が、複数の配線１０４、複数の配線１０５、及び複数の配線１０６のうちの一の配線に対応する、一の配線１２３に接続されている。トランジスタ１３１ｔが有するソース及びドレインは、一方がトランジスタ１３０ｔのゲートに接続され、他方が配線１２１に接続されている。トランジスタ１３１ｔのゲートは、複数の配線１２２（配線１２２−１乃至配線１２２−９）の一つに接続されている。容量素子１３２が有する一対の電極は、一方が複数の配線１２７（配線１２７−１乃至配線１２７−９）の一つに接続されており、他方がトランジスタ１３０ｔのゲートに接続されている。
なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
セル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
次いで、図４に示したスイッチ回路１２０の動作の一例について、図５に示すタイミングチャートを用いて説明する。ただし、図５に示すタイミングチャートでは、トランジスタ１３０ｔ及びトランジスタ１３１ｔがｎチャネル型である場合を例示している。
まず、時刻Ｔ１乃至時刻Ｔ６において行われる、コンフィギュレーションデータの第１の書き込みについて説明する。時刻Ｔ１乃至時刻Ｔ６において、配線１２７には接地電位ＧＮＤが与えられているものとする。
時刻Ｔ１乃至時刻Ｔ２において、複数の配線１２２のうち、配線１２２−１に、接地電位ＧＮＤよりも高いハイレベルの電位ＶＤＤを与え、他の配線１２２には、接地電位ＧＮＤよりも低いローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＳＳを与える。上記動作により、セル１４０−１が有するトランジスタ１３０ｔのゲート（ＦＤ１）には、電位ＶＳＳが与えられる。よって、セル１４０−１には、”０”のデジタル値に対応したコンフィギュレーションデータが格納される。
時刻Ｔ３乃至時刻Ｔ４において、複数の配線１２２のうち、配線１２２−２にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１にハイレベルの電位ＶＤＤを与える。上記動作により、セル１４０−２が有するトランジスタ１３０ｔのゲート（ＦＤ２）には、電位ＶＤＤが与えられる。よって、セル１４０−２には、”１”のデジタル値に対応したコンフィギュレーションデータが格納される。
時刻Ｔ５乃至時刻Ｔ６において、複数の配線１２２のうち、配線１２２−３にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＳＳを与える。上記動作により、セル１４０−３が有するトランジスタ１３０ｔのゲート（ＦＤ３）には、電位ＶＳＳが与えられる。よって、セル１４０−３には、”０”のデジタル値に対応したコンフィギュレーションデータが格納される。
なお、図５に示すタイミングチャートでは、セル１４０−１乃至セル１４０−３へのコンフィギュレーションデータの第１の書き込みについてのみ示しているが、セル１４０−４乃至セル１４０−９へのコンフィギュレーションデータの第１の書き込みも、同様に行う。ただし、セル１４０−１乃至セル１４０−９のうち、第１の書き込みにより”１”のデジタル値に対応したコンフィギュレーションデータが格納されるセル１４０は、一つのみである。
次いで、第１の書き込みによりセル１４０に格納されたコンフィギュレーションデータに従って行われる、第１の論理回路の切り換えについて説明する。
時刻Ｔ７乃至時刻Ｔ８において、配線１２７にハイレベルの電位ＶＤＤが与えられる。時刻Ｔ７乃至時刻Ｔ８において、セル１４０−１ではトランジスタ１３０ｔが非導通状態、セル１４０−２ではトランジスタ１３０ｔが導通状態、セル１４０−３ではトランジスタ１３０ｔが非導通状態である。したがって、配線１２３−２と配線１１１が導通状態となり、配線１２３−２の電位が配線１１１に与えられる。具体的に、図５に示すタイミングチャートでは、電位ＶＤＤが配線１１１に与えられる場合を例示している。
次いで、時刻Ｔ８乃至時刻Ｔ１３において行われる、コンフィギュレーションデータの第２の書き込みについて説明する。時刻Ｔ８乃至時刻Ｔ１３において、配線１２７には接地電位ＧＮＤが与えられているものとする。
時刻Ｔ８乃至時刻Ｔ９において、複数の配線１２２のうち、配線１２２−１にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１にハイレベルの電位ＶＤＤを与える。上記動作により、セル１４０−１が有するトランジスタ１３０ｔのゲート（ＦＤ１）には、電位ＶＤＤが与えられる。よって、セル１４０−１には、”１”のデジタル値に対応したコンフィギュレーションデータが格納される。
時刻Ｔ１０乃至時刻Ｔ１１において、複数の配線１２２のうち、配線１２２−２にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＳＳを与える。上記動作により、セル１４０−２が有するトランジスタ１３０ｔのゲート（ＦＤ２）には、電位ＶＳＳが与えられる。よって、セル１４０−２には、”０”のデジタル値に対応したコンフィギュレーションデータが格納される。
時刻Ｔ１２乃至時刻Ｔ１３において、複数の配線１２２のうち、配線１２２−３にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＳＳを与える。上記動作により、セル１４０−３が有するトランジスタ１３０ｔのゲート（ＦＤ３）には、電位ＶＳＳが与えられる。よって、セル１４０−３には、”０”のデジタル値に対応したコンフィギュレーションデータが格納される。
なお、図５に示すタイミングチャートでは、セル１４０−１乃至セル１４０−３へのコンフィギュレーションデータの第２の書き込みについてのみ示しているが、セル１４０−４乃至セル１４０−９へのコンフィギュレーションデータの第２の書き込みも、同様に行う。ただし、セル１４０−１乃至セル１４０−９のうち、第２の書き込みにより”１”のデジタル値に対応したコンフィギュレーションデータが格納されるセル１４０は、一つのみである。
次いで、第２の書き込みによりセル１４０に格納されたコンフィギュレーションデータに従って行われる、第２の論理回路の切り換えについて説明する。
時刻Ｔ１４乃至時刻Ｔ１５において、配線１２７にハイレベルの電位ＶＤＤが与えられる。時刻Ｔ１４乃至時刻Ｔ１５において、セル１４０−１ではトランジスタ１３０ｔが導通状態、セル１４０−２ではトランジスタ１３０ｔが非導通状態、セル１４０−３ではトランジスタ１３０ｔが非導通状態である。したがって、配線１２３−１と配線１１１が導通状態となり、配線１２３−１の電位が配線１１１に与えられる。具体的に、図５に示すタイミングチャートでは、接地電位ＧＮＤが配線１１１に与えられる場合を例示している。
なお、コンフィギュレーションデータの書き込みに際し、配線１２３−１乃至配線１２３−９の電位と、配線１１１の電位とを、同じ高さに保つことが望ましい。上記構成により、コンフィギュレーションデータの書き込み中に、トランジスタ１３０ｔが導通状態となっても、トランジスタ１３０ｔを介して過大な電流が配線１２３−１乃至配線１２３−９のいずれかと、配線１１１との間に流れるのを防ぐことができる。
また、配線１１１の電位は、ラッチ回路などにより所定の高さに保持しておくことが好ましい。上記構成により、配線１１１の電位が浮遊状態になることを防止でき、配線１１１の電位が入力端子に与えられるＬＥにおいて、過大な電流が生じるのを防止することができる。
上述したように、コンフィギュレーションデータに従って、スイッチ回路１２０が有する上記複数のセル１４０のいずれか一が導通状態になることで、スイッチ回路１２０を介して、複数の配線１２３のうちの一の配線と、配線１１１の接続構造が定まる。
本発明の一態様では、上記構成により、図１（Ａ）に示したＰＬＤ１００において、第２の列１０２−２が有する一のＬＥ１０１と、第２の列１０２−２が有する別の一のＬＥ１０１の電気的な接続を、一のスイッチ回路１２０により制御することができる。また、第１の列１０２−１が有する一のＬＥ１０１と第２の列１０２−２が有する一のＬＥ１０１の電気的な接続を、一のスイッチ回路１２０により制御することができる。また、第２の列１０２−２が有する一のＬＥ１０１と第３の列１０２−３が有する一のＬＥ１０１の電気的な接続を、一のスイッチ回路１２０により制御することができる。よって、本発明の一態様では、ＰＬＤ１００における設計の自由度を高めつつ、配線リソースに含まれるスイッチ回路の数を抑えることができる。
なお、オフ電流の著しく小さい上記トランジスタ１３１ｔは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域が形成されることを特徴とする。このような半導体としては、例えば、シリコンの２倍以上の大きなバンドギャップを有する、酸化物半導体、炭化シリコン、窒化ガリウムなどが挙げられる。上記半導体を有するトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を極めて小さくすることができる。よって、上記構成を有するトランジスタ１３１ｔを用いることで、配線または端子どうしの電気的な接続を制御するトランジスタ１３０ｔのゲートに保持されている電荷が、リークするのを防ぐことができる。
上記構成を有するスイッチ回路１２０では、コンフィギュレーションデータに従って、配線または端子どうしの電気的な接続を制御するトランジスタ１３０ｔの導通状態が定められ、オフ電流の著しく小さいトランジスタ１３１ｔにより、上記導通状態が保持される。よって、本発明の一態様では、スイッチ回路１１０が、コンフィギュレーションメモリとしての機能と、メモリエレメントとしての機能を併せ持っており、なおかつ、各セル１４０の素子数がＳＲＡＭよりも小さい。したがって、コンフィギュレーションメモリと、メモリエレメントとを両方設ける従来の構成のＰＬＤよりも、コンフィギュレーションデータを格納するための記憶装置の面積を、小さく抑えることができる。
また、上記トランジスタ１３１ｔのオフ電流は、シリコン膜にチャネル形成領域を有するトランジスタよりも小さいので、スイッチ回路１１０におけるデータの保持時間をＤＲＡＭよりも長くすることができる。よって、データの書き直しの頻度を少なくでき、それにより消費電力を小さく抑えることができる。
〈スイッチ回路の具体的な構成例２〉
次いで、図３に示したスイッチ回路１２０の具体的な構成例について説明する。図６に示すスイッチ回路１２０は、スイッチ１３１として機能するトランジスタ１３１ｔと、スイッチ１３０として機能するトランジスタ１３０ｔと、トランジスタ１３０ｔのゲートに電気的に接続された容量素子１３２とを有するセル１４０を、複数有する。具体的に、図６では、セル１４０−１乃至セル１４０−ｎで示されるｎ個のセル１４０を、スイッチ回路１２０が有する場合を例示している。
具体的に、トランジスタ１３１ｔは、そのゲートが配線１２２に電気的に接続されている。また、トランジスタ１３１ｔのソース及びドレインは、一方が配線１２１に電気的に接続され、他方がトランジスタ１３０ｔのゲートに電気的に接続されている。トランジスタ１３０ｔのソース及びドレインは、一方が配線１２３に電気的に接続され、他方が配線１１１に電気的に接続されている。
容量素子１３２が有する一対の電極は、一方がトランジスタ１３０ｔのゲートに電気的に接続されており、他方が、配線１２７−１乃至配線１２７−ｎで示される複数の配線１２７の１つに電気的に接続されている。容量素子１３２は、ノードＦＤに蓄積された電荷を保持する機能の他、ノードＦＤを浮遊状態に保ちつつ、配線１２７の電位の変化分をノードＦＤの電位に加算する機能を有する。
セル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
〈スイッチ回路の動作例〉
次いで、図６に示したスイッチ回路１２０の動作の一例について、図７に示すタイミングチャートを用いて説明する。ただし、図７に示すタイミングチャートでは、トランジスタ１３１ｔ及びトランジスタ１３０ｔがｎチャネル型である場合を例示している。ただし、配線１２５には、接地電位ＧＮＤよりも低いローレベルの電位ＶＳＳが与えられているものとする。
まず、ＰＬＤに電源を投入した後、時刻Ｔ１乃至時刻Ｔ８において行われる、配線１１１の電位の初期化と、ノードＦＤの電位の初期化について説明する。
時刻Ｔ１より前は、ＰＬＤに電源を投入した直後であるため、複数の配線１２３と、配線１１１の電位は不定状態にあり、各セル１４０のノードＦＤの電位も不定状態にあるものと仮定する。なお、図７では、電位が不定状態にある期間を斜線で示す。
時刻Ｔ１乃至時刻Ｔ８において、トランジスタ１２６ｔのゲートに入力される信号ＩＮＩＴの電位がハイレベルとなり、トランジスタ１２６ｔは導通状態となる。よって、トランジスタ１２６ｔを介して、配線１１１に電位ＶＳＳが与えられる。なお、ＰＬＤに電源を投入するのと同時に、信号ＩＮＩＴの電位をハイレベルとすることで、配線１１１の電位が不定となる期間を更に短くすることができる。本発明の一態様では、配線１１１に電位ＶＳＳを与えることで、配線１１１の電位を初期化することができるので、ＬＥの入力端子が不定状態にならず、ＬＥの有するＣＭＯＳ回路において、貫通電流を防ぐことができる。それにより、ＰＬＤの破損が引き起こされるのを防ぐことができる。また、時刻Ｔ１乃至時刻Ｔ８において、配線１２７には接地電位ＧＮＤを与えることで、配線１２３と配線１１１との導通を防ぐことができ、配線１２３と配線１１１の電位が異なっても配線１２３と配線１１１の間に大量の電流が流れるのを抑制できる。
そして、時刻Ｔ１乃至時刻Ｔ８では、配線１１１に電位ＶＳＳが与えられている状態において、全てのセル１４０のノードＦＤの電位を初期化する。具体的に図７では、まず、時刻Ｔ２乃至時刻Ｔ３において、複数の配線１２２のうち、配線１２２−１に、接地電位ＧＮＤよりも高いハイレベルの電位ＶＤＤが与えられ、他の配線１２２には、電位ＶＳＳが与えられる。また、配線１２１に電位ＶＳＳが与えられる。上記動作により、セル１４０−１では、ノードＦＤ１に電位ＶＳＳが与えられるため、トランジスタ１３０ｔは非導通状態となる。
次いで、時刻Ｔ４乃至時刻Ｔ５において、複数の配線１２２のうち、配線１２２−２に、接地電位ＧＮＤよりも高いハイレベルの電位ＶＤＤが与えられ、他の配線１２２には、電位ＶＳＳが与えられる。また、配線１２１に電位ＶＳＳが与えられる。上記動作により、セル１４０−２では、ノードＦＤ２に電位ＶＳＳが与えられるため、トランジスタ１３０ｔは非導通状態となる。
次いで、時刻Ｔ６乃至時刻Ｔ７において、複数の配線１２２のうち、配線１２２−３に、接地電位ＧＮＤよりも高いハイレベルの電位ＶＤＤが与えられ、他の配線１２２には、電位ＶＳＳが与えられる。また、配線１２１に電位ＶＳＳが与えられる。上記動作により、セル１４０−３では、ノードＦＤ３に電位ＶＳＳが与えられるため、トランジスタ１３０ｔは非導通状態となる。
なお、図７に示すタイミングチャートでは、セル１４０−１乃至セル１４０−３におけるノードＦＤの電位の初期化についてのみ示しているが、セル１４０−４乃至セル１４０−ｎにおけるノードＦＤの電位の初期化も同様に行う。上記一連の動作により、全てのセル１４０において、ノードＦＤの電位が初期化され、トランジスタ１３０ｔは非導通状態となる。
次いで、時刻Ｔ８において、信号ＩＮＩＴの電位がローレベルとなり、トランジスタ１２６ｔは非導通状態となる。
次いで、時刻Ｔ９乃至時刻Ｔ１５において行われる、コンフィギュレーションデータの書き込みについて説明する。時刻Ｔ９乃至時刻Ｔ１５において、配線１２７には接地電位ＧＮＤが与えられているものとする。また、時刻Ｔ９乃至時刻Ｔ１５において、信号ＩＮＩＴの電位はローレベルを維持し、トランジスタ１２６ｔは非導通状態のままである。
まず、時刻Ｔ９乃至時刻Ｔ１０において、複数の配線１２２のうち、配線１２２−１にハイレベルの電位ＶＤＤが与えられ、他の配線１２２にはローレベルの電位ＶＳＳが与えられる。また、配線１２１にハイレベルの電位ＶＤＤが与えられる。上記動作により、セル１４０−１では、ノードＦＤ１に電位ＶＤＤが与えられる。すなわち、セル１４０−１は、”１”のデジタル値に対応したコンフィギュレーションデータが格納された状態であると言える。
次いで、時刻Ｔ１１乃至時刻Ｔ１２において、複数の配線１２２のうち、配線１２２−２にハイレベルの電位ＶＤＤが与えられ、他の配線１２２にはローレベルの電位ＶＳＳが与えられる。また、配線１２１にローレベルの電位ＶＳＳが与えられる。上記動作により、セル１４０−２では、ノードＦＤ２に電位ＶＳＳが与えられる。すなわち、セル１４０−２は、”０”のデジタル値に対応したコンフィギュレーションデータが格納された状態であると言える。
次いで、時刻Ｔ１３乃至時刻Ｔ１４において、複数の配線１２２のうち、配線１２２−３にハイレベルの電位ＶＤＤが与えられ、他の配線１２２にはローレベルの電位ＶＳＳが与えられる。また、配線１２１にローレベルの電位ＶＳＳが与えられる。上記動作により、セル１４０−３では、ノードＦＤ３に電位ＶＳＳが与えられる。すなわち、セル１４０−３は、”０”のデジタル値に対応したコンフィギュレーションデータが格納された状態であると言える。
なお、図７に示すタイミングチャートでは、セル１４０−１乃至セル１４０−３へのコンフィギュレーションデータの書き込みについてのみ示しているが、セル１４０−４乃至セル１４０−ｎへのコンフィギュレーションデータの書き込みも、同様に行う。ただし、セル１４０−１乃至セル１４０−ｎのうち、書き込みにより”１”のデジタル値に対応したコンフィギュレーションデータが格納されるセル１４０は、一つのみである。
次いで、書き込みによりセル１４０に格納されたコンフィギュレーションデータに従って行われる、論理回路の切り換えについて説明する。
時刻Ｔ１５乃至時刻Ｔ１６において、配線１２７にハイレベルの電位ＶＤＤが与えられると、接地電位ＧＮＤと電位ＶＤＤの電位差が各セル１４０のノードＦＤに加算される。よって、時刻Ｔ９乃至時刻Ｔ１５において、”１”のデジタル値に対応したコンフィギュレーションデータが格納されたセル１４０においてのみ、ノードＦＤの電位が十分高くなり、トランジスタ１３０ｔが導通状態となる。具体的に、図７に示すタイミングチャートの場合、時刻Ｔ９乃至時刻Ｔ１５においてセル１４０−１に”１”のデジタル値に対応したコンフィギュレーションデータが格納されているので、配線１２３−１と配線１１１の電気的な接続を制御するトランジスタ１３０ｔが導通状態となり、配線１２３−１の電位がトランジスタ１３０ｔを介して配線１１１に与えられる。
上述したように、コンフィギュレーションデータに従って、スイッチ回路１２０が有する上記複数のセル１４０のいずれか一が導通状態になることで、スイッチ回路１２０を介して、複数の配線１２３のうちの一の配線と、配線１１１の接続構造が定められる。
なお、図７では、ノードＦＤの電位の初期化を、セル１４０ごとに順に行う場合を例示しているが、全てのセル１４０においてノードＦＤの電位を一斉に初期化しても良い。
〈スイッチ回路の具体的な構成例３〉
次いで、図３に示したスイッチ回路１２０の、図４とは異なる別の具体的な構成例について説明する。
図８に、スイッチ回路１２０の回路構成を一例として示す。スイッチ回路１２０は、配線または端子どうしの電気的な接続を制御するトランジスタ１３０ｔと、コンフィギュレーションデータによって定められた量の電荷を、トランジスタ１３０ｔのゲートにおいて供給、保持、放出するための、オフ電流の著しく小さいトランジスタ１３１ｔと、トランジスタ１３０ｔに直列に接続されたトランジスタ１３３ｔとを、複数組有する。
なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
図８では、上記各組をセル１４０として図示する。図８に示すスイッチ回路１２０には、複数の配線１０４、複数の配線１０５、及び複数の配線１０６にそれぞれ対応したセル１４０が設けられている。なお、図２では、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の総数が９本である場合を例示しているため、図８では図２の構成に合わせて、スイッチ回路１２０が、セル１４０−１乃至セル１４０−９からなる９のセル１４０を有し、複数の配線１０４、複数の配線１０５、及び複数の配線１０６に対応する配線１２３が９本である場合を例示する。
具体的に、トランジスタ１３３ｔが有するソース及びドレインは、一方が配線１１１に接続され、他方が、トランジスタ１３０ｔが有するソース及びドレインの一方に接続されている。トランジスタ１３０ｔが有するソース及びドレインの他方は、複数の配線１２３（配線１２３−１乃至１２３−９）のうちの一つに接続されている。トランジスタ１３１ｔが有するソース及びドレインは、一方がトランジスタ１３０ｔのゲートに接続され、他方が配線１２１に接続されている。トランジスタ１３１ｔのゲートは、複数の配線１２２（配線１２２−１乃至配線１２２−９）の一つに接続されている。トランジスタ１３３ｔのゲートは、複数の配線１２８（配線１２８−１乃至配線１２８−９）の一つに接続されている。
セル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
図８に示したスイッチ回路１２０の動作は、図５に示すタイミングチャートを参照することができる。ただし、図５に示すタイミングチャートでは、トランジスタ１３０ｔ、トランジスタ１３１ｔ、及びトランジスタ１３３ｔがｎチャネル型である場合に相当する。
〈スイッチ回路の具体的な構成例４〉
次いで、図３に示したスイッチ回路１２０の、図６とは異なる構成例について説明する。図９に示すスイッチ回路１２０は、トランジスタ１３１ｔと、トランジスタ１３０ｔと、トランジスタ１３３ｔとを有するセル１４０を、複数有する。具体的に、図９では、セル１４０−１乃至セル１４０−ｎで示されるｎ個のセル１４０を、スイッチ回路１２０が有する場合を例示している。
トランジスタ１３１ｔは、ノードＦＤへの、コンフィギュレーションデータを含む信号の電位の供給を、制御する機能を有する。トランジスタ１３０ｔは、ノードＦＤの電位に従って、導通状態または非導通状態が選択される。トランジスタ１３３ｔは、配線１２８の電位に従って、導通状態または非導通状態が選択される。そして、トランジスタ１３０ｔ及びトランジスタ１３３ｔは、直列に接続されており、共に、配線１２３と配線１１１の電気的な接続を制御する機能を有する。
具体的に、トランジスタ１３１ｔは、そのゲートが配線１２２に電気的に接続されている。また、トランジスタ１３１ｔのソース及びドレインは、一方が配線１２１に電気的に接続され、他方がトランジスタ１３０ｔのゲートに電気的に接続されている。トランジスタ１３０ｔのソース及びドレインは、一方が配線１２３に電気的に接続され、他方がトランジスタ１３３ｔのソース及びドレインの一方に電気的に接続されている。トランジスタ１３３ｔのソース及びドレインの他方は、配線１１１に電気的に接続されている。トランジスタ１３３ｔのゲートは、配線１２８に電気的に接続されている。
セル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
〈スイッチ回路の具体的な構成例５〉
次いで、図２に示したスイッチ回路１２０の回路構成を例に挙げて、スイッチ回路１２０の、図４とは異なる別の具体的な構成例について説明する。
図１０に、スイッチ回路１２０の回路構成を一例として示す。図１０に示すスイッチ回路１２０は、図８に示すスイッチ回路１２０と同様に、配線または端子どうしの電気的な接続を制御するトランジスタ１３０ｔと、コンフィギュレーションデータによって定められた量の電荷を、トランジスタ１３０ｔのゲートにおいて供給、保持、放出するための、オフ電流の著しく小さいトランジスタ１３１ｔと、トランジスタ１３０ｔに直列に接続されたトランジスタ１３３ｔとを、複数組有する。ただし、図１０では、複数の配線１０４、複数の配線１０５、及び複数の配線１０６に対し、２つの組がそれぞれ設けられている場合を例示している。
図１０では、上記各組をセル１４０として図示する。図１０に示すスイッチ回路１２０には、複数の配線１０４、複数の配線１０５、及び複数の配線１０６にそれぞれ対応した２つのセル１４０が設けられている。なお、図２では、複数の配線１０４、複数の配線１０５、及び複数の配線１０６の総数が９本である場合を例示しているため、図１０では図２の構成に合わせて、スイッチ回路１２０が、セル１４０−１乃至セル１４０−１８からなる１８のセル１４０を有し、複数の配線１０４、複数の配線１０５、及び複数の配線１０６に対応する配線１２３が９本である場合を例示する。
なお、複数の配線１０４、複数の配線１０５、及び複数の配線１０６のそれぞれに対応するセル１４０の数は、２つに限定されない。３つ以上の複数のセル１４０が、複数の配線１０４、複数の配線１０５、及び複数の配線１０６のそれぞれに対応していても良い。
具体的に、図１０では、複数のセル１４０のうち２つのセル１４０が、複数の配線１２３の一つに接続されている。例えば、セル１４０−１とセル１４０−２の場合、２つのトランジスタ１３０ｔが有するソース及びドレインの他方が、共に配線１２３−１に接続されている。
セル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
なお、図８及び図１０では、トランジスタ１３３ｔが、トランジスタ１３０ｔが有するソース及びドレインの一方と、配線１１１の間に電気的に接続されている場合を例示している。トランジスタ１３３ｔは、トランジスタ１３０ｔが有するソース及びドレインの他方と、複数の配線１２３の一つとの間に、電気的に接続されていても良い。
次いで、図１０に示したスイッチ回路１２０の動作の一例について、図１１に示すタイミングチャートを用いて説明する。ただし、図１１に示すタイミングチャートでは、トランジスタ１３０ｔ、トランジスタ１３１ｔ、及びトランジスタ１３３ｔがｎチャネル型である場合を例示している。
まず、時刻Ｔ１乃至時刻Ｔ８において行われる、コンフィギュレーションデータの書き込みについて説明する。時刻Ｔ１乃至時刻Ｔ８において、複数の配線１２８には接地電位ＧＮＤが与えられ、全てのセル１４０が有するトランジスタ１３３ｔは、非導通状態にあるものとする。
時刻Ｔ１乃至時刻Ｔ２において、複数の配線１２２のうち、配線１２２−１にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＤＤを与える。上記動作により、セル１４０−１が有するトランジスタ１３０ｔのゲート（ＦＤ１）には、電位ＶＤＤが与えられる。よって、セル１４０−１には、”１”のデジタル値に対応した第１コンフィギュレーションデータが格納される。
時刻Ｔ３乃至時刻Ｔ４において、複数の配線１２２のうち、配線１２２−２にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＳＳを与える。上記動作により、セル１４０−２が有するトランジスタ１３０ｔのゲート（ＦＤ２）には、電位ＶＳＳが与えられる。よって、セル１４０−２には、”０”のデジタル値に対応した第２コンフィギュレーションデータが格納される。
時刻Ｔ５乃至時刻Ｔ６において、複数の配線１２２のうち、配線１２２−３にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＳＳを与える。上記動作により、セル１４０−３が有するトランジスタ１３０ｔのゲート（ＦＤ３）には、電位ＶＳＳが与えられる。よって、セル１４０−３には、”０”のデジタル値に対応した第１コンフィギュレーションデータが格納される。
時刻Ｔ７乃至時刻Ｔ８において、複数の配線１２２のうち、配線１２２−４にハイレベルの電位ＶＤＤを与え、他の配線１２２にはローレベルの電位ＶＳＳを与える。また、配線１２１に電位ＶＤＤを与える。上記動作により、セル１４０−４が有するトランジスタ１３０ｔのゲート（ＦＤ４）には、電位ＶＤＤが与えられる。よって、セル１４０−４には、”１”のデジタル値に対応した第２コンフィギュレーションデータが格納される。
なお、図１１に示すタイミングチャートでは、セル１４０−１乃至セル１４０−４への第１コンフィギュレーションデータまたは第２コンフィギュレーションデータの書き込みについてのみ示しているが、セル１４０−５乃至セル１４０−１８への第１コンフィギュレーションデータまたは第２コンフィギュレーションデータの書き込みも、同様に行う。ただし、セル１４０−Ｍ（Ｍは自然数であり、なおかつ１８以下の奇数）で表される複数のセル１４０のうち、第１コンフィギュレーションデータの書き込みにより”１”のデジタル値に対応したコンフィギュレーションデータが格納されるセル１４０は、一つのみである。また、セル１４０−Ｌ（Ｌは自然数であり、なおかつ１８以下の偶数）で表される複数のセル１４０のうち、第２コンフィギュレーションデータの書き込みにより”１”のデジタル値に対応したコンフィギュレーションデータが格納されるセル１４０は、一つのみである。
次いで、第１コンフィギュレーションデータに従って行われる、第１の論理回路の切り換えについて説明する。
時刻Ｔ９乃至時刻Ｔ１０において、配線１２８−Ｍで表される複数の配線１２８に、ハイレベルの電位ＶＤＤが与えられる。配線１２８−Ｌで表される複数の配線１２８には、引き続き接地電位ＧＮＤが与えられる。そして、時刻Ｔ９乃至時刻Ｔ１０において、セル１４０−Ｍで表される複数のセル１４０のうち、セル１４０−１は導通状態、それ以外のセル１４０は非導通状態にある。したがって、配線１２３−１と配線１１１が導通状態となり、配線１２３−１の電位が、配線１１１に与えられる。具体的に、図１１に示すタイミングチャートでは、接地電位ＧＮＤが配線１１１に与えられる場合を例示している。
次いで、第２コンフィギュレーションデータに従って行われる、第２の論理回路の切り換えについて説明する。
時刻Ｔ１１乃至時刻Ｔ１２において、配線１２８−Ｌで表される複数の配線１２８に、ハイレベルの電位ＶＤＤが与えられる。配線１２８−Ｍで表される複数の配線１２８には、接地電位ＧＮＤが与えられる。そして、時刻Ｔ１１乃至時刻Ｔ１２において、セル１４０−Ｌで表される複数のセル１４０のうち、セル１４０−４は導通状態、それ以外のセル１４０は非導通状態にある。したがって、配線１２３−２と配線１１１が導通状態となり、配線１２３−２の電位が、配線１１１に与えられる。具体的に、図１１に示すタイミングチャートでは、電位ＶＤＤが配線１１１に与えられる場合を例示している。
なお、第１コンフィギュレーションデータまたは第２コンフィギュレーションデータの書き込みに際し、配線１２３−１乃至配線１２３−１８の電位と、配線１１１の電位とを、同じ高さに保つことが望ましい。上記構成により、第１コンフィギュレーションデータまたは第２コンフィギュレーションデータの書き込み中に、トランジスタ１３０ｔが導通状態となっても、トランジスタ１３０ｔを介して過大な電流が配線１２３−１乃至配線１２３−１８のいずれかと、配線１１１との間に流れるのを防ぐことができる。
また、配線１１１の電位は、ラッチ回路などにより所定の高さに保持しておくことが好ましい。上記構成により、配線１１１の電位が浮遊状態になることを防止でき、配線１１１の電位が入力端子に与えられるＬＥにおいて、過大な電流が生じるのを防止することができる。
なお、図１０に示したスイッチ回路１２０の場合、複数のコンフィギュレーションデータが格納されており、なおかつコンフィギュレーションに用いるコンフィギュレーションデータの選択を自由に行うことができる。そのため、一のコンフィギュレーションデータにより論理回路が定められたＰＬＤを動作させている間に、他のコンフィギュレーションデータを書き換えることができる。
〈スイッチ回路の具体的な構成例６〉
次いで、図３に示したスイッチ回路１２０の、図６とは異なる構成例について説明する。図１２に示すスイッチ回路１２０は、図９に示すスイッチ回路１２０と同様に、トランジスタ１３１ｔと、トランジスタ１３０ｔと、トランジスタ１３３ｔとを有するセル１４０を、複数有する。ただし、図１２では、複数の各配線１２３を、２つのセル１４０が共有しているスイッチ回路１２０の構成を例示している。
具体的に、図１２では、セル１４０−１乃至セル１４０−２ｎで示される２ｎ個のセル１４０を、スイッチ回路１２０が有する場合を例示している。そして、２ｎ個のセル１４０のうち、セル１４０−ｉとセル１４０−ｉ＋１（ｉは、２ｎ−１以下の自然数）とが、配線１２３−１乃至配線１２３−ｎのうち、一の配線１２３を共有している。
なお、複数の各配線１２３を共有するセル１４０の数は、２つに限定されない。３つ以上の複数のセル１４０が、複数の各配線１２３を共有していても良い。
具体的に、図１２では、セル１４０−１のトランジスタ１３０ｔが有するソース及びドレインの一方と、セル１４０−２のトランジスタ１３０ｔが有するソース及びドレインの一方が、共に配線１２３−１に電気的に接続されている場合を例示している。
セル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
なお、図９及び図１２では、トランジスタ１３３ｔが、トランジスタ１３０ｔが有するソース及びドレインの他方と、配線１１１の間に、電気的に接続されている場合を例示している。トランジスタ１３３ｔは、トランジスタ１３０ｔが有するソース及びドレインの一方と、複数の配線１２３の一つの間に、電気的に接続されていても良い。
図１２に示したスイッチ回路１２０では、一の配線１２３に電気的に接続されている複数のセル１４０に、複数の回路構成に対応するコンフィギュレーションデータを、それぞれ格納することができる。そして、コンフィギュレーションデータに従って行われる論理回路の切り換えは、一の回路構成に対応したコンフィギュレーションデータが記憶されているセル１４０において、トランジスタ１３３ｔを導通状態とし、他の回路構成に対応したコンフィギュレーションデータが記憶されているセル１４０において、トランジスタ１３３ｔを非導通状態とすることで、実行することができる。
よって、図１２に示したスイッチ回路１２０の場合、複数のコンフィギュレーションデータが格納されており、なおかつコンフィギュレーションに用いるコンフィギュレーションデータの選択を自由に行うことができる。そのため、一のコンフィギュレーションデータにより論理回路が定められたＰＬＤを動作させている間に、他のコンフィギュレーションデータを書き換えることができる。
なお、上述した特許文献１の場合、マルチコンテキスト方式においてコンフィギュレーションデータを切り換えるのに、ＤＲＡＭからコンフィギュレーションデータを読み出す必要があり、当該コンフィギュレーションデータの読み出しにはセンスアンプを用いる必要がある。図１０または図１２に示した本発明の一態様では、マルチコンテキスト方式においてコンフィギュレーションデータを切り換えるのに、ＤＲＡＭなどからコンフィギュレーションデータの読み出しを行う必要がなく、したがって、センスアンプを用いる必要がない。そのため、コンフィギュレーションデータの切り換えにかかる時間を短くでき、よって、プログラマブルロジックデバイスにおける論理回路の再構成を高速で行うことができる。
なお、スイッチ回路１２０において、トランジスタ１３１ｔは、ノードＦＤの電位を保持する機能を有しているため、オフ電流の著しく小さいトランジスタであることが望ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域が形成されることを特徴とするトランジスタは、オフ電流が著しく小さいので、トランジスタ１３１ｔとして用いるのに好適である。このような半導体としては、例えば、シリコンの２倍以上の大きなバンドギャップを有する、酸化物半導体、窒化ガリウムなどが挙げられる。上記半導体を有するトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を極めて小さくすることができる。よって、上記構成を有するトランジスタ１３１ｔを用いることで、ノードＦＤに保持されている電荷が、リークするのを防ぐことができる。
上記構成を有するスイッチ回路１２０では、コンフィギュレーションデータに従って、配線どうしの電気的な接続を制御するトランジスタ１３０ｔの導通状態または非導通状態が選択され、なおかつ、トランジスタ１３１ｔを非導通状態にすることで上記ノードＦＤにおいてコンフィギュレーションデータを含む信号の電位が保持される。よって、本発明の一態様では、配線リソースに含まれるスイッチ回路１２０に、その導通状態または非導通状態の選択の情報を保持するコンフィギュレーションメモリとしての機能が付加されたものと言える。そして、各セル１４０の素子数がＳＲＡＭよりも小さいので、コンフィギュレーションメモリとスイッチとを両方設ける従来の構成のＰＬＤよりも、コンフィギュレーションメモリの面積を、小さく抑えることができる。
特に、マルチコンテキスト方式のＰＬＤは、複数の回路構成に対応したコンフィギュレーションデータをコンフィギュレーションメモリに格納することで、動的再構成を実現している。そのため、マルチコンテキスト方式のＰＬＤは、構成情報配送方式などの動的再構成を実現する他の手法に比べると、コンフィギュレーションメモリのＰＬＤに占める面積が極めて大きい。しかし、図１０または図１２に示した構成を有するスイッチ回路１２０を用いた、本発明の一態様に係るＰＬＤの場合、マルチコンテキスト方式であっても、上述したように、コンフィギュレーションメモリの面積を小さく抑えることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。よって、スイッチ回路１２０のトランジスタ１３１ｔとして上記トランジスタを用いることで、データの保持期間を長く確保することができる。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
また、酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ系酸化物）は、ガラス基板上或いはシリコンを用いた集積回路上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
以下では、酸化物半導体膜の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、半導体膜は、金属の原子数比が互いに異なる金属酸化物のターゲットを用いて形成された複数の酸化物半導体膜が、積層された構造を有していても良い。例えば、ターゲットの原子数比は、１層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝１：１：１、２層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるように、形成しても良い。また、ターゲットの原子数比は、１層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝１：３：２、２層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝３：１：２、３層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるように、形成しても良い。
或いは、半導体膜は、異なる金属を含む金属酸化物のターゲットを用いて形成された複数の酸化物半導体膜が、積層された構造を有していても良い。
なお、トランジスタ１３０ｔまたはトランジスタ１３３ｔは、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体膜にチャネル形成領域を有するトランジスタが用いられていても良いし、トランジスタ１３１ｔと同様に、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜にチャネル形成領域を有するトランジスタが用いられていても良い。シリコンとしては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
〈セルの構成例〉
次いで、図３に示したスイッチ回路１２０の、別の構成例について説明する。図１３（Ａ）に、スイッチ回路１２０が有するセル１４０の一例を示す。図１３（Ａ）に示すセル１４０は、図９に示すスイッチ回路１２０が有するセル１４０と同様に、トランジスタ１３１ｔと、トランジスタ１３０ｔと、トランジスタ１３３ｔとを有する。ただし、図１３（Ａ）に示すセル１４０は、ノードＦＤの電位を保持するためのインバータ１８０及びインバータ１８１が設けられている点において、図９に示すセル１４０とは構成が異なる。
具体的に、図１３（Ａ）では、インバータ１８０の入力端子及びインバータ１８１の出力端子が、ノードＦＤに電気的に接続されており、インバータ１８０の出力端子とインバータ１８１の入力端子とは電気的に接続されている。図１３（Ａ）に示すセル１４０では、上記構成により、ノードＦＤの電位を、インバータ１８０及びインバータ１８１により保持することができる。
また、図１３（Ａ）に示したセル１４０が、２つのセルで配線１２３を共有している構成例を、図１３（Ｂ）に示す。なお、図１３（Ｂ）では、２つのセル１４０が配線１２３を共有している場合を例示しているが、本発明の一態様では、配線１２３を、３つ以上の複数のセル１４０が共有していても良い。
図１３（Ａ）及び図１３（Ｂ）に示したセル１４０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図１３（Ａ）及び図１３（Ｂ）では、トランジスタ１３３ｔが、トランジスタ１３０ｔが有するソース及びドレインの他方と、配線１１１の間に、電気的に接続されている場合を例示している。トランジスタ１３３ｔは、トランジスタ１３０ｔが有するソース及びドレインの一方と、配線１２３の間に、電気的に接続されていても良い。
〈ラッチによる貫通電流の防止について〉
また、本発明の一態様に係るＰＬＤでは、ＬＥの入力端子に電気的に接続された配線１１１に、ラッチが電気的に接続されていても良い。初期化を行うためのスイッチ１２６に加えて、ラッチ１８２が配線１１１に電気的に接続されている様子を、図１４（Ａ）に示す。図１４（Ａ）に示すラッチ１８２は、ＬＥの入力端子に電気的に接続された配線１１１の電位を、ハイレベルかローレベルのいずれか一方に保つ機能を有する。
図１４（Ｂ）に、ラッチ１８２の構成を一例として示す。図１４（Ｂ）に示すラッチ１８２は、インバータ１８３と、ｐチャネル型のトランジスタ１８４とを有する。インバータ１８３の入力端子は配線１１１に電気的に接続され、インバータ１８３の出力端子はトランジスタ１８４のゲートに電気的に接続されている。トランジスタ１８４のソース及びドレインは、一方が、配線１２５よりも高い電位が与えられている配線１８５に電気的に接続され、他方が、配線１１１に電気的に接続されている。
本発明の一態様では、上記構成を有するラッチ１８２を配線１１１に電気的に接続させることによって、ＰＬＤに電源が投入された後に、配線１１１の電位をハイレベルかローレベルのいずれか一方に保つことができるので、中間の電位が配線１１１に与えられることで、配線１１１にその入力端子が接続されたＬＥに貫通電流が生じるのを、防ぐことができる。
〈ＩＯとロジックエレメントの接続構造について〉
次いで、ＰＬＤ１００における、ＩＯとロジックエレメントの接続構造について説明する。図１５に、本発明の一態様に係るＰＬＤ１００の一部を、例示する。
図１５では、複数のＬＥ１０１を有する列１０２と、複数のＩＯ１５０を有する列１５１とが、ＰＬＤ１００に設けられている。図１５では、図面に向かって左側から順に、列１５１、及び列１０２が、並列に配置されている場合を例示している。
また、図１５では、複数の配線１５２と、複数の配線１５３と、複数の配線１５４と、複数の配線１５５と、複数の配線１５６とが、ＰＬＤ１００に設けられている。
そして、列１０２が有する各ＬＥ１０１の第１出力端子は、複数の配線１５２及び複数の配線１５６にそれぞれ接続されている。列１０２が有する各ＬＥ１０１の第２出力端子は、複数の配線１５３にそれぞれ接続されている。列１５１が有する各ＩＯ１５０の出力端子は、複数の配線１５５にそれぞれ接続されている。複数の配線１５４は、図１５の図面に向かって列１０２の右側に配置される複数の各ＬＥ１０１（図示せず）が有する第１出力端子に、それぞれ接続されている。
なお、各ＩＯ１５０が有する出力端子の数は、必ずしも一つとは限らず、複数であっても良い。ただし、上記出力端子が複数であっても、一の配線には、必ず一の出力端子が接続されるものとする。すなわち、列１５１が有するＩＯ１５０の数がＹ（Ｙは自然数）であるならば、ＰＬＤ１００は、上記出力端子に電気的に接続されるＹ本の配線１５５を、少なくとも有する。
そして、複数の配線１５２と、複数の配線１５４と、複数の配線１５５と、複数の配線１５６とは、列１５１と列１０２の間に配置されている。また、列１０２は、複数の配線１５２と複数の配線１５３の間に設けられている。
また、図１５では、複数の配線１５２、複数の配線１５４、及び複数の配線１５５が、スイッチ回路１１０を介して、列１０２が有する各ＬＥ１０１の複数の入力端子に電気的に接続されている。また、図１５では、複数の配線１５６が、スイッチ１５７を介して、列１５１が有する各ＩＯ１５０の入力端子に電気的に接続されている。
そして、スイッチ１５７は、上述した構成を有するスイッチ回路１２０を一つ有する。スイッチ１５７が有するスイッチ回路１２０は、複数の配線１５６のうち、一の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と各ＩＯ１５０の入力端子とを接続する機能を有する。
なお、図１（Ａ）及び図１５では、ＬＥ１０１を有する列間に設けられた複数の配線を介して、同一の列に属するＬＥ１０１どうしが接続される場合を例示している。しかし、同一の列に属するＬＥ１０１どうしを直接接続する配線が、ＰＬＤ１００に設けられていても良い。
〈ＬＥの構成例〉
図１６（Ａ）に、ＬＥ１０１の一形態を例示する。図１６（Ａ）に示すＬＥ１０１は、ＬＵＴ（ルックアップテーブル）１６０と、フリップフロップ１６１と、コンフィギュレーションメモリ１６２と、を有する。コンフィギュレーションメモリ１６２は、メモリエレメントから送られてきたコンフィギュレーションデータを記憶する機能を有する。ＬＵＴ１６０は、コンフィギュレーションメモリ１６２から送られてくるコンフィギュレーションデータの内容によって、定められる論理回路が異なる。そして、コンフィギュレーションデータが確定すると、ＬＵＴ１６０は、入力端子１６３に与えられた複数の入力信号の入力値に対する、一の出力値が定まる。そして、ＬＵＴ１６０からは、上記出力値を含む信号が出力される。フリップフロップ１６１は、ＬＵＴ１６０から出力される信号を保持し、クロック信号ＣＬＫに同期して当該信号に対応した出力信号を、第１出力端子１６４及び第２出力端子１６５から出力する。
なお、ＬＥ１０１がさらにマルチプレクサ回路を有し、当該マルチプレクサ回路によって、ＬＵＴ１６０からの出力信号がフリップフロップ１６１を経由するか否かを選択できるようにしても良い。
また、コンフィギュレーションデータによって、フリップフロップ１６１の種類を定義できる構成にしても良い。具体的には、コンフィギュレーションデータによって、フリップフロップ１６１がＤ型フリップフロップ、Ｔ型フリップフロップ、ＪＫ型フリップフロップ、またはＲＳ型フリップフロップのいずれかの機能を有するようにしても良い。
また、図１６（Ｂ）に、ＬＥ１０１の別の一形態を例示する。図１６（Ｂ）に示すＬＥ１０１は、図１６（Ａ）に示したＬＥ１０１に、ＡＮＤ回路１６６が追加された構成を有している。ＡＮＤ回路１６６には、フリップフロップ１６１からの信号が、正論理の入力として与えられ、図３に示した配線１１１の電位を初期化するための信号ＩＮＩＴが、負論理の入力として与えられている。上記構成により、信号ＩＮＩＴに従って配線１１１の電位が初期化される際に、ＬＥ１０１からの出力信号を、配線１２５と同じ電位にすることができる。よって、図３に示した、ＬＥ１０１からの出力信号が与えられる複数の配線１２３と、配線１１１とに大量の電流が流れることを未然に防ぐことができる。それにより、ＰＬＤの破損が引き起こされるのを、防ぐことができる。
また、図１６（Ｃ）に、ＬＥ１０１の別の一形態を例示する。図１６（Ｃ）に示すＬＥ１０１は、図１６（Ａ）に示したＬＥ１０１に、マルチプレクサ１６８と、コンフィギュレーションメモリ１６９が追加された構成を有している。図１６（Ｃ）において、マルチプレクサ１６８は、ＬＵＴ１６０からの出力信号と、フリップフロップ１６１からの出力信号とが入力されている。そして、マルチプレクサ１６８は、コンフィギュレーションメモリ１６９に格納されているコンフィギュレーションデータに従って、上記２つの出力信号のいずれか一方を選択し、出力する機能を有する。マルチプレクサ１６８からの出力信号は、第１出力端子１６４及び第２出力端子１６５から出力される。
〈ＰＬＤの上面図〉
図１７に、ＰＬＤ１００の上面図を、一例として示す。
図１７では、ＰＬＤ１００が、ロジックアレイ１７０と、ＩＯ１５０と、ＰＬＬ（ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ）１７２と、ＲＡＭ１７３と、乗算器１７４とを、有している。
ロジックアレイ１７０は、複数のＬＥ１０１と、ＬＥ１０１間の接続を制御する配線及びスイッチが含まれた配線リソース１７５とを有する。ＰＬＬ１７２は、クロック信号ＣＬＫを生成する機能を有する。ＲＡＭ１７３は、論理演算に用いられるデータを格納する機能を有する。乗算器１７４は、乗算専用の論理回路に相当する。ロジックアレイ１７０に乗算を行う機能が含まれていれば、乗算器１７４は必ずしも設ける必要はない。
なお、図１７では、各ＬＥ１０１の論理回路を定めるコンフィギュレーションデータが、ＰＬＤ１００の外部に設けられたメモリエレメントに、格納されている場合を例示している。しかし、メモリエレメントは、ＰＬＤ１００に設けられていても良い。
〈ＬＵＴの構成例〉
本実施の形態では、ＬＥ１０１が有するＬＵＴ１６０の構成例について説明する。ＬＵＴ１６０は複数のマルチプレクサを用いて構成することができる。そして、複数のマルチプレクサの入力端子及び制御端子のうちのいずれかにコンフィギュレーションデータが入力される構成とすることができる。
図１８（Ａ）に、ＬＥ１０１が有するＬＵＴ１６０の一態様を示す。
図１８（Ａ）において、ＬＵＴ１６０は、２入力のマルチプレクサを７つ（マルチプレクサ３１、マルチプレクサ３２、マルチプレクサ３３、マルチプレクサ３４、マルチプレクサ３５、マルチプレクサ３６、マルチプレクサ３７）用いて構成されている。マルチプレクサ３１乃至マルチプレクサ３４の各入力端子が、ＬＵＴ１６０の入力端子Ｍ１乃至Ｍ８に相当する。
マルチプレクサ３１乃至マルチプレクサ３４の各制御端子は電気的に接続されており、上記制御端子が、ＬＵＴ１６０の入力端子ＩＮ３に相当する。マルチプレクサ３１の出力端子、及びマルチプレクサ３２の出力端子は、マルチプレクサ３５の２つの入力端子と電気的に接続され、マルチプレクサ３３の出力端子、及びマルチプレクサ３４の出力端子は、マルチプレクサ３６の２つの入力端子と電気的に接続されている。マルチプレクサ３５及びマルチプレクサ３６の各制御端子は電気的に接続されており、上記制御端子が、ＬＵＴ１６０の入力端子ＩＮ２に相当する。マルチプレクサ３５の出力端子、及びマルチプレクサ３６の出力端子は、マルチプレクサ３７の２つの入力端子と電気的に接続されている。マルチプレクサ３７の制御端子は、ＬＵＴ１６０の入力端子ＩＮ１に相当する。マルチプレクサ３７の出力端子がＬＵＴ１６０の出力端子ＯＵＴに相当する。
入力端子Ｍ１乃至入力端子Ｍ８に、コンフィギュレーションメモリから、当該コンフィギュレーションメモリに格納されたコンフィギュレーションデータに対応した出力信号を入力することによって、ＬＵＴ１６０によって行われる論理演算の種類を定めることができる。
例えば、図１８（Ａ）のＬＵＴ１６０において、入力端子Ｍ１乃至入力端子Ｍ８に、コンフィギュレーションメモリから、デジタル値が”０”、”１”、”０”、”１”、”０”、”１”、”１”、”１”である当該コンフィギュレーションメモリに格納されたコンフィギュレーションデータに対応した出力信号をそれぞれ入力した場合、図１８（Ｃ）に示す等価回路の機能を実現することができる。
図１８（Ｂ）に、ＬＥ１０１が有するＬＵＴ１６０の別の一態様を示す。
図１８（Ｂ）において、ＬＵＴ１６０は、２入力のマルチプレクサを３つ（マルチプレクサ４１、マルチプレクサ４２、マルチプレクサ４３）と、２入力のＯＲ回路４４とを用いて構成されている。
マルチプレクサ４１の出力端子、及びマルチプレクサ４２の出力端子は、マルチプレクサ４３の２つの入力端子と電気的に接続されている。ＯＲ回路４４の出力端子はマルチプレクサ４３の制御端子に電気的に接続されている。マルチプレクサ４３の出力端子がＬＵＴ１６０の出力端子ＯＵＴに相当する。
そして、マルチプレクサ４１の制御端子Ａ１、入力端子Ａ２及び入力端子Ａ３、マルチプレクサ４２の制御端子Ａ６、入力端子Ａ４及び入力端子Ａ５、ＯＲ回路４４の入力端子Ａ７及び入力端子Ａ８のいずれかに、コンフィギュレーションメモリから、当該コンフィギュレーションメモリに格納されたコンフィギュレーションデータに対応した出力信号を入力することによって、ＬＵＴ１６０によって行われる論理演算の種類を定めることができる。
例えば、図１８（Ｂ）のＬＵＴ１６０において、入力端子Ａ２、入力端子Ａ４、入力端子Ａ５、制御端子Ａ６、入力端子Ａ８に、コンフィギュレーションメモリから、デジタル値が”０”、”１”、”０”、”０”、”０”である当該コンフィギュレーションメモリに格納されたコンフィギュレーションデータに対応した出力信号をそれぞれ入力した場合、図１８（Ｃ）に示す等価回路の機能を実現することができる。なお、上記構成の場合、制御端子Ａ１、入力端子Ａ３、入力端子Ａ７がそれぞれ入力端子ＩＮ１、入力端子ＩＮ２、入力端子ＩＮ３に相当する。
なお、図１８（Ａ）及び図１８（Ｂ）では、２入力のマルチプレクサを用いて構成したＬＵＴ１６０の例を示したが、より多くの入力のマルチプレクサを用いて構成したＬＵＴ１６０であっても良い。
また、ＬＵＴ１６０は、マルチプレクサの他に、ダイオード、抵抗素子、論理回路（或いは論理素子）、スイッチのいずれかまたは全てを更に有していても良い。論理回路（或いは論理素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。
また、図１８（Ａ）や図１８（Ｂ）に示したＬＵＴ１６０を用いて、図１８（Ｃ）の様な３入力１出力の論理演算を行う場合について示したがこれに限定されない。ＬＵＴ１６０及び入力するコンフィギュレーションデータを適宜定めることによって、より多くの入力、多くの出力の論理演算を実現することができる。
〈セルの断面構造の例〉
図１９に、図６に示したセル１４０が有する、トランジスタ１３０ｔ、トランジスタ１３１ｔ、及び容量素子１３２の断面構造を、一例として示す。
また、本実施の形態では、酸化物半導体膜にチャネル形成領域を有するトランジスタ１３１ｔと、容量素子１３２とが、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ１３０ｔ上に形成されている場合を例示している。
なお、トランジスタ１３０ｔは、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜を活性層に用いることもできる。或いは、トランジスタ１３０ｔは、酸化物半導体を活性層に用いていても良い。全てのトランジスタが酸化物半導体を活性層に用いている場合、トランジスタ１３１ｔはトランジスタ１３０ｔ上に積層されていなくとも良く、トランジスタ１３１ｔとトランジスタ１３０ｔとは、同一の層に形成されていても良い。
薄膜のシリコンを用いてトランジスタ１３０ｔを形成する場合、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
トランジスタ１３０ｔが形成される半導体基板４００は、例えば、ｎ型またはｐ型の導電型を有するシリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いることができる。図１９では、ｎ型の導電性を有する単結晶シリコン基板を用いた場合を例示している。
また、トランジスタ１３０ｔは、素子分離用絶縁膜４０１により、他のトランジスタと、電気的に分離されている。素子分離用絶縁膜４０１の形成には、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。
具体的に、トランジスタ１３０ｔは、半導体基板４００に形成された、ソース領域またはドレイン領域として機能する不純物領域４０２及び不純物領域４０３と、ゲート電極４０４と、半導体基板４００とゲート電極４０４の間に設けられたゲート絶縁膜４０５とを有する。ゲート電極４０４は、ゲート絶縁膜４０５を間に挟んで、不純物領域４０２と不純物領域４０３の間に形成されるチャネル形成領域と重なる。
トランジスタ１３０ｔ上には、絶縁膜４０９が設けられている。絶縁膜４０９には開口部が形成されている。そして、上記開口部には、不純物領域４０２、不純物領域４０３にそれぞれ接する配線４１０、配線４１１と、ゲート電極４０４に電気的に接続されている配線４１２とが、形成されている。
そして、配線４１０は、絶縁膜４０９上に形成された配線４１５に電気的に接続されており、配線４１１は、絶縁膜４０９上に形成された配線４１６に電気的に接続されており、配線４１２は、絶縁膜４０９上に形成された配線４１７に電気的に接続されている。
配線４１５乃至配線４１７上には、絶縁膜４２０及び絶縁膜４４０が順に積層するように形成されている。絶縁膜４２０及び絶縁膜４４０には開口部が形成されており、上記開口部に、配線４１７に電気的に接続された配線４２１が形成されている。
そして、図１９では、絶縁膜４４０上にトランジスタ１３１ｔ及び容量素子１３２が形成されている。
トランジスタ１３１ｔは、絶縁膜４４０上に、酸化物半導体を含む半導体膜４３０と、半導体膜４３０上の、ソース電極またはドレイン電極として機能する導電膜４３２及び導電膜４３３と、半導体膜４３０、導電膜４３２及び導電膜４３３上のゲート絶縁膜４３１と、ゲート絶縁膜４３１上に位置し、導電膜４３２と導電膜４３３の間において半導体膜４３０と重なっているゲート電極４３４と、を有する。なお、導電膜４３３は、配線４２１に電気的に接続されている。
また、ゲート絶縁膜４３１上において導電膜４３３と重なる位置に、導電膜４３５が設けられている。ゲート絶縁膜４３１を間に挟んで導電膜４３３及び導電膜４３５が重なっている部分が、容量素子１３２として機能する。
なお、図１９では、容量素子１３２がトランジスタ１３１ｔと共に絶縁膜４４０の上に設けられている場合を例示しているが、容量素子１３２は、トランジスタ１３０ｔと共に、絶縁膜４４０の下に設けられていても良い。
そして、トランジスタ１３１ｔ、容量素子１３２上に、絶縁膜４４１及び絶縁膜４４２が順に積層するように設けられている。絶縁膜４４１及び絶縁膜４４２には開口部が設けられており、上記開口部においてゲート電極４３４に接する導電膜４４３が、絶縁膜４４１上に設けられている。
なお、図１９において、トランジスタ１３１ｔは、ゲート電極４３４を半導体膜４３０の片側において少なくとも有していれば良いが、半導体膜４３０を間に挟んで存在する一対のゲート電極を有していても良い。
トランジスタ１３１ｔが、半導体膜４３０を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
また、図１９では、トランジスタ１３１ｔが、一のゲート電極４３４に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ１３１ｔは、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
〈トランジスタの構成例〉
次いで、チャネル形成領域を酸化物半導体膜に有するトランジスタの、構造の一例について説明する。
図２０に示すトランジスタ６０１は、絶縁表面上に、導電膜６０２、導電膜６０３、及びゲート電極６０４を有する。ゲート電極６０４は、導電膜６０２と導電膜６０３の間に位置する。また、トランジスタ６０１は、絶縁表面上に設けられた、導電膜６０２、導電膜６０３、及びゲート電極６０４の間に位置する、絶縁膜６０５を有する。
また、トランジスタ６０１は、ゲート電極６０４、及び絶縁膜６０５上に、島状の絶縁膜６０６と、絶縁膜６０６上に位置する島状の酸化物半導体膜６０７とを有する。そして、トランジスタ６０１は、導電膜６０２及び酸化物半導体膜６０７上のソース電極６０８と、導電膜６０３及び酸化物半導体膜６０７上のドレイン電極６０９とを、有する。
また、トランジスタ６０１は、酸化物半導体膜６０７、ソース電極６０８及びドレイン電極６０９上に設けられた、絶縁膜６１０を有する。
なお、ソース電極６０８及びドレイン電極６０９は、その端部において段階的に膜厚が小さくなっている。或いは、ソース電極６０８及びドレイン電極６０９は、その端部において連続的に膜厚が小さくなっていても良い。上記構成により、ソース電極６０８及びドレイン電極６０９上に設けられた絶縁膜６１０の、ソース電極６０８及びドレイン電極６０９の端部におけるカバレッジを、向上させることができる。
また、トランジスタ６０１は、絶縁膜６１０上に設けられた、ゲート電極６１１を有する。ゲート電極６１１は、絶縁膜６１０を間に挟んで、酸化物半導体膜６０７と重なっている。
なお、図２０では、トランジスタ６０１が、ゲート電極６１１及び絶縁膜６１０を覆うように設けられた絶縁膜６１２を、有する場合を例示している。
図２１に、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ６３０上に、図２０に示したトランジスタ６０１が積層されている様子を、断面図で示す。
図２１に示すように、トランジスタ６３０は半導体基板６３１に形成されている。半導体基板６３１は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いることができる。図２１では、ｎ型の導電性を有する単結晶シリコン基板を用いた場合を例示している。
また、トランジスタ６３０は、素子分離用絶縁膜６３２により、トランジスタなどの他の半導体素子と、電気的に分離されている。素子分離用絶縁膜６３２の形成には、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。
ｎチャネル型であるトランジスタ６３０が形成される領域には、ｐ型の導電性を付与する不純物元素を選択的に導入することにより、ｐウェル６３３を形成する。なお、ｐ型の導電性を有する半導体基板を用いて、ｐチャネル型のトランジスタを形成する場合、ｐチャネル型のトランジスタが形成される領域には、ｎ型の導電型を付与する不純物元素を選択的に導入することにより、ｎウェルと呼ばれる領域を形成する。
具体的に、トランジスタ６３０は、半導体基板６３１に形成された、ソース領域またはドレイン領域として機能する不純物領域６３４及び不純物領域６３５と、半導体基板６３１とゲート電極６３６の間に設けられたゲート絶縁膜６３７とを有する。ゲート電極６３６は、ゲート絶縁膜６３７を間に挟んで、不純物領域６３４と不純物領域６３５の間に形成されるチャネル形成領域と重なる。
トランジスタ６３０上には、絶縁膜６３８が設けられている。絶縁膜６３８には開口部が形成されており、上記開口部に、不純物領域６３４、不純物領域６３５、及びゲート電極６３６にそれぞれ接する配線６３９及び配線６４０が形成されている。
そして、配線６３９は、絶縁膜６３８上に形成された配線６４１に接続されており、配線６４０は、絶縁膜６３８上に形成された配線６４２に接続されている。
配線６４１及び配線６４２上には、絶縁膜６４３が形成されている。
そして、図２１では、絶縁膜６４３上にトランジスタ６０１が形成されている。導電膜６０３は、トランジスタ６３０のゲート電極に接続されている。
図２２に、トランジスタ６３０が形成されている層と、トランジスタ６０１が積層されている層の間に、別の配線層が形成されている様子を、断面図で示す。
図２２において、絶縁膜６４３上には配線６４５が形成されている。また、絶縁膜６４３及び配線６４５上には絶縁膜６４６が形成されている。絶縁膜６４６には開口部が形成されており、上記開口部に、配線６４５に接続された配線６４７が形成されている。絶縁膜６４６上には、配線６４７に接続された配線６４８が形成されている。また、絶縁膜６４６及び配線６４８上には絶縁膜６４９が形成されている。絶縁膜６４９には開口部が形成されており、上記開口部に、配線６４８に接続された配線６５０が形成されている。絶縁膜６４９上にはトランジスタ６０１が形成されており、配線６５０は、導電膜６０３に接続されている。
図２３に、トランジスタ６０１が形成されている層の上に、別の配線層が形成されている様子を、断面図で示す。
図２３において、トランジスタ６０１上には絶縁膜６５１が形成されている。また、絶縁膜６５１上には配線６５２が形成されており、配線６５２は、絶縁膜６５１、絶縁膜６１０、及び絶縁膜６１２に形成された開口部において、ドレイン電極６０９に接続されている。絶縁膜６５１及び配線６５２上には絶縁膜６５３が形成されている。また、絶縁膜６５３上には配線６５４が形成されており、配線６５４は、絶縁膜６５３に形成された開口部において、配線６５２に接続されている。絶縁膜６５３及び配線６５４上には絶縁膜６５５が形成されている。また、絶縁膜６５５上には配線６５６が形成されており、配線６５６は、絶縁膜６５５に形成された開口部において、配線６５４に接続されている。
〈コンフィギュレーションメモリの構成例〉
次いで、図２４に、コンフィギュレーションメモリが有するメモリセルの回路構成を、一例として示す。
本発明の一態様において、メモリセル２００は、スイッチ２０１乃至スイッチ２０５を少なくとも有する。また、メモリセル２００は、図２４に示すように、容量素子２０６及び容量素子２０７を有していても良い。
なお、図２４では、スイッチとして一のトランジスタを用いる場合を例示しているが、スイッチとして複数のトランジスタが用いられていても良い。
スイッチ２０１は、メモリセル２００内のノードＦＤ１への、コンフィギュレーションデータを含む第１信号の電位の供給を、制御する機能を有する。具体的には、スイッチ２０１が導通状態（オン）であるとき、配線２１０に与えられたコンフィギュレーションデータを含む第１信号の電位が、ノードＦＤ１に供給される。また、スイッチ２０１が非導通状態（オフ）であるとき、ノードＦＤ１の電位が保持される。容量素子２０６はノードＦＤ１に電気的に接続されており、ノードＦＤ１の電位を保持する機能を有する。
スイッチ２０１における導通状態または非導通状態の選択は、配線２１２に与えられる信号の電位に従って行われる。
スイッチ２０２は、ノードＦＤ１の電位に従って、配線２０８と配線２０９の電気的な接続を制御する機能を有する。具体的には、スイッチ２０２が導通状態であるとき、配線２０８と配線２０９とが電気的に接続される。また、スイッチ２０２が非導通状態であるとき、配線２０８と配線２０９とは電気的に分離した状態となる。
また、スイッチ２０３は、メモリセル２００内のノードＦＤ２への、コンフィギュレーションデータを含む第２信号の電位の供給を、制御する機能を有する。具体的には、スイッチ２０３が導通状態（オン）であるとき、配線２１１に与えられたコンフィギュレーションデータを含む第２信号の電位が、ノードＦＤ２に供給される。また、スイッチ２０３が非導通状態（オフ）であるとき、ノードＦＤ２の電位が保持される。容量素子２０７はノードＦＤ２に電気的に接続されており、ノードＦＤ２の電位を保持する機能を有する。
スイッチ２０３における導通状態または非導通状態の選択は、配線２１２に与えられる信号の電位に従って行われる。
スイッチ２０４は、ノードＦＤ２の電位に従って、配線２１４と配線２０９の電気的な接続を制御する機能を有する。具体的には、スイッチ２０４が導通状態であるとき、配線２１４と配線２０９とが電気的に接続される。また、スイッチ２０４が非導通状態であるとき、配線２１４と配線２０９とは電気的に分離した状態となる。
なお、配線２０８にはハイレベルの電位ＶＤＤが与えられ、配線２１４にはローレベルの電位ＶＳＳが与えられるものとする。そして、コンフィギュレーションデータをメモリセル２００に書き込むときには、第１信号の電位と、第２信号の電位は、互いに極性が反転している、すなわち論理レベルが反転しているものとする。よって、スイッチ２０２とスイッチ２０４とは、一方が導通状態にあるとき、他方が非導通状態にある。また、スイッチ２０２とスイッチ２０４のうち、どちらが導通状態にあり、どちらが非導通状態にあるかは、第１信号と第２信号の電位、すなわちコンフィギュレーションデータによって定まる。そのため、コンフィギュレーションデータによって、配線２０９に与えられる電位が、ハイレベルの電位ＶＤＤであるか、ローレベルの電位ＶＳＳであるかが定まる。
そして、スイッチ２０５は、配線２０９と配線２１５の電気的な接続を制御する機能を有する。具体的には、スイッチ２０５が導通状態であるとき、配線２０９と配線２１５とが電気的に接続され、配線２０９の電位が、配線２１５に与えられる。また、スイッチ２０５が非導通状態であるとき、配線２０９と配線２１５とは電気的に分離した状態となる。
なお、図２４に示すコンフィギュレーションメモリにおいて、スイッチ２０１及びスイッチ２０３に用いられるトランジスタは、ノードＦＤ１及びノードＦＤ２の電位を保持する機能を有しているため、オフ電流の著しく小さいトランジスタであることが望ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域が形成されることを特徴とするトランジスタは、オフ電流が著しく小さいので、スイッチ２０１及びスイッチ２０３に用いるのに好適である。このような半導体としては、例えば、シリコンの２倍以上の大きなバンドギャップを有する、酸化物半導体、窒化ガリウムなどが挙げられる。上記半導体を有するトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を極めて小さくすることができる。よって、上記構成を有するトランジスタをスイッチ２０１及びスイッチ２０３に用いることで、ノードＦＤ１及びノードＦＤ２に保持されている電荷が、リークするのを防ぐことができる。
本発明の一態様に係るコンフィギュレーションメモリでは、コンフィギュレーションデータに従って、配線２１５に、ローレベルの電位ＶＳＳとハイレベルの電位ＶＤＤのいずれか一方を与えることができる。よって、コンフィギュレーションデータが出力される配線２１５に、一の電位を与えるか否かでコンフィギュレーションデータの読み出しを行うコンフィギュレーションメモリとは異なり、コンフィギュレーションデータをメモリセル２００から読み出す前に、配線２１５をプリチャージしなくとも、正確にコンフィギュレーションデータを読み出すことができる。そのため、コンフィギュレーションメモリの駆動回路に、プリチャージを行うための回路を設ける必要がなく、プログラマブルロジックデバイスの面積を小さく抑えることができる。
なお、ＰＬＤに電源が投入された後、コンフィギュレーションデータが消失し、ノードＦＤ１及びノードＦＤ２が不定状態になっても、第１信号の電位と、第２信号の電位を、ともにローレベルの電位にすることで、配線２０８と配線２１４が電気的に接続されてしまうのを防ぐことができる。
また、図２４では、２つのメモリセル２００のいずれか一方においてのみ、スイッチ２０５を導通状態とすることで、２つのメモリセル２００にそれぞれ格納されているコンフィギュレーションデータのいずれか一方を一の配線２１５から読み出す、マルチコンテキスト方式のコンフィギュレーションメモリの構成を例示している。しかし、本発明の一態様に係るコンフィギュレーションメモリでは、複数のメモリセル２００に格納されているコンフィギュレーションデータが、それぞれ異なる配線２１５から読み出される構成であっても良い。
また、上記構成に加えて、配線２１５の電位を、ハイレベルかローレベルのいずれか一方に保つ機能を有するラッチ１８２が、配線２１５に電気的に接続されるように、設けられていても良い。本発明の一態様では、上記構成により、電源が投入された後に、配線２１５の電位をハイレベルかローレベルのいずれか一方に保つことができるので、電源が投入された後、配線２１５に接続されたＬＵＴやマルチプレクサなどの回路内に貫通電流が生じるのを防ぐことができる。
なお、配線２１０の電位ＶＤＤがスイッチ２０１を介してノードＦＤ１に与えられる場合、実際には、ノードＦＤ１は、スイッチ２０１に用いるトランジスタの閾値電圧分、電位ＶＤＤよりも低い電位となる。従って、スイッチ２０５が導通状態になっても、配線２１５の電位を配線２０８と同じ電位ＶＤＤまで引き上げることが難しい。しかし、ラッチ１８２を設けることで、配線２１５の電位を電位ＶＤＤまで引き上げることができ、配線２１５が電位ＶＳＳと電位ＶＤＤの間の中間電位となるのを防ぐことができる。また、配線２１０の電位ＶＳＳがスイッチ２０１を介してノードＦＤ１に与えられる場合、ノードＦＤ１の電位が、スイッチ２０１に用いるトランジスタの閾値電圧分だけ降下するようなことはない。同様に、配線２１１の電位ＶＳＳがスイッチ２０３を介してノードＦＤ２に与えられる場合、ノードＦＤ２の電位が、スイッチ２０３に用いるトランジスタの閾値電圧分だけ降下するようなことはない。よって、スイッチ２０２またはスイッチ２０４を、確実に非導通状態にすることができるため、スイッチ２０２またはスイッチ２０４を介して貫通電流が流れることはない。
なお、上述したように、スイッチ２０１にｎチャネル型のトランジスタが用いられる場合、ノードＦＤ１を電位ＶＳＳにすることは容易であるが、ノードＦＤ１を電位ＶＤＤにすることは、上記トランジスタの閾値電圧を考慮すると難しい。そのため、スイッチ２０２にｐチャネル型のトランジスタが用いられていると、スイッチ２０２を完全に非導通状態にすることが難しくなり、スイッチ２０２を介して貫通電流が流れやすくなる。よって、スイッチ２０１にｎチャネル型のトランジスタが用いられる場合、スイッチ２０２には、ｎチャネル型のトランジスタを用いることが、貫通電流を防止するために望ましい。スイッチ２０３とスイッチ２０４にも同様のことが言える。すなわち、スイッチ２０３にｎチャネル型のトランジスタが用いられる場合、スイッチ２０４には、ｎチャネル型のトランジスタを用いることが、貫通電流を防止するために望ましい。
また、スイッチ２０１にｐチャネル型のトランジスタが用いられる場合、ノードＦＤ１を電位ＶＤＤにすることは容易であるが、ノードＦＤ１を電位ＶＳＳにすることは、上記トランジスタの閾値電圧を考慮すると難しい。そのため、スイッチ２０２にｎチャネル型のトランジスタが用いられていると、スイッチ２０２を完全に非導通状態にすることが難しくなり、スイッチ２０２を介して貫通電流が流れやすくなる。よって、スイッチ２０１にｐチャネル型のトランジスタが用いられる場合、スイッチ２０２には、ｐチャネル型のトランジスタを用いることが、貫通電流を防止するために望ましい。スイッチ２０３とスイッチ２０４にも同様のことが言える。すなわち、スイッチ２０３にｐチャネル型のトランジスタが用いられる場合、スイッチ２０４には、ｐチャネル型のトランジスタを用いることが、貫通電流を防止するために望ましい。
また、上記構成に加えて、所定の電位が与えられた配線２１６と、上記配線２１６と配線２１５との電気的な接続を制御するスイッチ２１７とが、設けられていても良い。本発明の一態様では、上記構成により、配線２１５の電位を、所定の高さになるよう初期化することができる。よって、プログラマブルロジックデバイスの電源が切断された後に、配線２１５の電位が不定状態となっても、さらには、コンフィギュレーションデータが消失しても、電源が投入された後、ＬＥ内のＬＵＴやマルチプレクサが誤動作するのを防ぐことができる。
また、コンフィギュレーションメモリにおいて、配線２１０及び配線２１１を、ＬＥやスイッチ回路のセルの列が配置されている方向に沿って配置し、配線２１２及び配線２１３を上記方向と交差する方向に配置する場合、マルチコンテキスト方式で一の配線２１５に対応するメモリセル２００の数が増加しても、配線２１０または配線２１１と、配線２１５の間の距離、すなわちスイッチ回路とＬＥ間の距離が、長くなるのを防ぐことができる。よって、マルチコンテキスト方式において複数のスイッチ回路とＬＥ間を電気的に接続する配線の、寄生抵抗や寄生容量などの負荷が増加するのを抑制でき、スイッチ回路のサイズが大きくなるのを防ぐことができる。
次いで、図２４に示した２つのメモリセル２００と、ラッチ１８２と、スイッチ２１７と、配線２１６とを有する組２２０を、複数有するコンフィギュレーションメモリを例に挙げて、ロジックエレメント内における組２２０の接続構成を、図２５に一例として示す。
図２５に示すＬＥ２２１は、複数の組２２０で構成されるコンフィギュレーションメモリ１６２と、複数の組２２０で構成されるコンフィギュレーションメモリ１６９と、ロジックセル２２５と、ラッチ２２４とを有する。
ロジックセル２２５は、ＬＵＴ、マルチプレクサ、フリップフロップなどを有する。コンフィギュレーションメモリ１６２は、ロジックセル２２５のＬＵＴに入力するコンフィギュレーションデータが、格納される。コンフィギュレーションメモリ１６９は、ロジックセル２２５のマルチプレクサに入力するコンフィギュレーションデータが、格納される。
また、配線２２３に与えられたデータを含む信号は、ロジックセル２２５のＬＵＴに入力される。配線２２３には、データを保持するためのラッチ２２４が接続されている。
また、配線２２２には、スイッチ２１７のスイッチングを制御する信号ＩＮＩＴが入力される。
なお、本発明の一態様では、ＬＥ２２１を列状に配置することで、コンフィギュレーションメモリ１６２とコンフィギュレーションメモリ１６９も、例えば図２８に示した行列（Ｍｅｍ）のように、それぞれ行列状に配置される。よって、コンフィギュレーションメモリ１６２及びコンフィギュレーションメモリ１６９の配置を密に行うことができ、ＰＬＤのレイアウト面積を低減できる。
次いで、上述した組２２０が複数設けられたＩＯの構成例について、図２６を用いて説明する。図２６に示すＩＯ２３０は、組２２０ａ乃至組２２０ｄと、ラッチ２２４と、ＥｘＯＲ回路２３１ａ及びＥｘＯＲ回路２３１ｂと、トライステートバッファ２３２と、インバータ２３３と、バッファ２３４と、端子２３６とを有している。
組２２０ａの出力信号、具体的には図２４の配線２１５に与えられた電位を有する信号は、ＥｘＯＲ回路２３１ａに入力される。また、ＥｘＯＲ回路２３１ａには、配線２１３ａからデータを含む信号が入力される。ＥｘＯＲ回路２３１ａの出力信号は、データを含む信号Ａとしてトライステートバッファ２３２に入力される。
また、組２２０ｂの出力信号、具体的には図２４の配線２１５に与えられた電位を有する信号は、ＥｘＯＲ回路２３１ｂに入力される。また、ＥｘＯＲ回路２３１ｂには、配線２１３ｂからデータを含む信号が入力される。ＥｘＯＲ回路２３１ｂの出力信号は、トライステートバッファ２３２をハイインピーダンスとするか否かを定める信号ＥＮとして、トライステートバッファ２３２に入力される。
ＥｘＯＲ回路２３１ａ及びＥｘＯＲ回路２３１ｂは、組２２０ａ及び組２２０ｂに格納されたコンフィギュレーションデータに従って、配線２１３ａ及び配線２１３ｂの信号の極性を反転させる機能を有する。このように、コンフィギュレーションデータに従って、入力信号の極性を反転させるＥｘＯＲ回路２３１ａ及びＥｘＯＲ回路２３１ｂをＩＯに設けることで、少ない数のＬＥで所望の演算回路を実現することができ、それにより、ＰＬＤ全体で大規模な回路を構成することができる。また、少ない数のＬＥで所望の演算回路を実現することができるので、演算回路に使用されないＬＥへの電源の供給を止め、当該ＬＥの動作を停止することができるので、ＰＬＤの消費電力を低減することもできる。また、ＬＥの入力側にも、同様に、入力信号の極性を反転させるＥｘＯＲ回路２３１ａ及びＥｘＯＲ回路２３１ｂを設けるようにしても良い。
また、組２２０ｄの出力信号、具体的には図２４の配線２１５に与えられた電位を有する信号は、インバータ２３３においてその極性が反転されてから、信号ＯＤとしてトライステートバッファ２３２に入力される。そして、組２２０ｄの出力信号は、トライステートバッファ２３２の出力をオープンドレインにするか否かを制御する機能を有する。すなわち、組２２０ｄの出力信号の電位がローレベルのとき、トライステートバッファ２３２は通常のトライステートバッファとして動作する。また、組２２０ｄの出力信号の電位がハイレベルであり、信号Ａの電位がローレベルであり、なおかつ信号ＥＮの電位がハイレベルであるときに、トライステートバッファ２３２の出力端子は、ローレベルの電位となる。また、組２２０ｄの出力信号の電位がハイレベルであるが、信号Ａと信号ＥＮの電位が上記組み合わせとは異なるとき、すなわち、信号Ａの電位がローレベルであり、なおかつ信号ＥＮの電位がハイレベルであるとき以外は、トライステートバッファ２３２は、ハイインピーダンスとなる。
なお、トライステートバッファ２３２の外部にプルアップ抵抗を付加しておくと、トライステートバッファ２３２がハイインピーダンスのときでも、トライステートバッファ２３２からの出力信号の電位をハイレベルにすることができる。トライステートバッファ２３２の外部にプルアップ抵抗が付加された構成を有するＩＯ２３０を用いることで、電源電圧の異なる半導体装置を、ＩＯ２３０を介して電気的に接続することができる。
図２７に、トライステートバッファ２３２の回路構成を一例として示す。図２７に示すトライステートバッファ２３２は、信号ＯＤ、信号ＥＮ、及び信号Ａが入力されるＮＡＮＤ回路５０１と、ＮＡＮＤ回路５０１の出力信号が入力されるインバータ５０２と、インバータ５０２の出力信号が入力されるインバータ５０３と、インバータ５０３の出力信号が入力されるｐチャネル型トランジスタ５０８とを有する。また、トライステートバッファ２３２は、信号ＥＮが入力されるインバータ５０４と、インバータ５０４の出力信号、及び信号Ａが入力されるＮＯＲ回路５０５と、ＮＯＲ回路５０５の出力信号が入力されるインバータ５０６と、インバータ５０６の出力信号が入力されるインバータ５０７と、インバータ５０７の出力信号が入力されるｎチャネル型トランジスタ５０９とを有する。
ｐチャネル型トランジスタ５０８とｎチャネル型トランジスタ５０９とは、互いのドレインが接続されており、上記ドレインの電位が出力信号Ｙとしてトライステートバッファ２３２から出力される。
また、ｐチャネル型トランジスタ５０８とｎチャネル型トランジスタ５０９のドレインには、インバータ５１０の出力端子と、インバータ５１１の入力端子とが接続されている。そして、インバータ５１０の入力端子は、インバータ５１１の出力端子に接続されている。
インバータ５０２及びインバータ５０３はバッファとして機能しており、必ずしもトライステートバッファ２３２に設ける必要はない。また、インバータ５０６及びインバータ５０７はバッファとして機能しており、必ずしもトライステートバッファ２３２に設ける必要はない。
トライステートバッファ２３２の出力信号は、端子２３６に与えられる。
また、端子２３６からＩＯ２３０に入力された信号は、バッファ２３４を介してスイッチ回路に入力される。
なお、図２６では、組２２０ｃがダミーとしてＩＯ２３０に設けられている場合を例示している。組２２０ｃを設けることで、わずかなマスク修正によって組２２０への機能の追加が可能になる他、組２２０ｃを設けない場合に比べて、組２２０のマスクのレイアウトにおける周期性を高めることができる。マスクの周期性が低い場合、上記マスクを用いたフォトリソグラフィーの工程において、露光装置から発せられる光の干渉に起因して、フォトリソグラフィーにより成型された導電膜、絶縁膜、半導体膜などの幅が部分的に狭まるなどの、形状の不具合が生じやすい。しかし、図２６では、組２２０ｃを設けることで、組２２０のマスクのレイアウトにおける周期性を高めることができ、それにより、フォトリソグラフィーの工程後に導電膜、絶縁膜、半導体膜の形状に不具合が生じるのを防ぐことができる。
〈ＰＬＤのマスク図面の説明〉
次いで、本発明の一態様に係るＰＬＤのマスク図面を、図２８に示す。図２８では、スイッチ回路の列（ｓｗで示す）間にロジックエレメントの列（ＬＥで示す）が設けられている。また、ＩＯエレメントの列（Ｉ／Ｏで示す）とロジックエレメントの列の間にスイッチ回路の列が設けられている。
また、図２８では、図１６（Ｃ）に例示したような、複数のコンフィギュレーションメモリを有するロジックエレメントが用いられている。そして、上記複数のコンフィギュレーションメモリも、行列（Ｍｅｍで示す）を為すように設けられている。本発明の一態様では、ロジックエレメント、ＩＯエレメント、スイッチ回路が、それぞれ列を為して設けられているため、ロジックエレメントに含まれるコンフィギュレーションメモリも行列状に密に配置しやすい。よって、本発明の一態様に係るＰＬＤでは、図２８に示すように、スイッチ回路及びコンフィギュレーションメモリの動作を制御する駆動回路（ｂｄ、ｗｄで示す）を、ロジックエレメント、ＩＯエレメント、及びスイッチ回路が設けられている領域の周辺に、まとめて配置することができる。コンフィギュレーションメモリとスイッチ回路とをメモリセルアレイと見なした場合、上記メモリセルアレイが配置されている領域は、ＬＥが配置されている領域と重畳していると見なせる。よって、本発明の一態様では、上記構成により、ＰＬＤのレイアウト面積を低減できる。なお、図２８に示すＰＬＤのマスク図面では、Ｐａｄは端子に相当し、ｃｃは駆動回路ｂｄ、駆動回路ｗｄなどの動作を制御するコントローラに相当する。
なお、コンフィギュレーションメモリが、図２８に示すように行列状に配置されていない場合、駆動回路とコンフィギュレーションメモリとを電気的に接続する引き回し配線のレイアウトが、複雑になる。また、コンフィギュレーションメモリの小領域毎に複数の駆動回路を設けても良いが、この場合、各々の駆動回路に制御信号を供給するための配線のレイアウトが煩雑になる。
また、図２９に、ＬＥ１０１とスイッチ回路１２０ａ乃至スイッチ回路１２０ｃの、接続構造の一例を示す。図２９では、ＬＥ１０１の出力端子とＬＥ１０１の入力端子の電気的な接続を制御するスイッチ回路１２０を、スイッチ回路１２０ａとして示す。また、ＩＯ（図示せず）の出力端子とＬＥ１０１の入力端子の電気的な接続を制御するスイッチ回路１２０を、スイッチ回路１２０ｂとして示す。また、ＬＥ１０１の出力端子とＩＯ（図示せず）の入力端子の電気的な接続を制御するスイッチ回路１２０を、スイッチ回路１２０ｃとして示す。
また、図２９に示すように、本発明の一態様では、各ＬＥ１０１の出力信号が与えられる配線１９５、配線１９６を、隣接するＬＥ１０１との間に配置する構成とする。上記構成により、各ＬＥ１０１からスイッチ回路１２０までの配線長を短く抑えることができる。よって、ＬＥ１０１の出力側のバッファの電流供給能力が小さくても済むこととなり、上記バッファのサイズを小さく抑えることができる。
また、スイッチ回路を介さずに隣接するＬＥに出力信号を供給する配線も設けられている。これらの配線は、複数のＬＥでシフトレジスタ、加算回路、減算回路などを構成する際に有効である。更に、ＬＥに１ビット分の半加算回路、全加算回路を付加することで、複数のＬＥで構成される加算回路、減算回路を、一のＬＥで構成することができるなど、少ない数のＬＥで所望の演算回路を実現することができる。
また、ＬＥが列状に配置され、なおかつ隣接するＬＥどうしがスイッチ回路を介さずに接続されている場合、米国特許第４８７０３０２号明細書に開示されているＰＬＤの場合とは異なり、ＬＥ間の配線を短くすることができる。
〈セルの比較〉
次いで、ＯＳ膜を用いたトランジスタを有するセルと、シリコン（Ｓｉ）膜を用いたトランジスタと一対のインバータとを有するセルとの、動作上の違いについて説明する。
図３０に、ＯＳ膜を用いたトランジスタを有するセル１４０ａと、シリコン（Ｓｉ）膜を用いたトランジスタと一対のインバータとを有するセル１４０ｂの回路図とを示す。また、図３０には、セル１４０ａ及びセル１４０ｂにおけるノードＦＤの電位のタイミングチャートと、配線１２１に与えられる、コンフィギュレーションデータを含む信号ＩＮの電位のタイミングチャートとを示す。
セル１４０ａ及びセル１４０ｂでは、トランジスタ１３１ｔの導通状態または非導通状態を配線１２２の電位で制御し、配線１２１より供給されるコンフィギュレーションデータに応じた電位をノードＦＤに保持し、トランジスタ１３０ｔの導通状態または非導通状態を制御する。なお、図３０に示すタイミングチャートは、トランジスタ１３０ｔがｎチャネル型である場合を例示している。
セル１４０ｂでは、インバータ１８０及びインバータ１８１により、ノードＦＤの電位が保持される。一方、セル１４０ａでは、ＯＳ膜が用いられたトランジスタ１３１ｔのオフ電流が極めて小さいことにより、ノードＦＤの電位が保持される。よって、セル１４０ａでは、トランジスタ１３１ｔが非導通状態にあるとき、ノードＦＤが、他の電極や配線との間における絶縁性の極めて高い浮遊電極となる。そのため、セル１４０ｂよりもセル１４０ａの方が、少ない数のトランジスタで、ノードＦＤの電位を保持することが可能である。
また、セル１４０ａでは、トランジスタ１３１ｔが非導通状態にあるときノードＦＤが浮遊状態になることから、以下に述べるブースティング効果が期待できる。すなわち、セル１４０ａでは、ノードＦＤが浮遊状態にあると、信号ＩＮの電位がローレベルからハイレベルに変化するのに伴い、トランジスタ１３０ｔのソースとゲートの間に形成される容量Ｃｇｓにより、ノードＦＤの電位が上昇する。そして、そのノードＦＤの電位の上昇幅は、トランジスタ１３０ｔのゲートに入力されたコンフィギュレーションデータの論理レベルによって異なる。具体的に、セル１４０ａに書き込まれたコンフィギュレーションデータが”０”の場合、トランジスタ１３０ｔは弱反転モードにあるため、ノードＦＤの電位の上昇に寄与する容量Ｃｇｓには、ゲート電極の電位、すなわちノードＦＤの電位に依存しない容量Ｃｏｓが含まれる。具体的に、容量Ｃｏｓには、ゲート電極とソース領域とが重畳する領域に形成されるオーバーラップ容量と、ゲート電極とソース電極の間に形成される寄生容量などが含まれる。一方、セル１４０ａに書き込まれたコンフィギュレーションデータが”１”の場合、トランジスタ１３０ｔは強反転モードにあるため、ノードＦＤの電位の上昇に寄与する容量Ｃｇｓには、上述した容量Ｃｏｓに加えて、ゲート電極とドレイン電極の間に形成される容量Ｃｏｄと、チャネル形成領域とゲート電極の間に形成される容量Ｃｏｘの一部とが含まれる。したがって、コンフィギュレーションデータが”１”の場合、ノードＦＤの電位の上昇に寄与するトランジスタ１３０ｔの容量Ｃｇｓが、コンフィギュレーションデータが”０”の場合よりも大きいこととなる。よって、セル１４０ａでは、コンフィギュレーションデータが”１”の場合の方が、コンフィギュレーションデータが”０”の場合よりも、信号ＩＮの電位の変化に伴い、ノードＦＤの電位をより高く上昇させるというブースティング効果を得ることができる。上述したブースティング効果により、セル１４０ａのスイッチ速度は、コンフィギュレーションデータが”１”の場合に向上し、コンフィギュレーションデータが”０”の場合には、トランジスタ１３０ｔは非導通状態となる。
一般的なＰＬＤの配線リソースに含まれるスイッチには、集積密度の向上を図るためにｎチャネル型トランジスタが用いられている。しかし、上記スイッチでは、閾値電圧に起因してｎチャネル型トランジスタのゲートを通過する信号の電位が降下することにより生じる、スイッチ速度の低下が課題である。スイッチ速度の向上を目的として、ｎチャネル型トランジスタのゲートに高い電位を印加するオーバードライブ駆動を用いた方法も提案されているが、この場合、スイッチに用いられるｎチャネル型トランジスタの信頼性を落とす恐れがある。しかし、本発明の一態様では、上述したブースティング効果により、オーバードライブ駆動を用いなくとも、セル１４０ａのスイッチ速度を、コンフィギュレーションデータが”１”の場合に向上させることができるので、スイッチ速度を向上させるために信頼性を犠牲にする必要がない。
なお、セル１４０ｂの場合でも、ブースティング効果によりノードＦＤの電位は上昇するが、インバータ１８０及びインバータ１８１により、ノードＦＤの電位は瞬時に元の電位に戻る。そのため、ブースティング効果によるスイッチ速度の向上の恩恵を受けることができない。
また、文献１（Ｋ．Ｃ．Ｃｈｕｎ， Ｐ．Ｊａｉｎ， Ｊ．Ｈ．Ｌｅｅ， ａｎｄ Ｃ．Ｈ．Ｋｉｍ，”Ａ ３Ｔ Ｇａｉｎ Ｃｅｌｌ Ｅｍｂｅｄｄｅｄ ＤＲＡＭ Ｕｔｉｌｉｚｉｎｇ Ｐｒｅｆｅｒｅｎｔｉａｌ Ｂｏｏｓｔｉｎｇ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ ａｎｄ Ｌｏｗ Ｐｏｗｅｒ Ｏｎ−Ｄｉｅ Ｃａｃｈｅｓ”ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ．４６， ｎｏ．６， ｐｐ．１４９５−１５０５， Ｊｕｎｅ． ２０１１）、文献２（Ｆ． Ｅｓｌａｍｉ ａｎｄ Ｍ． Ｓｉｍａ，”Ｃａｐａｃｉｔｉｖｅ Ｂｏｏｓｔｉｎｇ ｆｏｒ ＦＰＧＡ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｎｅｔｗｏｒｋｓ” Ｉｎｔ． Ｃｏｎｆ． ｏｎ Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ， ２０１１， ｐｐ． ４５３−４５８．）とは異なり、セル１４０ａでは更なる効果が期待できる。
文献１では、ＤＲＡＭを前提としているのでメモリセルの数が多く、メモリセルの出力に接続されている読み出し用のビット線（ＲＢＬ）が、高い寄生容量を有することとなる。一方、セル１４０ａでは、信号ＯＵＴがＣＭＯＳのゲートに供給されるので、セル１４０ａの出力側の寄生容量は文献１の場合に比べて小さい。そのため、トランジスタ１３０ｔの容量ＣｇｓによるノードＦＤの電位の上昇に伴い、さらに、ドレインとゲートの間に形成される容量Ｃｏｄによって、信号ＯＵＴの電位を上昇させるという副次的なブースティング効果も得られる。すなわち、セル１４０ａを配線間の接続を制御するスイッチ回路として用いる際には、上述した副次的なブースティング効果により、更なるスイッチ速度の向上が得られる。また、セル１４０ａの場合、文献２の場合に比べて、少ない数のトランジスタで、上昇したノードＦＤの電位を保持することが可能である。
上述したブースティング効果の検証を行うため、各段の出力端子にセル１４０ａもしくは、セル１４０ｂを配置した、１０１段のリングオシレータ（ＲＯ）回路のＴＥＧを２種類作成し、発振周波数からセル１４０ａまたはセル１４０ｂの遅延時間を評価した。なお、ＲＯ回路のＴＥＧを構成するインバータのｎチャネル型トランジスタとｐチャネル型トランジスタのチャネル幅Ｗは、それぞれ１６μｍ、３２μｍとした。また、セル１４０ａ及びセル１４０ｂが有するトランジスタ１３０ｔのチャネル幅Ｗは１６μｍ、セル１４０ａが有するトランジスタ１３１ｔのチャネル幅Ｗは４μｍ、セル１４０ｂが有するトランジスタ１３１ｔのチャネル幅Ｗは８μｍとした。また、セル１４０ｂのインバータ１８０及びインバータ１８１が有するｎチャネル型トランジスタとｐチャネル型トランジスタのチャネル幅Ｗは、それぞれ４μｍ、８μｍとした。また、シリコン膜を用いたｎチャネル型トランジスタ及びｐチャネル型トランジスタは、全てチャネル長Ｌを０．５μｍとした。また、セル１４０ａのトランジスタ１３１ｔは、Ｉｎ−Ｇａ−Ｚｎ系酸化物を含むＣＡＡＣ−ＯＳ膜を用い、そのチャネル長Ｌは１μｍとした。そして、トランジスタ１３１ｔは、シリコン膜を用いたトランジスタ上に積層した。
次いで、ＲＯ回路のＴＥＧにおける電源電圧（ＶＤＤＲＯ）と、セル１４０ｂのインバータ１８０及びインバータ１８１の電源電圧（ＶＤＤＭＥＭ）との差をオーバードライブ電圧（Ｏｖｅｒｄｒｉｖｅ Ｖｏｌｔａｇｅ）とし、オーバードライブ電圧に対するＲＯ１段当たりの遅延時間を測定した。なお、配線１２２及び配線１２１に供給されるハイレベルの電位とローレベルの電位の電位差は、ＶＤＤＭＥＭに相当する。
図３１に、遅延時間の測定結果を示す。図３１では、横軸がオーバードライブ電圧（ｍＶ）、縦軸がＲＯ１段当たりの遅延時間を示す。なお、図３１では、縦軸の遅延時間を、ＶＤＤＲＯが２．００Ｖ、オーバードライブ電圧が０Ｖの時の遅延時間の測定値との相対値で示す。また、図３１では、ＶＤＤＲＯが２．００Ｖのときの遅延時間を実線で、２．２５Ｖのときの遅延時間を一点鎖線で、２．５０Ｖのときの遅延時間を鎖線で示す。
図３１に示すように、セル１４０ａを付加したＲＯ回路の方が、セル１４０ｂを付加したＲＯ回路よりも遅延時間が短く、遅延時間はセル１４０ａとセル１４０ｂの構成によって異なることが確認された。
また、図３１に示すように、セル１４０ｂについては、オーバードライブ電圧を高めることによってスイッチ速度が向上するオーバードライブ効果が、ＶＤＤＲＯが低いほど顕著であることが示唆された。しかし、セル１４０ｂでは、ＶＤＤＲＯの０．２倍以上のオーバードライブ電圧が供給されても、セル１４０ａのスイッチ速度には及ばなかった。なお、セル１４０ａでは、コンフィギュレーションデータが書き込まれる際に、トランジスタ１３１ｔの閾値電圧に起因してノードＦＤの電位が降下するため、ノードＦＤの電位はＶＤＤＭＥＭよりも低くなる。それにもかかわらず、オーバードライブ電圧を供給しないセル１４０ａでは、オーバードライブ電圧を供給したセル１４０ｂよりも、スイッチ速度が高いという結果が得られたことは、注目に値する。
また、オーバードライブ電圧が同じときに、セル１４０ａを付加したＲＯ回路の方が、セル１４０ｂを付加したＲＯ回路よりも、消費電力が小さいことが確認された。
さらに、上記ＲＯ回路のＴＥＧに対応したＳＰＩＣＥシミュレーションより、セル１４０ａを付加したＲＯ回路において、信号ＩＮの電位の上昇に伴う、ノードＦＤの電位の上昇について検証した。計算では、ＶＤＤＲＯが２．５Ｖとした。計算の結果、信号ＩＮの電位の上昇に伴い、コンフィギュレーションデータが”１”の場合は０．７５Ｖ、”０”の場合は０．０７Ｖ、ノードＦＤの電位が上昇することが確認された。
よって、セル１４０ａを有する半導体装置では、オーバードライブ電圧を用いずに、単一の電源電圧を用いた場合でも、消費電力低減、スイッチ速度向上といった、高い性能を得られることが示された。
図３２に、試作したＰＬＤの顕微鏡写真を示す。図３２では、スイッチ回路及びコンフィギュレーションメモリの動作を制御する駆動回路（Ｂｉｔ Ｄｒｉｖｅｒ、Ｗｏｒｄ Ｄｒｉｖｅｒ）と、スイッチ回路及び配線を含む配線リソース（Ｒｏｕｔｉｎｇ Ｆａｂｒｉｃ）と、ＩＯエレメント（Ｕｓｅｒ ＩＯ）と、コントローラ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｒ）と、ＰＬＥ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｅｌｅｍｅｎｔ）とについて、対応する領域を矩形で囲って示す。
試作したＰＬＤは、Ｉｎ−Ｇａ−Ｚｎ系酸化物を含むＣＡＡＣ−ＯＳ膜を用いたトランジスタを、コンフィギュレーションメモリに有する。また、試作したＰＬＤでは、スイッチ回路にセル１４０ａを有し、セル１４０ａが有するトランジスタ１３１ｔには、Ｉｎ−Ｇａ−Ｚｎ系酸化物を含むＣＡＡＣ−ＯＳ膜が用いられている。
図３２に示すＰＬＤでは、ＰＬＥの数が２０個、コンフィギュレーションメモリが有するメモリセルの数が７５２０個、ＩＯの端子数は２０個であり、ＰＬＥには標準的な機能を搭載した。そして、ＣＡＡＣ−ＯＳ膜が用いられたトランジスタは、シリコン膜を用いたトランジスタ上に積層した。シリコン膜を用いたｎチャネル型トランジスタ及びｐチャネル型トランジスタは、全てチャネル長Ｌを０．５μｍとした。また、Ｉｎ−Ｇａ−Ｚｎ系酸化物を含むＣＡＡＣ−ＯＳ膜を用いたトランジスタは、そのチャネル長Ｌを１μｍとした。
また、比較用として、コンフィギュレーションメモリにＳＲＡＭを用い、スイッチ回路にセル１４０ｂを有するＰＬＤも試作した。セル１４０ａを用いたＰＬＤは、比較用のＰＬＤよりも、スイッチ回路のレイアウト面積を６０％、配線リソースの面積を５２％、ＰＬＤ全体の面積を約２２％も、それぞれ削減することができた。
セル１４０ａを用いて試作されたＰＬＤでは、カウントアップ・ダウン回路、シフト回路など種々の回路構成に対して、例えば、単一の電源電圧２．５Ｖ、周波数５０ＭＨｚで、正常に動作することが確認された。さらに、セル１４０ａを用いて試作されたＰＬＤでは、データの保持動作、記憶装置に必要なデータを退避させておき、間欠的に電源供給を遮断するノーマリーオフ動作も、確認できた。
図３３に、セル１４０ａを用いて試作されたＰＬＤにて、ＰＬＥを各段とする１３段のリングオシレータを構成した場合の、発振周波数の経時変化を示す。室温にて２５０時間までの評価では発振周波数の著しい低下は見られていない。よって、セル１４０ａを用いて試作されたＰＬＤでは、コンフィギュレーションメモリが、良好なデータ保持特性を有していることが示唆された。
〈電子機器の例〉
本発明の一態様に係る半導体装置またはプログラマブルロジックデバイスは、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置またはプログラマブルロジックデバイスを用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３４に示す。
図３４（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。なお、図３４（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図３４（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図３４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。
図３４（Ｄ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。
図３４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としても良い。
図３４（Ｆ）は普通自動車であり、車体５１０１、車輪５１０２、ダッシュボード５１０３、ライト５１０４等を有する。
３１ マルチプレクサ
３２ マルチプレクサ
３３ マルチプレクサ
３４ マルチプレクサ
３５ マルチプレクサ
３６ マルチプレクサ
３７ マルチプレクサ
４１ マルチプレクサ
４２ マルチプレクサ
４３ マルチプレクサ
４４ ＯＲ回路
１００ ＰＬＤ
１０１ ＬＥ
１０２ 列
１０２−１ 列
１０２−２ 列
１０２−３ 列
１０３ 配線
１０４ 配線
１０４−１ 配線
１０４−２ 配線
１０４−３ 配線
１０５ 配線
１０５−１ 配線
１０５−２ 配線
１０５−３ 配線
１０６ 配線
１０６−１ 配線
１０６−２ 配線
１０６−３ 配線
１０７ 配線
１０８ 配線
１０９ 配線
１１０ スイッチ回路
１１１ 配線
１１１−１ 配線
１１１−２ 配線
１１１−３ 配線
１２０ スイッチ回路
１２０−１ スイッチ回路
１２０−２ スイッチ回路
１２０−３ スイッチ回路
１２０ａ スイッチ回路
１２０ｂ スイッチ回路
１２０ｃ スイッチ回路
１２１ 配線
１２２ 配線
１２２−１ 配線
１２２−２ 配線
１２２−３ 配線
１２２−ｎ 配線
１２３ 配線
１２３−１ 配線
１２３−ｎ 配線
１２５ 配線
１２６ スイッチ
１２６ｔ トランジスタ
１２７ 配線
１２８ 配線
１３１ スイッチ
１３１ｔ トランジスタ
１３０ スイッチ
１３０ｔ トランジスタ
１３２ 容量素子
１３３ｔ トランジスタ
１４０ セル
１４０−１ セル
１４０−２ セル
１４０−３ セル
１４０−４ セル
１４０−ｎ セル
１５０ ＩＯ
１５１ 列
１５２ 配線
１５３ 配線
１５４ 配線
１５５ 配線
１５６ 配線
１５７ スイッチ
１６０ ＬＵＴ
１６１ フリップフロップ
１６２ コンフィギュレーションメモリ
１６３ 入力端子
１６４ 出力端子
１６５ 出力端子
１６６ ＡＮＤ回路
１６８ マルチプレクサ
１６９ コンフィギュレーションメモリ
１７０ ロジックアレイ
１７２ ＰＬＬ
１７３ ＲＡＭ
１７４ 乗算器
１７５ 配線リソース
１８０ インバータ
１８１ インバータ
１８２ ラッチ
１８３ インバータ
１８４ トランジスタ
１８５ 配線
１９５ 配線
１９６ 配線
２００ メモリセル
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２０４ スイッチ
２０５ スイッチ
２０６ 容量素子
２０７ 容量素子
２０８ 配線
２０９ 配線
２１０ 配線
２１１ 配線
２１２ 配線
２１３ 配線
２１３ａ 配線
２１３ｂ 配線
２１４ 配線
２１５ 配線
２１６ 配線
２１７ スイッチ
２２０ 組
２２０ａ 組
２２０ｂ 組
２２０ｃ 組
２２０ｄ 組
２２１ ＬＥ
２２２ 配線
２２３ 配線
２２４ ラッチ
２２５ ロジックセル
２３０ ＩＯ
２３１ａ ＥｘＯＲ回路
２３１ｂ ＥｘＯＲ回路
２３２ トライステートバッファ
２３３ インバータ
２３４ バッファ
２３６ 端子
４００ 半導体基板
４０１ 素子分離用絶縁膜
４０２ 不純物領域
４０３ 不純物領域
４０４ ゲート電極
４０５ ゲート絶縁膜
４０９ 絶縁膜
４１０ 配線
４１１ 配線
４１２ 配線
４１５ 配線
４１６ 配線
４１７ 配線
４２０ 絶縁膜
４２１ 配線
４３０ 半導体膜
４３１ ゲート絶縁膜
４３２ 導電膜
４３３ 導電膜
４３４ ゲート電極
４３５ 導電膜
４４０ 絶縁膜
４４１ 絶縁膜
４４２ 絶縁膜
４４３ 導電膜
５０１ ＮＡＮＤ回路
５０２ インバータ
５０３ インバータ
５０４ インバータ
５０５ ＮＯＲ回路
５０６ インバータ
５０７ インバータ
５０８ ｐチャネル型トランジスタ
５０９ ｎチャネル型トランジスタ
５１０ インバータ
５１１ インバータ
６０１ トランジスタ
６０２ 導電膜
６０３ 導電膜
６０４ ゲート電極
６０５ 絶縁膜
６０６ 絶縁膜
６０７ 酸化物半導体膜
６０８ ソース電極
６０９ ドレイン電極
６１０ 絶縁膜
６１１ ゲート電極
６１２ 絶縁膜
６３０ トランジスタ
６３１ 半導体基板
６３２ 素子分離用絶縁膜
６３３ ｐウェル
６３４ 不純物領域
６３５ 不純物領域
６３６ ゲート電極
６３７ ゲート絶縁膜
６３８ 絶縁膜
６３９ 配線
６４０ 配線
６４１ 配線
６４２ 配線
６４３ 絶縁膜
６４５ 配線
６４６ 絶縁膜
６４７ 配線
６４８ 配線
６４９ 絶縁膜
６５０ 配線
６５１ 絶縁膜
６５２ 配線
６５３ 絶縁膜
６５４ 配線
６５５ 絶縁膜
６５６ 配線
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５１０１ 車体
５１０２ 車輪
５１０３ ダッシュボード
５１０４ ライト
５３０１ 筐体
５３０２ 冷蔵室用扉
５３０３ 冷凍室用扉
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部

Claims (16)

  1. メモリセルを複数有し、
    複数の前記メモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、をそれぞれ有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されている半導体装置。
  2. メモリセルを複数有し、
    複数の前記メモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、をそれぞれ有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されている半導体装置。
  3. メモリセルを複数有し、
    複数の前記メモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、をそれぞれ有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されており、
    前記第１の配線に入力される信号と前記第２の配線に入力される信号とは、互いに論理レベルが反転している半導体装置。
  4. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    前記第１のメモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第２のメモリセルは、第４のスイッチと、第５のスイッチと、第６のスイッチと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第３のトランジスタのゲートは、前記第４のスイッチを介して前記第１の配線に電気的に接続されており、
    前記第４のトランジスタのゲートは、前記第５のスイッチを介して前記第２の配線に電気的に接続されており、
    前記第３のトランジスタのソース又はドレインの一方は、前記第３の配線に接続されており、
    前記第３のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に接続されており、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されている半導体装置。
  5. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    前記第１のメモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第２のメモリセルは、第４のスイッチと、第５のスイッチと、第６のスイッチと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第３のトランジスタのゲートは、前記第４のスイッチを介して前記第１の配線に電気的に接続されており、
    前記第４のトランジスタのゲートは、前記第５のスイッチを介して前記第２の配線に電気的に接続されており、
    前記第３のトランジスタのソース又はドレインの一方は、前記第３の配線に接続されており、
    前記第３のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に接続されており、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されており、
    前記第４のスイッチの導通状態と、前記第５のスイッチの導通状態とは、同一の信号により制御されている半導体装置。
  6. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    前記第１のメモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第２のメモリセルは、第４のスイッチと、第５のスイッチと、第６のスイッチと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第３のトランジスタのゲートは、前記第４のスイッチを介して前記第１の配線に電気的に接続されており、
    前記第４のトランジスタのゲートは、前記第５のスイッチを介して前記第２の配線に電気的に接続されており、
    前記第３のトランジスタのソース又はドレインの一方は、前記第３の配線に接続されており、
    前記第３のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に接続されており、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されており、
    前記第４のスイッチの導通状態と、前記第５のスイッチの導通状態とは、同一の信号により制御されており、
    前記第１の配線に入力される信号と前記第２の配線に入力される信号とは、互いに論理レベルが反転している半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第３の配線に与えられる電位は、前記第４の配線に与えられる電位よりも高い半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１のスイッチが有するトランジスタは、酸化物半導体をチャネル形成領域に有し、
    前記第２のスイッチが有するトランジスタは、酸化物半導体をチャネル形成領域に有する半導体装置。
  9. メモリセルを複数有し、
    複数の前記メモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、をそれぞれ有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されているプログラマブルロジックデバイス。
  10. メモリセルを複数有し、
    複数の前記メモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、をそれぞれ有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されているプログラマブルロジックデバイス。
  11. メモリセルを複数有し、
    複数の前記メモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、をそれぞれ有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されており、
    前記第１の配線に入力される信号と前記第２の配線に入力される信号とは、互いに論理レベルが反転しているプログラマブルロジックデバイス。
  12. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    前記第１のメモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第２のメモリセルは、第４のスイッチと、第５のスイッチと、第６のスイッチと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第３のトランジスタのゲートは、前記第４のスイッチを介して前記第１の配線に電気的に接続されており、
    前記第４のトランジスタのゲートは、前記第５のスイッチを介して前記第２の配線に電気的に接続されており、
    前記第３のトランジスタのソース又はドレインの一方は、前記第３の配線に接続されており、
    前記第３のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に接続されており、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されているプログラマブルロジックデバイス。
  13. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    前記第１のメモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第２のメモリセルは、第４のスイッチと、第５のスイッチと、第６のスイッチと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第３のトランジスタのゲートは、前記第４のスイッチを介して前記第１の配線に電気的に接続されており、
    前記第４のトランジスタのゲートは、前記第５のスイッチを介して前記第２の配線に電気的に接続されており、
    前記第３のトランジスタのソース又はドレインの一方は、前記第３の配線に接続されており、
    前記第３のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に接続されており、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されており、
    前記第４のスイッチの導通状態と、前記第５のスイッチの導通状態とは、同一の信号により制御されているプログラマブルロジックデバイス。
  14. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    前記第１のメモリセルは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第２のメモリセルは、第４のスイッチと、第５のスイッチと、第６のスイッチと、第３のトランジスタと、第４のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、前記第１のスイッチを介して第１の配線に電気的に接続されており、
    前記第２のトランジスタのゲートは、前記第２のスイッチを介して第２の配線に電気的に接続されており、
    前記第１のトランジスタのソース又はドレインの一方は、第３の配線に接続されており、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介してノードに電気的に接続されており、
    前記第２のトランジスタのソース又はドレインの一方は、第４の配線に接続されており、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のスイッチを介して前記ノードに電気的に接続されており、
    前記第３のトランジスタのゲートは、前記第４のスイッチを介して前記第１の配線に電気的に接続されており、
    前記第４のトランジスタのゲートは、前記第５のスイッチを介して前記第２の配線に電気的に接続されており、
    前記第３のトランジスタのソース又はドレインの一方は、前記第３の配線に接続されており、
    前記第３のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に接続されており、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のスイッチを介して前記ノードに電気的に接続されており、
    前記第１のスイッチの導通状態と、前記第２のスイッチの導通状態とは、同一の信号により制御されており、
    前記第４のスイッチの導通状態と、前記第５のスイッチの導通状態とは、同一の信号により制御されており、
    前記第１の配線に入力される信号と前記第２の配線に入力される信号とは、互いに論理レベルが反転しているプログラマブルロジックデバイス。
  15. 請求項９乃至請求項１４のいずれか一において、
    前記第３の配線に与えられる電位は、前記第４の配線に与えられる電位よりも高いプログラマブルロジックデバイス。
  16. 請求項９乃至請求項１５のいずれか一において、
    前記第１のスイッチが有するトランジスタは、酸化物半導体をチャネル形成領域に有し、
    前記第２のスイッチが有するトランジスタは、酸化物半導体をチャネル形成領域に有するプログラマブルロジックデバイス。
JP2013104627A 2012-05-25 2013-05-17 プログラマブルロジックデバイス及び半導体装置 Expired - Fee Related JP6042266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013104627A JP6042266B2 (ja) 2012-05-25 2013-05-17 プログラマブルロジックデバイス及び半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012119929 2012-05-25
JP2012119929 2012-05-25
JP2012229607 2012-10-17
JP2012229607 2012-10-17
JP2013008054 2013-01-21
JP2013008054 2013-01-21
JP2013104627A JP6042266B2 (ja) 2012-05-25 2013-05-17 プログラマブルロジックデバイス及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016218584A Division JP6404887B2 (ja) 2012-05-25 2016-11-09 プログラマブルロジックデバイス

Publications (3)

Publication Number Publication Date
JP2014158250A JP2014158250A (ja) 2014-08-28
JP2014158250A5 JP2014158250A5 (ja) 2016-03-10
JP6042266B2 true JP6042266B2 (ja) 2016-12-14

Family

ID=49621126

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2013104627A Expired - Fee Related JP6042266B2 (ja) 2012-05-25 2013-05-17 プログラマブルロジックデバイス及び半導体装置
JP2016218584A Expired - Fee Related JP6404887B2 (ja) 2012-05-25 2016-11-09 プログラマブルロジックデバイス
JP2018171064A Expired - Fee Related JP6701291B2 (ja) 2012-05-25 2018-09-13 半導体装置
JP2020081275A Withdrawn JP2020150549A (ja) 2012-05-25 2020-05-01 半導体装置
JP2021172853A Active JP7223824B2 (ja) 2012-05-25 2021-10-22 半導体装置
JP2023015865A Active JP7483072B2 (ja) 2012-05-25 2023-02-06 半導体装置
JP2024073333A Active JP7701510B2 (ja) 2012-05-25 2024-04-30 半導体装置
JP2025104134A Pending JP2025134872A (ja) 2012-05-25 2025-06-19 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2016218584A Expired - Fee Related JP6404887B2 (ja) 2012-05-25 2016-11-09 プログラマブルロジックデバイス
JP2018171064A Expired - Fee Related JP6701291B2 (ja) 2012-05-25 2018-09-13 半導体装置
JP2020081275A Withdrawn JP2020150549A (ja) 2012-05-25 2020-05-01 半導体装置
JP2021172853A Active JP7223824B2 (ja) 2012-05-25 2021-10-22 半導体装置
JP2023015865A Active JP7483072B2 (ja) 2012-05-25 2023-02-06 半導体装置
JP2024073333A Active JP7701510B2 (ja) 2012-05-25 2024-04-30 半導体装置
JP2025104134A Pending JP2025134872A (ja) 2012-05-25 2025-06-19 半導体装置

Country Status (6)

Country Link
US (2) US9337843B2 (ja)
JP (8) JP6042266B2 (ja)
KR (1) KR102059218B1 (ja)
CN (1) CN104321967B (ja)
TW (1) TWI611660B (ja)
WO (1) WO2013176199A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104321967B (zh) * 2012-05-25 2018-01-09 株式会社半导体能源研究所 可编程逻辑装置及半导体装置
KR102102589B1 (ko) * 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
KR102112364B1 (ko) 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI611419B (zh) 2012-12-24 2018-01-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
US8952723B2 (en) 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
WO2014125979A1 (en) 2013-02-13 2014-08-21 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US8947121B2 (en) 2013-03-12 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6272713B2 (ja) 2013-03-25 2018-01-31 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス及び半導体装置
TWI621337B (zh) 2013-05-14 2018-04-11 半導體能源研究所股份有限公司 信號處理裝置
US9172369B2 (en) 2013-05-17 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6368155B2 (ja) 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JP6352070B2 (ja) 2013-07-05 2018-07-04 株式会社半導体エネルギー研究所 半導体装置
JP6483402B2 (ja) 2013-11-01 2019-03-13 株式会社半導体エネルギー研究所 記憶装置、及び記憶装置を有する電子機器
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
US9385054B2 (en) 2013-11-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing device and manufacturing method thereof
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
JP6444723B2 (ja) 2014-01-09 2018-12-26 株式会社半導体エネルギー研究所 装置
US9379713B2 (en) * 2014-01-17 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Data processing device and driving method thereof
JP6521643B2 (ja) 2014-01-24 2019-05-29 株式会社半導体エネルギー研究所 半導体装置
US9721968B2 (en) 2014-02-06 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic appliance
US9869716B2 (en) 2014-02-07 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Device comprising programmable logic element
JP2015165226A (ja) 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 装置
WO2015118436A1 (en) 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device
US9294096B2 (en) * 2014-02-28 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6625328B2 (ja) 2014-03-06 2019-12-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
DE112015001133T5 (de) * 2014-03-07 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Betriebsverfahren für eine Halbleitervorrichtung
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
JP6677449B2 (ja) 2014-03-13 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の駆動方法
TWI643457B (zh) 2014-04-25 2018-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US9287868B1 (en) * 2014-08-27 2016-03-15 Quicklogic Corporation Logic cell for programmable logic device
JP6645793B2 (ja) 2014-10-17 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
JP6780927B2 (ja) * 2014-10-31 2020-11-04 株式会社半導体エネルギー研究所 半導体装置
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
GB2534569A (en) * 2015-01-27 2016-08-03 Shimadzu Corp Method of controlling a DC power supply
US9954531B2 (en) 2015-03-03 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN105093025B (zh) 2015-08-18 2019-01-22 深圳市华星光电技术有限公司 In Cell触控显示面板的检测电路及检测方法
KR102401080B1 (ko) * 2015-09-30 2022-05-23 삼성디스플레이 주식회사 표시 장치
KR102643895B1 (ko) 2015-10-30 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
KR20180081732A (ko) 2015-11-13 2018-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
CN109687864A (zh) * 2017-10-19 2019-04-26 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列
CN108701474B (zh) * 2016-03-18 2022-12-30 株式会社半导体能源研究所 半导体装置及使用该半导体装置的系统
JP6917168B2 (ja) 2016-04-01 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
US9998119B2 (en) 2016-05-20 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
DE112017004148T5 (de) 2016-08-19 2019-05-23 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Steuern der Stromzufuhr in einer Halbleitervorrichtung
WO2018069787A1 (en) 2016-10-14 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, broadcasting system, and electronic device
US10320390B1 (en) * 2016-11-17 2019-06-11 X Development Llc Field programmable gate array including coupled lookup tables
JP7032125B2 (ja) * 2016-12-28 2022-03-08 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する電子機器
KR102311316B1 (ko) * 2017-04-24 2021-10-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
WO2021148897A1 (ja) 2020-01-21 2021-07-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US12469436B2 (en) 2023-07-27 2025-11-11 Google Llc Memory cell for a pixel of a display

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5343406A (en) * 1989-07-28 1994-08-30 Xilinx, Inc. Distributed memory architecture for a configurable logic array and method for using distributed memory
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5426378A (en) * 1994-04-20 1995-06-20 Xilinx, Inc. Programmable logic device which stores more than one configuration and means for switching configurations
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5631578A (en) 1995-06-02 1997-05-20 International Business Machines Corporation Programmable array interconnect network
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH09162304A (ja) * 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JPH09231788A (ja) * 1995-12-19 1997-09-05 Fujitsu Ltd シフトレジスタ及びプログラマブル論理回路並びにプログラマブル論理回路システム
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3106998B2 (ja) * 1997-04-11 2000-11-06 日本電気株式会社 メモリ付加型プログラマブルロジックｌｓｉ
US6275064B1 (en) 1997-12-22 2001-08-14 Vantis Corporation Symmetrical, extended and fast direct connections between variable grain blocks in FPGA integrated circuits
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3743487B2 (ja) * 1999-07-14 2006-02-08 富士ゼロックス株式会社 プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6983442B1 (en) * 2002-08-26 2006-01-03 Altera Corporation Method for constructing an integrated circuit device having fixed and programmable logic portions and programmable logic architecture for use therewith
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7132851B2 (en) * 2003-07-11 2006-11-07 Xilinx, Inc. Columnar floorplan
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005157620A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4927321B2 (ja) * 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
JP4786171B2 (ja) * 2004-12-10 2011-10-05 株式会社東芝 半導体記憶装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
US7277351B2 (en) 2005-11-17 2007-10-02 Altera Corporation Programmable logic device memory elements with elevated power supply levels
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7797664B2 (en) 2006-06-23 2010-09-14 National Institute Of Advanced Industrial Science And Technology System for configuring an integrated circuit and method thereof
JP4258671B2 (ja) 2006-07-27 2009-04-30 独立行政法人産業技術総合研究所 集積回路及びその回路設定生成方法
US7906987B2 (en) 2006-07-27 2011-03-15 Panasonic Corporation Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5222619B2 (ja) * 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5388525B2 (ja) * 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR20110084368A (ko) 2008-11-18 2011-07-22 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
KR101472771B1 (ko) 2008-12-01 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102577885B1 (ko) * 2009-10-16 2023-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052488A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102612741B (zh) 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
KR20190124813A (ko) * 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
MY187143A (en) * 2010-01-20 2021-09-03 Semiconductor Energy Lab Semiconductor device
JP5336398B2 (ja) * 2010-02-01 2013-11-06 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の構成変更方法
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011114905A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011129233A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR102115344B1 (ko) 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8476927B2 (en) * 2011-04-29 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR101889383B1 (ko) 2011-05-16 2018-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스
TWI571058B (zh) 2011-05-18 2017-02-11 半導體能源研究所股份有限公司 半導體裝置與驅動半導體裝置之方法
US8779799B2 (en) 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP5820336B2 (ja) 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
JP6125850B2 (ja) 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9230683B2 (en) 2012-04-25 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9654107B2 (en) 2012-04-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Programmable LSI
JP6228381B2 (ja) 2012-04-30 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US8975918B2 (en) 2012-05-01 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Lookup table and programmable logic device including lookup table
KR101978932B1 (ko) 2012-05-02 2019-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 로직 디바이스
CN104321967B (zh) * 2012-05-25 2018-01-09 株式会社半导体能源研究所 可编程逻辑装置及半导体装置
JP6377317B2 (ja) * 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
TWI611419B (zh) * 2012-12-24 2018-01-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6444723B2 (ja) * 2014-01-09 2018-12-26 株式会社半導体エネルギー研究所 装置
JP6780927B2 (ja) * 2014-10-31 2020-11-04 株式会社半導体エネルギー研究所 半導体装置
US9819841B1 (en) * 2015-04-17 2017-11-14 Altera Corporation Integrated circuits with optical flow computation circuitry

Also Published As

Publication number Publication date
KR102059218B1 (ko) 2019-12-24
JP6701291B2 (ja) 2020-05-27
CN104321967A (zh) 2015-01-28
JP6404887B2 (ja) 2018-10-17
US20130314124A1 (en) 2013-11-28
JP7701510B2 (ja) 2025-07-01
JP2025134872A (ja) 2025-09-17
JP2019033490A (ja) 2019-02-28
JP7223824B2 (ja) 2023-02-16
JP2024102182A (ja) 2024-07-30
US9337843B2 (en) 2016-05-10
CN104321967B (zh) 2018-01-09
TWI611660B (zh) 2018-01-11
JP2022023900A (ja) 2022-02-08
JP7483072B2 (ja) 2024-05-14
JP2020150549A (ja) 2020-09-17
JP2017079474A (ja) 2017-04-27
TW201414205A (zh) 2014-04-01
WO2013176199A1 (en) 2013-11-28
US20160322975A1 (en) 2016-11-03
KR20150021021A (ko) 2015-02-27
US10122364B2 (en) 2018-11-06
JP2014158250A (ja) 2014-08-28
JP2023062011A (ja) 2023-05-02

Similar Documents

Publication Publication Date Title
JP7701510B2 (ja) 半導体装置
US9276577B2 (en) Semiconductor device
US10090023B2 (en) Memory device including memory circuit and selection circuit
US9438206B2 (en) Storage circuit and semiconductor device
JP6272713B2 (ja) プログラマブルロジックデバイス及び半導体装置
US9935617B2 (en) Semiconductor device
US9722615B2 (en) Method for operating programmable logic device
US9397637B2 (en) Voltage controlled oscillator, semiconductor device, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161109

R150 Certificate of patent or registration of utility model

Ref document number: 6042266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees