JP6048732B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関し、例えば、オーミック電極を有する半導体装置およびその製造方法に関する。

窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor）等のＦＥＴ（Field Effect Transistor）は、携帯電話基地局用増幅器等の高周波かつ高出力で動作する増幅器として注目されている。窒化物半導体を用いたＦＥＴのオーミック電極においては、Ａｌ（アルミニウム）膜が用いられている（特許文献１）。

特開平１０−２２３９０１号公報

しかしながら、熱処理等によりオーミック電極のＡｌ膜にヒロックが発生する。ヒロックがオーミック電極以外の金属層と接近または接触すると、耐圧が低下するまたは信頼性が低下してしまう。本発明は、オーミック電極におけるヒロックの発生を抑制することを目的とする。

本発明は、窒化物半導体層の表面に、Ａｌ膜を含むオーミック電極を形成する工程と、前記オーミック電極を覆うように第１絶縁膜を形成する工程と、前記第１絶縁膜に前記オーミック電極が露出する開口を形成する工程と、前記開口にオーミック電極に接続する配線層を形成する工程と、前記オーミック電極上に前記配線層を覆うようにＴａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも一つを含む前記第１金属膜を形成する工程と、を有し、前記開口の全ての内縁と前記第１金属膜の端部との距離は、１μｍ以下であることを特徴とする半導体装置の製造方法である。本発明によれば、オーミック電極におけるヒロックの発生を抑制することができる。

上記構成において、前記Ａｌ膜上に第２金属膜が形成され、前記開口を形成する工程は、前記第１絶縁膜と第２金属膜に前記開口を形成する工程を含む構成とすることができる。

上記構成において、前記オーミック電極を形成する工程は、前記オーミック電極を５００℃以上の温度で熱処理する工程を含む構成とすることができる。

上記構成において、前記配線層を形成した後、２５０℃以上の温度で熱処理する工程を有する構成とすることができる。

上記構成において、前記オーミック電極および前記第１金属膜を覆うように第２絶縁膜を形成する工程を有する構成とすることができる。

上記構成において、配線層は、Ａｕを含む構成とすることができる。

上記構成において、前記オーミック電極は、前記窒化物半導体層に接して形成されたＴａ膜と、前記Ｔａ膜上に形成されたＡｌ膜を有する構成とすることができる。

上記構成において、前記第２絶縁膜は、５×１０^９ｄｙｎｅ／ｃｍ^２以上かつ５×１０^１０ｄｙｎｅ／ｃｍ^２以下の圧縮または引張り応力を有する構成とすることができる。

本発明は、窒化物半導体層と、前記窒化物半導体層の表面に形成され、Ａｌ膜を含むオーミック電極と、前記オーミック電極を覆うように形成され、前記オーミック電極が露出する開口が形成された第１絶縁膜と、前記開口に形成され、オーミック電極に接続する配線層と、前記オーミック電極上に前記配線層を覆うように形成され、Ｔａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも一つを含む第１金属膜と、を具備し、前記開口の全ての内縁と前記第１金属膜の端部との距離は、１μｍ以下であることを特徴とする半導体装置である。

本発明によれば、オーミック電極におけるヒロックの発生を抑制することができる。

図１（ａ）から図１（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図３（ａ）および図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。 図４は、実施例１に係る半導体装置の製造方法を示す図（その４）である。 図５（ａ）および図５（ｂ）は、実施例１に係る半導体装置の製造方法を示す図（その５）である。 図６（ａ）および図６（ｂ）は比較例１に係る半導体装置の製造方法を示す図である。 図７（ａ）および図７（ｂ）は、ヒロックの抑制について説明する図（その１）である。 図８は、ヒロックの抑制について説明する図（その２）である。 図９は、実施例１の半導体装置の断面図である。

以下、図面を参照し実施例について説明する。

図１（ａ）から図５（ｂ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）に示すように、上面に窒化物半導体層１８が形成された基板１０を準備する。基板１０は、例えばＳｉＣ基板、Ｓｉ基板またはサファイア基板である。窒化物半導体層１８は、基板１０側からチャネル層１２、電子供給層１４およびキャップ層１６を備えている。チャネル層１２は、例えば膜厚が１０００ｎｍのアンドープＧａＮ層、電子供給層１４は、例えば膜厚が２０ｎｍのＡｌＧａＮ層、キャップ層１６は、例えば膜厚が５ｎｍのｎ型ＧａＮ層である。基板１０とチャネル層１２との間にバッファ層としてＡｌＮ層が形成されていてもよい。

次に、図１（ｂ）に示すように、窒化物半導体層１８の表面に、オーミック電極２０を形成する。図１（ｂ）において、オーミック電極２０は、電子供給層１４に接して形成されているが、キャップ層１６に接して形成されてもよい。オーミック電極２０は、例えば蒸着法およびリフトオフ法を用い形成される。オーミック電極２０は、スパッタリング法等を用い形成されてもよい。オーミック電極２０は、窒化物半導体層１８に接して形成されたＴａ（タンタル）膜２１と、Ｔａ膜２１上に形成されたＡｌ膜２２を有する。Ａｌ膜２２上に、金属膜２３が形成される。金属膜２３は、Ａｌ膜２２にヒロックを抑制するための膜であり、例えばＴａ膜である。Ｔａ膜２１、Ａｌ膜２２および金属膜２３の膜厚は、例えば１０ｎｍ、２８０ｎｍおよび１０ｎｍである。Ａｌ膜２２は、オーミック電極２０内で最も厚い膜であることが好ましい。オーミック電極２０と窒化物半導体層１８との合金化のため５００℃以上の温度で熱処理を行なう。例えば５５０℃の温度で熱処理する。また、熱処理は、例えば５００℃以上かつ８００℃以下の温度で行われる。Ａｌ膜２２上に金属膜２３が形成されているため、熱処理によるＡｌ膜２２のヒロックを抑制できる。

次に、図１（ｃ）に示すように、窒化物半導体層１８上にゲート電極２４を形成する。ゲート電極２４は、例えば蒸着法およびリフトオフ法を用い形成される。ゲート電極２４は、スパッタリング法等を用い形成されてもよい。ゲート電極２４は、窒化物半導体層１８側から例えばＮｉ（ニッケル）膜およびＡｕ（金）膜を備える。オーミック電極２０およびゲート電極２４を覆うように、窒化物半導体層１８上に絶縁膜２６（第１絶縁膜）を形成する。絶縁膜２６は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法を用い形成される。絶縁膜２６は、例えば膜厚が５０ｎｍの窒化シリコン膜であり、例えば１×１０^９ｄｙｎｅ／ｃｍ^２以下の低ストレス膜である。

次に、図２（ａ）に示すように、開口５１を有するフォトレジスト５０を形成する。開口５１は、オーミック電極２０上に形成される。以降のバリア層３１およびシード層３２を形成する際（図２（ｃ）参照）の応力および熱に耐えるため、フォトレジスト５０を熱処理により硬化させる。この熱処理により、フォトレジスト５０の端部は曲面となる。

次に、図２（ｂ）に示すように、フォトレジスト５０をマスクに絶縁膜２６を除去する。これにより、オーミック電極２０上の絶縁膜２６に開口５２が形成される。つまり、絶縁膜２６にオーミック電極２０が露出する開口５２が形成される。絶縁膜２６の除去には、例えばＳＦ_６等のフッ素系ガスをエッチングガスとするドライエッチング法を用いる。このとき、金属膜２３にも開口５２が形成される。

次に、図２（ｃ）に示すように、開口５２内のオーミック電極２０上およびフォトレジスト５０上に、バリア層３１およびシード層３２を形成する。バリア層３１およびシード層３２は、例えばスパッタリング法を用い形成される。バリア層３１は、例えばＴｉＷＮ（チタン・タングステン・ナイトライド）膜である。シード層３２は、Ａｕ膜である。バリア層３１は、オーミック電極２０とめっき層３４（図３（ａ）参照）との反応を抑制する層である。例えばめっき層３４およびシード層３２がＡｕ膜の場合、バリア層３１は、Ａｕとオーミック電極２０のＡｌとの共晶反応を抑制する。シード層３２は、電解めっきの際に給電するための層である。

次に、図３（ａ）に示すように、フォトレジストをマスク（図示なし）にめっき層３４を例えば電解めっき法を用い形成する。めっき層３４は、例えば膜厚が１μｍから５μｍのＡｕ層である。めっき層３４をマスクにシード層３２およびバリア層３１を除去する。これにより、めっき層３４、シード層３２およびバリア層３１から配線層３０が形成される。配線層３０は、蒸着法およびリフトオフ法により形成してもよい。配線層３０は、絶縁膜２６の開口５２を介しオーミック電極２０と接続する。つまり、開口５２にオーミック電極２０と接続する配線層３０が形成される。配線層３０と絶縁膜２６とが離間した領域３５においては、オーミック電極２０が露出している。配線層３０と絶縁膜２６とが離間する距離Ｌ１は１μｍより大きい。配線層３０が絶縁膜２６上に重なると、絶縁膜３６（図５参照）の被覆性が悪くなり、耐湿性が劣化する。配線層３０が絶縁膜２６上に重なならいように形成するためには、合わせマージンを考慮し、配線層３０と絶縁膜２６とを離間させることが好ましい。

次に、図３（ｂ）に示すように、配線層３０を覆うようにオーミック電極２０上に金属膜３８を形成する。金属膜３８は、例えばスパッタリング法を用い形成される。金属膜３８は、Ａｌ膜２２のヒロックを抑制するための膜であり、例えば膜厚が１０ｎｍ以上のＴａ膜である。金属膜３８は蒸着法およびリフトオフ法を用い形成してもよい。

図４を参照に示すように、金属膜３８上に開口５８を有するフォトレジスト５６を形成する。フォトレジスト５６をマスクに金属膜３８を除去する。金属膜３８の除去には、例えばＳＦ_６等のフッ素系ガスをエッチングガスとするドライエッチング法を用いる。

図５（ａ）に示すように、フォトレジスト５６を剥離する。これにより、領域３７において、金属膜３８と絶縁膜２６との間からオーミック電極２０の上面が露出する。領域３７の距離Ｌ２は、１μｍ以下である。図５（ｂ）に示すように、配線層３０を覆うように、絶縁膜３６（第２絶縁膜）を形成する。絶縁膜３６は、例えばプラズマＣＶＤ法により形成される。絶縁膜３６は、例えば膜厚が５００ｎｍの窒化シリコン膜である。絶縁膜２６は、耐湿性を向上させるため、緻密な膜が好ましい。このため、絶縁膜２６は、例えば５×１０^９ｄｙｎｅ／ｃｍ^２程度の圧縮応力を有する。絶縁膜２６の成長温度は例えば３００℃である。

実施例１においては、金属膜３８と絶縁膜２６とが離間する距離Ｌ２が１μｍ以下であるため、オーミック電極２０のヒロックを抑制できる。距離Ｌ２は０μｍでもよい。すなわち、配線層３０と絶縁膜２６とが接していてもよい。また、金属膜３８が蒸着法およびリフトオフ法を用い形成される場合には、金属膜３８が絶縁膜２６上に重なっていてもよい。

実施例１の効果を説明するため、比較例１について説明する。図６（ａ）および６（ｂ）は、比較例１に係る半導体装置の製造方法を示す図である。図６（ａ）を参照し、実施例１の図１（ａ）から図３（ａ）までの工程を行なう。次に、フォトレジスト５０を剥離する。次に、図６（ｂ）を参照し、実施例１の図５（ｂ）と同じ工程を用い、配線層３０を覆うように、絶縁膜３６を形成する。

比較例１においては、領域３５において、オーミック電極２０のＡｌ膜２２に起因したヒロック４０が生じてしまう。ヒロック４０の大きさは１μｍ以上である。ヒロック４０がめっき層３４に接近または接触すると、めっき層３４とヒロック４０とが反応する。例えば、めっき層３４がＡｕを含む場合、ＡｕとＡｌの共晶反応が生じる（図５の領域４１参照）。また、ヒロック４０がゲート電極２４と接近または接触すると、ゲート電極２４とオーミック電極２０と間の耐圧が低下する。これにより、故障の原因となる。

実施例１により、ヒロック４０が抑制される理由について説明する。図７（ａ）から図８は、ヒロックの抑制について説明する図である。図７（ａ）に示すように、図１（ｂ）においてオーミック電極２０を形成後、窒化物半導体層１８との合金化のための熱処理を行なう。合金化の熱処理は、５００℃以上かつ８００℃以下の温度で行なう。Ａｌ膜２２内にグレイン４２が形成される。グレイン４２の大きさは、熱処理温度に依存する。温度が高いとグレイン４２は大きくなり、温度が低いとグレイン４２は小さくなる。５００℃以上の熱処理においては、グレイン４２は１μｍ以上となる。

図７（ｂ）に示すように、Ａｌ膜２２が露出した状態において、絶縁膜３６を形成すると、熱および／または絶縁膜３６のストレスにより、ヒロック４０および／またはボイドが発生する。ヒロック４０は、例えば２５０℃以上の熱処理により形成される。２５０℃以上の熱処理としては、例えば絶縁膜３６の成膜時の熱処理またはフォトリソグラフィの際のウエハベーク（水洗処理後の乾燥処理等）がある。または、ヒロック４０は、絶縁膜３６の圧縮または引張り応力により形成される。例えば、ヒロック４０は、５×１０^９ｄｙｎｅ／ｃｍ^２以上の圧縮応力または引張り応力により形成される。また、絶縁膜３６を５×１０^１０ｄｙｎｅ／ｃｍ^２より大きい圧縮応力または引張り応力で形成すると、絶縁膜３６が剥がれる、および／または絶縁膜３６中にクラックなどが発生する。このため、絶縁膜３６が有する応力は、５×１０^１０ｄｙｎｅ／ｃｍ^２以下が好ましい。

図８に示すように、Ａｌ膜２２が絶縁膜２６の端部と金属層３８の端部との間から露出する領域３７の幅を１μｍ以下とする。このように、領域３５の幅をＡｌのグレイン４２の大きさより小さくする。これにより、ヒロック４０が抑制される。

Ａｌ膜２２が露出する幅を狭くするとヒロック４０の発生が抑制されることを調べるため、以下の実験を行った。基板１０上に、膜厚が１０ｎｍのＴａ膜２１、膜厚が２８０ｎｍのＡｌ膜２２および膜厚が１０ｎｍのＴａ膜を形成する。５００℃において熱処理する。Ａｌ膜２２の中央部上に膜厚が２００ｎｍのＴｉＷ膜を形成する。ＴｉＷ膜は、Ａｌ膜２２のヒロックを抑制する膜である。膜厚が５００ｎｍの窒化シリコン膜をプラズマＣＶＤ法を用い形成する。窒化シリコン膜の成長温度は３００℃である。窒化シリコン膜は５×１０^９ｄｙｎｅ／ｃｍ^２程度の圧縮応力を有する。Ａｌ膜２２におけるヒロックの発生状況を顕微鏡で観察する。

Ａｌ膜２２の端部とＴｉＷ膜の端部との間のＡｌ膜２２が露出する領域の幅を振り、Ａｌ膜２２に発生するヒロック有無を調べた。Ａｌ膜２２の露出領域の幅が１．６２μｍおよび１．３０μｍのサンプルにおいては、ヒロックが発生した。一方、露出領域の幅が０．９４μｍ、０．７０μｍ、０．５２μｍ、０．４０μｍおよび０.１１μｍのサンプルでは、ヒロックは発生しなかった。このように、Ａｌ膜２２の露出領域の幅を１μｍ以下とすることにより、Ａｌ膜２２のヒロックを抑制できる。

図９は、実施例１の半導体装置の断面図である。図９を参照し、基板１０上に窒化物半導体層１８が形成されている。窒化物半導体層１８上に、オーミック電極２０としてソース電極およびドレイン電極が形成されている。図示しないが、オーミック電極２０は、窒化物半導体層１８の電子供給層１４に接して形成されている。窒化物半導体層１８上のソース電極とドレイン電極との間にゲート電極２４が形成されている。オーミック電極２０およびゲート電極２４を覆うように絶縁膜２６が形成されている。オーミック電極２０上の絶縁膜２６に開口が形成されている。絶縁膜２６の開口を介しオーミック電極２０上に配線層３０が形成されている。配線層３０を覆うように金属膜３８が形成されている。金属膜３８と絶縁膜２６との離間する距離Ｌ２は１μｍ以下である。

実施例１によれば、図４（ｂ）のように、絶縁膜２６の開口５２を介しＡｌ膜２２を含むオーミック電極２０上面が露出する距離Ｌ１が１μｍより大きくなるように、配線層３０を形成する。図６（ａ）のように、金属膜３８と絶縁膜２６との間からオーミック電極２０の上面が露出する距離Ｌ２が１μｍ以下となるように、配線層３０を覆うようにオーミック電極２０上に金属膜３８を形成する。つまり、開口５２の全ての内縁と金属膜３８の端部との距離は、１μｍ以下である。これにより、図８において説明したように、Ａｌ膜２２からのヒロック４０の発生を抑制できる。距離Ｌ１が１μｍ以上の場合もＡｌ膜２２からのヒロック４０の発生を抑制できる。距離Ｌ１は、１．５μｍ以上でもよく、２μｍ以上でもよい。

ヒロックを抑制するため金属膜３８は、Ｔａ、Ｍｏ（モリブデン）、Ｐｄ（タンタル）、ＮｉおよびＴｉ（チタン）の少なくとも１つを含むことが好ましい。例えばＴａ膜以外に、Ｍｏ膜、Ｐｄ膜、Ｎｉ膜またはＴｉ膜等を用いることができる。例えば、金属膜３８は、Ｔａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも１つの材料からなる。金属膜３８膜厚は、ヒロックを抑制するため、１ｎｍ以上かつ５０ｎｍ以下であることが好ましい。絶縁膜２６としては、窒化シリコン膜以外にも酸化シリコン膜または酸化窒化シリコン膜等の無機絶縁膜を用いることもできる。絶縁膜２６の膜厚は、ヒロックを抑制するため、１０ｎｍ以上かつ２００ｎｍ以下であることが好ましい。距離Ｌ２は、０．８μｍ以下が好ましく、０．５μｍ以下がより好ましい。距離Ｌ２は、製造マージン確保のため０．１μｍ以上が好ましい。

図２（ｂ）のように、Ａｌ膜２２上に金属膜２３が形成されている。開口５２を形成する際に、絶縁膜２６と金属膜２３とに開口５２を形成する。このように、Ａｌ膜２２上にヒロックを抑制するための金属膜２３が形成されていても、絶縁膜２６の開口５２を形成する際に、金属膜２３が除去される。これにより、ヒロック４０が発生しやすくなる。よって、領域３７の幅を１μｍ以下とすることが好ましい。ヒロックを抑制するため金属膜２３は、Ｔａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも１つを含むことが好ましい。例えばＴａ膜以外に、Ｍｏ膜、Ｐｄ膜、Ｎｉ膜またはＴｉ膜等を用いることができる。例えば、金属膜２３は、Ｔａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも１つの材料からなる。金属膜２３膜厚は、ヒロックを抑制するため、１ｎｍ以上かつ５０ｎｍ以下であることが好ましい。

図１（ｂ）のように、オーミック電極２０を形成する際に、オーミック電極２０を５００℃以上の温度で熱処理する。これにより、オーミック電極２０に１μｍ程度の大きさのＡｌグレイン４２が形成される。Ａｌのグレイン４２の大きさを１μｍ程度とするためには、熱処理温度は、５２０℃以上が好ましく、５５０℃以上がより好ましい。また、熱処理温度は７００℃以下が好ましく、６００℃以下がより好ましい。

配線層３０を形成した後、２５０℃以上の温度で熱処理する工程を有する。これにより、Ａｌのヒロック４０が形成されやすくなる。熱処理温度は、２７０℃以上が好ましい、３００℃以上が好ましい。

オーミック電極２０および配線層３０を覆うように絶縁膜３６を形成する。これにより、Ａｌのヒロック４０が形成しやすくなる。距離Ｌ２を１μｍ以下とすることにより、ヒロックを抑制することができる。絶縁膜３６としては、窒化シリコン膜以外にも酸化シリコン膜または酸化窒化シリコン膜等の無機絶縁膜を用いることもできる。

実施例１において、窒化物半導体層１８は、例えばＧａＮ層、ＩｎＮ層、ＡｌＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＮ層およびＩｎＡｌＧａＮ層の少なくとも一層を含む層とすることができる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 基板
１８ 窒化物半導体層
２０ オーミック電極
２２ Ａｌ膜
２３ 金属膜
２４ ゲート電極
２６ 絶縁膜
３０ 配線層
３６ 絶縁膜
３８ 金属膜

Claims (6)

1. 窒化物半導体層の表面に、Ａｌ膜を含むオーミック電極を形成する工程と、
   前記オーミック電極を覆うように第１絶縁膜を形成する工程と、
   前記第１絶縁膜に前記オーミック電極が露出する開口を形成する工程と、
   前記開口にオーミック電極に接続する配線層を形成する工程と、
   前記オーミック電極上に前記配線層を覆うようにＴａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも一つを含む第１金属膜を形成する工程と、
   前記第１金属膜を形成した後、２５０℃以上の温度で熱処理する、および／または、前記オーミック電極および前記第１金属膜を覆うように５×１０ ^９ ｄｙｎｅ／ｃｍ ^２ 以上の圧縮または引張り応力を有する第２絶縁膜を形成する工程と、
   を有し、
   前記開口の前記オーミック電極の上面に位置する全ての内縁と前記第１金属膜の前記オーミック電極の上面に位置する端部との距離は、１μｍ以下であり、
   前記オーミック電極を形成する工程は、前記オーミック電極を５００℃以上の温度で熱処理する工程を含むことを特徴とする半導体装置の製造方法。
2. 前記Ａｌ膜上に第２金属膜が形成され、
   前記開口を形成する工程は、前記第１絶縁膜と第２金属膜に前記開口を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 配線層は、Ａｕを含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記オーミック電極は、前記窒化物半導体層に接して形成されたＴａ膜と、前記Ｔａ膜上に形成されたＡｌ膜を有することを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記第２絶縁膜は、５×１０ ^１０ｄｙｎｅ／ｃｍ^２以下の圧縮または引張り応力を有することを特徴とする請求項１記載の半導体装置の製造方法。
6. 窒化物半導体層と、
   前記窒化物半導体層の表面に形成され、Ａｌ膜を含むオーミック電極と、
   前記オーミック電極を覆うように形成され、前記オーミック電極が露出する開口が形成された第１絶縁膜と、
   前記開口に形成され、オーミック電極に接続する配線層と、
   前記オーミック電極上に前記配線層を覆うように形成され、Ｔａ、Ｍｏ、Ｐｄ、ＮｉおよびＴｉの少なくとも一つを含む第１金属膜と、
   を具備し、
   前記開口の前記オーミック電極の上面に位置する全ての内縁と前記第１金属膜の前記オーミック電極の上面に位置する端部との距離は、１μｍ以下であることを特徴とする半導体装置。

Images