JP6060972B2 - 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 - Google Patents
酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 Download PDFInfo
- Publication number
- JP6060972B2 JP6060972B2 JP2014523752A JP2014523752A JP6060972B2 JP 6060972 B2 JP6060972 B2 JP 6060972B2 JP 2014523752 A JP2014523752 A JP 2014523752A JP 2014523752 A JP2014523752 A JP 2014523752A JP 6060972 B2 JP6060972 B2 JP 6060972B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- zinc oxide
- oxide thin
- producing
- zinc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D9/00—Electrolytic coating other than with metals
- C25D9/04—Electrolytic coating other than with metals with inorganic materials
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D9/00—Electrolytic coating other than with metals
- C25D9/04—Electrolytic coating other than with metals with inorganic materials
- C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2923—Materials being conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3241—Materials thereof being conductive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
- H10P14/3426—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Thin Film Transistor (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Description
本願は、2012年7月5日に出願された特願2012−151206号に基づき優先権を主張し、その内容をここに援用する。
酸化亜鉛薄膜は、一般的にスパッタリング法などの真空成膜法により成膜される。真空成膜法では、大規模な真空装置を必要とするため、製造コストが高くなる。
より簡便な酸化亜鉛薄膜の成膜方法としては、ゾルゲル法、無電解析出法、電解析出法などの湿式による成膜方法が知られている。これらの方法の中でも、電解析出法を用いた成膜方法としては、亜鉛イオンを含有する水溶液に、導電性基板を浸漬して、その導電性基板に電圧を印加することによって、カソード上に酸化亜鉛薄膜を成膜する方法が知られている(例えば、特許文献1参照)。
このため、薄膜トランジスタのソース・ドレイン間のような電極間の絶縁層上に、電極間を架橋するように酸化亜鉛薄膜を成膜することが難しく、得られた酸化亜鉛薄膜を薄膜トランジスタのチャネル層や配線に利用することが難しかった。
なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせている。
また、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
本実施形態の酸化亜鉛薄膜の製造方法は、亜鉛イオン、水酸化物イオンおよび亜鉛錯イオンを含む溶液に、少なくとも一部に導電性部位を有する基材を浸漬し、導電性部位に交流電流を通電することにより、基材上の導電性部位を含む領域に酸化亜鉛薄膜を形成する方法である。
なお、水以外の溶媒としては、溶質を溶解可能なものであれば特に限定されず、アルコール等を用いることもできる。
さらに、溶液のpHを8以上とすることで、白色沈殿である水酸化亜鉛は、水酸化物イオンと結合してテトラヒドロキシ亜鉛(II)酸イオン([Zn(OH)4]2−)を生じ、溶液中に溶解する。
このようにして得られた溶液は、「テトラヒドロキシ亜鉛(II)酸イオンを含有する塩基性溶液」である。なお、「テトラヒドロキシ亜鉛(II)酸イオンを含有する塩基性溶液」は、テトラヒドロキシ亜鉛(II)酸イオン以外に、亜鉛イオンや水酸化物イオンを含む。
以下の説明において、「テトラヒドロキシ亜鉛(II)酸イオンを含有する塩基性溶液」を「溶液S」と称することがある。
溶液SのpHが8未満では、水酸化物イオンの濃度が低すぎて、溶液S中において、テトラヒドロキシ亜鉛(II)酸イオンが安定に形成されず、後述する溶液Sに対する交流電流の通電によって、酸化亜鉛からなる薄膜を形成することができなくなることがある。一方、溶液SのpHが12を超えると、水酸化物イオンの濃度が高すぎて、生成した酸化亜鉛薄膜が溶出してしまうことがある。
なお、基材20,30とは、少なくとも表面の一部に導電性を有する部位が設けられた部材であって、全体が金属などの導電体から構成されていてもよい。また、ガラス基板や表面に絶縁層を形成した半導体基板等に、所定パターンの導電膜がメッキ等により形成されたものであってもよい。
基材20,30に設けられた導電性部位は、溶液中で交流電流を流すことにより、電流の流れる方向によって、アノードまたはカソードとして機能する。
図2Aでは、一対をなす同一形態の基材20,30を溶液中に浸漬する場合を例示したが、基材の数はこれに限定されるものではなく、二対以上の基材を用いることもできる。また、一方の基材に代えて、金電極やプラチナ電極など、単に電解時の対極としてのみ機能する導電性部材からなる電極を用いてもよい。
また、マグネチックスターラーや攪拌翼を用いて、溶液Sを攪拌しながら、基材20,30の導電性部位間に交流電流を通電してもよい。
Zn(OH)4 2− → Zn(OH)2 + 2OH− ・・・(1)
2OH− → 1/2O2 + H2O + 2e− ・・・(2)
Zn(OH)2 → ZnO + H2O ・・・(3)
NO3 − + H2O + 2e− → NO2 − + 2OH− ・・・(4)
Zn2+ + 2OH− → Zn(OH)2 ・・・(5)
Zn(OH)2 → ZnO + H2O ・・・(6)
換言すれば、交流電流を印加した導電性部位と、これと絶縁ギャップを隔てて対向するフローティング電位の導電性部位との間を架橋するように、絶縁ギャップを埋めて酸化亜鉛薄膜が成長する。このような現象が生じるメカニズムは明らかではないが、交流電流によってアノード反応とカソード反応が交互に生じることが何らかの原因になっているものと推測される。
本発明者等は、かかる現象を長期にわたる実験研究の結果見出した。この知見に基づいて、絶縁部分を含む領域にも電解析出によって酸化亜鉛薄膜を形成可能な、新たな半導体製造プロセスを提供する。
したがって、基板上に予めソース電極とドレイン電極を形成しておき、これらの少なくとも一方に交流電流を印加して交流電解を行えば、ソース電極とドレイン電極の間に酸化亜鉛半導体層を形成することができる。さらに、適当な手段によりゲート電極を配置することによって、薄膜トランジスタを製造することができる。
これに対して、公知の直流電解では、カソード側の電極直上にのみ酸化亜鉛薄膜が形成される。換言すれば、電極間に酸化亜鉛薄膜を成膜できないために薄膜トランジスタの構造が得られない。
溶液Sの温度が150℃を超えると、テトラヒドロキシ亜鉛(II)酸イオンから粒子状の酸化亜鉛結晶が析出してしまい、溶液S内に混入することがある。また、酸化亜鉛粒子を析出する化学反応にともなって溶液SのpHが低下するため、溶液Sの管理が困難になることがある。
なお、溶液Sの温度を調節するには、例えば、溶液Sを収容した容器10をホットプレートなどのヒーター上に設置する方法や、溶液Sを収容した容器10をシリコンオイルヒーターに浸漬する方法などが用いられる。
酸化亜鉛を析出させようとする導電性部位(電極)の表面における電流密度が0.1mA/cm2未満では、所望の電気化学反応が起こらず、酸化亜鉛薄膜を形成することができないことがある。
一方、電流密度が3mA/cm2を超えると、亜鉛析出が優勢となり、酸化亜鉛薄膜の析出が起こり難くなる。これは、電流密度が大きい場合はカソードでの反応が進み過ぎてしまい、Zn2++2e−→Znという一般的な亜鉛メッキで見られる亜鉛薄膜の析出が優勢となり、酸化亜鉛薄膜の析出を抑制するためと考えられる。
なお、電流密度を上記の範囲内に調整するには、電極間に印加する電圧と、電極間の距離とを調整すればよい。
電極間に通電する交流電流の周波数が0.1Hz未満では、アノードとカソードの切り替えが遅すぎることから、カソードで起こる亜鉛析出が優勢となってしまい、酸化反応が追い付かなくなり、酸化亜鉛薄膜を形成することができないことがある。一方、電極間に通電する交流電流の周波数が10Hzを超えると、アノードとカソードの切り替えが早すぎるために、反応が起こるまでの十分な時間が得られず、所望の化学反応が起こらなくなり、酸化亜鉛薄膜を形成することができないことがある。
ここで、ソース電極およびドレイン電極とは、両電極間にチャネル層となる半導体層を形成し、さらに、ゲート電極を適切に配置することにより、薄膜トランジスタのソース電極およびドレイン電極として機能しうるように構成されている電極を指す。
また、基材50は、ドレイン電極70と基板51とを、基材50の厚さ方向から挟み込むようにして、導電性クリップ80により固定(保持)されている。導電性クリップ80は、ステンレスなどの耐腐食性に優れる金属から構成されている。
この電極配置の薄膜トランジスタ構造では、ソース電極幅は、ソース電極60の凸部60aの幅Wで規定される。同様に、ドレイン電極幅は、ドレイン電極70の凸部70aの幅Wで規定される。換言すれば、図2Cに示す構造の薄膜トランジスタでは、ソース電極の電極幅及びドレイン電極の電極幅はWである。
図2Cに示すように、基材50の位置は、ドレイン電極70の凸部70aの端が液面Saからの深さDに位置するように調整されている。本実施形態では、ドレイン電極70の凸部70aの一部が、溶液Sに浸漬される。
基板51としては、特に限定されるものではなく、例えば、ガラス基板、樹脂フィルム、シリコン基板などを用いることができる。
絶縁膜52としては、特に限定されるものではなく、二酸化ケイ素(SiO2)や酸化アルミニウム(Al2O3)からなる膜などを用いることができる。基板51が絶縁体からなる場合は、基板51上に絶縁膜52を設けずに、ソース電極60および/またはドレイン電極70を基板51上に直接形成してもよい。
ドレイン電極70は、絶縁膜52上に順に積層されたクロム(Cr)からなる第一の層71と、金(Au)からなる第二の層72とから構成されてもよい。第一の層71と第二の層72の厚さは特に限定されるものではなく、要求される仕様などに応じて適宜調整される。
ここで、溶液Sに浸漬した基材50のドレイン電極70に交流電流を通電すると、ドレイン電極70の溶液Sに接している部分を含む領域に酸化亜鉛薄膜(皮膜)が形成される。より詳細には、ドレイン電極70の他、ソース電極60とドレイン電極70の間隙63に開口する絶縁膜52上にも酸化亜鉛薄膜が形成され、ソース電極60およびドレイン電極70を架橋するように酸化亜鉛薄膜が成長する。また、交流電源に接続されていないソース電極60上にも酸化亜鉛薄膜が形成される。
上記の実施形態では、ソース電極60を溶液S中に完全に浸漬し、ドレイン電極70の一部を溶液Sに接触させて電解析出を行っているが、ソース電極60とドレイン電極70を入れ替えた配置としてもよい。また、ソース電極60およびドレイン電極70の双方を溶液S中に完全に浸漬させてもよい。
純水の温度は、特に限定されるものではなく、例えば、70℃程度とする。
なお、本実施形態の酸化亜鉛薄膜の製造方法によれば、電解析出法によって、ソース電極60とドレイン電極70の間のみならず、ソース電極60上やドレイン電極70上にも酸化亜鉛薄膜が形成される。
なお、ソース電極60上とは、ソース電極60の絶縁膜52と接している面とは反対側の面やソース電極60の側面のことである。ドレイン電極70上とは、ドレイン電極70の絶縁膜52と接している面とは反対側の面やドレイン電極70の側面のことである。
また、本実施形態の酸化亜鉛薄膜の製造方法によれば、電解析出法によって、ソース電極とドレイン電極の間を架橋するように酸化亜鉛薄膜を形成することができる。すなわち、本実施形態の酸化亜鉛薄膜の製造方法によれば、簡便かつ選択的に金属電極間に、酸化亜鉛薄膜を形成することができる。
また、本実施形態の酸化亜鉛薄膜の製造方法によれば、電解析出法によって、ソース電極とドレイン電極の間のみならず、非導電性のゲート絶縁膜上にも酸化亜鉛薄膜を形成することができる。このようにして、ソース電極とドレイン電極の間を架橋するように形成された酸化亜鉛薄膜は、薄膜トランジスタ(TFT)のチャネル層として機能する。
本実施形態の酸化亜鉛薄膜は、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造される。
本実施形態の酸化亜鉛薄膜は、純度が高く、十分に大きな移動度を有している。また、本実施形態の酸化亜鉛薄膜は、ソース電極とドレイン電極の間を架橋するように形成された場合、薄膜トランジスタ(TFT)のチャネル層として機能することができる。
本実施形態の薄膜トランジスタは、石英ガラス等の各種ガラスや樹脂フィルムなどからなる基板やシリコン基板に、チャネル層、ゲート絶縁層、保護絶縁層、電極層などが形成されたものであり、チャネル層またはゲート絶縁層が、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなるものである。
本実施形態の薄膜トランジスタの種類は、特に限定されるものではなく、スタガード型、インバーテッド・スタガード型、 コープレーナー型、インバーテッド・コープレーナー型のいずれであってもよい。
特に、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなるチャネル層を有する薄膜トランジスタは、十分に大きな移動度を有するものとなる。
本実施形態の透明酸化物配線は、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなる。
本実施形態の透明酸化物配線は、上述の本実施形態の酸化亜鉛薄膜の製造方法によって、石英ガラス等の各種ガラスや樹脂フィルムなどからなる絶縁性の基板上に形成される。ここで、絶縁性の基板としては、金属製等の導電性基板上に絶縁層を形成したものも含まれる。
なお、透明酸化物配線の形状は、特に限定されるものではなく、電極の形状や間隔を調整したり、必要に応じてマスキングを施すことにより、任意の形状に形成することができる。
上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなる透明酸化物配線は、純度が高く、不純物の含有量が少ないので、抵抗が低く、導電性に優れている。
走査型電子顕微鏡(SEM)を用いて、得られた酸化亜鉛薄膜の表面形状を観察した。
(膜組成)
エネルギー分散型X線分析法(Energy Dispersive X−ray Spectrometry:EDX)を用いて求めた。
(TFT特性)
ゲート電圧を変化させ、2電極間(ソース−ドレイン)において、2電極間に形成した酸化亜鉛薄膜の電流−電圧測定を行った。±200Vの電圧発生機能を有するDIGITAL ELECTROMETER(ADCMT8252)を、デバイスのソース電極およびドレイン電極に接続し、ソース電極−ドレイン電極間電流(ISD)を計測した。
同時に、VOLTAGE CURRENT SOURCE(ADVANTEST R6161) をゲート電極とソース電極部分に接続することによって、ソース電極−ドレイン電極間に所望のゲート電圧を印加した。
各測定装置は、GPIB接続を介してパソコンへ接続し、LabVIEWで作成したプログラムによって各種パラメータの設定、データの取り込みを行った。
なお、以下の実施例および比較例においては、n−Si基板自体をゲート電極として使用してTFT特性を測定した。
0.01molの硝酸亜鉛6水和物に対して、13mol/Lのアンモニア水10mLを加えて、硝酸亜鉛6水和物とアンモニアの混合水溶液を調製した。この際、温度は20℃でpHは11程度を示した。
また、薄膜成膜用の電極を用意した。
基板としては、熱処理により、一面に、厚さ150nmの二酸化ケイ素(SiO2)からなる絶縁膜が形成されたn−Siウェハを用いた。
この絶縁膜上に、スパッタリング法により、厚さ5nmのクロムからなる層と厚さ100nmの金からなる層が積層された矩形のソース電極とドレイン電極を、矩形の一辺が対向するように間隔を隔てて形成し、薄膜成膜用の基材を作製した。なお、ソース電極とドレイン電極の間隔は50μmとし、ソース電極とドレイン電極は完全に対称な形状とした。
次いで、20℃において、容器内に収容した混合水溶液に、所定の間隔を隔てて、上記の基材を一対浸漬した。このとき、混合水溶液の液面が、ソース電極とドレイン電極の間隙よりも上になるように、図2Bに示すようにドレイン電極側を上にして、混合水溶液に、一対の基材を浸漬した。ドレイン電極と混合水溶液との接触面積が1cm2となるように、基材の高さを調整した。
この状態で、一対の基材のドレイン電極間に正弦波の交流電圧(ピーク値)を±5V印加した。このとき、ドレイン電極が混合水溶液と接する面における電流密度が1mA/cm2となるように、ドレイン電極間の間隔(距離)を調整した。このとき、ドレイン電極間の間隔(距離)は約1cmであった。また、一対の基材のドレイン電極間に通電する交流電流の周波数を1Hzとした。
基材のドレイン電極間に交流電圧を印加している時間を成膜時間とすると、成膜時間が60分で、厚さ50nmの薄膜を形成することができた。この薄膜は、ソース電極とドレイン電極の間、および、ソース電極上とドレイン電極上に形成されていた。
次いで、70℃程度の純水により、得られた薄膜を洗浄し、薄膜に含まれる不純物を除去した。
次いで、薄膜を完全に乾燥させた。
図5の結果から、ゲート電圧が40Vの場合、ドレイン電流が3μAであるのに対して、ゲート電圧が0Vの場合、10000分の1程度のドレイン電流が得られていることが分かり、見積もられる移動度は0.13cm2/V・s、on/off比は104であった。すなわち、酸化亜鉛薄膜は、薄膜トランジスタのチャネル層として機能していることが分かった。
また、この移動度は、室温の湿式プロセスで作製されたものとしては非常に高い値である。
なお、on/off比とは、ゲート電圧を変調した時のドレイン電流の最大値と最小値の比のことである。
ドレイン電極間に通電する交流電流の周波数を2.5Hzとした以外は実施例1と同様にして、ソース電極とドレイン電極の間に、厚さ50nmの薄膜を形成した。
得られた薄膜について、TFT特性を測定した。結果を表1に示す。
表1の結果から、on/off比が102程度の動作を確認できた。
ドレイン電極間に通電する交流電流の周波数を0.5Hzとした以外は実施例1と同様にして、ソース電極とドレイン電極の間に、厚さ50nmの薄膜を形成した。
得られた薄膜について、TFT特性を測定した。結果を表1に示す。
表1の結果から、on/off比が102程度の動作を確認できた。
ドレイン電極間に直流電圧を5V印加した以外は実施例1と同様にして、電極間に薄膜の形成を試みた。
しかしながら、ソース電極とドレイン電極の間には薄膜は形成されなかった。
ドレイン電極間に通電する交流電流の周波数を5Hzとした以外は実施例1と同様にして、ソース電極とドレイン電極の間に、厚さ50nmの薄膜を形成した。
得られた薄膜について、TFT特性を測定した。結果を表1に示す。
表1の結果から、TFTとしての動作を確認できなかった。
ドレイン電極間に通電する交流電流の電流密度を5mA/cm2とし、交流電流の周波数を1Hzとした以外は実施例1と同様にして、ソース電極とドレイン電極の間に、厚さ50nmの薄膜を形成した。
得られた薄膜について、TFT特性を測定した。結果を表1に示す。
表1の結果から、TFTとしての動作を確認できなかった。電極上に観測すると亜鉛の析出に由来する銀色の薄膜が形成されており、亜鉛の析出に対して酸化が追い付かなかったものと思われる。
実施例1では、混合水溶液のpHは11であったが、本実施例では、混合水溶液のpHを変化させて電解析出を行った。混合水溶液のpH以外の条件は、実施例1と同じとした。本実施例では、10mol/Lの濃度のアンモニア水の滴下量を調整することで、混合水溶液のpHを、8.8、9.0、9.3、9.5に調整した。また、本実施例ではソース電極とドレイン電極の間隔を35μmとした。
上記の実施例及び比較例では、基板としてSiウェハを用いた。実施例5では、基板としてPET(Polyethylene Terephthalate)基板((株)東洋紡製)を用い、PET基板上への薄膜トランジスタの作製を行った。
図9は、PET基板上のTFT用配線構造であって、酸化亜鉛を析出させる前の素子構造を示す。図9の素子構造は以下の手順で作製した。
次に、膜厚1μmのPolyvinyl Phenol(PVP)とエポキシ樹脂からなるゲート絶縁膜190を形成した。PVPとエポキシ樹脂には市販のものを用い、これらに光重合開始剤と溶媒を加えてゲート絶縁膜190を形成するための塗布液を得た。
以上の処理を行うことで、図9に示す素子構造を得た。
図10は、得られたPET基板上TFTの電流・電圧特性である。実施例4のn−Siウェハ上の場合と同様に、トランジスタとしての動作特性が得られた。このTFT素子の移動度は0.3cm2/V・s、on/off比は103であった。
Claims (7)
- 亜鉛イオン、水酸化物イオンおよび亜鉛錯イオンを含む溶液に、少なくとも一部に導電性部位を有する基材を浸漬し、前記導電性部位に交流電流を通電することにより、前記基材上の前記導電性部位を含む領域に酸化亜鉛薄膜を形成することを特徴とする酸化亜鉛薄膜の製造方法。
- 前記基材が、絶縁間隙を隔てて対向して配置された少なくとも一対の導電性部位を有し、前記交流電流を前記一対の導電性部位のうち一方の導電性部位に通電することにより、前記一対の導電性部位の間を架橋するように酸化亜鉛薄膜を形成することを特徴とする請求項1に記載の酸化亜鉛薄膜の製造方法。
- 前記溶液のpHは8〜12である、請求項1または2に記載の酸化亜鉛薄膜の製造方法。
- 前記溶液の温度は150℃以下である、請求項1〜3のいずれか1項に記載の酸化亜鉛薄膜の製造方法。
- 前記交流電流の周波数は0.1〜10Hzである、請求項1〜4のいずれか1項に記載の酸化亜鉛薄膜の製造方法。
- 請求項1〜5のいずれか1項に記載の酸化亜鉛薄膜の製造方法により、基板上に形成されたソース電極とドレイン電極の間を架橋するように酸化亜鉛薄膜を形成することを特徴とする薄膜トランジスタの製造方法。
- 請求項1〜5のいずれか1項に記載の酸化亜鉛薄膜の製造方法を含むことを特徴する透明酸化物配線の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012151206 | 2012-07-05 | ||
| JP2012151206 | 2012-07-05 | ||
| PCT/JP2013/068136 WO2014007250A1 (ja) | 2012-07-05 | 2013-07-02 | 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法、酸化亜鉛薄膜、薄膜トランジスタおよび透明酸化物配線 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014007250A1 JPWO2014007250A1 (ja) | 2016-06-02 |
| JP6060972B2 true JP6060972B2 (ja) | 2017-01-18 |
Family
ID=49882004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014523752A Active JP6060972B2 (ja) | 2012-07-05 | 2013-07-02 | 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9337320B2 (ja) |
| JP (1) | JP6060972B2 (ja) |
| CN (1) | CN104428453B (ja) |
| WO (1) | WO2014007250A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101812698B1 (ko) * | 2015-08-28 | 2018-01-30 | 전북대학교산학협력단 | 금속 산화물이 성장된 탄소섬유 제조 방법 |
| CN114695821A (zh) * | 2020-12-31 | 2022-07-01 | Tcl科技集团股份有限公司 | 量子点发光二极管的制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219828A (en) * | 1990-10-01 | 1993-06-15 | Sharp Kabushiki Kaisha | Method for fabricating oxide superconducting coatings |
| DE69702277T2 (de) * | 1996-03-06 | 2001-03-01 | Canon K.K., Tokio/Tokyo | Verfahren zur Herstellung einer Dünnzinkoxidfilm und Verfahren zur Herstellung eines Substrats einer Halbleiteranordnung und Verfahren zur Herstellung einer photoelektrischen Umwandlungsvorrichtung unter Verwendung dieser Film |
| JP3499106B2 (ja) * | 1997-03-03 | 2004-02-23 | 富士通株式会社 | 配線の形成方法及び配線基板 |
| JP3327811B2 (ja) | 1997-05-13 | 2002-09-24 | キヤノン株式会社 | 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子及び半導体素子基板の製造方法 |
| JP4445711B2 (ja) * | 2002-04-19 | 2010-04-07 | 株式会社Kri | 金属酸化物パターン形成方法及び金属配線パターン形成方法 |
| JP2005171271A (ja) * | 2003-12-08 | 2005-06-30 | Canon Inc | 堆積膜の形成方法、それを用いた光起電力素子の製造方法 |
| US20060096867A1 (en) * | 2004-11-10 | 2006-05-11 | George Bokisa | Tin alloy electroplating system |
| US7691666B2 (en) * | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| JP5089139B2 (ja) * | 2005-11-15 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
| KR100959460B1 (ko) * | 2007-11-16 | 2010-05-25 | 주식회사 동부하이텍 | 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법 |
| CN101903567A (zh) * | 2007-12-21 | 2010-12-01 | 关西涂料株式会社 | 表面处理的金属基材的制造方法和通过所述制造方法获得的表面处理的金属基材,以及金属基材的处理方法和通过所述方法处理的金属基材 |
| JP5291928B2 (ja) * | 2007-12-26 | 2013-09-18 | 株式会社日立製作所 | 酸化物半導体装置およびその製造方法 |
| TW201016596A (en) * | 2008-09-04 | 2010-05-01 | Univ Kumamoto Nat Univ Corp | Method of manufacturing zinc oxide nanoparticles and zinc oxide nanoparticles |
| US8691168B2 (en) * | 2010-04-28 | 2014-04-08 | Basf Se | Process for preparing a zinc complex in solution |
| JP2012036482A (ja) * | 2010-08-11 | 2012-02-23 | Univ Of Tsukuba | シアノ架橋金属錯体作成方法およびエレクトロクロミック素子 |
-
2013
- 2013-07-02 JP JP2014523752A patent/JP6060972B2/ja active Active
- 2013-07-02 WO PCT/JP2013/068136 patent/WO2014007250A1/ja not_active Ceased
- 2013-07-02 CN CN201380033284.8A patent/CN104428453B/zh active Active
-
2014
- 2014-12-15 US US14/570,191 patent/US9337320B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104428453A (zh) | 2015-03-18 |
| JPWO2014007250A1 (ja) | 2016-06-02 |
| WO2014007250A1 (ja) | 2014-01-09 |
| US20150187916A1 (en) | 2015-07-02 |
| US9337320B2 (en) | 2016-05-10 |
| CN104428453B (zh) | 2017-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liang et al. | Single CuO x nanowire memristor: forming-free resistive switching behavior | |
| Salim et al. | Electrodeposition of CdTe thin films using nitrate precursor for applications in solar cells | |
| JP4303794B2 (ja) | 多孔質フィルムとその調製方法 | |
| Schumacher et al. | Optimization of electrodeposited p‐doped Sb2Te3 thermoelectric films by millisecond potentiostatic pulses | |
| Prabukanthan et al. | Photovoltaic device performance of pure, manganese (Mn 2+) doped and irradiated CuInSe 2 thin films | |
| Yamaguchi et al. | Mechanistic study of chemical deposition of ZnS thin films from aqueous solutions containing zinc acetate and thioacetamide by comparison with homogeneous precipitation | |
| Switzer et al. | Nanometer-thick gold on silicon as a proxy for single-crystal gold for the electrodeposition of epitaxial cuprous oxide thin films | |
| CN109545960B (zh) | 一种电导连续可变的忆阻器及其制备方法和应用 | |
| Zhou et al. | Enhancing the thermoelectric properties of the electroplated Bi2Te3 films by tuning the pulse off-to-on ratio | |
| CN104087976B (zh) | Sm-Co合金非晶磁性纳米线阵列的制备方法 | |
| Navarro-Pardo et al. | Nanofiber-supported CuS nanoplatelets as high efficiency counter electrodes for quantum dot-based photoelectrochemical hydrogen production | |
| Lee et al. | Spontaneously polarized lithium-doped zinc oxide nanowires as photoanodes for electrical water splitting | |
| Basu et al. | Nanoporous ZnO thin films deposited by electrochemical anodization: effect of UV light | |
| Shpaisman et al. | Electrochemical synthesis of morphology-controlled segmented CdSe nanowires | |
| JP6060972B2 (ja) | 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 | |
| Ait Layachi et al. | Pulsed potential co-electrodeposition of Cu2CoSnS4 absorber layer on fluorinated tin oxide (FTO)-coated glass | |
| Trzciński et al. | Controlling crystallites orientation and facet exposure for enhanced electrochemical properties of polycrystalline MoO3 films | |
| Liu et al. | Dimensionally anisotropic graphene with high mobility and a high on–off ratio in a three-terminal RRAM device | |
| Florica et al. | Field effect transistor with electrodeposited ZnO nanowire channel | |
| Jia et al. | Improvement of switching uniformity in TiO2-based resistive random access memory with graphene oxide embedded film | |
| Vidu et al. | Electrodeposition of Ni and Te‐doped Cobalt Triantimonide in Citrate Solutions | |
| Dhanasekaran et al. | Electrochemical and physical properties of electroplated CuO thin films | |
| Anand et al. | Structural studies of NiTe2 thin films with the influence of amino additives | |
| Feng et al. | Fabrication of WO3 photoanode on crystalline Si solar cell for water splitting | |
| Li et al. | The key factor determining the anodic deposition of vanadium oxides |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6060972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |