JP6070189B2

JP6070189B2 - スイッチング電源装置

Info

Publication number: JP6070189B2
Application number: JP2012289265A
Authority: JP
Inventors: 建陳
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2012-12-30
Filing date: 2012-12-30
Publication date: 2017-02-01
Anticipated expiration: 2032-12-30
Also published as: JP2014131455A; US20140185334A1; US9184656B2

Description

本発明は、軽負荷時の効率改善を図ったスイッチング電源装置に関する。

商用電力システムの安定化と安全性を確保する為に、消費電力が７５Ｗを超えるスイッチング電源装置に対して力率改善が義務付けられている。そこで最近、小型で高効率な力率改善コンバータ（ＰＦＣ）と、この力率改善コンバータを用いて得られる直流電圧を負荷の仕様に応じた直流出力電圧に変換するＤＣ・ＤＣコンバータとを備えたスイッチング電源装置が提唱されている（例えば特許文献１を参照）。またこの種のＤＣ・ＤＣコンバータとしては、定格負荷が１００Ｗ程度である場合、専ら二次側整流ダイオードの負担が少ない擬似共振コンバータ（ＱＲ）が多く用いられている。

図８は力率改善コンバータ２とＤＣ・ＤＣコンバータ（擬似共振コンバータ）３とを備えたスイッチング電源装置１の概略構成図である。尚、図中４は、商用電源５から給電される交流電力を整流して前記力率改善コンバータ２に入力する整流回路、６は上記整流回路４と商用電源５との間に介装されたノイズフィルタを示している。

前記力率改善コンバータ２は、概略的には前記整流回路４に接続されたインダクタＬ１と、オン時に前記整流回路４との間で前記インダクタＬ１を介する電流路を形成するスイッチング素子Ｑ１を備える。更に前記力率改善コンバータ２は、前記スイッチング素子Ｑ１のオフ時に前記インダクタＬ１と出力コンデンサＣ２との間に電流路を形成するダイオードＤ１を備える。そして制御回路ＩＣ１により前記スイッチング素子Ｑ１をオン・オフ駆動して前記インダクタＬに流れる電流を制御し、これによって安定化した直流電圧Ｖbを得るように構成される。

尚、Ｒ１,Ｒ２は前記出力コンデンサＣ２に得られる直流電圧Ｖbを分圧して検出し、検出電圧を前記制御回路ＩＣ１にフィードバックする抵抗である。またＲ３はスイッチング電源装置１（力率改善コンバータ２）を介して流れる電流（負荷電流）を検出する為のシャント抵抗である。このように構成された力率改善コンバータ２の動作とその作用効果については、例えば特許文献２等に詳しく紹介される通りである。

一方、前記ＤＣ・ＤＣコンバータ（擬似共振コンバータ）３は、概略的には前記力率改善コンバータ２の出力（直流電圧Ｖb）が加えられる絶縁トランスＴの一次巻線Ｐ１に直列接続されたスイッチング素子Ｑ２を備える。更に前記ＤＣ・ＤＣコンバータ３は、前記スイッチング素子Ｑ２に並列に設けられた共振コンデンサＣ４と、前記絶縁トランスＴの二次巻線Ｓ１に整流ダイオードＤ２を介して接続された出力コンデンサＣ５とを備える。そして制御回路ＩＣ２により前記スイッチング素子Ｑ２をオン・オフ駆動することで前記絶縁トランスＴの漏れインダクタンスと前記共振コンデンサＣ４との間で擬似共振作用を生起し、これによって所定の直流出力電圧Ｖoを生成するように構成される。

尚、Ｒ４,Ｒ５は前記出力コンデンサＣ５に得られる直流出力電圧Ｖoを分圧して検出し、帰還回路ＦＢを介して前記制御回路ＩＣ２にフィードバックする抵抗である。またＲ６は前記スイッチング素子Ｑ２に流れる電流を検出する為のシャント抵抗である。そしてこのＤＣ・ＤＣコンバータ３は、前記絶縁トランスＴの補助巻線Ｐ２に生じるＺＣＤ電圧を検出して前記スイッチング素子Ｑ２のターンオン・タイミングを制御するように構成されている。このように構成されたＤＣ・ＤＣコンバータ（擬似共振コンバータ）３の動作とその作用効果については、例えば特許文献３等に詳しく紹介される通りである。

上記構成のスイッチング電源装置１によれば、前記ＤＣ・ＤＣコンバータ３の前段に設けた前記力率改善コンバータ２と相俟って、その力率を大きく改善することができる。しかし前記力率改善コンバータ２においても損失が生じることが否めない。特に軽負荷時においては前記力率改善コンバータ２および前記ＤＣ・ＤＣコンバータ３のスイッチング周波数が共に高くなるので、前記スイッチング素子Ｑ１,Ｑ２でのスイッチング損失が増大し、その効率が更に悪くなる。

一方、前記スイッチング素子Ｑ１,Ｑ２でのスイッチング損失を低減する手法として、前記スイッチング素子Ｑ１,Ｑ２のターンオフ後に生じる共振電流が零（０）となるタイミングを利用し、いわゆるボトムスキップと称される制御方法が提唱されている（例えば特許文献４等を参照）。このボトムスキップ制御は、軽負荷時に前記スイッチング素子Ｑ１,Ｑ２のターンオン・タイミングを遅延することでスイッチング周波数を低減し、これによって損失を抑える役割を担う。ちなみにこのボトムスキップ制御におけるボトムスキップ数は、通常負荷時（重負荷時）には［０］に設定され、負荷が軽くなるに従って漸次大きく設定される。

特開２００７−２８８８５５号公報特開２０１０−２２０３３０号公報特開２０１１−１５５７０号公報国際公開第２００４／０２３６３４号パンフレット

ところで前記力率改善コンバータ２および前記ＤＣ・ＤＣコンバータ３における前述したボトムスキップ制御は、前記制御回路ＩＣ１,ＩＣ２にそれぞれ設けられた負荷検出手段により負荷状態（負荷の重さ）を検出して実行される。しかしながらこのようなボトムスキップ制御を実行しても、必ずしも効率が良くなるとは限らない。例えば負荷が重いときには、一般的にスイッチング損失に比較して導通損失の方が大きい。この為、重負荷時にスイッチング周波数を低減すると導通損失が増大し、逆に効率が悪くなる虞がある。

従って効率の最適化を図るには、負荷状態（負荷の重さ）を高精度に検出する必要性がある。ちなみに前記ＤＣ・ＤＣコンバータ３における負荷状態検出手段は、一般的には前記帰還回路ＦＢを介して得られる直流出力電圧Ｖoの情報に基づいて負荷状態を検出するように構成される。しかもＤＣ・ＤＣコンバータ３の入力電圧は、前記力率改善コンバータ２によって安定化されている。従って前記ＤＣ・ＤＣコンバータ３においては、負荷状態を高精度に検出することが可能である。

これに対して前記力率改善コンバータ２における負荷状態検出手段は、専ら、前記シャント抵抗Ｒ３を介して検出される負荷電流の情報から負荷状態を検出するように構成される。しかも前記力率改善コンバータ２においては、入力交流電圧Ｖacの位相角に応じてインダクタ電流の大きさが制御される。この為、前記力率改善コンバータ２での負荷状態の検出精度が前記入力交流電圧Ｖacの位相角に依存して変化することが否めず、該入力交流電圧Ｖacの全入力電圧範囲において負荷状態を高精度に検出することは困難である。

本発明はこのような事情を考慮してなされたもので、その目的は、入力交流電圧に依存することなく負荷状態を検出して、特に低負荷時における力率改善コンバータおよびＤＣ・ＤＣコンバータのそれぞれにおいて周波数低減制御を実行することで損失を抑え、効率の最適化を図ることのできるスイッチング電源装置を提供することにある。

上述した目的を達成するべく本発明に係るスイッチング電源装置は、入力交流電圧をスイッチングして直流電圧を出力する力率改善コンバータと、この力率改善コンバータの出力電圧をスイッチングして所定の直流出力電圧を負荷に供給するＤＣ・ＤＣコンバータとを備えたものであって、
前記ＤＣ・ＤＣコンバータは、前記負荷の状態を検出する負荷状態検出手段と、この負荷状態検出手段により軽負荷状態が検出されたときに当該ＤＣ・ＤＣコンバータにおけるスイッチング周波数を低減する周波数低減手段とを具備し、
また前記力率改善コンバータは、前記ＤＣ・ＤＣコンバータにおける前記負荷状態検出手段にて検出された負荷状態に応じて当該力率改善コンバータにおけるスイッチング周波数を低減する周波数低減手段を具備したことを特徴としている。

即ち、本発明に係るスイッチング電源装置は、力率改善コンバータとＤＣ・ＤＣコンバータとを備え、該ＤＣ・ＤＣコンバータにおいて、負荷の状態を検出して負荷状態を示す制御信号を出力し、前記力率改善コンバータは、前記負荷状態を示す制御信号を入力し、該制御信号に応じて当該力率改善コンバータにおけるスイッチング周波数を低減することを特徴としている。

好ましくは前記力率改善コンバータは、例えば臨界モードでスイッチング動作する自励発振型の昇圧チョッパからなり、前記ＤＣ・ＤＣコンバータは、例えば擬似共振コンバータからなる。また前記力率改善コンバータおよび前記ＤＣ・ＤＣコンバータにおける各周波数低減手段は、前記力率改善コンバータおよび前記ＤＣ・ＤＣコンバータがそれぞれ備えるスイッチング素子のターンオン・タイミングを遅延するボトムスキップ制御手段からなる。そして前記ＤＣ・ＤＣコンバータにおける前記負荷状態検出手段は、負荷状態に応じたボトムスキップ制御情報を前記力率改善コンバータに出力する負荷情報出力手段を備えることを特徴とする。

好ましくは前記負荷状態検出手段は、負荷の重さをｎ段階（ｎは２以上の自然数）に分けて検出して前記ＤＣ・ＤＣコンバータが備えるスイッチング素子のターンオン・タイミングを規定するボトム数を決定し、決定したボトム数を前記ボトムスキップ制御情報として前記力率改善コンバータに出力するように構成される。尚、前記力率改善コンバータにおけるボトムスキップ制御手段については、前記ＤＣ・ＤＣコンバータにおけるボトム数と異なるボトム数で当該力率改善コンバータが備えるスイッチング素子のターンオン・タイミングを制御するように構成しても良い。

上記構成のスイッチング電源装置によれば、前記ＤＣ・ＤＣコンバータの入力電圧は前記力率改善コンバータにより安定化されているので、該ＤＣ・ＤＣコンバータに設けられた負荷状態検出手段により負荷状態を高精度に検出することができる。その上で検出した負荷状態（負荷検出情報）に基づいて前記ＤＣ・ＤＣコンバータおよび前記力率改善コンバータにおける周波数低減制御（ボトムスキップ制御）をそれぞれ実行する。

従って前記力率改善コンバータにおいては入力交流電圧に依存することなく周波数低減制御（ボトムスキップ制御）を最適に実行することができる。この結果、前記ＤＣ・ＤＣコンバータおよび前記力率改善コンバータでの損失をそれぞれ抑えて、その変換効率の最適化を図ることができる。しかも前記ＤＣ・ＤＣコンバータから前記力率改善コンバータに対して負荷検出情報（ボトムスキップ制御情報）を通知するだけなので、その全体的な構成が簡単であり、実用的利点が多大である。

本発明の一実施形態に係るスイッチング電源装置の概略構成図。ＤＣ・ＤＣコンバータにおけるボトムスキップ制御回路の構成例を示す図。負荷状態に応じたボトムスキップ制御の出力信号例を示す図。力率改善コンバータにおける制御回路の概略的な構成例を示す図。図４に示す制御回路における遅延回路の構成例を示す図。制御信号に対する変換回路の構成例を示す図。本発明の別の実施形態に係るスイッチング電源装置の概略構成を示す図。力率改善コンバータとＤＣ・ＤＣコンバータとを備えた従来一般的なスイッチング電源装置の概略構成図。

以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。

図１は本発明に係るスイッチング電源装置の概略構成を示している。このスイッチング電源装置１は、図８に示した従来のスイッチング電源装置１と同様に入力交流電圧Ｖacをスイッチングして直流電圧Ｖbを生成する力率改善コンバータ（ＰＦＣ）２と、上記直流電圧Ｖbをスイッチングして負荷に供給する直流出力電圧Ｖoを生成するＤＣ・ＤＣコンバータ（ＱＲ）３とを備えて構成される。従って図８に示したスイッチング電源装置１と同一部分には同一符号を付し、その説明については省略する。

このスイッチング電源装置１が特徴とするところは、前記ＤＣ・ＤＣコンバータ３が周波数低減制御（ボトムスキップ制御）の為に検出した負荷検出情報（負荷状態を示す情報）を前記力率改善コンバータ２に与え、該力率改善コンバータ２における周波数低減制御（ボトムスキップ制御）を、前記ＤＣ・ＤＣコンバータ３から与えられる上記負荷検出情報に従って実行するように構成した点にある。

即ち、前記ＤＣ・ＤＣコンバータ３における制御回路ＩＣ２は、例えば前記帰還回路ＦＢを介してフィードバックされる前記直流出力電圧Ｖoの情報（ＦＢ信号）から負荷の重さを検出する負荷状態検出手段７を備える。更に前記ＤＣ・ＤＣコンバータ３（制御回路ＩＣ２）は、上記負荷状態検出手段７にて検出された負荷状態に応じて前記スイッチング素子Ｑ２のターンオン・タイミングを遅延制御し、これによって軽負荷時における前記スイッチング素子Ｑ２のスイッチング周波数を低減する周波数低減手段８を備える。また前記力率改善コンバータ２（制御回路ＩＣ１）も、同様に軽負荷時における前記スイッチング素子Ｑ１のターンオン・タイミングを遅延制御し、これによってスイッチング周波数を低減する周波数低減手段９を備える。これらの周波数低減手段８,９は、具体的にはそれぞれボトムスキップ制御手段からなる。

本発明に係るスイッチング電源装置１は、前記ＤＣ・ＤＣコンバータ３が備える前記負荷状態検出手段７にて検出されて前記周波数低減手段（ボトムスキップ制御手段）８の制御に用いる負荷検出情報を、更に前記力率改善コンバータ２に出力する。そして前記力率改善コンバータ２においては前記周波数低減手段９を、前記ＤＣ・ＤＣコンバータ３から出力される負荷検出情報に従って動作するように構成したことを特徴としている。

ここで前記ＤＣ・ＤＣコンバータ３における周波数低減制御（ボトムスキップ制御）について説明する。このＤＣ・ＤＣコンバータ３におけるボトムスキップ制御は、例えば負荷が重くなる程（出力電力が大きくなる程）、前記スイッチング素子Ｑ２のオン幅が長くなることに着目して負荷状態を検出して実行される。図２は、前記ＤＣ・ＤＣコンバータ３におけるボトムスキップ制御回路１０の構成例を示している。このボトムスキップ制御回路１０は、前述した負荷状態検出手段７とボトムスキップ制御手段（周波数低減手段）８とを備え、前記スイッチング素子Ｑ２のターンオン・タイミングを規定する出力信号bot-outを生成するように構成される。

さて前記ボトムスキップ制御回路１０における負荷状態検出手段７は、前記スイッチング素子Ｑ２の駆動信号drvのＬレベル期間が前記スイッチング素子Ｑ２のオン幅ｔsに相当することを利用して負荷の重さを判定する。例えば前記負荷状態検出手段７は、前記スイッチング素子Ｑ２のオン幅ｔsを、基準オン幅生成回路１１にて生成された基準オン幅ｔs_ref1,ｔs_ref2,ｔs_ref3とそれぞれ比較することによって負荷状態（負荷の重さ）を判定する。ちなみに前記基準オン幅生成回路１１は、前記スイッチング素子Ｑ２のターンオフ時に伴って発せられるセット信号setと、ボトム検出信号botとに従ってパルス幅の異なる前記基準オン幅ｔs_ref1,ｔs_ref2,ｔs_ref3をそれぞれ生成する。

尚、前記ボトム検出信号botは、前記絶縁トランスＴの補助巻線Ｐ２に生じる電圧（ＺＣＤ電圧）が所定の閾値を下回ったとき、前記スイッチング素子Ｑ２のターンオフ後における擬似共振電流が零（０）となったとして検出される。そして前記基準オン幅生成回路１１は、前記スイッチング素子Ｑ２のターンオフ・タイミングを基準として、前記ボトム検出信号botの１回目、２回目および３回目の各入力タイミングに亘るパルス幅の前記基準オン幅ｔs_ref1,ｔs_ref2,ｔs_ref3をそれぞれ生成する。従ってこれらの基準オン幅ｔs_ref1,ｔs_ref2,ｔs_ref3は、［ｔs_ref1＞ｔs_ref2＞ｔs_ref3］なる関係を有する。

具体的には前記負荷状態検出手段７は、リセット優先型の２つのフリップフロップ７ａ,７ｂを並列に備える。上記フリップフロップ７ａは、前記駆動信号drvをノット回路７ｃを介して反転したオン幅ｔsの前記駆動信号drvと前記基準オン幅ｔs_ref1とのノア回路７ｄを介する論理出力にてリセットされると共に、アンド回路７ｅにて求められる前記駆動信号drvと前記基準オン幅ｔs_ref2との論理出力にてセットされる。また前記フリップフロップ７ｂは、前記駆動信号drvをノット回路７ｃを介して反転した前記駆動信号drvと前記基準オン幅ｔs_ref2とのノア回路７ｆを介する論理出力にてリセットされると共に、アンド回路７ｇにて求められる前記駆動信号drvと前記基準オン幅ｔs_ref3との論理出力にてセットされる。

従って前記フリップフロップ７ａは［ｔs_ref1＞ｔs＞ｔs_ref2］なるときにセットされ、また前記フリップフロップ７ｂは［ｔs_ref2＞ｔs＞ｔs_ref3］なるときにセットされる。そして前記フリップフロップ７ａ,７ｂの各出力は、ノット回路７ｈ,７ｉおよびアンド回路７ｊを介してボトムスキップの制御に用いられる。具体的にはノット回路７ｈを介して反転された前記フリップフロップ７ａの出力は、第１の選択制御信号sel1として後述するアンド回路８ｇに与えられる。従って前記アンド回路８ｇは、前記フリップフロップ７ａがリセットされているときにだけアクティブとなる。

また前記フリップフロップ７ａの出力と、前記ノット回路７ｉを介して反転された前記フリップフロップ７ｂの出力とは前記アンド回路７ｊを介して論理処理され、第２の選択制御信号sel2として後述するアンド回路８ｈに与えられる。従って前記アンド回路８ｈは、前記フリップフロップ７ａがセットされ、且つ前記フリップフロップ７ｂがリセットされているときにだけアクティブとなる。

一方、前記ボトムスキップ制御手段（周波数低減手段）８は、前記ボトム検出信号botを遅延する遅延回路８ａと、前記セット信号setを遅延する遅延回路８ｂとを備える。これらの遅延回路８ａ,８ｂは、例えば前記ボトム検出信号botのパルス幅（例えば２００ｎｓ）の１／２の遅延を前記ボトム検出信号botおよび前記セット信号setにそれぞれ与えて、ボトムスキップ制御に対する動作タイミング調整を行う役割を担う。そして前記遅延回路８ａを介して遅延された前記ボトム検出信号botは、前記出力信号bot-outの生成に用いられると共に、縦列に設けられた２段のＤ型フリップフロップ８ｃ,８ｄをそれぞれセット動作させるクロック信号として用いられる。

１段目の前記Ｄ型フリップフロップ８ｃは、前記遅延回路８ｂを介して遅延された前記セット信号setによりリセットされると共に、前記クロック信号を受けて電源電圧ＶＤＤを入力してセット動作する。また２段目の前記Ｄ型フリップフロップ８ｄは、前記遅延回路８ｂを介して遅延された前記セット信号setによりリセットされると共に、前記１段目のＤ型フリップフロップ８ｃの出力を入力してセット動作する。

従って１段目の前記Ｄ型フリップフロップ８ｃは、１回目のボトム検出信号botの入力タイミングから該ボトム検出信号botのパルス幅の１／２だけ遅れたタイミングでＨレベルにセットされる。また２段目の前記Ｄ型フリップフロップ８ｄは、２回目のボトム検出信号botの入力タイミングから該ボトム検出信号botのパルス幅の１／２だけ遅れたタイミングでＨレベルにセットされる。

そして１段目の前記Ｄ型フリップフロップ８ｃのセット出力はアンド回路８ｅに入力され、前記ボトム検出信号botの入力タイミングに同期して該ボトム検出信号botが２回目に入力されたタイミングで前記出力信号bot_out2を出力する。また２段目の前記Ｄ型フリップフロップ８ｄのセット出力はアンド回路８ｆに入力され、前記ボトム検出信号botの入力タイミングに同期して該ボトム検出信号botが３回目に入力されたタイミングで前記出力信号bot_out3を出力する。この出力信号bot_out3は、後述するオア回路８ｉを介して前記スイッチング素子Ｑ２のターンオン・タイミングを規定する前記出力信号bot-outとして出力される。

ここで前記遅延回路８ａを介して遅延されたボトム検出信号botは、前記アンド回路８ｇに与えられている。このアンド回路８ｇは、前述したように前記フリップフロップ７ａがリセットされて前記第１の選択制御信号sel1が出力されていないとき（通常負荷時；重負荷時）にアクティブに制御される。従って前記アンド回路８ｇは、重負荷時に前記ボトム検出信号botの入力タイミングに同期して該ボトム検出信号botが最初（１回目）に入力されたタイミングで前記出力信号bot_out1を出力する。この出力信号bot_out1は、前記オア回路８ｉを介して前記スイッチング素子Ｑ２のターンオン・タイミングを規定する前記出力信号bot-outとして出力される。尚、前記出力信号bot_out1は、前記出力信号bot_out2,bot_out3に先立って出力されることは言うまでもない。

また前記アンド回路８ｅにおいて前記ボトム検出信号botが２回目に入力されたタイミングで生成される前記出力信号bot_out2は、前記アンド回路８ｈに入力される。このアンド回路８ｈは、前述したように前記フリップフロップ７ａがセットされ、且つ前記フリップフロップ７ｂがリセットされているとき（中負荷時）にアクティブに制御される。従って前記アンド回路８ｅは、中負荷時に前記ボトム検出信号botの入力タイミングに同期して該ボトム検出信号botが２回目に入力されたタイミングで前記出力信号bot_out2を出力する。この出力信号bot_out2は、前記オア回路８ｉを介して前記スイッチング素子Ｑ２のターンオン・タイミングを規定する前記出力信号bot-outとして出力される。

そして前記アンド回路８ｆにおいて前記ボトム検出信号botが３回目に入力されたタイミングで生成された前記出力信号bot_out3は、前記フリップフロップ７ａがセットされ、且つ前記フリップフロップ７ｂがセットされているとき（軽負荷時）にアクティブに制御される。前記オア回路８ｉを介して前記スイッチング素子Ｑ２のターンオン・タイミングを規定する前記出力信号bot-outとして出力される。

従って前記出力信号bot-outは、図３に示すように負荷状態に応じて、重負荷時には前記ボトム検出信号botが最初（１回目）に検出されたタイミングで出力され、中負荷時には前記ボトム検出信号botが２回目に検出されたタイミングで出力され、更に軽負荷時には前記ボトム検出信号botが３回目に検出されたタイミングで出力される。そしてこのように負荷状態に応じて３段階に遅延制御されて出力される前記出力信号bot-outによって前記スイッチング素子Ｑ２のターンオン・タイミングが規定され、これによって中負荷時および軽負荷時におけるスイッチング周波数が低減される。

このように構成されてボトムスキップ動作を制御する前記ボトムスキップ制御回路１０は、更に前記第１および第２の選択制御信号sel1,sel2によって示される負荷検出情報を前記力率改善コンバータ２に出力する負荷情報出力手段を備える。この負荷情報出力手段は、例えば前記第１および第２の選択制御信号sel1,sel2から、スイッチング素子Ｑ１のターンオン・タイミングを規定するボトム数を指定する制御信号Ｑb1,Ｑb2,Ｑb3を生成するエンコーダ１２からなる。

具体的には前記エンコーダ１２は、前述したノット回路７ｈ,７ｉおよびアンド回路７ｊによる論理処理機能と同様な論理処理によって前記制御信号Ｑb1,Ｑb2を生成する機能に加えて、前記フリップフロップ７ａがセットされ、且つ前記フリップフロップ７ｂがセットされているときにだけＨレベルの前記制御信号Ｑb3を生成する論理処理機能を備えて構成される。従って前記エンコーダ１２から並列に出力される前記制御信号Ｑb1,Ｑb2,Ｑb3は、重負荷時には［１００（ＨＬＬ）］、中負荷時には［０１０（ＬＨＬ）］、そして軽負荷時には［００１（ＬＬＨ）］となる。ちなみに前記制御信号Ｑb1は１回目のボトム検出を指定する信号（ボトムスキップ数［０］）であり、前記制御信号Ｑb2は２回目のボトム検出を指定する信号（ボトムスキップ数［１］）、そして前記制御信号Ｑb3は３回目のボトム検出を指定する信号（ボトムスキップ数［２］）である。

一方、上述したＤＣ・ＤＣコンバータ３から前記制御信号Ｑb1,Ｑb2,Ｑb3を入力して周波数低減制御（ボトムスキップ制御）を実行する前記力率改善コンバータ２における前記制御回路ＩＣ１は、例えば図４に示すように構成される。この制御回路ＩＣ１は、図４に概略構成を示すように基本的にはゼロ電流検出器４１にて前記スイッチング素子Ｑ１のターンオフ後に共振電圧が零（０）となったタイミングを検出してセットされ、オン幅生成回路４２の出力にてリセットされるフリップフロップ４３を備える。そしてこのフリップフロップ４３の出力にて出力ドライバ回路４４を駆動し、前記スイッチング素子Ｑ１をオン・オフ駆動する出力信号ＰＦＣ-ＯＵＴを生成するように構成される。

ちなみに前記オン幅生成回路４２は、前記出力電圧Ｖbを分圧したフィードバック電圧（ＰＦＣ-ＦＢ）を検出する誤差増幅器４５の出力に応じて、前記スイッチング素子Ｑ１のオン幅を規定するパルス幅のリセット信号を生成する。具体的には前記オン幅生成回路４２は、前記誤差増幅器４５の出力電圧が高いときにはパルス幅（オン幅）の広い信号を生成し、前記誤差増幅器４５の出力電圧が低くなるに従ってパルス幅（オン幅）が狭くなる信号を生成する。

ここで前記フリップフロップ４３をセットすると共に、前記オン幅生成回路４２をトリガするセット信号setは、前記ゼロ電流検出器４１の出力信号Ｖzcdを、前記ＤＣ・ＤＣコンバータ３から与えられる前記制御信号Ｑb1,Ｑb2,Ｑb3に応じて遅延制御する遅延回路４６を介して生成される。この遅延回路４６は、例えば図５に示すように前記出力信号Ｖzcdを反転するノット回路５１と、このノット回路５１によってオン・オフされる半導体スイッチ（ＭＯＳ-ＦＥＴ）５２と、この半導体スイッチ５２に並列接続されたコンデンサ５３とを備える。

このコンデンサ５３は、前記半導体スイッチ５２がオフのときに定電流源５４ａ,５４ｂ,５４ｃからそれぞれ出力される電流Ｉ１,Ｉ２,Ｉ３によって選択的に充電され、前記半導体スイッチ５２のオンによってその充電電荷が放電される。そして比較器５５は、上記コンデンサ５３の充電電圧が所定の基準電圧Ｖrefを超えたときに前記フリップフロップ４３（図４を参照）をセットするセット信号setを生成する。

前記制御信号Ｑb1,Ｑb2,Ｑb3は、前記定電流源５４ａ,５４ｂ,５４ｃによる前記コンデンサ５３の充電制御に用いられる。具体的には前記定電流源５４ａ,５４ｂ,５４ｃは、スイッチ５６ａ,５６ｂ,５６ｃを介して電源電圧ＶＤＤにより駆動されて一定電流Ｉ１,Ｉ２,Ｉ３をそれぞれ出力する。ここで前記スイッチ５６ａは、前記制御信号Ｑb1を受けてオン動作して前記定電流源５４ａを駆動する。また前記スイッチ５６ｂは、オア回路５７を介して前記制御信号Ｑb1または前記制御信号Ｑb2が与えられたときにオン動作して前記定電流源５４ｂを駆動する。更に前記スイッチ５６ｃは、オア回路５８を介して前記制御信号Ｑb1,Ｑb2,Ｑb3のいずれかが与えられたときにオン動作して前記定電流源５４ｃを駆動する。

従って前記コンデンサ５３は、前記制御信号Ｑb1が入力されたときには前記定電流源５４ａ,５４ｂ,５４ｃがそれぞれ出力する電流［Ｉ１＋Ｉ２＋Ｉ３］によって急速に充電される。また前記コンデンサ５３は、前記制御信号Ｑb2が入力されたときには前記定電流源５４ｂ,５４ｃがそれぞれ出力する電流［Ｉ２＋Ｉ３］によって充電される。更に前記コンデンサ５３は、前記制御信号Ｑb3が入力されたときには前記定電流源５４ｃから出力される電流Ｉ３によって緩やかに充電される。

この結果、前記コンデンサ５３の端子電圧が前記比較器５５に設定された基準電圧Ｖrefまで充電される時間は、その充電電流が大きい程短くなる。従って前記比較器５５は、前記出力信号Ｖzcdの入力タイミングを基準として、前記制御信号Ｑb1,Ｑb2,Ｑb3に応じて決定される前記コンデンサ５３の充電時間を経た後、その出力を反転する。換言すれば前記比較器５５は前記制御信号Ｑb1,Ｑb2,Ｑb3に応じた遅延時間Ｔd1,Ｔd2,Ｔd3［Ｔd＜Ｔd2＜Ｔd3］を経て前記セット信号setを出力することになる。

そして上述した如く遅延時間制御されて前記比較器５５から出力される前記セット信号setにより、前述したように前記フリップフロップ２３がセットされ、同時に前記オン幅生成回路２２がトリガされる。従って前記スイッチング素子Ｑ１のターンオン・タイミングは、前記負荷状態を示す前記制御信号Ｑb1,Ｑb2,Ｑb3に応じた遅延時間Ｔd1,Ｔd2,Ｔd3を経て制御され、これによって軽負荷時における周波数低減制御が実行される。

かくして上述した如く構成されたスイッチング電源装置１によれば、前記力率改善コンバータ２は、前記ＤＣ・ＤＣコンバータ３にて検出された負荷状態に応じて周波数低減制御を実行するので、従来一般的な構成の力率改善コンバータのように入力交流電圧Ｖacの変動の影響を受けることがない。また前記ＤＣ・ＤＣコンバータ３は、前記力率改善コンバータ２を介して安定化された直流電圧Ｖbを入力してスイッチング動作し、これによって負荷に供給する直流出力電圧Ｖoを生成している。従って前述したように前記スイッチング素子Ｑ２のオン幅から負荷状態を検出する前記ＤＣ・ＤＣコンバータ３においては、負荷状態（負荷の重さ）を高精度に検出することができる。

従って前記ＤＣ・ＤＣコンバータ３においては、高精度に検出した負荷状態に応じて低負荷時における周波数低減制御（ボトムスキップ制御）を実行することができる。また前記力率改善コンバータ２もまた、前記ＤＣ・ＤＣコンバータ３にて高精度に検出された負荷状態に応じて低負荷時における周波数低減制御を実行することができる。この結果、前記力率改善コンバータ２および前記ＤＣ・ＤＣコンバータ３における周波数低減制御の適正化を図り、スイッチング素子Ｑ１,Ｑ２での損失を抑えて力率の向上を効果的に図ることが可能となる。

しかも前記力率改善コンバータ２においては、前記ＤＣ・ＤＣコンバータ３において高精度に検出された負荷状態をそのまま有効に利用して、当該力率改善コンバータ２における周波数低減制御を実行するので、簡易な構成でありながらその制御精度を十分に高めることができる。従ってスイッチング電源装置１の全体構成の簡易化を図りながら損失を抑えて、その力率を向上させることができる等の実用的利点が多大である。

尚、ここでは３段階のボトムスキップ制御を例に説明したが、ボトムスキップ制御数については特に限定されるものではない。即ち、負荷状態（負荷の重さ）をｎ段階（ｎは２以上の自然数）に分けて検出し、これらの負荷状態に応じて周波数低減制御（ボトムスキップ制御）を実行しても良いことは言うまでもない。

また前記力率改善コンバータ２における周波数低減制御（ボトムスキップ制御）の制御精度と、前記ＤＣ・ＤＣコンバータ３における周波数低減制御（ボトムスキップ制御）の制御精度とを必ずしも同じにする必要はない。例えば前記ＤＣ・ＤＣコンバータ３において５段階のボトムスキップ制御を行い、これに対して前記力率改善コンバータ２においては３段階のボトムスキップ制御を実行するようにしても良い。このような場合には、例えば図６に示すような変換回路６０を用いて負荷状態を示すボトムスキップ制御情報を変換して前記力率改善コンバータ２に与えるようにすれば良い。

ここで前記変換回路６０は、５段階のボトム数を示す制御信号Ｑb1,Ｑb2,Ｑb3,Ｑb4,Ｑb5の内、前記制御信号Ｑb1,Ｑb2をオア回路６１を介して論理処理し、またオア回路６２を介して前記制御信号Ｑb4,Ｑb5を論理処理することで３段階のボトム数を示す制御信号Ｑb1',Ｑb2',Ｑb3'に変換するものである。このような変換回路６０を用いれば、例えば前記ＤＣ・ＤＣコンバータ３におけるボトム検出回数が［１］から［２］に変化した場合でも、前記力率改善コンバータ２におけるボトム検出回数を［１］のまま維持することが可能なる。そして前記ＤＣ・ＤＣコンバータ３におけるボトム検出回数が［４］または［５］と多く設定された場合でも、前記力率改善コンバータ２におけるボトム検出回数を［３］に抑えることが可能となる。従って負荷状態に応じた前記力率改善コンバータ２および前記ＤＣ・ＤＣコンバータ３における各周波数低減制御（ボトムスキップ制御）の作用・効果の適正化を簡易に図ることが可能となる。

尚、本発明は上述した実施形態に限定されるものではない。例えば図７に示すように前記力率改善コンバータ２として、前記インダクタＬ１の補助巻線に生じる電圧から臨界点を検出する制御回路ＩＣ１を用いる場合でも、本発明を同様に適用可能なことは言うまでもない。また前記力率改善コンバータ２については、前述したオン幅固定制御方式のものだけではなく、平均値電流制御方式のものにも適用することができる。この場合には、平均値電流制御に用いられる誤差増幅器の出力を、前記制御信号Ｑb1,Ｑb2,Ｑb3に応じて補正するように構成すれば良い。

更に前記ＤＣ・ＤＣコンバータ３においては、スイッチング素子のオン幅が負荷の重さに比例することに着目して負荷状態を検出したが、前記スイッチング素子のオンオフ幅に着目して負荷状態を検出することも勿論可能である。ちなみに上記オンオフ幅とは、前記スイッチング素子のスイッチング周期から共振期間を除いた期間である。また前述した変換回路６０の機能を前記力率改善コンバータ２側に持たせることも勿論可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１スイッチング電源装置
２力率改善コンバータ（ＰＦＣ）
３ＤＣ・ＤＣコンバータ（ＱＲ）
７負荷状態検出手段
８,９ボトムスキップ制御手段（周波数低減手段）
１０ボトムスキップ制御回路
１１基準オン幅生成回路
１２エンコーダ（負荷情報出力手段）
４１ゼロ電流検出器
４２オン幅生成回路
４３フリップフロップ
４４出力ドライバ回路
４６遅延回路
５２半導体スイッチ（ＭＯＳ-ＦＥＴ）
５３コンデンサ
５４ａ,５４ｂ,５４ｃ定電流源
５５比較器
５６ａ,５６ｂ,５６ｃスイッチ
５７,５８オア回路

Claims

入力交流電圧をスイッチングして直流電圧を出力する力率改善コンバータと、この力率改善コンバータの出力電圧をスイッチングして所定の直流出力電圧を負荷に供給するＤＣ・ＤＣコンバータとを備えたスイッチング電源装置であって、
前記ＤＣ・ＤＣコンバータは、前記負荷の状態を検出して負荷状態を示す制御信号を出力する負荷状態検出手段と、この負荷状態検出手段により軽負荷状態が検出されたときに当該ＤＣ・ＤＣコンバータにおけるスイッチング周波数を低減する周波数低減手段とを具備し、
前記力率改善コンバータは、前記負荷状態を示す制御信号を入力し、該制御信号に応じて当該力率改善コンバータにおけるスイッチング周波数を低減する周波数低減手段を具備したことを特徴とするスイッチング電源装置。
前記力率改善コンバータにおける周波数低減手段および前記ＤＣ・ＤＣコンバータにおける周波数低減手段は、前記力率改善コンバータおよび前記ＤＣ・ＤＣコンバータがそれぞれ備えるスイッチング素子のターンオン・タイミングを遅延するボトムスキップ制御手段からなり、
前記負荷状態検出手段は、負荷状態に応じたボトムスキップ制御情報を前記力率改善コンバータに出力する負荷情報出力手段を備える請求項１に記載のスイッチング電源装置。
前記負荷状態検出手段は、負荷の重さをｎ段階（ｎは２以上の自然数）に分けて検出して前記ＤＣ・ＤＣコンバータが備えるスイッチング素子のターンオン・タイミングを規定するボトム数を決定し、決定したボトム数を前記ボトムスキップ制御情報として出力するものである請求項２に記載のスイッチング電源装置。
前記力率改善コンバータにおけるボトムスキップ制御手段は、前記ＤＣ・ＤＣコンバータにおけるボトム数と異なるボトム数で当該力率改善コンバータが備えるスイッチング素子のターンオン・タイミングを制御するものである請求項２に記載のスイッチング電源装置。