JP6084538B2

JP6084538B2 - Signal processing device

Info

Publication number: JP6084538B2
Application number: JP2013170984A
Authority: JP
Inventors: 翔吾山口; 智巨清水
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 2013-08-21
Filing date: 2013-08-21
Publication date: 2017-02-22
Anticipated expiration: 2033-08-21
Also published as: JP2015041171A

Description

本発明は、信号処理装置に関する。 The present invention relates to a signal processing apparatus.

従来の技術として、コモン電極を有する表示装置と一体とされるものであり、導体と対になってキャパシタを形成するセンサ電極と、センサ電極に対して２種類の電位を周期的に設定する電位設定手段と、タッチがないときの静電容量とノイズレベル検出閾値とを比較することにより、電位設定手段で設定されたセンサ電極の駆動周波数を変更するか否かを判定する周波数変更判定手段と、駆動周波数を変更すると判定されたときに、駆動周波数を変更する周波数変更手段と、を備えたタッチパネル装置が知られている（例えば、特許文献１参照。）。 As a conventional technique, a sensor electrode that is integrated with a display device having a common electrode, forms a capacitor in pairs with a conductor, and a potential that periodically sets two types of potentials to the sensor electrode. A frequency change determination means for determining whether to change the drive frequency of the sensor electrode set by the potential setting means by comparing the setting means with a capacitance when there is no touch and a noise level detection threshold; There is known a touch panel device including a frequency changing unit that changes a driving frequency when it is determined that the driving frequency is changed (see, for example, Patent Document 1).

このタッチパネル装置は、タッチがないときの静電容量がノイズレベル検出閾値未満である場合、センサ電極の駆動周波数が表示装置のコモン電極の基本周波数の整数倍となり、静電容量の変動幅が大きくなってしまう。従って、このタッチパネル装置の周波数変更判定手段は、センサ電極の駆動周波数が、コモン電極の基本周波数の整数倍とならないように変化させるので、静電容量の変動幅を小さくすることができる。 In this touch panel device, when the capacitance when there is no touch is less than the noise level detection threshold, the drive frequency of the sensor electrode is an integral multiple of the basic frequency of the common electrode of the display device, and the capacitance fluctuation range is large. turn into. Therefore, the frequency change determination means of the touch panel device changes the driving frequency of the sensor electrode so that it does not become an integral multiple of the basic frequency of the common electrode, so that the fluctuation range of the capacitance can be reduced.

特開２０１３−１１４３２６号公報JP 2013-114326 A

しかし、従来のタッチパネル装置は、測定された静電容量とノイズレベル検出閾値とを比較した結果に基づいて駆動周波数を変更するので、駆動周波数を変更しないものと比べて、処理の負荷が大きくなり、処理能力の高い電子部品を使用する必要があって製造コストが増大する。 However, since the conventional touch panel device changes the driving frequency based on the result of comparing the measured capacitance and the noise level detection threshold, the processing load is increased compared to the case where the driving frequency is not changed. Therefore, it is necessary to use an electronic component having a high processing capacity, which increases the manufacturing cost.

従って、本発明の目的は、不可避的に信号に付加された周期的なノイズによる信号の振幅の変化を抑制すると共に処理の負荷を抑制することができる信号処理装置を提供することにある。 Accordingly, an object of the present invention is to provide a signal processing apparatus capable of suppressing a change in signal amplitude due to periodic noise inevitably added to a signal and suppressing a processing load.

本発明の一態様は、第１の信号乃至第ｎの信号（ｎは３以上の整数）の順に取得する第１のパターン、及び第ｉの信号乃至第ｎの信号、第１の信号乃至第（ｉ−１）の信号の順（ただし、ｉ＝１の場合は第１のパターンと同じ順、ｉ＝２の場合は第２の信号乃至第ｎの信号、第１の信号の順、ｉ＝ｎの場合は第ｎの信号、第１の信号乃至第（ｎ−１）の信号の順）に取得する第２のパターン、を交互に繰り返すことで、第１の信号乃至第ｎの信号を取得する基本周期は変えずに、それぞれの信号が取得される取得周期を変更する信号取得部を備えた信号処理装置を提供する。 According to one embodiment of the present invention, a first pattern to be acquired in order of a first signal to an nth signal (n is an integer of 3 or more), an i th signal to an n th signal, a first signal to a first signal (I-1) signal order (where i = 1, the same order as the first pattern, i = 2, second to nth signals, first signal order, i If n = n, the first signal to the nth signal are alternately repeated by repeating the nth signal and the second pattern acquired in the order of the first signal to the (n−1) th signal. A signal processing apparatus including a signal acquisition unit that changes an acquisition period in which each signal is acquired without changing the basic period for acquiring the signal is provided.

本発明によれば、不可避的に信号に付加された周期的なノイズによる信号の振幅の変化を抑制すると共に処理の負荷を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, the change of the amplitude of the signal by the periodic noise added to the signal unavoidable can be suppressed, and the processing load can be suppressed.

図１は、第１の実施の形態に係る信号処理装置のブロック図である。FIG. 1 is a block diagram of a signal processing apparatus according to the first embodiment. 図２（ａ）〜（ｆ）は、第１の実施の形態に係る信号処理装置の動作を説明するための概略図である。2A to 2F are schematic views for explaining the operation of the signal processing apparatus according to the first embodiment. 図３は、第１の実施の形態に係る信号処理装置の動作に関するフローチャートである。FIG. 3 is a flowchart relating to the operation of the signal processing apparatus according to the first embodiment. 図４は、第２の実施の形態に係る信号処理装置のブロック図である。FIG. 4 is a block diagram of a signal processing apparatus according to the second embodiment. 図５（ａ）〜（ｋ）は、第２の実施の形態に係る信号処理装置の動作を説明するための概略図である。FIGS. 5A to 5K are schematic diagrams for explaining the operation of the signal processing apparatus according to the second embodiment.

（実施の形態の要約）
実施の形態に係る信号処理装置は、第１の信号乃至第ｎの信号（ｎは３以上の整数）の順に取得する第１のパターン、及び第ｉの信号乃至第ｎの信号、第１の信号乃至第（ｉ−１）の信号の順（ただし、ｉ＝１の場合は第１のパターンと同じ順、ｉ＝２の場合は第２の信号乃至第ｎの信号、第１の信号の順、ｉ＝ｎの場合は第ｎの信号、第１の信号乃至第（ｎ−１）の信号の順）に取得する第２のパターン、を交互に繰り返すことで、第１の信号乃至第ｎの信号を取得する基本周期は変えずに、それぞれの信号が取得される取得周期を変更する信号取得部を備えて概略構成されている。 (Summary of embodiment)
In the signal processing device according to the embodiment, the first pattern to the n-th signal (n is an integer of 3 or more) are acquired in order, the i-th signal to the n-th signal, the first signal Signal to (i-1) th order of signals (where i = 1, the same order as the first pattern, i = 2, second order to nth signal, first signal In order, if i = n, the first signal to the second signal are obtained by alternately repeating the second signal acquired in the order of the nth signal and the first signal to the (n−1) th signal. The basic period for acquiring the n signals is not changed, and a signal acquisition unit that changes the acquisition period for acquiring each signal is schematically provided.

この信号処理装置は、不可避的に信号に付加された周期的なノイズによる信号の振幅の変化を抑制すると共に処理の負荷を抑制することができる。具体的には、信号に不可避的に付加されるノイズの周期が、信号の周期の整数倍であると、例えば、周期的なノイズの最大値付近の値が信号に加算されて、信号の振幅の幅が大きくなることが考えられる。信号の振幅が、ノイズのために大きくなると、振幅の大きさに基づいて操作を判定するような場合に誤判定を行う場合がある。 This signal processing apparatus inevitably suppresses a change in signal amplitude due to periodic noise added to the signal and suppresses a processing load. Specifically, if the period of noise inevitably added to the signal is an integer multiple of the period of the signal, for example, a value near the maximum value of the periodic noise is added to the signal, and the amplitude of the signal It is conceivable that the width of is increased. If the amplitude of the signal increases due to noise, an erroneous determination may be made when an operation is determined based on the amplitude.

しかし、この信号処理装置は、第１のパターンと第２のパターンを交互に繰り返すことにより、第１のパターン及び第２のパターンの周期、つまり信号を取得するための基本周期は変えずに、第１の信号を取得する周期、第ｉの信号を取得する周期、言い換えるなら、第１の信号〜第ｎの信号を取得する取得周期が変更されるので、信号を同じ周期で取得する場合と比べて、取得した信号の平均を算出する平均化処理により、容易に信号の振幅の変化を抑制することができる。 However, this signal processing apparatus alternately repeats the first pattern and the second pattern, so that the period of the first pattern and the second pattern, that is, the basic period for acquiring the signal is not changed, The period for acquiring the first signal, the period for acquiring the i-th signal, in other words, the acquisition period for acquiring the first signal to the n-th signal is changed. In comparison, a change in the amplitude of the signal can be easily suppressed by the averaging process for calculating the average of the acquired signals.

また信号処理装置は、第１のパターンと第２のパターンを交互に繰り返すことで、それぞれの信号が取得される取得周期を変更するので、ノイズの周期を測定し、当該ノイズの周期と異なる周期を生成して当該ノイズの影響を排除する場合と比べて、未知の周期を有するノイズにも有効でありながら処理の負荷が小さい。 In addition, the signal processing device alternately repeats the first pattern and the second pattern to change the acquisition cycle in which each signal is acquired. Therefore, the signal processing device measures the noise cycle and has a different cycle from the noise cycle. Compared to the case where the influence of the noise is eliminated, the processing load is small while being effective for noise having an unknown period.

[第１の実施の形態]
（信号処理装置１の構成）
図１は、第１の実施の形態に係る信号処理装置のブロック図である。本実施の形態に係る信号処理装置１は、図１に示すように、取得された第１の信号Ｓ_１〜第５の信号Ｓ_５に予め定められた処理を施して、処理した結果である処理情報Ｓ_５０を電磁気的に接続された電子機器（含む電子回路）に出力するように概略構成されている。 [First embodiment]
(Configuration of signal processing apparatus 1)
FIG. 1 is a block diagram of a signal processing apparatus according to the first embodiment. As shown in FIG. 1, the signal processing apparatus 1 according to the present embodiment is a result obtained by performing predetermined processing on the acquired first signal S ₁ to fifth signal S _5. is schematically configured to output processing information S ₅₀ to electromagnetically connected electronic devices (including electronic circuitry).

信号処理装置１は、連続的に信号を取得する際の基本周期は変更せずに、後述する第１のパターンと第２のパターンを交互に繰り返すことで、不可避的なノイズの影響を受けてノイズが加算された第１の信号Ｓ_１〜第５の信号Ｓ_５を取得する取得周期を変更し、取得後に行われる信号の平均化処理により、ノイズの影響を抑制することが可能となっている。 The signal processing apparatus 1 is affected by inevitable noise by alternately repeating a first pattern and a second pattern, which will be described later, without changing the basic period when continuously acquiring signals. By changing the acquisition cycle for acquiring the first signal S ₁ to the fifth signal S ₅ to which noise has been added and averaging the signals performed after acquisition, it is possible to suppress the influence of noise. Yes.

なお電磁気的に接続とは、信号処理装置１と、当該電子機器とが、導電体を用いた有線通信、電磁波の一種である光を用いた光通信、及び電磁波の一種である電波を用いた無線通信の少なくとも１つを用いて接続されることを示している。 Note that the electromagnetic connection means that the signal processing device 1 and the electronic apparatus use wired communication using a conductor, optical communication using light that is a type of electromagnetic wave, and radio waves that are a type of electromagnetic wave. It shows that it connects using at least 1 of wireless communication.

具体的には、信号処理装置１は、第１の信号Ｓ_１〜第５の信号Ｓ_５の順に取得する第１のパターン１６０、及び第ｉの信号Ｓ_ｉ〜第５の信号Ｓ_５、第１の信号Ｓ_１〜第（ｉ−１）の信号Ｓ_ｉ―１の順（ただし、ｉ＝１の場合は第１のパターン１６０と同じ順、ｉ＝２の場合は第２の信号Ｓ_２〜第５の信号Ｓ_５、第１の信号Ｓ_１の順、ｉ＝５の場合は第５の信号Ｓ_５、第１の信号Ｓ_１〜第４の信号Ｓ_４の順）に取得する第２のパターン１６１、を交互に繰り返すことで、第１の信号Ｓ_１〜第５の信号Ｓ_５を取得する基本周期は変えずに、それぞれの信号が取得される取得周期を変更する信号取得部としての制御部１０を備えて概略構成されている。 Specifically, the signal processing apparatus 1 includes the first pattern 160 acquired in the order of the first signal S ₁ to the fifth signal S ₅ , the i-th signal S _i to the fifth signal S ₅ , and the first signal S ₅ . 1 signal S ₁ to (i-1) th signal S _{i-1 in} the order (where i = 1, the same order as the first pattern 160, and if i = 2, the second signal S ₂ To the fifth signal S ₅ , the first signal S ₁ in this order, and in the case of i = 5, the fifth signal S ₅ and the first signal S ₁ to the fourth signal S _{4 in} the order). The signal acquisition unit changes the acquisition cycle in which each signal is acquired without changing the basic cycle for acquiring the first signal S ₁ to the fifth signal S ₅ by alternately repeating the pattern 161 of 2. The control unit 10 is generally configured.

なお、上述の第１の信号Ｓ_１〜第５の信号Ｓ_５を取得する基本周期を変えないとは、第１の信号Ｓ_１〜第５の信号Ｓ_５を取得する順番は変わるものの、第１の信号Ｓ_１〜第５の信号Ｓ_５の組を取得する周期は変わらない、言い換えるなら、信号を取得するために出力される後述する切替信号Ｓ_２０の周期（基本周期）は変わらないことを示している。従って、第１のパターン１６０と第２のパターン１６１とは、同じ周期で実行される。 Incidentally, not alter the fundamental period to obtain a signal S ₅ of the first signal S _{1 ~} 5 above, although the order is changed to obtain a signal S ₅ of the first signal S _{1 ~} fifth, The period for acquiring the set of the _first signal S ₁ to the fifth signal S ₅ does not change, in other words, the period (basic period) of the switching signal S ₂₀ described later that is output to acquire the signal does not change. Is shown. Therefore, the first pattern 160 and the second pattern 161 are executed in the same cycle.

またそれぞれの信号が取得される取得周期とは、例えば、第１の信号Ｓ_１が複数取得された場合、この第１の信号Ｓ_１間の時間間隔を示している。 The acquisition cycle in which each signal is acquired indicates, for example, a time interval between the _first signals S1 when a plurality of _first signals S1 are acquired.

また信号処理装置１は、図１に示すように、第１の信号Ｓ_１〜第５の信号Ｓ_５が入力し、制御部１０の制御に基づいて制御部１０との接続を切り替えて第１の信号Ｓ_１〜第５の信号Ｓ_５から選ばれた信号を制御部１０に出力する切替部１２と、切替部１２から出力された選ばれた信号を処理して得られた処理値Ｓ_３０を制御部１０に出力する信号処理部１４と、第１のパターン１６０及び第２のパターン１６１を記憶する第１の記憶部１６と、信号処理部１４から出力された処理値Ｓ_３０を第１の信号Ｓ_１〜第５の信号Ｓ_５に関連付けて時系列的に蓄積した蓄積情報１８０を記憶する第２の記憶部１８と、クロック信号Ｓ４０を生成するクロック信号生成部２０と、後述するカウント情報２２０を生成するカウント部２２と、信号処理装置１に接続された電子機器と通信を行う通信部２４と、を備えて概略構成されている。 In addition, as shown in FIG. 1, the signal processing device 1 receives the first signal S ₁ to the fifth signal S ₅ , switches the connection with the control unit 10 based on the control of the control unit 10, and switches the first signal S ₁ to the fifth signal S ₅ . The switching unit 12 outputs a signal selected from the signals S ₁ to S ₅ to the control unit 10, and the processing value S ₃₀ obtained by processing the selected signal output from the switching unit 12. Is output to the control unit 10, the first storage unit 16 that stores the first pattern 160 and the second pattern 161, and the processing value S ₃₀ output from the signal processing unit 14 as the first value. The second storage unit 18 that stores the accumulated information 180 that is accumulated in time series in association with the signals S ₁ to S ₅ , the clock signal generation unit 20 that generates the clock signal S 40, and a count that will be described later A count unit 22 that generates information 220; Includes a communication unit 24 for communicating with connected electronic equipment device 1, a is schematically configured.

（制御部１０の構成）
制御部１０は、例えば、記憶されたプログラムに従って、取得した信号等に演算、加工等を行うＣＰＵ（Central Processing Unit）、半導体メモリであるＲＡＭ（Random Access Memory）及びＲＯＭ（Read Only Memory）等から構成されるマイクロコンピュータである。このＲＯＭには、例えば、制御部１０が動作するためのプログラムが格納されている。ＲＡＭは、例えば、一時的に演算結果等を格納する記憶領域として用いられる。 (Configuration of control unit 10)
The control unit 10 includes, for example, a CPU (Central Processing Unit) that performs operations, processing, and the like on acquired signals according to a stored program, a RAM (Random Access Memory) that is a semiconductor memory, a ROM (Read Only Memory), and the like. It is a microcomputer configured. For example, a program for operating the control unit 10 is stored in the ROM. For example, the RAM is used as a storage area for temporarily storing calculation results and the like.

この制御部１０は、第１のパターン１６０及び第２のパターン１６１に基づいて切替部１２を制御する切替信号Ｓ_２０を生成し、切替部１２に出力するように構成されている。この切替信号Ｓ_２０を出力する周期が、信号を取得する基本周期となる。なお、第１のパターン１６０及び第２のパターン１６１を用いた信号の取得については、後述するものとする。 The control unit 10 is configured to generate a switching signal S ₂₀ for controlling the switching unit 12 based on the first pattern 160 and the second pattern 161 and to output the switching signal S ₂₀ to the switching unit 12. Period and outputs the switching signal S ₂₀ becomes a fundamental period to obtain a signal. Note that signal acquisition using the first pattern 160 and the second pattern 161 will be described later.

また制御部１０は、例えば、第２の記憶部１８に記憶された蓄積情報１８０に基づいて取得した信号の平均化処理を実行するように構成されている。この平均化処理は、一例として、第１の信号Ｓ_１に基づく処理値Ｓ_３０を複数蓄積し、蓄積された複数の処理値Ｓ_３０の平均を算出する処理である。 Moreover, the control part 10 is comprised so that the averaging process of the signal acquired based on the accumulation | storage information 180 memorize | stored in the 2nd memory | storage part 18, for example may be performed. The averaging process is, for example, a process of the processing value S ₃₀ based on the first signals S ₁ and more storage, calculates the average of a plurality of processing values S ₃₀ accumulated.

（切替部１２の構成）
切替部１２は、例えば、入力する複数の信号から選択された信号としての第ｊの信号Ｓ_ｊを出力するように構成されたマルチプレクサである。なお、本実施の形態におけるｊは、１以上５以下の整数である。 (Configuration of the switching unit 12)
The switching unit 12 is, for example, a multiplexer configured to output a _j-th signal S _j as a signal selected from a plurality of input signals. Note that j in the present embodiment is an integer of 1 to 5.

具体的には、切替部１２は、制御部１０から出力された切替信号Ｓ_２０に基づいて、入力する第１の信号Ｓ_１〜第５の信号Ｓ_５のいずれかの信号を、信号処理部１４を介して制御部１０に出力するように構成されている。 Specifically, the switching unit 12 based on the switching signal S ₂₀ outputted from the control unit 10, either the signal of the first signal S _{1 ~} fifth signal S ₅ for inputting the signal processing unit 14 is configured to output to the control unit 10 via 14.

切替部１２は、クロック信号生成部２０が生成するクロック信号Ｓ_４０に基づいたタイミングで信号の切り替えを行うように構成されている。 Switching unit 12 is configured to perform switching of signals at the timing when the clock signal generating unit 20 based on the clock signal S ₄₀ to produce.

（信号処理部１４の構成）
信号処理部１４は、入力した第１の信号Ｓ_１〜第５の信号Ｓ_５を処理した処理値Ｓ_３０を生成し、制御部１０に出力するように構成されている。 (Configuration of the signal processing unit 14)
The signal processing unit 14 is configured to generate a processing value S ₃₀ obtained by processing the input first signal S ₁ to fifth signal S ₅ and output the processing value S ₃₀ to the control unit 10.

この処理は、一例として、アナログ信号をデジタル化する処理、取得した信号から静電容量の値を算出する処理、複数の信号に基づいて検出対象物の位置の座標を算出する処理等である。 This process includes, for example, a process of digitizing an analog signal, a process of calculating a capacitance value from the acquired signal, a process of calculating the coordinates of the position of the detection target based on a plurality of signals, and the like.

（第１の記憶部１６の構成）
第１の記憶部１６は、例えば、半導体メモリを用いた記憶装置である。この第１の記憶部１６に記憶された第１のパターン１６０は、制御部１０に読み込まれることにより、第１の信号Ｓ_１〜第５の信号Ｓ_５の順に信号を取得するように切替部１２を制御させることが可能となるように構成されている。 (Configuration of the first storage unit 16)
The first storage unit 16 is a storage device using a semiconductor memory, for example. The first pattern 160 stored in the first storage unit 16 is read by the control unit 10 to obtain signals in the order of the first signal S ₁ to the fifth signal S _5. 12 can be controlled.

また第１の記憶部１６に記憶された第２のパターン１６１は、制御部１０に読み込まれることにより、第ｉの信号Ｓ_ｉ〜第５の信号Ｓ_５、第１の信号Ｓ_１〜第（ｉ−１）の信号Ｓ_ｉ−１の順（ただし、ｉ＝１の場合は第１のパターン１６０と同じ順、ｉ＝２の場合は第２の信号Ｓ_２〜第５の信号Ｓ_５、第１の信号Ｓ_１の順、ｉ＝５の場合は第５の信号Ｓ_５、第１の信号Ｓ_１〜第４の信号Ｓ_４の順）に信号を取得するように切替部１２を制御させることが可能となるように構成されている。 In addition, the second pattern 161 stored in the first storage unit 16 is read by the control unit 10 so that the i-th signal S _i to the fifth signal S ₅ and the first signal S ₁ to the (th i-1) of the signal S _i-1 (where i = 1, the same order as the first pattern 160, and when i = 2, the second signal S ₂ to the fifth signal S ₅ , first signals _{S 1} forward, i = fifth signal _{S 5} in the case of 5, controls the switching unit 12 to obtain a signal in the order) of the signal _{S 1} ~ fourth signal _{S 4} It is comprised so that it can be made.

なお、変形例として、第２のパターン１６１は、制御部１０に読み込まれることにより、第ｉの信号Ｓ_ｉ〜第５の信号Ｓ_５、第１の信号Ｓ_１〜第（ｉ−１）の信号Ｓ_ｉ−１の順（ただし、ｉ≠１、ｉ＝２の場合は第２の信号Ｓ_２〜第５の信号Ｓ_５、第１の信号Ｓ_１の順、ｉ＝５の場合は第５の信号Ｓ_５、第１の信号Ｓ_１〜第４の信号Ｓ_４の順）に信号を取得するように切替部１２を制御させることが可能となるように構成されても良い。 As a modified example, the second pattern 161 is read by the control unit 10, whereby the i-th signal S _i to the fifth signal S ₅ and the first signal S ₁ to the (i−1) -th one. The order of the signal S _i-1 (however, if i ≠ 1, i = 2, the second signal S ₂ to the fifth signal S ₅ , the order of the first signal S ₁ , and if i = 5, 5 may be configured to control the switching unit 12 so as to acquire the signals in the order of the signal S ₅ , the first signal S ₁ to the fourth signal S ₄ .

（第２の記憶部１８の構成）
第２の記憶部１８は、例えば、半導体メモリを用いた記憶装置である。この第２の記憶部１８が記憶する蓄積情報１８０は、例えば、時系列的に蓄積された第１の信号Ｓ_１の複数の処理値Ｓ_３０、第２の信号Ｓ_２の複数の処理値Ｓ_３０、第３の信号Ｓ_３の複数の処理値Ｓ_３０、第４の信号Ｓ_４の複数の処理値Ｓ_３０、及び第５の信号Ｓ_５の複数の処理値Ｓ_３０を含んで構成されている。 (Configuration of the second storage unit 18)
The second storage unit 18 is a storage device using a semiconductor memory, for example. The accumulated information 180 stored in the second storage unit 18 includes, for example, a plurality of processing values S _{30 of} the first signal S _{1 and} a plurality of processing values S of the second signal S ₂ accumulated in time series. _30, a third plurality of processed value _{S 30} of the signal _{S 3,} a fourth plurality of processed value _{S 30} of the signal _{S 4,} and 5 is configured to include a plurality of processing values _{S 30} of the signal _{S 5} of Yes.

一例として、第１の信号Ｓ_１〜第５の信号Ｓ_５が、異なる場所に設置された温度センサからの温度の情報を含む信号であった場合、信号処理部１４により温度の情報を抽出するように処理された後、第１の場所に設置された温度センサの時間ごとの温度である、第１の信号Ｓ_１に基づいた複数の処理値Ｓ_３０、第２の場所〜第５の場所に設置された温度センサの時間ごとの温度である、第２の信号Ｓ_２〜第５の信号Ｓ_５の複数の処理値Ｓ_３０が、蓄積情報１８０として第２の記憶部１８に記憶される。 As an example, when the first signal S ₁ to the fifth signal S ₅ are signals including temperature information from temperature sensors installed in different places, the signal processing unit 14 extracts temperature information. After being processed as described above, a plurality of processing values S ₃₀ based on the _first signal S ₁ , which are the temperature for each time of the temperature sensor installed in the first place, the second place to the fifth place A plurality of processing values S _{30 of} the second signal S ₂ to the fifth signal S ₅ , which are the temperature for each time of the temperature sensor installed in the second storage unit 18, are stored in the second storage unit 18 as accumulated information 180. .

（クロック信号生成部２０の構成）
クロック信号生成部２０は、信号処理装置１が動作するための基準となるクロック信号Ｓ_４０を生成するように構成されている。制御部１０は、このクロック信号Ｓ_４０に基づいた基本周期で、第１の信号Ｓ_１〜第５の信号Ｓ_５を取得するように構成されている。 (Configuration of clock signal generation unit 20)
The clock signal generation unit 20 is configured to generate a clock signal S ₄₀ that serves as a reference for the operation of the signal processing device 1. The control unit 10 is configured to acquire the first signal S ₁ to the fifth signal S ₅ with a basic period based on the clock signal S ₄₀ .

（カウント部２２の構成）
カウント部２２は、制御部１０の制御に基づいてカウント値ｘ及びカウント値ｙのカウントアップ及びリセットを行うように構成されている。カウントアップは、カウント値ｘ及びカウント値ｙを＋１増加させることで行われる。 (Configuration of count unit 22)
The count unit 22 is configured to count up and reset the count value x and the count value y based on the control of the control unit 10. Counting up is performed by incrementing the count value x and the count value y by +1.

カウント値ｘは、第２のパターン１６１に基づいて取得される先頭の信号の選択に関するカウント値である。カウント値ｘは、信号処理装置１が起動した後に初めて制御部１０により参照される場合は、２から始まり、設定値Ｘまでカウントされた後、リセットされるものである。リセットされた後のカウント値ｘは、１である。この設定値Ｘは、第２のパターン１６１が実行された後にカウントアップされこと、及び信号の種類が５種類であること、から６である。 The count value x is a count value related to selection of the head signal acquired based on the second pattern 161. When the count value x is referred to by the control unit 10 for the first time after the signal processing device 1 is activated, the count value x starts from 2 and is counted up to the set value X and then reset. The count value x after being reset is 1. This set value X is 6 because it is counted up after the second pattern 161 is executed and there are five types of signals.

これは、信号処理装置１が起動して初めて第１のパターン１６０が実行された後、続いて第２のパターン１６１が実行される場合は、先頭の信号として第２の信号Ｓ_２の取得から始まるからである。なお、信号処理装置１は、例えば、起動して初めて第１のパターン１６０が実行された後、第１の信号Ｓ_１の取得から第２のパターン１６１が始まっても良い場合は、カウント値ｘは１から始まり、リセット後のカウント値ｘもまた１である。 This, after the signal processing device 1 is executed the first time the first pattern 160 to start, then when the second pattern 161 is performed, the second acquisition signals S ₂ as the first signal Because it begins. The signal processing apparatus 1 is, for example, after the first time the first pattern 160 is up and running, if the first acquisition signals S ₁ and the second pattern 161 may be started, the count value x Starts from 1 and the reset count value x is also 1.

カウント値ｙは、信号の平均化処理に関するカウント値である。例えば、制御部１０が、各信号を３２回取得した後に、平均化処理を実行する場合、このカウント値の設定値Ｙは、初期値が１に設定されていれば、３３となる。つまり、制御部１０は、カウント値ｙが、設定値Ｙ（＝３３）と等しい場合、平均化処理を実行し、その結果を処理情報Ｓ_５０として通信部２４を介して出力するように構成されている。リセットされた後のカウント値ｙは、１である。 The count value y is a count value related to the signal averaging process. For example, when the control unit 10 executes the averaging process after acquiring each signal 32 times, the set value Y of the count value is 33 if the initial value is set to 1. That is, the control unit 10, the count value y is equal to the set value Y (= 33), performs an averaging process, it is configured to output through the communication unit 24 the result as process information S ₅₀ ing. The count value y after being reset is 1.

（通信部２４の構成）
通信部２４は、例えば、信号処理装置１と電磁気的に接続された電子機器と通信を行うことが可能となるように構成されている。 (Configuration of communication unit 24)
For example, the communication unit 24 is configured to be able to communicate with an electronic device that is electromagnetically connected to the signal processing device 1.

なお、切替部１２、信号処理部１４、第１の記憶部１６、第２の記憶部１８、クロック信号生成部２０、カウント部２２、及び通信部２４の少なくとも１つは、制御部１０と共にひとつのチップ内に設けられても良い。また、切替部１２は、例えば、制御部１０が有する機能として実現されても良い。 Note that at least one of the switching unit 12, the signal processing unit 14, the first storage unit 16, the second storage unit 18, the clock signal generation unit 20, the count unit 22, and the communication unit 24 is one with the control unit 10. It may be provided in the chip. The switching unit 12 may be realized as a function of the control unit 10, for example.

（信号を取得する取得周期について）
図２（ａ）〜（ｆ）は、第１の実施の形態に係る信号処理装置の動作を説明するための概略図である。この図２（ａ）は、一例として、信号処理装置１が影響を受ける不可避的な周期的なノイズの波形を示している。図２（ｂ）は、第１の信号Ｓ_１を取得するタイミングを示す矩形波、（ｃ）は、第２の信号Ｓ_２を取得するタイミングを示す矩形波、（ｄ）は、第３の信号Ｓ_３を取得するタイミングを示す矩形波、（ｅ）は、第４の信号Ｓ_４を取得するタイミングを示す矩形波、及び（ｆ）は、第５の信号Ｓ_５を取得するタイミングを示す矩形波を示している。信号の取得は、図２（ｂ）〜（ｆ）に示す矩形波の立ち上がりで行われるものとする。 (About the acquisition cycle for acquiring signals)
2A to 2F are schematic views for explaining the operation of the signal processing apparatus according to the first embodiment. FIG. 2A shows, as an example, an inevitable periodic noise waveform that the signal processing apparatus 1 is affected by. 2 (b) is a rectangular wave indicating a timing of acquiring the first signal S _1, (c) a rectangular wave indicating the timing of acquiring the second signal S _2, (d), the third A rectangular wave indicating the timing for acquiring the signal S ₃ , (e) indicates a rectangular wave indicating the timing for acquiring the fourth signal S ₄ , and (f) indicates a timing for acquiring the _fifth signal S _5. A rectangular wave is shown. Signal acquisition shall be performed at the rising edge of the rectangular wave shown in FIGS.

なお、図２では、時間の間隔ｔは、クロック信号Ｓ_４０に基づいて決まる間隔であるものとし、時間ｔ_０〜ｔ_４０は、同じ間隔であるものとする。この時間間隔ｔは、切替信号Ｓ４０が出力される周期であり基本周期である。 In FIG. 2, the time interval t is an interval determined based on the clock signal S ₄₀ , and the times t _{0 to} t ₄₀ are the same interval. This time interval t is a cycle in which the switching signal S40 is output and is a basic cycle.

信号処理装置１が図２（ａ）に示すような周期的なノイズの影響を受けた場合、第１の信号Ｓ_１〜第５の信号Ｓ_５を取得する際に、このノイズが加算されて信号処理部１４に入力することが考えられる。 When the signal processing device 1 is affected by periodic noise as shown in FIG. 2A, the noise is added when the first signal S ₁ to the fifth signal S ₅ are acquired. Input to the signal processing unit 14 is conceivable.

このノイズの影響を抑制する方法としては、例えば、信号を複数回取得して平均を算出する平均化処理が知られている。しかし、一例として、信号を取得する周期がノイズの周期のほぼ整数倍で、ノイズの最大値に近い値が信号に常に加算されるような場合、平均化処理では、ノイズの影響の抑制が困難となる。つまり、平均化処理は、ノイズの周期が既知である場合、信号を取得する周期をずらすことで有効となるが、ノイズの周期が未知である場合、十分に効果が得られないことがある。 As a method for suppressing the influence of this noise, for example, an averaging process is known in which a signal is acquired a plurality of times and an average is calculated. However, as an example, if the signal acquisition cycle is almost an integer multiple of the noise cycle and a value close to the maximum noise value is always added to the signal, it is difficult to suppress the effects of noise in the averaging process. It becomes. That is, the averaging process is effective by shifting the signal acquisition period when the noise period is known, but may not be sufficiently effective when the noise period is unknown.

このように、ノイズの周期が未知である場合、信号を取得する周期がノイズの周期の整数倍とならないように、周期をいろいろな周期に変更することでノイズの影響を抑制する方法がある。しかし、この方法は、信号を取得する周期を複数の異なる周期に変更するので、例えば、処理能力の高いマイクロコンピュータを使用しなければならない問題がある。 As described above, when the noise cycle is unknown, there is a method of suppressing the influence of noise by changing the cycle to various cycles so that the signal acquisition cycle is not an integral multiple of the noise cycle. However, since this method changes the signal acquisition cycle to a plurality of different cycles, there is a problem in that, for example, a microcomputer with high processing capability must be used.

本実施の形態における信号処理装置１は、第１のパターン１６０と第２のパターン１６１を交互に実施することにより、信号を取得する基本周期は変更しないものの、信号ごとの取得周期を変更することができるので、周期的なノイズの影響を抑制することが可能となる。 The signal processing apparatus 1 according to the present embodiment changes the acquisition cycle for each signal, although the basic cycle for acquiring the signal is not changed by alternately performing the first pattern 160 and the second pattern 161. Therefore, it is possible to suppress the influence of periodic noise.

図２（ａ）〜（ｆ）は、第１のパターン１６０及び第２のパターン１６１の組み合わせを４回行った場合の基本周期と取得周期について図示されている。 2A to 2F illustrate the basic period and the acquisition period when the combination of the first pattern 160 and the second pattern 161 is performed four times.

この図２（ｂ）〜（ｆ）は、第１の信号Ｓ_１〜第５の信号Ｓ_５（第１のパターン１６０）の順、第２の信号Ｓ_２〜第５の信号Ｓ_５、第１の信号Ｓ_１（第２のパターン１６１）の順、第１のパターン１６０の順、第３の信号Ｓ_３〜第５の信号Ｓ_５、第１の信号Ｓ_１、第２の信号Ｓ_２（第２のパターン１６１）の順、第１のパターン１６０の順、第４の信号Ｓ_４、第５の信号Ｓ_５、第１の信号Ｓ_１〜第３の信号Ｓ_３（第２のパターン１６１）の順、第１のパターン１６０の順、第５の信号Ｓ_５、第１の信号Ｓ_１〜第４の信号Ｓ_４（第２のパターン１６１）の順、に信号を取得している様子を示している。 FIGS. 2B to 2F show the order of the first signal S ₁ to the fifth signal S ₅ (first pattern 160), the second signal S ₂ to the fifth signal S ₅ , and the second signal S ₅ . 1 signal S ₁ (second pattern 161), first pattern 160, third signal S ₃ to fifth signal S ₅ , first signal S ₁ , second signal S ₂ (Second pattern 161), first pattern 160, fourth signal S ₄ , fifth signal S ₅ , first signal S ₁ to third signal S ₃ (second pattern 161), the first pattern 160, the fifth signal S ₅ , the first signal S ₁ to the fourth signal S ₄ (second pattern 161). It shows a state.

第１の信号Ｓ_１は、図２（ｂ）に示すように、時間ｔ_０、時間ｔ_９、時間ｔ_１０、時間ｔ_１８、時間ｔ_２０、時間ｔ_２７、時間ｔ_３０、時間ｔ_３６及び時間ｔ_４０において、取得されている。従って時間間隔ｔを用いて周期を表すと、周期Ｔ_１１は、時間ｔ_０〜時間ｔ_９（９ｔ）、周期Ｔ_１２は、時間ｔ_９〜時間ｔ_１０（１ｔ）、周期Ｔ_１３は、時間ｔ_１０〜時間ｔ_１８（８ｔ）、周期Ｔ_１４は、時間ｔ_１８〜時間ｔ_２０（２ｔ）、周期Ｔ_１５は、時間ｔ_２０〜時間ｔ_２７（７ｔ）、周期Ｔ_１６は、時間ｔ_２７〜時間ｔ_３０（３ｔ）、周期Ｔ_１７は、時間ｔ_３０〜時間ｔ_３６（６ｔ）、及び周期Ｔ_１８は、時間ｔ_３６〜時間ｔ_４０（４ｔ）である。 As shown in FIG. 2B, the first signal S ₁ includes time t ₀ , time t ₉ , time t ₁₀ , time t ₁₈ , time t ₂₀ , time t ₂₇ , time t ₃₀ , time t _36, and at time _{t 40,} it is acquired. Therefore, when the period is expressed using the time interval t, the period T ₁₁ is time t ₀ to time t ₉ (9t), the period T ₁₂ is time t ₉ to time t ₁₀ (1t), and the period T ₁₃ is time. t ₁₀ to time t ₁₈ (8t), period T ₁₄ is time t ₁₈ to time t ₂₀ (2t), period T ₁₅ is time t ₂₀ to time t ₂₇ (7t), period T ₁₆ is time t ₂₇ ~ Time t ₃₀ (3t), period T ₁₇ is time t ₃₀ to time t ₃₆ (6t), and period T ₁₈ is time t ₃₆ to time t ₄₀ (4t).

つまり、第１の信号Ｓ_１は、取得周期が、９ｔ、１ｔ、８ｔ、２ｔ、７ｔ、３ｔ、６ｔ、４ｔとなり、取得する度に取得周期が異なっている。その結果、信号処理装置１は、図２（ａ）に示すように、影響するノイズの値がばらつくので、平均化処理により影響を小さくすることが可能となる。 In other words, the signal _{S 1} is acquired cycle, 9t, 1t, 8t, 2t , 7t, 3t, 6t, 4t , and the acquisition period each time to obtain different. As a result, as shown in FIG. 2A, the signal processing apparatus 1 varies in the value of the affected noise, so that the influence can be reduced by the averaging process.

第２の信号Ｓ_２は、図２（ｃ）に示すように、時間ｔ_１、時間ｔ_５、時間ｔ_１１、時間ｔ_１９、時間ｔ_２１、時間ｔ_２８、時間ｔ_３１及び時間ｔ_３７において、取得されている。従って第２の信号Ｓ_２は、取得周期が、４ｔ（Ｔ_２１）、６ｔ（Ｔ_２２）、８ｔ（Ｔ_２３）、２ｔ（Ｔ_２４）、７ｔ（Ｔ_２５）、３ｔ（Ｔ_２６）及び６ｔ（Ｔ_２７）となり、取得する度に取得周期が異なっている。 Second signal _{S 2,} as shown in FIG. 2 (c), the time _{t 1,} the time _{t 5,} time _{t 11,} the time _{t 19,} the time _{t 21,} the time _{t 28,} at time _{t 31} and time _{t 37} Have been acquired. Accordingly, the second signal S ₂ has an acquisition period of 4t (T ₂₁ ), 6t (T ₂₂ ), 8t (T ₂₃ ), 2t (T ₂₄ ), 7t (T ₂₅ ), 3t (T ₂₆ ), and 6t. (T ₂₇ ), and the acquisition cycle is different each time it is acquired.

第３の信号Ｓ_３は、図２（ｄ）に示すように、時間ｔ_２、時間ｔ_６、時間ｔ_１２、時間ｔ_１５、時間ｔ_２２、時間ｔ_２９、時間ｔ_３２及び時間ｔ_３８において、取得されている。従って第３の信号Ｓ_３は、取得周期が、４ｔ（Ｔ_３１）、６ｔ（Ｔ_３２）、３ｔ（Ｔ_３３）、７ｔ（Ｔ_３４）、７ｔ（Ｔ_３５）、３ｔ（Ｔ_３６）及び６ｔ（Ｔ_３７）となり、取得する度に取得周期が異なっている。 Third signal _{S 3,} as shown in FIG. 2 (d), the time _{t 2,} the time _{t 6,} time _{t 12,} the time _{t 15,} the time _{t 22,} the time _{t 29,} at time _{t 32} and time _{t 38} Have been acquired. Third signal _{S 3} is therefore acquisition period _{_{_{is, 4t (T 31), 6t}}} (T 32), 3t (T 33), 7t (T 34), 7t (T 35), 3t (T 36) and 6t (T ₃₇ ), and the acquisition cycle is different each time it is acquired.

第４の信号Ｓ_４は、図２（ｅ）に示すように、時間ｔ_３、時間ｔ_７、時間ｔ_１３、時間ｔ_１６、時間ｔ_２３、時間ｔ_２５、時間ｔ_３３及び時間ｔ_３９において、取得されている。従って第４の信号Ｓ_４は、取得周期が、４ｔ（Ｔ_４１）、６ｔ（Ｔ_４２）、３ｔ（Ｔ_４３）、７ｔ（Ｔ_４４）、２ｔ（Ｔ_４５）、８ｔ（Ｔ_４６）及び６ｔ（Ｔ_４７）となり、取得する度に取得周期が異なっている。 Fourth signal _{S 4} of, as shown in FIG. 2 (e), the time _{t 3,} time _{t 7,} the time _{t 13,} the time _{t 16,} the time _{t 23,} the time _{t 25,} at time _{t 33} and time _{t 39} Have been acquired. Thus the fourth signal _{S 4} of the acquisition period _{_{_{is, 4t (T 41), 6t}}} (T 42), 3t (T 43), 7t (T 44), 2t (T 45), 8t (T 46) and 6t (T ₄₇ ), and the acquisition cycle is different each time it is acquired.

第５の信号Ｓ_５は、図２（ｆ）に示すように、時間ｔ_４、時間ｔ_８、時間ｔ_１４、時間ｔ_１７、時間ｔ_２４、時間ｔ_２６、時間ｔ_３４及び時間ｔ_３５において、取得されている。従って第５の信号Ｓ_５は、取得周期が、４ｔ（Ｔ_５１）、６ｔ（Ｔ_５２）、３ｔ（Ｔ_５３）、７ｔ（Ｔ_５４）、２ｔ（Ｔ_５５）、８ｔ（Ｔ_５６）及び１ｔ（Ｔ_５７）となり、取得する度に取得周期が異なっている。 Fifth signal _{S 5} of, as shown in FIG. 2 (f), the time _{t 4,} the time _{t 8,} the time _{t 14,} the time _{t 17,} the time _{t 24,} the time _{t 26,} at time _{t 34} and time _{t 35} Have been acquired. Fifth signal _{S 5} of therefore acquisition period _{_{_{is, 4t (T 51), 6t}}} (T 52), 3t (T 53), 7t (T 54), 2t (T 55), 8t (T 56) and 1t (T ₅₇ ), and the acquisition cycle is different each time it is acquired.

一方図２（ａ）〜（ｆ）に示すように、第１のパターン１６０は、周期Ｔ_１、周期Ｔ_３、周期Ｔ_５及び周期Ｔ_７で実行されるが、この周期は同一周期（５ｔ）である。また第２のパターン１６１は、周期Ｔ_２、周期Ｔ_４、周期Ｔ_６及び周期Ｔ_８で実行されるが、この周期は同一周期（５ｔ）であると共に第１のパターン１６０とも同一周期である。従って、信号処理装置１は、同一の周期である第１のパターン１６０と第２のパターン１６１を交互に実行することにより、第１の信号Ｓ_１〜第５の信号Ｓ_５を取得する基本周期は、変更せずに、各信号を取得する取得周期を変更することが可能となる。 On the other hand, as shown in FIGS. 2A to 2F, the first pattern 160 is executed in a cycle T ₁ , a cycle T ₃ , a cycle T _5, and a cycle T ₇ , and this cycle is the same cycle (5t ). The second pattern 161 is executed with a period T ₂ , a period T ₄ , a period T _6, and a period T ₈ , and this period is the same period (5t) and the same period as the first pattern 160. . Therefore, the signal processing device 1 executes the first pattern 160 and the second pattern 161 having the same period alternately, thereby acquiring the first signal S ₁ to the fifth signal S _5. It is possible to change the acquisition cycle for acquiring each signal without changing.

以下では、本実施の形態の信号処理装置１の動作について、図３のフローチャートに従って説明する。 Below, operation | movement of the signal processing apparatus 1 of this Embodiment is demonstrated according to the flowchart of FIG.

（動作）
まず、信号処理装置１の制御部１０は、電力が供給された後、第１の記憶部１６から第１のパターン１６０を読み出し、第１のパターン１６０を実行する（Ｓ１）。 (Operation)
First, after power is supplied, the control unit 10 of the signal processing apparatus 1 reads the first pattern 160 from the first storage unit 16 and executes the first pattern 160 (S1).

具体的には、制御部１０は、第１のパターン１６０に基づいて切替信号Ｓ_２０を生成し、切替部１２に出力する。切替部１２は、取得した切替信号Ｓ_２０に基づいて第１の信号Ｓ_１〜第５の信号Ｓ_５の順に接続を切り替える。信号処理部１４は、取得した信号に処理を実行して処理値Ｓ_３０を生成し、制御部１０に出力する。制御部１０は、取得した第１のパターン１６０の処理値Ｓ_３０を第１の信号Ｓ_１〜第５の信号Ｓ_５に関連付けると共に、時系列的に蓄積した蓄積情報１８０として第２の記憶部１８に記憶させる。 Specifically, the control unit 10 generates a switching signal S ₂₀ based on the first pattern 160 and outputs the switching signal S ₂₀ to the switching unit 12. The switching unit 12 switches the connection in the order of the first signal S ₁ to the fifth signal S ₅ based on the acquired switching signal S ₂₀ . The signal processing unit 14 performs processing on the acquired signal to generate a processing value S ₃₀ and outputs the processing value S ₃₀ to the control unit 10. The control unit 10 associates the acquired processing value S ₃₀ of the first pattern 160 with the first signal S ₁ to the fifth signal S ₅ and also stores the second storage unit as accumulated information 180 accumulated in time series. 18 is stored.

制御部１０は、第１のパターン１６０の実行が終了した後、カウント部２２に記憶されたカウント情報２２０に基づいてカウント値ｘを確認する（Ｓ２）。 After the execution of the first pattern 160 is completed, the control unit 10 confirms the count value x based on the count information 220 stored in the count unit 22 (S2).

制御部１０は、第１の記憶部１６から第２のパターン１６１を読み出し、確認したカウント値ｘに基づいて第２のパターン１６１を実行する（Ｓ３）。 The control unit 10 reads the second pattern 161 from the first storage unit 16 and executes the second pattern 161 based on the confirmed count value x (S3).

具体的には、制御部１０は、カウント値ｘに基づいて取得する先頭の信号を判定し、その信号から始まる第２のパターン１６１に基づいて切替信号Ｓ_２０を生成し、切替部１２に出力する。 Specifically, the control unit 10 determines the leading signal acquired based on the count value x, generates the switching signal S ₂₀ based on the second pattern 161 starting from the signal, and outputs the switching signal S ₂₀ to the switching unit 12. To do.

切替部１２は、取得した切替信号Ｓ_２０に基づいて第ｉの信号Ｓ_ｉ〜第５の信号Ｓ_５、第１の信号Ｓ_１〜第（ｉ−１）の信号Ｓ_ｉ−１の順（ただし、ｉ＝１の場合は第１のパターン１６０と同じ順、ｉ＝２の場合は第２の信号Ｓ_２〜第５の信号Ｓ_５、第１の信号Ｓ_１の順、ｉ＝５の場合は第５の信号Ｓ_５、第１の信号Ｓ_１〜第４の信号Ｓ_４の順）に接続を切り替える。 Switching unit 12, the acquired switching signal _{S 20} signals _{S i} ~ fifth signal _{S 5} of the i on the basis of the first signal _{S 1} ~ (i-1) th signal _{S i-1} of the order of ( However, i = 1 case of the same order as the first pattern 160, i = if 2 second signal _{S 2} ~ fifth signal _{S 5,} the signal _{S 1} of the order of i = 5 In this case, the connection is switched to the fifth signal S ₅ , the order of the first signal S ₁ to the fourth signal S ₄ .

信号処理部１４は、取得した信号に処理を実行して処理値Ｓ_３０を生成し、制御部１０に出力する。制御部１０は、取得した第２のパターン１６１の処理値Ｓ_３０を蓄積情報１８０として第２の記憶部１８に記憶させる。 The signal processing unit 14 performs processing on the acquired signal to generate a processing value S ₃₀ and outputs the processing value S ₃₀ to the control unit 10. Control unit 10 stores the process values _{S 30} of the second pattern 161 acquired as the storage information 180 in the second storage unit 18.

制御部１０は、第２のパターン１６１の実行が終了した後、カウント部２２を制御し、カウント値ｘ及びカウント値ｙをカウントアップしてカウント情報２２０を更新させる（Ｓ４）。 After the execution of the second pattern 161 is completed, the control unit 10 controls the count unit 22 to count up the count value x and the count value y and update the count information 220 (S4).

制御部１０は、カウント部２２から、更新したカウント情報２２０を取得し、カウント値ｘが設定値Ｘであるか否かを判定する。制御部１０は、カウント値ｘが設定値Ｘ（＝６）である場合（Ｓ５：Ｙｅｓ）、カウント部２２を制御し、カウント値ｘをリセットさせると共に（Ｓ６）、カウント値ｙを確認する。 The control unit 10 acquires the updated count information 220 from the count unit 22 and determines whether or not the count value x is the set value X. When the count value x is the set value X (= 6) (S5: Yes), the control unit 10 controls the count unit 22 to reset the count value x (S6) and confirm the count value y.

次に、制御部１０は、カウント値ｙが設定値Ｙである場合（Ｓ７：Ｙｅｓ）、カウント部２２を制御し、カウント値ｙをリセットさせてカウント情報２２０を更新させると共に、第２の記憶部１８から蓄積情報１８０を読み出し、信号ごとに平均化処理を実行して処理信号Ｓ_５０を生成し、通信部２４を介して出力する（Ｓ８）。 Next, when the count value y is the set value Y (S7: Yes), the control unit 10 controls the count unit 22 to reset the count value y to update the count information 220 and to store the second storage. The storage information 180 is read from the unit 18, the averaging process is executed for each signal, a processed signal S ₅₀ is generated, and output via the communication unit 24 (S 8).

このステップ１〜ステップ８までの動作は、信号処理装置１に電力が供給されなくなるまで継続される。 The operations from Step 1 to Step 8 are continued until power is not supplied to the signal processing device 1.

ここで、ステップ５において、制御部１０は、カウント値ｘが設定値Ｘではない場合（Ｓ５：Ｎｏ）、ステップ１に戻って第１のパターン１６０を実行する。 Here, in Step 5, when the count value x is not the set value X (S5: No), the control unit 10 returns to Step 1 and executes the first pattern 160.

またステップ７において、制御部１０は、カウント値ｙが設定値Ｙではない場合（Ｓ７：Ｎｏ）、ステップ１に戻って第１のパターン１６０を実行する。 In Step 7, when the count value y is not the set value Y (S7: No), the control unit 10 returns to Step 1 and executes the first pattern 160.

（第１の実施の形態の効果）
第１の実施の形態に係る信号処理装置１は、不可避的に信号に付加された周期的なノイズによる信号の振幅の変化を抑制すると共に処理の負荷を抑制することができる。具体的には、信号処理装置１は、第１のパターン１６０と第２のパターン１６１を交互に繰り返すことにより、基本周期は変えずに、それぞれの信号が取得される取得周期が変更されるので、信号を同じ周期で取得する場合と比べて、取得した信号の平均を算出する平均化処理により、容易に信号の振幅の変化を抑制し、ノイズの影響を抑制することができる。 (Effects of the first embodiment)
The signal processing device 1 according to the first embodiment inevitably suppresses a change in signal amplitude due to periodic noise added to the signal and suppresses a processing load. Specifically, since the signal processing apparatus 1 alternately repeats the first pattern 160 and the second pattern 161, the acquisition period at which each signal is acquired is changed without changing the basic period. Compared with the case where signals are acquired with the same period, the averaging process for calculating the average of the acquired signals can easily suppress the change in the amplitude of the signal and suppress the influence of noise.

また信号処理装置１は、第１のパターン１６０と第２のパターン１６１を交互に繰り返すことで、それぞれの信号が取得される取得周期を変更するので、周期的なノイズの周期を測定し、当該ノイズの周期と異なる周期を生成して当該ノイズの影響を排除する場合と比べて、周期的なノイズを予め測定する必要がなく、また周期を変更することも必要ないので、処理の負荷が小さくても良い。従って信号処理装置１は、高度な処理を実行することが可能なマイクロコンピュータが必要ないので、低コストで製造することができる。 In addition, the signal processing device 1 alternately repeats the first pattern 160 and the second pattern 161 to change the acquisition cycle in which each signal is acquired. Therefore, the signal processing device 1 measures the periodic noise period, Compared to generating a different period from the noise period and eliminating the influence of the noise, there is no need to measure the periodic noise in advance, and it is not necessary to change the period. May be. Therefore, since the signal processing apparatus 1 does not require a microcomputer capable of executing advanced processing, it can be manufactured at low cost.

［第２の実施の形態］
第２の実施の形態は、静電容量式のタッチセンサからの信号を処理する点で第１の実施の形態と異なっている。 [Second Embodiment]
The second embodiment is different from the first embodiment in that a signal from a capacitive touch sensor is processed.

図４は、第２の実施の形態に係る信号処理装置のブロック図である。なお、以下に記載する第２の実施の形態においては、第１の実施の形態と同じ機能及び構成を有する部分は、第１の実施の形態と同じ符号を付し、その説明は省略するものとする。 FIG. 4 is a block diagram of a signal processing apparatus according to the second embodiment. In the second embodiment described below, parts having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and description thereof is omitted. And

本実施の形態に係る信号処理装置１は、なされた操作に基づいて第１の信号〜第ｎの信号（ｎは３以上の整数）を出力する第１の検出部〜第ｎの検出部と、第１の検出部〜第ｎの検出部から取得した第１の信号〜第ｎの信号の順に信号を取得する第１のパターン１６０、及び第ｉの信号〜第ｎの信号、第１の信号〜第（ｉ−１）の信号の順（ただし、ｉ＝１の場合は第１のパターン１６０と同じ順、ｉ＝２の場合は第２の信号〜第ｎの信号、第１の信号の順、ｉ＝ｎの場合は第ｎの信号、第１の信号〜第（ｎ−１）の信号の順）に、信号を取得する第２のパターン１６１を交互に繰り返すことで、第１の信号〜第ｎの信号を取得する基本周期は変えずに、それぞれの信号が取得される取得周期を変更する制御部１０を備えて概略構成されている。なお、以下では、第１の信号〜第ｎの信号は、第１の信号Ｓ_１〜第１０の信号Ｓ_１０と記載するものとする（ただしｎ＝１０）。 The signal processing apparatus 1 according to the present embodiment includes a first detection unit to an nth detection unit that outputs a first signal to an nth signal (n is an integer of 3 or more) based on an operation performed. The first pattern 160 for acquiring signals in the order of the first signal to the n-th signal acquired from the first detection unit to the n-th detection unit, and the i-th signal to the n-th signal, the first The order of the signal to the (i-1) th signal (however, if i = 1, the same order as the first pattern 160, if i = 2, the second signal to the nth signal, the first signal) In this order, in the case of i = n, the first pattern is obtained by alternately repeating the second pattern 161 for acquiring the signals in the order of the nth signal, the first signal to the (n-1) th signal). The basic period for acquiring the signal No. n to the n-th signal is not changed, and the controller 10 is configured roughly to change the acquisition period for acquiring each signal. . Hereinafter, the first signal to the n-th signal are described as the first signal S ₁ to the tenth signal S ₁₀ (where n = 10).

第１の検出部〜第１０の検出部としての第１の電極４１〜第１０の電極５０は、検出対象物の接近に伴って、静電容量が発生し、この静電容量に応じた信号が第１の信号Ｓ_１〜第１０の信号Ｓ_１０として切替部１２に出力される。 The first electrode 41 to the tenth electrode 50 as the first detection unit to the tenth detection unit generate a capacitance as the detection target approaches, and a signal corresponding to the capacitance. Are output to the switching unit 12 as the first signal S ₁ to the tenth signal S ₁₀ .

この第１の電極４１〜第１０の電極５０は、一例として、車両に搭載された空調装置の設定温度、風量等を変更する際に使われるものであり、一列に並べられたタッチセンサの検出電極である。 As an example, the first electrode 41 to the tenth electrode 50 are used when changing a set temperature, an air volume, etc. of an air conditioner mounted on a vehicle, and are detected by touch sensors arranged in a row. Electrode.

信号処理部１４は、切替部１２を介して入力する第１の信号Ｓ_１〜第１０の信号Ｓ_１０に処理を実行して処理値Ｓ_３０を出力するように構成されている。この処理は、例えば、入力する信号に基づいて静電容量の値を算出する処理である。この静電容量の値が、処理値Ｓ_３０である。 The signal processing unit 14 is configured to perform processing on the first signal S ₁ to the tenth signal S ₁₀ input via the switching unit 12 and output a processing value S ₃₀ . This process is, for example, a process of calculating a capacitance value based on an input signal. The value of this capacitance, a process value S _30.

制御部１０は、電極と、当該電極から取得した信号を処理した処理値Ｓ_３０と、を時系列的に関連付けた蓄積情報１８０を第２の記憶部１８に記憶させるように構成されている。 The control unit 10 is configured to store, in the second storage unit 18, accumulated information 180 in which electrodes and a processing value S ₃₀ obtained by processing a signal acquired from the electrodes are associated in time series.

また制御部１０は、取得された一の電極の処理値Ｓ_３０の平均化処理を行うことで、ノイズの影響を抑制した状態で、この一の電極に操作がなされたか否かを判定するように構成されている。 The control unit 10, by performing the averaging processing of the processing value S ₃₀ of one electrode obtained, while suppressing the influence of noise, so as to determine whether an operation has been performed on this one electrode It is configured.

（信号を取得する取得周期について）
図５（ａ）〜（ｋ）は、第２の実施の形態に係る信号処理装置の動作を説明するための概略図である。この図５（ａ）は、一例として、信号処理装置１が影響を受ける周期的なノイズの波形を示している。図５（ｂ）〜（ｋ）は、第１の電極４１〜第１０の電極５０の第１の信号Ｓ_１〜第１０の信号Ｓ_１０を取得するタイミングを示す矩形波を示している。 (About the acquisition cycle for acquiring signals)
FIGS. 5A to 5K are schematic diagrams for explaining the operation of the signal processing apparatus according to the second embodiment. FIG. 5A shows, as an example, a periodic noise waveform in which the signal processing apparatus 1 is affected. FIGS. 5B to 5K show rectangular waves indicating timings for acquiring the first signal S ₁ to the tenth signal S ₁₀ of the first electrode 41 to the tenth electrode 50.

図５（ａ）〜（ｋ）は、第１のパターン１６０及び第２のパターン１６１の組み合わせを４回行った場合の基本周期及び取得周期について図示されている。 FIGS. 5A to 5K illustrate the basic period and the acquisition period when the combination of the first pattern 160 and the second pattern 161 is performed four times.

この図５（ｂ）〜（ｋ）は、第１の信号Ｓ_１〜第１０の信号Ｓ_１０（第１のパターン１６０）の順、第２の信号Ｓ_２〜第１０の信号Ｓ_１０、第１の信号Ｓ_１（第２のパターン１６１）の順、第１のパターン１６０の順、第３の信号Ｓ_３〜第１０の信号Ｓ_１０、第１の信号Ｓ_１、第２の信号Ｓ_２（第２のパターン１６１）の順、第１のパターン１６０の順、第４の信号Ｓ_４〜第１０の信号Ｓ_１０、第１の信号Ｓ_１〜第３の信号Ｓ_３（第２のパターン１６１）の順、第１のパターン１６０の順、第５の信号Ｓ_５〜第１０の信号Ｓ_１０、第１の信号Ｓ_１〜第４の信号Ｓ_４（第２のパターン１６１）の順、に信号を取得している様子を示している。 FIGS. 5B to 5K show the order of the first signal S ₁ to the tenth signal S ₁₀ (first pattern 160), the second signal S ₂ to the tenth signal S ₁₀ , and the first signal S ₁₀ . 1 signal S ₁ (second pattern 161), first pattern 160, third signal S ₃ to tenth signal S ₁₀ , first signal S ₁ , second signal S ₂ (second pattern 161) order, the order of the first pattern 160, the fourth signal _{S 4} ~ tenth signal _{S 10} of the first signal _{S 1} ~ third signal _{S 3} (second pattern order of 161), the order of the first pattern 160, the signal _{S 10} of the fifth signal _{S 5} ~ tenth, the order of the first signal _{S 1} ~ fourth signal _{S 4} (second pattern 161), Fig. 6 shows the state of acquiring a signal.

第１の信号Ｓ_１は、図５（ｂ）に示すように、時間ｔ_０、時間ｔ_１９、時間ｔ_２０、時間ｔ_３８、時間ｔ_４０、時間ｔ_５７、時間ｔ_６０及び時間ｔ_７６において、取得されている。従って第１の信号Ｓ_１は、取得周期が、１９ｔ（Ｔ_１１）、１ｔ（Ｔ_１２）、１８ｔ（Ｔ_１３）、２ｔ（Ｔ_１４）、１７ｔ（Ｔ_１５）、３ｔ（Ｔ_１６）及び１６ｔ（Ｔ_１７）となり、取得する度に取得周期が異なっている。 As shown in FIG. 5B, the first signal S ₁ is at time t ₀ , time t ₁₉ , time t ₂₀ , time t ₃₈ , time t ₄₀ , time t ₅₇ , time t _60, and time t ₇₆ . Have been acquired. Accordingly, the first signal S ₁ has an acquisition period of 19 t (T ₁₁ ), 1 t (T ₁₂ ), 18 t (T ₁₃ ), 2 t (T ₁₄ ), 17 t (T ₁₅ ), 3 t (T ₁₆ ), and 16 t. (T ₁₇ ), and the acquisition cycle is different each time it is acquired.

第２の信号Ｓ_２は、図５（ｃ）に示すように、時間ｔ_１、時間ｔ_１０、時間ｔ_２１、時間ｔ_３９、時間ｔ_４１、時間ｔ_５８、時間ｔ_６１及び時間ｔ_７７において、取得されている。従って第２の信号Ｓ_２は、取得周期が、９ｔ（Ｔ_２１）、１１ｔ（Ｔ_２２）、１８ｔ（Ｔ_２３）、２ｔ（Ｔ_２４）、１７ｔ（Ｔ_２５）、３ｔ（Ｔ_２６）及び１６ｔ（Ｔ_２７）となり、取得する度に取得周期が異なっている。 Second signal _{S 2,} as shown in FIG. 5 (c), the time _{t 1,} the time _{t 10,} the time _{t 21,} the time _{t 39,} the time _{t 41,} the time _{t 58,} at time _{t 61} and time _{t 77} Have been acquired. Thus the second signal _{S 2,} the acquisition _{_{_{period, 9t (T 21), 11t}}} (T 22), 18t (T 23), 2t (T 24), 17t (T 25), 3t (T 26) and 16t (T ₂₇ ), and the acquisition cycle is different each time it is acquired.

第３の信号Ｓ_３は、図５（ｄ）に示すように、時間ｔ_２、時間ｔ_１１、時間ｔ_２２、時間ｔ_３０、時間ｔ_４２、時間ｔ_５９、時間ｔ_６２及び時間ｔ_７８において、取得されている。従って第３の信号Ｓ_３は、取得周期が、９ｔ（Ｔ_３１）、１１ｔ（Ｔ_３２）、８ｔ（Ｔ_３３）、１２ｔ（Ｔ_３４）、１７ｔ（Ｔ_３５）、３ｔ（Ｔ_３６）及び１６ｔ（Ｔ_３７）となり、取得する度に取得周期が異なっている。 Third signal _{S 3,} as shown in FIG. 5 (d), the time _{t 2,} time _{t 11,} the time _{t 22,} the time _{t 30,} the time _{t 42,} the time _{t 59,} at time _{t 62} and time _{t 78} Have been acquired. Thus the third signal _{S 3,} the acquisition period _{_{_{is, 9t (T 31), 11t}}} (T 32), 8t (T 33), 12t (T 34), 17t (T 35), 3t (T 36) and 16t (T ₃₇ ), and the acquisition cycle is different each time it is acquired.

第４の信号Ｓ_４は、図５（ｅ）に示すように、時間ｔ_３、時間ｔ_１２、時間ｔ_２３、時間ｔ_３１、時間ｔ_４３、時間ｔ_５０、時間ｔ_６３及び時間ｔ_７９において、取得されている。従って第４の信号Ｓ_４は、取得周期が、９ｔ（Ｔ_４１）、１１ｔ（Ｔ_４２）、８ｔ（Ｔ_４３）、１２ｔ（Ｔ_４４）、７ｔ（Ｔ_４５）、１３ｔ（Ｔ_４６）及び１６ｔ（Ｔ_４７）となり、取得する度に取得周期が異なっている。 Fourth signal _{S 4} of, as shown in FIG. 5 (e), the time _{t 3,} time _{t 12,} the time _{t 23,} the time _{t 31,} the time _{t 43,} the time _{t 50,} at time _{t 63} and time _{t 79} Have been acquired. Fourth signal _{S 4} of therefore acquisition period _{_{_{is, 9t (T 41), 11t}}} (T 42), 8t (T 43), 12t (T 44), 7t (T 45), 13t (T 46) and 16t (T ₄₇ ), and the acquisition cycle is different each time it is acquired.

第５の信号Ｓ_５は、図５（ｆ）に示すように、時間ｔ_４、時間ｔ_１３、時間ｔ_２４、時間ｔ_３２、時間ｔ_４４、時間ｔ_５１、時間ｔ_６４及び時間ｔ_７０において、取得されている。従って第５の信号Ｓ_５は、取得周期が、９ｔ（Ｔ_５１）、１１ｔ（Ｔ_５２）、８ｔ（Ｔ_５３）、１２ｔ（Ｔ_５４）、７ｔ（Ｔ_５５）、１３ｔ（Ｔ_５６）及び６ｔ（Ｔ_５７）となり、取得する度に取得周期が異なっている。 Fifth signal _{S 5} of, as shown in FIG. 5 (f), the time _{t 4,} the time _{t 13,} the time _{t 24,} the time _{t 32,} the time _{t 44,} the time _{t 51,} at time _{t 64} and time _{t 70} Have been acquired. Accordingly fifth signal _{S 5} of the acquisition period _{_{_{is, 9t (T 51), 11t}}} (T 52), 8t (T 53), 12t (T 54), 7t (T 55), 13t (T 56) and 6t (T ₅₇ ), and the acquisition cycle is different each time it is acquired.

第６の信号Ｓ_６は、図５（ｇ）に示すように、時間ｔ_５、時間ｔ_１４、時間ｔ_２５、時間ｔ_３３、時間ｔ_４５、時間ｔ_５２、時間ｔ_６５及び時間ｔ_７１において、取得されている。従って第６の信号Ｓ_６は、取得周期が、９ｔ（Ｔ_６１）、１１ｔ（Ｔ_６２）、８ｔ（Ｔ_６３）、１２ｔ（Ｔ_６４）、７ｔ（Ｔ_６５）、１３ｔ（Ｔ_６６）及び６ｔ（Ｔ_６７）となり、取得する度に取得周期が異なっている。 As shown in FIG. 5G, the sixth signal S ₆ is transmitted at time t ₅ , time t ₁₄ , time t ₂₅ , time t ₃₃ , time t ₄₅ , time t ₅₂ , time t _65, and time t ₇₁ . Have been acquired. Accordingly, the sixth signal S ₆ has an acquisition period of 9 t (T ₆₁ ), 11 t (T ₆₂ ), 8 t (T ₆₃ ), 12 t (T ₆₄ ), 7 t (T ₆₅ ), 13 t (T ₆₆ ), and 6 t. (T ₆₇ ), and the acquisition cycle is different each time it is acquired.

第７の信号Ｓ_７は、図５（ｈ）に示すように、時間ｔ_６、時間ｔ_１５、時間ｔ_２６、時間ｔ_３４、時間ｔ_４６、時間ｔ_５３、時間ｔ_６６及び時間ｔ_７２において、取得されている。従って第７の信号Ｓ_７は、取得周期が、９ｔ（Ｔ_７１）、１１ｔ（Ｔ_７２）、８ｔ（Ｔ_７３）、１２ｔ（Ｔ_７４）、７ｔ（Ｔ_７５）、１３ｔ（Ｔ_７６）及び６ｔ（Ｔ_７７）となり、取得する度に取得周期が異なっている。 Seventh signal _{S 7,} as shown in FIG. 5 (h), the time _{t 6,} time _{t 15,} the time _{t 26,} the time _{t 34,} the time _{t 46,} the time _{t 53,} at time _{t 66} and time _{t 72} Have been acquired. Accordingly, the seventh signal S ₇ has an acquisition period of 9 t (T ₇₁ ), 11 t (T ₇₂ ), 8 t (T ₇₃ ), 12 t (T ₇₄ ), 7 t (T ₇₅ ), 13 t (T ₇₆ ), and 6 t. (T ₇₇ ) and the acquisition cycle is different each time it is acquired.

第８の信号Ｓ_８は、図５（ｉ）に示すように、時間ｔ_７、時間ｔ_１６、時間ｔ_２７、時間ｔ_３５、時間ｔ_４７、時間ｔ_５４、時間ｔ_６７及び時間ｔ_７３において、取得されている。従って第８の信号Ｓ_８は、取得周期が、９ｔ（Ｔ_８１）、１１ｔ（Ｔ_８２）、８ｔ（Ｔ_８３）、１２ｔ（Ｔ_８４）、７ｔ（Ｔ_８５）、１３ｔ（Ｔ_８６）及び６ｔ（Ｔ_８７）となり、取得する度に取得周期が異なっている。 Signal _{S 8} of the eighth, as shown in FIG. 5 (i), the time _{t 7,} the time _{t 16,} the time _{t 27,} the time _{t 35,} the time _{t 47,} the time _{t 54,} at time _{t 67} and time _{t 73} Have been acquired. Signal _{S 8} of the eighth Thus, acquisition _{_{_{period, 9t (T 81), 11t}}} (T 82), 8t (T 83), 12t (T 84), 7t (T 85), 13t (T 86) and 6t (T ₈₇ ) and the acquisition cycle is different each time it is acquired.

第９の信号Ｓ_９は、図５（ｊ）に示すように、時間ｔ_８、時間ｔ_１７、時間ｔ_２８、時間ｔ_３６、時間ｔ_４８、時間ｔ_５５、時間ｔ_６８及び時間ｔ_７４において、取得されている。従って第９の信号Ｓ_９は、取得周期が、９ｔ（Ｔ_９１）、１１ｔ（Ｔ_９２）、８ｔ（Ｔ_９３）、１２ｔ（Ｔ_９４）、７ｔ（Ｔ_９５）、１３ｔ（Ｔ_９６）及び６ｔ（Ｔ_９７）となり、取得する度に取得周期が異なっている。 Signal _{S 9} of the ninth, as shown in FIG. 5 (j), the time _{t 8,} the time _{t 17,} the time _{t 28,} the time _{t 36,} the time _{t 48,} the time _{t 55,} at time _{t 68} and time _{t 74} Have been acquired. Accordingly ninth signal _{S 9,} the acquisition period _{_{_{is, 9t (T 91), 11t}}} (T 92), 8t (T 93), 12t (T 94), 7t (T 95), 13t (T 96) and 6t (T ₉₇ ), and the acquisition cycle is different each time it is acquired.

第１０の信号Ｓ_１０は、図５（ｋ）に示すように、時間ｔ_９、時間ｔ_１８、時間ｔ_２９、時間ｔ_３７、時間ｔ_４９、時間ｔ_５６、時間ｔ_６９及び時間ｔ_７５において、取得されている。従って第１０の信号Ｓ_１０は、取得周期が、９ｔ（Ｔ_１０１）、１１ｔ（Ｔ_１０２）、８ｔ（Ｔ_１０３）、１２ｔ（Ｔ_１０４）、７ｔ（Ｔ_１０５）、１３ｔ（Ｔ_１０６）及び６ｔ（Ｔ_１０７）となり、取得する度に取得周期が異なっている。 Tenth signal _{S 10} of, as shown in FIG. 5 (k), the time _{t 9,} the time _{t 18,} the time _{t 29,} the time _{t 37,} the time _{t 49,} the time _{t 56,} at time _{t 69} and time _{t 75} Have been acquired. Therefore tenth signal _{S 10} of the acquisition period _{_{_{is, 9t (T 101), 11t}}} (T 102), 8t (T 103), 12t (T 104), 7t (T 105), 13t (T 106) and 6t (T ₁₀₇ ), and the acquisition cycle is different each time it is acquired.

一方図５（ａ）〜（ｆ）に示すように、第１のパターン１６０は、周期Ｔ_１、周期Ｔ_３、周期Ｔ_５及び周期Ｔ_７で実行されるが、この周期は同一周期（１０ｔ）である。また第２のパターン１６１は、周期Ｔ_２、周期Ｔ_４、周期Ｔ_６及び周期Ｔ_８で実行されるが、この周期は同一周期（１０ｔ）であると共に第１のパターン１６０とも同一周期である。従って、信号処理装置１は、同一の周期である第１のパターン１６０と第２のパターン１６１を交互に実行することにより、第１の信号Ｓ_１〜第１０の信号Ｓ_１０の基本周期は、変更せずに、信号を取得する取得周期を変更することが可能となる。 On the other hand, as shown in FIGS. 5A to 5F, the first pattern 160 is executed in a cycle T ₁ , a cycle T ₃ , a cycle T _5, and a cycle T ₇ , and this cycle is the same cycle (10 t ). The second pattern 161 is executed with a period T ₂ , a period T ₄ , a period T _6, and a period T ₈ , and this period is the same period (10 t) and the same period as the first pattern 160. . Therefore, the signal processing device 1 alternately executes the first pattern 160 and the second pattern 161 having the same cycle, so that the basic cycle of the first signal S ₁ to the tenth signal S ₁₀ is Without changing, it is possible to change the acquisition cycle for acquiring the signal.

以下では、本実施の形態の信号処理装置１の動作について説明する。なお動作の説明では、第１の実施の形態において用いた図３のフローチャートを参照しながら説明する。 Below, operation | movement of the signal processing apparatus 1 of this Embodiment is demonstrated. The operation will be described with reference to the flowchart of FIG. 3 used in the first embodiment.

具体的には、制御部１０は、第１のパターン１６０に基づいて切替信号Ｓ_２０を生成し、切替部１２に出力する。切替部１２は、取得した切替信号Ｓ_２０に基づいて第１の電極４１〜第１０の電極５０の順に接続を切り替える。信号処理部１４は、取得した第１の信号Ｓ_１〜第１０の信号Ｓ_１０に処理を実行して静電容量を示す処理値Ｓ_３０を生成し、制御部１０に出力する。制御部１０は、取得した第１のパターン１６０の処理値Ｓ_３０を第１の電極４１〜第１０の電極５０に関連付けると共に、時系列的に蓄積した蓄積情報１８０として第２の記憶部１８に記憶させる。 Specifically, the control unit 10 generates a switching signal S ₂₀ based on the first pattern 160 and outputs the switching signal S ₂₀ to the switching unit 12. Switching unit 12 switches the connection in the order of the first electrode 41 to second 10 electrode 50 based on the acquired switching signal _{S 20.} The signal processing unit 14 performs processing on the acquired first signal S ₁ to tenth signal S ₁₀ to generate a processing value S ₃₀ indicating capacitance, and outputs the processing value S ₃₀ to the control unit 10. Control unit 10, together with the associated processing value _{S 30} of the first pattern 160 acquired on the electrodes 50 of the first electrode 41 to 10, as the storage information 180 that time series stored in the second storage unit 18 Remember.

具体的には、制御部１０は、カウント値ｘに基づいて取得する先頭の電極を判定し、その電極から始まる第２のパターン１６１に基づいて切替信号Ｓ_２０を生成し、切替部１２に出力する。 Specifically, the control unit 10 determines the leading electrode to be acquired based on the count value x, generates the switching signal S ₂₀ based on the second pattern 161 starting from the electrode, and outputs the switching signal S ₂₀ to the switching unit 12. To do.

切替部１２は、取得した切替信号Ｓ_２０に基づいて第ｉの電極〜第１０の電極５０、第１の電極４１〜第（ｉ−１）の電極の順（ただし、ｉ＝１の場合は第１のパターン１６０と同じ順、ｉ＝１０の場合は第１０の電極５０、第１の電極４１〜第９の電極４９の順）に接続を切り替える。 Switching unit 12, the acquired switching signal _{S 20} electrodes to tenth electrode 50 of the i based on, the order of the first electrode 41 to the (i-1) of the electrode (when the i = 1 is The connection is switched in the same order as in the first pattern 160, in the case of i = 10, in the order of the tenth electrode 50 and the first electrode 41 to the ninth electrode 49).

制御部１０は、カウント部２２から、更新したカウント情報２２０を取得し、カウント値ｘが設定値Ｘであるか否かを判定する。制御部１０は、カウント値ｘが設定値Ｘ（＝１１）である場合（Ｓ５：Ｙｅｓ）、カウント部２２を制御し、カウント値ｘをリセットさせると共に（Ｓ６）、カウント値ｙを確認する。 The control unit 10 acquires the updated count information 220 from the count unit 22 and determines whether or not the count value x is the set value X. When the count value x is the set value X (= 11) (S5: Yes), the control unit 10 controls the count unit 22 to reset the count value x (S6) and confirm the count value y.

次に、制御部１０は、カウント値ｙが設定値Ｙ（＝３３）である場合（Ｓ７：Ｙｅｓ）、カウント部２２を制御し、カウント値ｙをリセットさせてカウント情報２２０を更新させると共に、第２の記憶部１８から蓄積情報１８０を読み出し、信号ごとに平均化処理を実行して処理信号Ｓ_５０を生成し、通信部２４を介して出力する（Ｓ８）。 Next, when the count value y is the set value Y (= 33) (S7: Yes), the control unit 10 controls the count unit 22 to reset the count value y and update the count information 220. The accumulated information 180 is read from the second storage unit 18, an averaging process is executed for each signal to generate a processed signal S ₅₀ , and output via the communication unit 24 (S 8).

（第２の実施の形態の効果）
第２の実施の形態に係る信号処理装置１は、周期的なノイズが、静電容量を示す第１の信号Ｓ_１〜第１０の信号Ｓ_１０に付加された場合であっても、それぞれの信号を取得する取得周期を変更することができるので、ノイズの影響による操作の誤判定を抑制すると共に、周期を変更するものと比べて、処理の負荷が小さくて済み、低コストで製造することができる。 (Effect of the second embodiment)
Even if the signal processing device 1 according to the second exemplary embodiment is a case where periodic noise is added to the first signal S ₁ to the tenth signal S ₁₀ indicating the capacitance, Since the acquisition cycle for acquiring signals can be changed, it is possible to suppress erroneous determination of operation due to the influence of noise and to reduce the processing load compared to those that change the cycle, and to manufacture at low cost Can do.

以上述べた少なくとも１つの実施の形態の信号処理装置１によれば、不可避的に信号に付加された周期的なノイズによる信号の振幅の変化を抑制すると共に処理の負荷を抑制することが可能となる。 According to the signal processing device 1 of at least one embodiment described above, it is unavoidable to suppress a change in signal amplitude due to periodic noise added to the signal and to suppress a processing load. Become.

上述の実施の形態及び変形例に係る信号処理装置１は、例えば、用途に応じて、その一部が、コンピュータが実行するプログラム、ＡＳＩＣ（Application Specific Integrated Circuit）及びＦＰＧＡ（Field Programmable Gate Array）等によって実現される。 The signal processing apparatus 1 according to the above-described embodiment and modification is, for example, a program executed by a computer, an ASIC (Application Specific Integrated Circuit), an FPGA (Field Programmable Gate Array), or the like, depending on applications. It is realized by.

なお、ＡＳＩＣとは、特定用途向け集積回路であり、ＦＰＧＡとは、プログラミングすることができるＬＳＩ（大規模集積回路：Large Scale Integration）である。 The ASIC is an application specific integrated circuit, and the FPGA is an LSI (Large Scale Integration) that can be programmed.

以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 As mentioned above, although some embodiment and modification of this invention were demonstrated, these embodiment and modification are only examples, and do not limit the invention based on a claim. These novel embodiments and modifications can be implemented in various other forms, and various omissions, replacements, changes, and the like can be made without departing from the scope of the present invention. In addition, not all combinations of features described in these embodiments and modifications are necessarily essential to the means for solving the problems of the invention. Furthermore, these embodiments and modifications are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１…信号処理装置
１０…制御部
１２…切替部
１４…信号処理部
１６…第１の記憶部
１８…第２の記憶部
２０…クロック信号生成部
２２…カウント部
２４…通信部
４１〜５０…第１の電極〜第１０の電極
１６０…第１のパターン
１６１…第２のパターン
１８０…蓄積情報
２２０…カウント情報

DESCRIPTION OF SYMBOLS 1 ... Signal processing apparatus 10 ... Control part 12 ... Switching part 14 ... Signal processing part 16 ... 1st memory | storage part 18 ... 2nd memory | storage part 20 ... Clock signal generation part 22 ... Count part 24 ... Communication part 41-50 ... 1st electrode-10th electrode 160 ... 1st pattern 161 ... 2nd pattern 180 ... Accumulation information 220 ... Count information

Claims

A first pattern acquired in the order of the first signal to the n-th signal (n is an integer of 3 or more), the i-th signal to the n-th signal, the first signal to the (i-1) th Signal order (where i = 1, the same order as the first pattern, i = 2, the second signal to the nth signal, the first signal order, i = n) In this case, the second signal acquired in the order of the nth signal and the first signal to the (n-1) th signal) is alternately repeated, whereby the first signal to the nth signal are repeated. A signal processing apparatus comprising a signal acquisition unit that changes an acquisition cycle in which each signal is acquired without changing a basic cycle in which the signals are acquired.

Having a first storage for storing the first pattern and the second pattern;
The signal processing apparatus according to claim 1.

The first signal to the nth signal are input, and the signal selected from the first signal to the nth signal by switching the connection with the signal acquisition unit based on the control of the signal acquisition unit A switching unit that outputs to the signal acquisition unit,
The signal processing apparatus according to claim 1 or 2.

A signal processing unit that outputs a processing value obtained by processing the selected signal output from the switching unit to the signal acquisition unit;
The signal processing apparatus according to claim 3.

A second storage unit that stores storage information that is stored in time series in association with the first to n-th signals, the processing values output from the signal processing unit;
The signal processing apparatus according to claim 4.

The signal acquisition unit calculates an average value of the processing values associated with the first signal to the n-th signal based on the accumulated information stored in the second storage unit;
The signal processing apparatus according to claim 5.