JP6094582B2 - 半導体装置およびプログラミング方法 - Google Patents
半導体装置およびプログラミング方法 Download PDFInfo
- Publication number
- JP6094582B2 JP6094582B2 JP2014521209A JP2014521209A JP6094582B2 JP 6094582 B2 JP6094582 B2 JP 6094582B2 JP 2014521209 A JP2014521209 A JP 2014521209A JP 2014521209 A JP2014521209 A JP 2014521209A JP 6094582 B2 JP6094582 B2 JP 6094582B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance change
- change switch
- terminal
- wiring
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 32
- 230000008859 change Effects 0.000 claims description 346
- 230000007704 transition Effects 0.000 description 19
- 150000002500 ions Chemical class 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021645 metal ion Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003487 electrochemical reaction Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010416 ion conductor Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Electronic Switches (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、半導体装置およびそのプログラミング方法に関し、特に、抵抗変化型不揮発性素子（以下では、「抵抗変化スイッチ」と称する）を有する半導体装置およびそのプログラミング方法に関する。
シリコン集積回路（ＬＳＩ：Large Scale Integration）はスケーリング則に沿って微細化・集積化が行われ、半導体素子の高密度化・高性能化が実現されてきた。反面、微細化に伴って開発費が高騰し、初期投資が高額になっている。開発費には、ＬＳＩを製造するための原版（レチクル）費用、設計費用、製造費用、バグがあった場合のリスピン費用などが含まれる。プロセッサーやメモリなどの汎用品であれば、大量に生産されるため、初期費用を回収することは容易である。しかしながら、顧客の仕様に応じて設計され、出荷数が多くないカスタムＬＳＩにおいては、初期費用の回収は容易ではない。
少量多品種のカスタムＬＳＩの初期投資費用を削減する１つの方法として、ＦＰＧＡ（Field-Programmable Gate Array）が用いられることがある。ＦＰＧＡは製造後に書き換えが可能な論理回路を搭載しており、プログラミングすることで顧客の要求を満たす機能が実現可能なＬＳＩとなる。回路の切り替えにはＳＲＡＭ（Static Random Access Memory）とトランジスタの組み合わせが用いられており、特殊な製造プロセスを用いることなく高集積・高信頼なスイッチが実現されている。一方で、情報の保持する際に微小な電流が流れること、揮発性であること、スイッチの占有面積が大きいことなどの課題がある。このことから、チップの面積がカスタムＬＳＩより大きくなり、初期投資費用が小さい代償としてチップ単価が高い。また、動作速度の低下や消費電力が大きくなってしまう。
これらの課題を解決する方法としては、発明者らによって提案されているように、不揮発で、サイズが小さい抵抗変化スイッチを用いればよい。非特許文献１によれば、抵抗変化スイッチを用いることで、ＦＰＧＡの面積および消費電力を３分の１となることが実証されている。
図１Ａに抵抗変化スイッチの電流特性を示す。抵抗変化スイッチ１０は、第１電極１０１、抵抗変化層１０３（絶縁体）、及び第２電極１０２を含む構造を基本とする（図１Ｂ）。抵抗変化スイッチ１０は、電圧の印加により、低抵抗な状態（ＯＮ状態）と高抵抗な状態（ＯＦＦ状態）の間を遷移させることができる。図１Ａでは、第１電極１０１に正電圧を印加すると、所望のセット電圧を閾値電圧として、抵抗変化スイッチ１０はＯＦＦ状態からＯＮ状態へセットする。ここで、ＯＮ状態へセットする方向に電圧を印加することを、順方向に電圧を印加すると呼ぶ。続いて、ＯＮ状態の抵抗変化スイッチ１０において、再び第１電極１０１に正電圧を印加した場合には、第１電極１０１の電気伝導特性で見られるような線形な電流・電圧特性が得られる。一方、第１電極１０１に負電圧を印加すると、ある電圧を閾電圧として、ＯＮ状態からＯＦＦ状態へリセットする。ここで、ＯＦＦ状態へリセットする方向に電圧を印加することを、逆方向に電圧を印加すると呼ぶ。
ＯＦＦ状態からＯＮ状態へセットさせる動作をセット動作、ＯＮ状態からＯＦＦ状態へリセットさせる動作をリセット動作と呼び、各遷移が起こる電圧を、セット電圧およびリセット電圧と呼ぶ。抵抗変化スイッチ１０は、第１電極１０１に正電圧を印加した場合にのみ、ＯＦＦ状態からＯＮ状態へセットし、第１電極１０１に負電圧を印加した場合にのみ、ＯＮ状態からＯＦＦ状態へのリセット動作が生じる。このように、印加する電圧の極性によってＯＮおよびＯＦＦ状態を遷移する抵抗変化スイッチはバイポーラ型抵抗変化スイッチと呼ばれる。上記、第１電極１０１は、正または負の電圧を印加することで、ＯＮまたはＯＦＦ状態にリセットするようになる電極であり、第２電極１０２は、第１電極１０１と対向する電極である。
上記バイポーラ型抵抗変化スイッチの一例が、非特許文献１に開示されている。非特許文献１には、イオン伝導体（イオンが電界などの印加によって自由に動くことのできる固体）中における金属イオン移動と電気化学反応とを利用した抵抗変化スイッチが開示されている。非特許文献１に開示されたスイッチは、イオン伝導層と、イオン伝導層を挟んで対向して設けられた２つの電極を有する構成である。このうち、１つの電極はイオン伝導層に金属イオンを供給するための役割を果たしていて、「活性電極」と呼ばれる。一方の電極からはイオン伝導層に金属イオンは供給されず、「不活性電極」と呼ばれる。スイッチの電流電圧特性の等価性から、活性電極は上記の第１電極１０１、不活性電極は第２電極１０２に相当する。
この電気化学反応を利用したスイッチの動作を簡単に説明する。不活性電極（第２電極１０２に相当）を接地して活性電極（第１電極１０１に相当）に正電圧を印加すると、活性電極の金属が金属イオンになってイオン伝導層（抵抗変化層１０３に相当）に溶解する。そして、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属により不活性電極と活性電極を接続する金属架橋が形成される。金属架橋で両電極が電気的に接続することで、スイッチがＯＮ状態になる。一方、上記ＯＮ状態で不活性電極を接地して活性電極に負電圧を印加すると、金属架橋の一部が切れる。これにより、両電極間の電気的接続が切れ、スイッチがＯＦＦ状態になる。なお、電気的接続が完全に切れる前の段階から両電極間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、上記ＯＦＦ状態からＯＮ状態にするには、再び不活性電極を接地して活性電極に正電圧を印加すればよい。
非特許文献１によれば、抵抗変化型スイッチは、ＦＰＧＡで用いられるスイッチであるＳＲＡＭとトランジスタの組み合わせた素子よりもサイズが小さく、さらにＯＮとＯＦＦ状態を維持するのに電力が不要な不揮発性を有する。そのため、抵抗変化型スイッチはＦＰＧＡへの適用に有望であると考えられている。また、このスイッチの不揮発性を利用して、不揮発性のメモリ素子としての応用も考えられる。
ＦＰＧＡにおいては、抵抗変化スイッチを要素とするクロスバ―スイッチが用いられる。クロスバ―スイッチは、Ｎ本の第１配線群とＭ本の第２配線群、１組の第１配線と第２配線の接続・非接続を切り替えるためにそれぞれの配線の交点に配置された最大Ｎ×Ｍ個のスイッチから構成される。
以下では、図２に示すように、簡単化のために３本の第１配線２１Ａ、２１Ｂ、２１Ｃと３本の第２配線群２２Ａ、２２Ｂ、２２Ｃ、３×３個の抵抗変化スイッチ２０Ａ〜２０Ｉから構成されるクロスバースイッチを考える。ここで、抵抗変化スイッチ２０Ｇを例にとると、第１電極と接続している第１ノード２３は第１配線２１Ａに、第２電極と接続している第２ノード２４は第２配線２２Ｃに接続されている。３×３クロスバ―スイッチにおいては、第１配線群からの第２配線群へ信号を伝達させるためには、最大３個のスイッチがＯＮ状態にセットされる。１つの第１配線または第２配線に接続された３個のスイッチの内、２個以上のスイッチがセットされることはない。第１配線および第２配線に印加する電圧をＶＰ、１／２ＶＰ、および０Ｖのいずれかとすることにより、１つのスイッチをセットまたはリセットすることができる。
図２において、３×３クロスバ―スイッチをプログラムする方法について説明する。３×３クロスバ―スイッチ内のスイッチがすべてＯＦＦ状態であったとする。セット動作を行うターゲットの抵抗変化スイッチ２０Ｅに接続された第１配線２１Ｂおよび第２配線２２Ｂにそれぞれ０ＶおよびＶＰを印加する。他の第１配線２１Ａ、２１Ｃおよび第２配線２２Ａ、２２Ｃには、ＶＰの半分の電圧を印加する。
その結果、ターゲットとして選択された抵抗変化スイッチ２０Ｅの第１ノード２３にＶＰ、第２ノード２４に０Ｖが印加される。また、第１配線２１Ｂに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ２０Ｂ、２０Ｈにおいては、第２電極に対する第１電極の電位は１／２ＶＰの電圧が印加される。また、第２配線２２Ｂに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ２０Ｄ、２０Ｆにおいては、第２電極に対する第１電極の電位は１／２ＶＰの電圧が印加される。また、上記以外の非選択の抵抗変化スイッチ２０Ａ、２０Ｇ、２０Ｃ、２０Ｉにおいては、第２電極と第１電極間の電圧は０Ｖである。抵抗変化スイッチがプログラムされる際の閾電圧がＶＰと１／２ＶＰの間であれば、ターゲットとして選択された抵抗変化スイッチ２０Ｅのみがセットされる。
抵抗変化スイッチ２０ＥがＯＮ状態であったとして、抵抗変化スイッチ２０Ｅを消去してＯＦＦ状態へリセットするには、リセット動作を行うターゲットの抵抗変化スイッチ２０Ｅに接続された第１配線２１Ｂおよび第２配線２２ＢにそれぞれＶＥおよび０を印加する。他の第１配線２１Ａ、２１Ｃおよび第２配線２２Ａ、２２Ｃには、ＶＥの半分の電圧を印加する。その結果、ターゲットとして選択された抵抗変化スイッチ２０Ｅの第１電極に０、第２電極にＶＥが印加される。また、第１配線２１Ｂに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ２０Ｂ、２０Ｈにおいては、第２電極に対する第１電極の電位は−１／２ＶＥの電圧が印加される。また、第２配線２２Ｂに接続された抵抗変化スイッチであって、かつ非選択の抵抗変化スイッチ２０Ｃ、２０Ｉにおいては、第２電極に対する第１電極の電位は−１／２ＶＥの電圧が印加される。また、上記以外の非選択の抵抗変化スイッチ２０Ａ、２０Ｇ、２０Ｃ、２０Ｉにおいては、第２電極と第１電極間の電圧は０Ｖである。抵抗変化スイッチがプログラムされるセット電圧がＶＥと１／２ＶＥの間であれば、ターゲットの選択された抵抗変化スイッチＥのみがリセットされる。
本プログラム方法は、非選択の抵抗変化スイッチには、選択された抵抗変化スイッチに印加される電圧の半分または０Ｖが印加されることから、半選択法と呼ばれている。３２×３２クロスバースイッチにおいて、本方式によりプログラムできることが非特許文献１に示されている。
上述した２端子型抵抗変化スイッチをＦＰＧＡに用いる場合、各ＯＮおよびＯＦＦ状態に保持されている保障年数としては、フラッシュメモリなどの不揮発メモリと同じ１０年以上が要求される。各状態へのディスターブとしては、ＯＮ状態においては信号線へ印加される電流に対して、ＯＦＦ状態に対しては信号線に印加される電圧がスイッチに加わる。各ディスターブに対して状態が遷移する不具合はディスターブ不良と呼ばれている。
ＯＦＦ状態のディスターブ不良を回避する方法の一つとして、非特許文献２に開示されているように、直列に接続した２つのバイポーラ型の抵抗変化スイッチの１組を１つのスイッチとする方法がある（図３）。２つの抵抗変化スイッチ３０１Ａ、３０２Ａにおける第２電極３２１Ａ、３２２Ａ同士（図３Ａ）、もしくは、第１電極同士３１１Ｂ、３１２Ｂ（図３Ｂ）を電気的に接続して共通ノード３３Ａ、もしくは３３Ｂとして、３端子型のスイッチとする。以下では、本３端子型のスイッチを３端子抵抗変化スイッチと呼ぶ。図３にあるように、３端子抵抗変化スイッチは第１ノード３１Ａまたは３１Ｂ、第２ノード３２Ａまたは３２Ｂ、共通ノード３３Ａまたは３３Ｂの３つの電極から構成される。共通ノードは各抵抗変化スイッチをセットまたはリセットを行うために用い、セット・リセット時以外はフローティングとする。３端子抵抗変化スイッチのＯＮおよびＯＦＦ状態は、第１ノードと第２ノード間の抵抗状態により区別する。ＯＦＦ状態は、２つの抵抗変化スイッチのいずれかがＯＦＦ状態、ＯＮ状態は２つの抵抗変化スイッチの両者がＯＮ状態である。
ＯＦＦ時においては、第１ノードと第２ノード間に印加される電圧をＶＤとすると、直列に接続された２つの第１の抵抗変化スイッチおよび第２の抵抗変化スイッチに印加電圧が分配される。そのために、１つの抵抗変化スイッチと比較して、各抵抗変化スイッチに印加される電圧が小さくなる。さらに、第１の抵抗変化スイッチおよび第２の抵抗変化スイッチがバイポーラ型であるために、第１ノードと第２ノード間に印加される正または負の電圧に対して、いずれか１つの抵抗変化スイッチがリセットされる方向に電圧が印加されため、ＯＦＦ状態が維持される。例えば、図３Ａにおいて、第１の抵抗変化スイッチおよび第２の抵抗変化スイッチがＯＦＦ状態にあって、第１ノードに正電圧ＶＤ、第２ノードに０Ｖを印加する場合を考える。この場合、第２の抵抗変化スイッチにおいて、第１電極は第２電極に比べて電位が低くなり、図１Ａによれば、ＯＦＦ状態が保持される。
Makoto Miyamura, et al., "Programmable cell array using rewritable solid-electrolyte switch integrated in 90nmCMOS", Solid-State Circuits Conference Digest of Technical Papers(ISSCC), 2011 IEEE International, pp. 228--229, February2011. DOI:10.1109/ISSCC.2011.5746296.
Munehiro Tada, et al., "Highly reliable, complementary atom switch (CAS) with low programming voltage embedded in Cu BEOL for Nonvolatile Programmable Logic", IEEE International Electron Devices Meeting 2011 IEDM Technical Digest, pp. 30.2.1--30.2.4, December2011. DOI:10.1109/IEDM.2011.6131642.
抵抗変化スイッチは、異なる２つの配線間の間に配置され、低抵抗状態と高抵抗状態を変化することで、２つの配線を接続するか接続しないかを切り替える。多数の配線間の接続を効率よく変えるためには、クロスバースイッチが用いられる。しかしながら、２端子の抵抗変化スイッチで構成されるクロスバ―スイッチはＯＦＦ時のディスターブ耐性に課題があった。
本発明の目的は、高信頼化が可能な半導体装置を提供することにある。
本発明によれば、
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続され、他端が前記第１端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第４端子との間には、前記第２抵抗変化スイッチ以外の素子は接続されていない半導体装置が提供される。
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続され、他端が前記第１端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第４端子との間には、前記第２抵抗変化スイッチ以外の素子は接続されていない半導体装置が提供される。
本発明によれば、
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続され、他端が前記第１端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第４端子との間には、前記第２抵抗変化スイッチ以外の素子は接続されていない半導体装置を用いたプログラミング方法であって、
前記第１配線または前記第２配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法が提供される。
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続され、他端が前記第１端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第４端子との間には、前記第２抵抗変化スイッチ以外の素子は接続されていない半導体装置を用いたプログラミング方法であって、
前記第１配線または前記第２配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法が提供される。
本発明によれば、半導体装置の高信頼化を図ることができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
以下、本発明の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
本発明の第１実施形態について、図４を用いて説明する。
本発明の第１実施形態について、図４を用いて説明する。
本実施形態における半導体装置は、図４Ａに示すように、第１抵抗変化スイッチ４０１と第２抵抗変化スイッチ４０２とで構成される３端子抵抗変化スイッチ４００と、第１配線４１１と、第２配線４２１と、電流制御用スイッチ素子４０４と、を備える。第１抵抗変化スイッチ４０１は、印加電圧の極性に対応して抵抗状態が変化する抵抗変化層と、抵抗変化層に接しており、互いに電気的には接続されていない第１端子４０１１と第２端子４０１２を有する。第２抵抗変化スイッチ４０２は、印加電圧の極性に対応して抵抗状態が変化する抵抗変化層と、抵抗変化層に接しており、互いに電気的には接続されていない第３端子４０２１と第４端子４０２２を有する。第１抵抗変化スイッチ４０１の第２端子４０１２と、第２抵抗変化スイッチ４０２の第３端子４０２１とは、互いに接続して共通ノード４０３を形成する。共通ノード４０３には、電流制御用スイッチ素子４０４の一方の端子が接続されている。電流制御用スイッチ素子４０４は、ゲート端子に印加される電圧によって、第１端子４０１１と共通ノード４０３との間、及び、第４端子４０２２と共通ノード４０３との間に流れる電流を制御する。第１配線４１１は、第１端子４０１１に印加される電圧を制御する信号を伝達する。第２配線４２１は、第４端子４０２２に印加される電圧を制御する信号を伝達する。また、第２配線４２１は、第１配線４１１と平面視で交わる方向に延伸している。例えば、第２配線４２１は、第１配線４１１と平面視で直角に交わるように延伸し、３端子抵抗変化スイッチ４００を介して第１配線４１１と接続される。
ここで、第１抵抗変化スイッチ４０１および第２抵抗変化スイッチ４０２は、本実施形態で示すように、バイポーラ型であることが好ましい。また、共通ノード４０３は、本実施形態で示すように、同一の極性を持つ端子同士を接続することが好ましい。
また、本実施形態における半導体装置は、図４Ｂに示すような構成をとしてもよい。図４Ｂにしめす半導体装置では、第１抵抗変化スイッチ４０１は、第１電流制御用スイッチ素子４０５を介して第１配線４１１に接続している。第１電流制御用スイッチ素子４０５は、ゲート端子に印加される電圧によって、第１端子４０１１と共通ノード４０３との間に流れる電流を制御する。また、第２抵抗変化スイッチ４０２は、第２電流制御用スイッチ素子４０６を介して第２配線４２１に接続している。第２電流制御用スイッチ素子４０６は、ゲート端子に印加される電圧によって、第４端子４０２２と共通ノード４０３との間に流れる電流を制御する。また、共通ノード４０３には、第３配線４３１が接続されている。第３配線４３１は、共通ノード４０３に印加される電圧を制御する信号を伝達する。
図４Ａにおける３端子抵抗変化スイッチ４００に関して、ＯＦＦ状態からＯＮ状態に遷移させる方法について述べる。３端子抵抗変化スイッチがＯＦＦ状態にあるとは、第１抵抗変化スイッチ４０１と第２抵抗変化スイッチ４０２の両者がＯＦＦ状態にあることを意味する。一方、３端子抵抗変化スイッチがＯＮ状態にあるとは、第１抵抗変化スイッチ４０１と第２抵抗変化スイッチ４０２の両者がＯＮ状態にあることを意味する。
なお、本明細書においては、高電圧や低電圧の用語を用いるが、かかる用語は電圧値を特定するものではない。抵抗変化スイッチは、第１電極と第２電極との電圧差及び、各電極に印加されている電圧の極性により抵抗状態が変化するため、一方の電極に対して他方の電極の電圧値が高いか否かが要件となる。無論、電圧値がセット電圧やリセット電圧より大きいか否かにより抵抗状態が分かれるので、かかる電圧値を特定する必要がある場合には、「セット電圧より低い正極性の高電圧」等のように記載する。また、低電圧には、接地電位も含まれる。
図４Ａでは、第１抵抗変化スイッチ４０１の第２端子４２１と、第２抵抗変化スイッチ４０２の第３端子４０２１が接続されて共通ノード４０３を形成している。さらに、共通ノード４０３には電流制御用スイッチ素子４０４が接続されている。電流制御用スイッチ素子４０４は、セット動作の際に、第１抵抗変化スイッチ４０１および第２抵抗変化スイッチ４０２に流れる電流を制限することで、各抵抗変化スイッチのＯＮ抵抗を制御するために用いる。ここで、セット動作後のＯＮ抵抗の逆数（すなわちＯＮ伝導度）と流れる電流との間に比例の関係があることが分かっている。
まず、第２配線４２１に高電圧を印加する。また、電流制御用スイッチ素子４０４において、共通ノード４０３と接続していない方の端子に低電圧を印加する。さらに、電流制御用スイッチ素子４０４のゲート端子に電圧を印加して、電流制御用スイッチ素子４０４をＯＮ状態にする。ここで、第２配線４２１の共通ノード４０３に対する電位差がセット電圧よりも大きくなるように制御することで、第２抵抗変化スイッチ４０２はＯＮ状態へと遷移する。このときに、電流制御用スイッチ素子４０４のゲート電圧を調整することにより、セット動作時に第２抵抗変化スイッチ４０２に流れる電流を例えば１ミリＡ程度に制御する。その結果、第２抵抗変化スイッチ４０２のＯＮ抵抗は５００オーム程度となる。
次に、第１配線４１１に高電圧を印加する。また、電流制御用スイッチ素子４０４において、共通ノード４０３と接続していない方の端子に低電圧を印加する。さらに、電流制御用スイッチ素子４０４のゲート端子に電圧を印加して、電流制御用スイッチ素子４０４をＯＮ状態にする。ここで、第１配線４１１の共通ノード４０３に対する電位差がセット電圧よりも大きくなるように制御することで、第１抵抗変化スイッチ４０１はＯＮ状態へと遷移する。このときに、電流制御用スイッチ素子４０４のゲート電圧を調整することにより、セット動作時に第１抵抗変化スイッチ４０１に流れる電流を例えば５００マイクロＡ程度に制御する。その結果、第１抵抗変化スイッチ４０１のＯＮ抵抗は１キロオーム程度となる。
第２抵抗変化スイッチ４０２をＯＮ状態に遷移させた後に、第１抵抗変化スイッチ４０１をＯＮ状態に遷移させた。ここで、第１抵抗変化スイッチ４０１をＯＮ状態に遷移させる際に、共通ノード４０３の電位が変化するために、ＯＮ状態にある第２抵抗変化スイッチ４０２にわずかな電流が流れるおそれがある。このわずかな電流のために、第２抵抗変化スイッチ４０２の抵抗状態がＯＮ状態からＯＦＦ状態へと変化することが考えられる。ここで、各抵抗変化スイッチの抵抗状態は、セット時又はリセット時の電流と同程度の電流が流れることで遷移するものとする。そのため、最初にＯＮ状態にセットさせる第２抵抗変化スイッチ４０２のＯＮ抵抗は、後でＯＮ状態にセットさせる第１抵抗変化スイッチ４０１よりも低くしておくことが好ましい。これにより、先にＯＮ状態に遷移させた第２抵抗変化スイッチ４０２に電流が流れても、第２抵抗変化スイッチ４０２の抵抗状態は遷移しない。
以上、第２抵抗変化スイッチ４０２と第１抵抗変化スイッチ４０１のＯＮ抵抗を同程度とする場合に比べて、上記にあるように２倍程度の差を設けることにより、３端子抵抗変化スイッチ４００を確実にＯＮ状態へ遷移させることができた。なお、抵抗状態を変化させる順番は上記に限らず、第１抵抗変化スイッチ４０１から先にＯＮ状態に遷移させてもよい。
次に、図４Ｂにおける３端子抵抗変化スイッチ４００に関して、ＯＦＦ状態からＯＮ状態へ遷移させる方法について述べる。
まず、第３配線４３１に高電圧を印加する。また、第１配線４１１に低電圧を印加する。さらに、第１電流制御用スイッチ素子４０５をＯＮ状態にする。ここで、第１配線４１１の共通ノード４０３に対する電位差がセット電圧よりも大きくなるように制御することで、第１抵抗変化スイッチ４０１はＯＮ状態へと遷移する。このときに、第１電流制御用スイッチ素子４０５のゲート電圧を調整することにより、セット動作時に第１抵抗変化スイッチ４０１に流れる電流を例えば１ミリＡ程度に制御する。その結果、第１抵抗変化スイッチ４０１のＯＮ抵抗は５００オーム程度となる。
次に、第３配線４３１に高電圧を印加する。また、第２配線４２１に低電圧を印加する。さらに、第２電流制御用スイッチ素子４０６をＯＮ状態にする。第２配線４２１の共通ノード４０３に対する電位差をセット電圧よりも大きくなるように制御することで、第２抵抗変化スイッチ４０２はＯＮ状態へと遷移する。このときに、第２電流制御用スイッチ素子４０６のゲート電圧を調整することにより、セット動作時に第２抵抗変化スイッチ４０２に流れる電流を例えば５００マイクロＡ程度に制御する。その結果、第２抵抗変化スイッチ４０２のＯＮ抵抗は１キロオーム程度となる。
第１抵抗変化スイッチ４０１をＯＮ状態に遷移させた後に、第２抵抗変化スイッチ４０２をＯＮ状態に遷移させた。ここで、第２抵抗変化スイッチ４０２をＯＮ状態に遷移させる際に、共通ノード４０３の電位が変化するために、ＯＮ状態にある第１抵抗変化スイッチ４０１にわずかな電流が流れるおそれがある。このわずかな電流のために、第１抵抗変化スイッチ４０１の抵抗状態がＯＮ状態からＯＦＦ状態へと変化することが考えられる。ここで、各抵抗変化スイッチの抵抗状態は、セット時又はリセット時の電流と同程度の電流が流れることで遷移するものとする。そのため、最初にＯＮ状態にセットさせる第１抵抗変化スイッチ４０１のＯＮ抵抗は、後でＯＮ状態にセットさせる第２抵抗変化スイッチ４０２よりも低くしておくことが好ましい。これにより、先にＯＮ状態に遷移させた第１抵抗変化スイッチ４０１に電流が流れても、第１抵抗変化スイッチ４０１の抵抗状態は遷移しない。
以上、第１抵抗変化スイッチ４０１と第２抵抗変化スイッチ４０２のＯＮ抵抗を同程度とする場合に比べて、上記にあるように２倍程度の差を設けることにより、３端子抵抗変化スイッチ４００を確実にＯＮ状態へ遷移させることができた。なお、抵抗状態を変化させる順番は上記に限らず、第２抵抗変化スイッチ４０２から先にＯＮ状態に遷移させてもよい。
以上、本実施形態によれば、３端子抵抗変化スイッチ４００の抵抗状態は、第１抵抗変化スイッチ４０１と第２抵抗変化スイッチ４０２の両者の抵抗状態に基づいて定まる。本構成により、１つの抵抗変化スイッチの抵抗状態が誤動作により変化しても、３端子抵抗変化スイッチ４００全体での抵抗状態を保つことができるため、半導体装置の高信頼化を実現できる。
また、本実施形態では、同一の極性を持つ第２端子４０１２と第３端子４０２１を互いに接続して共通ノード４０３を形成する構成を取る。本構成により、３端子抵抗変化スイッチ４００に電圧をかけた場合、第１抵抗変化スイッチ４０１と第２抵抗変化スイッチ４０２とには、互いに異なる方向の電圧が印加される。これにより、３端子抵抗変化スイッチ４００の誤動作を抑止することができ、半導体装置の高信頼化をさらに図ることができる。
また、本実施形態では、第１配線４１１および第２配線４２２と、共通ノード４０３との間で電圧を印加し、直列に接続された２つの抵抗変化スイッチの抵抗状態を個別に変化させる構成をとる。本構成により、直列に接続された２つの抵抗変化スイッチの抵抗状態をまとめて遷移させる場合と比較して、セット電圧を低く抑えることができ、半導体装置の省電力化を実現できる。
また、本実施形態では、各抵抗変化スイッチの抵抗状態を遷移させる際に、電流制御用スイッチ素子４０４を用いて電流を制御する構成を取る。本構成により、先に抵抗状態を変化させた抵抗変化スイッチのＯＮ抵抗が、後で抵抗状態を変化させた抵抗変化スイッチのＯＮ抵抗よりも低くなるように制御できる。これにより、後の抵抗変化スイッチの抵抗状態を変化させた時に、先に抵抗状態を変化させた抵抗変化スイッチに電流が流れても、抵抗状態が変化することを防ぐことができる。よって、半導体装置の高信頼化をさらに図ることができる。
（第２の実施形態）
本発明の第２実施形態を図５〜図７を用いて説明する。図５は、３端子抵抗変化スイッチ５００を用いた半導体装置の構成図である。
本発明の第２実施形態を図５〜図７を用いて説明する。図５は、３端子抵抗変化スイッチ５００を用いた半導体装置の構成図である。
半導体装置は、３端子抵抗変化スイッチ５００、第１配線５１１、第２配線５２１を備える。本実施形態で、第１配線５１１および第２配線５２１のうち少なくとも一方は複数設けられる。図５においては、第１配線５１１と第２配線５２１とが交差していて、第１配線５１１と第２配線５２１との最短距離の位置又はその近傍位置（以下、交差部と記載する）に、３端子抵抗変化スイッチ５０が設けられている。なお、３端子抵抗変化スイッチ５００は、第１配線５１１と第２配線５２１の各交差部に１つずつ設けられる。
第１配線５１１と接続されている第１抵抗変化スイッチ５０１の端子は第１端子であり、第２配線５２１と接続されている第２抵抗変化スイッチ５０２の端子は第４端子である。そして、第１抵抗変化スイッチ５０１の第２端子と第２抵抗変化スイッチ５０２の第３端子とが接続されて、共通ノード５０３を形成する。
これにより、３端子抵抗変化スイッチ５００のＯＮ・ＯＦＦ状態に応じて、第１配線５１１と第２配線５２１との導通状態が制御できる。
さらに、３端子抵抗変化スイッチ５００に、ＯＮ・ＯＦＦ状態を変化させるために電流制御用スイッチ素子５０５が接続されている。電流制御用スイッチ素子５０５のソース端子およびドレイン端子が、第１端子および共通ノード５０３に接続される。これにより、第１抵抗変化スイッチ５０１を流れる電流をバイパスすることができる。電流制御用スイッチ素子５０５のＯＮ・ＯＦＦは制御ノード５０４に印加する電圧によって制御する。電流制御用スイッチ素子５０５がＯＮの場合には、電流は電流制御用スイッチ素子５０５を流れることができる。
次に、半導体装置の動作を説明する。このとき、３端子抵抗変化スイッチ５００を構成する第１抵抗変化スイッチ５０１及び第２抵抗変化スイッチ５０２は、共にＯＦＦ状態に設定されているとする。そして、（１）第１配線５１１にセット電圧より低い正極性の高電圧が印加され、第２配線５２１に低電圧が印加されている場合、（２）第１配線５１１に低電圧が印加され、第２配線５２１にセット電圧より低い正極性の高電圧が印加されている場合それぞれにおける、ノイズ等に対する３端子抵抗変化スイッチ５００の挙動を説明する。
（１）第１配線５１１にセット電圧より低い正極性の高電圧が印加され、第２配線５２１に低電圧が印加されている場合
このバイアス条件は、第１配線５１１の電圧（ＶＬ１）が第２配線５２１の電圧（ＶＬ２）より高い（ＶＬ１＞ＶＬ２）ことを意味する。第２抵抗変化スイッチ５０２においては、第４端子の電位が第３端子より低くなり、図１Ａに示すようにＯＮ状態からＯＦＦ状態にリセットする方向の電圧が印加されていることになる。一方、第１抵抗変化スイッチ５０１においては、第１端子の電位が第２端子より高くなり、図１に示すようにＯＦＦ状態からＯＮ状態にセットする方向の電圧が印加されていることなる。そのため、第１抵抗変化スイッチ５０１は誤動作して、ＯＮ状態に遷移する恐れがある。
このバイアス条件は、第１配線５１１の電圧（ＶＬ１）が第２配線５２１の電圧（ＶＬ２）より高い（ＶＬ１＞ＶＬ２）ことを意味する。第２抵抗変化スイッチ５０２においては、第４端子の電位が第３端子より低くなり、図１Ａに示すようにＯＮ状態からＯＦＦ状態にリセットする方向の電圧が印加されていることになる。一方、第１抵抗変化スイッチ５０１においては、第１端子の電位が第２端子より高くなり、図１に示すようにＯＦＦ状態からＯＮ状態にセットする方向の電圧が印加されていることなる。そのため、第１抵抗変化スイッチ５０１は誤動作して、ＯＮ状態に遷移する恐れがある。
しかし、第２抵抗変化スイッチ５０２にはＯＮ状態からＯＦＦ状態にリセットする方向の電圧が印加されているので、第２抵抗変化スイッチ５０２はＯＦＦ状態を維持する。従って、少なくとも第２抵抗変化スイッチ５０２がＯＦＦ状態を維持するため、３端子抵抗変化スイッチ５００はＯＦＦ状態を維持する。
（２）第１配線５１１に低電圧が印加され、第２配線５２１にセット電圧より低い正極性の高電圧が印加されている場合
このバイアス条件は、第１配線５１１の電圧（ＶＬ１）が第２配線５２１の電圧（ＶＬ２）より低い（ＶＬ１＜ＶＬ２）ことを意味する。第１抵抗変化スイッチ５０１においては、第１端子の電位が第２端子より低くなり、図１Ａに示すようにＯＮ状態からＯＦＦ状態にリセットする方向の電圧が印加されていることになる。一方、第２抵抗変化スイッチ５０２においては、第３端子の電位が第４端子より高くなり、図１に示すようにＯＦＦ状態からＯＮ状態にセットする方向の電圧が印加されていることになる。そのため、第２抵抗変化スイッチ５０２は誤動作して、ＯＮ状態に遷移する恐れがある。
このバイアス条件は、第１配線５１１の電圧（ＶＬ１）が第２配線５２１の電圧（ＶＬ２）より低い（ＶＬ１＜ＶＬ２）ことを意味する。第１抵抗変化スイッチ５０１においては、第１端子の電位が第２端子より低くなり、図１Ａに示すようにＯＮ状態からＯＦＦ状態にリセットする方向の電圧が印加されていることになる。一方、第２抵抗変化スイッチ５０２においては、第３端子の電位が第４端子より高くなり、図１に示すようにＯＦＦ状態からＯＮ状態にセットする方向の電圧が印加されていることになる。そのため、第２抵抗変化スイッチ５０２は誤動作して、ＯＮ状態に遷移する恐れがある。
しかし、第１抵抗変化スイッチ５０１にはＯＮ状態からＯＦＦ状態にリセットする方向の電圧が印加されているので、第１抵抗変化スイッチ５０１はＯＦＦ状態を維持する。従って、少なくとも第１抵抗変化スイッチ５０１がＯＦＦ状態を維持するため、３端子抵抗変化スイッチ５００はＯＦＦ状態を維持する。
３端子抵抗変化スイッチ５００は第１抵抗変化スイッチ５０１と第２抵抗変化スイッチ５０２とを直列接続して形成されている。そのため、第１抵抗変化スイッチ５０１および第２抵抗変化スイッチ５０２それぞれに加わっている電圧は、３端子抵抗変化スイッチ５００に印加されている電圧を第１抵抗変化スイッチ５０１、第２抵抗変化スイッチ５０２の抵抗値に従って分圧した値となる。従って、３端子抵抗変化スイッチ５００に印加されている電圧差がセット電圧近傍であっても、ＯＦＦ状態にある３端子抵抗変化スイッチ５００はＯＮ状態へセットする誤動作を起こし難くなる。
また、ＯＦＦ時にＯＮ状態へセットする誤動作を起こし難い３端子抵抗変化スイッチを半導体装置に用いることで、この半導体装置の信頼性が向上する。そして、半導体装置としてＦＰＧＡを想定した場合、かかるＦＰＧＡに３端子抵抗変化スイッチを用いることにより、信頼性の高いＦＰＧＡを製造できるようになる。
次に、３端子抵抗変化スイッチのＯＮ・ＯＦＦ状態を遷移させる方法（プログラミング方法）を説明する。
まず、ＯＦＦ状態にある３端子抵抗変化スイッチをＯＮ状態にセットさせる方法を図６Ａおよび図６Ｂを用いて説明する。
第２配線５２１にセット電圧以上の正極性の高電圧（ＶＨ）を印加し、第１配線５１１に低電圧（ＶＬ）を印加する。そして、電流制御用スイッチ素子５０５がＯＮとなるように、制御ノード５０４に電圧を印加する。
電流制御用スイッチ素子５０５がＯＮ状態となると、共通ノード５０３の電圧は第１配線５１１の電圧とほぼ同じ低電圧となる。従って、第２抵抗変化スイッチ５０２にはセット電圧以上の電圧が印加されて、第２抵抗変化スイッチ５０２はＯＮ状態に遷移する（図６Ａ）。このとき、第１の実施形態と同様に、電流制御用スイッチ素子５０５のゲート電圧により、電流制御用スイッチ素子５０５を流れる電流を１ミリＡ程度とすることで、第２抵抗変化スイッチ５０２のＯＮ抵抗を５００オーム前後に制御することが好ましい。
図６Ａの操作により、第２抵抗変化スイッチ５０２がＯＮ状態となった。一方、電流制御用スイッチ素子５０５がＯＮであるために高電圧が印加されない第１抵抗変化スイッチ５０１はＯＦＦ状態を保持している。
次に、第２配線５２１に低電圧を印加し、第１配線５１１に高電圧を印加する。第２抵抗変化スイッチ５０２はＯＮ状態であるため、共通ノード５０３は第２配線５２１とほぼ同じ低電圧となる。そして、電流制御用スイッチ素子５０５をＯＦＦにすると、第１の抵抗変化スイッチ５０１の第１端子側には、高電圧が印加される。従って、第１抵抗変化スイッチ５０１にセット電圧以上の電圧が印加され、第１抵抗変化スイッチ５０１はＯＮ状態に遷移する（図６Ｂ）。このとき、第１の実施形態と同様に、例えば、第４端子と第２配線５２１との間に別の電流制御用のスイッチ素子を接続するなどして、流れる電流を５００マイクロＡ程度に制御することにより、第１抵抗変化スイッチ５０１のＯＮ抵抗を１キロオーム程度に制御することが好ましい。
第１抵抗変化スイッチ５０１をＯＮ状態へ遷移させる際に、第２抵抗変化スイッチ５０２には電流が印加されるため、第２抵抗変化スイッチ５０２の抵抗状態はＯＮ状態からＯＦＦ状態へ遷移する可能性がある。ここで、第２抵抗変化スイッチ５０２にセット時の電流（すなわち１ミリＡ）と同程度の電流が流れることで、第２抵抗変化スイッチ５０２の抵抗状態が遷移する。そのため、第１抵抗変化スイッチ５０１のセット動作を行う際に流れる電流を１ミリＡより小さくする必要がある。ここでは、５００マイクロＡ程度としていることから、第２抵抗変化スイッチ５０２の抵抗状態が変化することを防ぐことができる。
以上により、第１抵抗変化スイッチ５０１及び第２抵抗変化スイッチ５０２を共にＯＮ状態にセットするので、３端子抵抗変化スイッチはＯＮ状態となる。従って、第１配線５１１と第２配線５２１との間で信号の伝送が可能になる。なお、各抵抗変化スイッチの抵抗状態を変化させる順番は上記に限らず、電流制御用スイッチ素子５０５を第４端子と共通ノード５０３との間に設置して、第１抵抗変化スイッチ５０１から先にＯＮ状態に遷移させてもよい。
一方、ＯＮ状態にある３端子抵抗変化スイッチ５００をＯＦＦ状態にリセットさせる方法を図７Ａおよび図７Ｂを用いて説明する。ＯＮ状態にある３端子抵抗変化スイッチ５００において、第１抵抗変化スイッチ５０１のＯＮ抵抗は、第２抵抗変化スイッチ５０２のＯＮ抵抗に比べて高くしておくのが望ましい。例えば、それぞれ１キロオームおよび５００オーム程度とするのが望ましい。
まず、ＯＮ抵抗が高い第１抵抗変化スイッチ５０１をＯＦＦ状態にリセットさせる。
第２配線５２１にセット電圧以上の正極性の高電圧を印加し、第１配線５１１に低電圧を印加する（図７Ａ）。そして、電流制御用スイッチ素子５０５がＯＦＦ状態となるように、制御ノード５０４に電圧を印加する。ここで、ＯＮ状態にある第２抵抗変化スイッチ５０２および第１抵抗変化スイッチ５０１には電流が流れる。ＯＮ状態にある第２抵抗変化スイッチ５０２においては、順バイアスの電圧が印加されるため、抵抗状態が変化することはない。一方、第１抵抗変化スイッチ５０１には逆バイアスの電圧が印加されるため、第１抵抗変化スイッチ５０１はＯＦＦ状態にリセットされる。
図７Ａの操作により、第１抵抗変化スイッチ５０１がＯＦＦ状態となった。一方、順方向の電圧が印加された第２抵抗変化スイッチ５０２はＯＮ状態を保持している。
次に、第２配線５２１に低電圧を印加し、第１配線５１１に高電圧を印加する。さらに、電流制御用スイッチ素子５０５をＯＮ状態とするように制御ノード５０４に電圧を印加する（図７Ｂ）。電流制御用スイッチ素子５０５がＯＮ状態であるため、共通ノード５０３の電位は第１配線５１１と同じ高電圧となり、第２抵抗変化スイッチ５０２には、逆バイアスの電圧が印加される。従って、第２抵抗変化スイッチ５０２は、ＯＦＦ状態にリセットされる。
以上により、第１抵抗変化スイッチ５０１及び第２抵抗変化スイッチ５０１が共にＯＦＦ状態にリセットされるので、３端子抵抗変化スイッチ５００はＯＦＦ状態となる。従って、第１配線５１１と第２配線５２１との間で信号の伝送は遮断される。
以上、本実施形態においても、第１の実施形態と同様の効果を得ることができる。本実施形態によれば、共通ノード５０３の電圧を制御する信号線が不要となるため、半導体装置の構成を簡略化できる。
（第３の実施形態）
本実施形態では、クロスバースイッチ中の１つの３端子抵抗変化スイッチの状態を遷移させる場合について述べる。図８には、９つの３端子抵抗変化スイッチ８０Ａから８０Ｉ、３本の第１配線８１Ａ、８１Ｂ、８１Ｃ及び第２配線８２Ａ、８２Ｂ、８２Ｃを有する半導体装置が例示されている。
本実施形態では、クロスバースイッチ中の１つの３端子抵抗変化スイッチの状態を遷移させる場合について述べる。図８には、９つの３端子抵抗変化スイッチ８０Ａから８０Ｉ、３本の第１配線８１Ａ、８１Ｂ、８１Ｃ及び第２配線８２Ａ、８２Ｂ、８２Ｃを有する半導体装置が例示されている。
ＯＦＦ状態にある３端子抵抗変化スイッチ８０ＥをＯＮ状態に遷移させる場合について説明する。このとき、第１配線８１Ｂ及び第２配線８２Ｂが用いられる。まず、第１配線８１Ｂに低電圧を印加する。また、第２配線８２Ｂに高電圧を印加し、第１配線８１Ｂと第２配線８２Ｂとの間の電位差がセット電圧以上となるよう制御する。そして、電流制御用スイッチ素子８０４をＯＮ状態とすることで、３端子抵抗変化スイッチ８０Ｅの第２抵抗変化スイッチ８０３にセット電圧以上の電圧が印加され、３端子抵抗変化スイッチ８０Ｅの第２抵抗変化スイッチがＯＮ状態へ遷移する（図６Ａと同じ操作）。次に、第１配線８１Ｂに高電圧を印加する。また第２配線８２Ｂ低電圧を印加し、第１配線８１Ｂと第２配線８２Ｂとの間の電位差がセット電圧以上となるよう制御する。そして、電流制御用スイッチ素子８０４をＯＦＦ状態とすることで、３端子抵抗変化スイッチ８０Ｅの第１抗変化スイッチ８０２にセット電圧以上の電圧が印加され、３端子抵抗変化スイッチ８０Ｅの第１抵抗変化スイッチ８０１がＯＮ状態へ遷移する（図６Ｂと同じ操作）。以上の操作で３端子抵抗変化スイッチ８０ＥがＯＮ状態へ遷移する。
上記の操作の間、選択した３端子抵抗スイッチ８０Ｅに接続されていない第１配線８１Ａ、８１Ｃ及び第２配線８２Ａ、８２Ｃには、第１配線８１Ｂに印加される高電圧と第２配線８２Ｂに印加される低電圧との中間の電圧を印加しておくことが好ましい。中間電圧を印加することにより、３端子抵抗変化スイッチ８０Ｂ、８０Ｈ、８０Ｄ、８０Ｆは半選択状態となり、ＯＮ状態へ遷移するためのセット電圧を越えることはない。
次に、ＯＮ状態にある３端子抵抗変化スイッチ８０ＥをＯＦＦ状態にリセットさせる場合について説明する。このとき、第１配線８１Ｂ及び第２配線８２Ｂが用いられる。まず、第１配線８１Ｂに低電圧を印加する。また、第２配線８２Ｂ高電圧を印加し、第１配線８１Ｂと第２配線８２Ｂとの間の電位差がリセット電圧以上となるように制御する。そして、電流制御用スイッチ素子８０４をＯＦＦ状態とすることで、３端子抵抗変化スイッチ８０Ｅの第２抵抗変化スイッチ８０２にリセット電圧以上の電圧が印加され、３端子抵抗変化スイッチ８０Ｅの第２抵抗変化スイッチ８０２がＯＦＦ状態にリセットされる（図７Ａと同じ操作）。さらに、第１配線８１Ｂに高電位を印加する。また、第２配線８２Ｂに低電圧を印加し、第１配線８１Ｂと第２配線８２Ｂとの間の電位差がリセット電圧以上となるように制御する。そして、電流制御用スイッチ素子８０４をＯＮ状態とすることで、３端子抵抗変化スイッチ８０Ｅの第１抵抗変化スイッチ８０１にリセット電圧以上の電圧が印加され、３端子抵抗変化スイッチ８０Ｅの第１抵抗変化スイッチ８０１がＯＦＦ状態にリセットされる（図７Ｂと同じ操作）。以上の操作で３端子抵抗変化スイッチ８０ＥがＯＦＦ状態にリセットされる。
上記の操作の間、選択した３端子抵抗スイッチに接続されていない第１配線８１Ａ、８１Ｃ及び第２配線８２Ａ、８２Ｃは、第１配線８１Ｂに印加される高電圧と第２配線８２Ｂに印加される低電圧との中間の電圧を印加しておくことが好ましい。中間電圧を印加することにより、３端子抵抗変化スイッチ８０Ｂ、８０Ｈ、８０Ｄ、８０Ｆは半選択状態となり、ＯＦＦへ遷移するためのリセット電圧を越えることはない。
本実施形態における半導体装置を用いた例を図９に示す。図９は、３端子抵抗変化スイッチを用いた３２×３２クロスバースイッチの対角成分にある３２個のスイッチをＯＮ状態に遷移させた場合の各スイッチの伝導度分布を示している。色の濃淡は伝導度を表しており、濃色は伝導度が小さいことを表し、淡色は伝導度が大きいことを表す。図９によれば、３２×３２クロスバースイッチにおいて所望の３端子抵抗変化スイッチのみが正しくプログラミングできていることがわかる。
以上、本実施形態においても、第１の実施形態および第２の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、上述した実施形態によれば以下の発明が開示されている。
（付記１）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続している電流制御用スイッチ素子と、
を有する半導体装置。
（付記２）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
第１電流制御用スイッチ素子を介して前記第１端子に接続している第１配線と、
第２電流制御用スイッチ素子を介して前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
前記共通ノードに接続している第３配線と、
を有する半導体装置。
（付記３）
付記１に記載の半導体装置において、
前記電流制御用スイッチ素子は、
他端が前記第１端子または前記第４端子のうち、いずれか一方の端子に接続している半導体装置。
（付記４）
付記１乃至３のいずれか１つに記載の半導体装置において、
前記第１抵抗変化スイッチおよび前記第２抵抗変化スイッチは、バイポーラ型である半導体装置。
（付記５）
付記４に記載の半導体装置において、
前記第２端子と前記第３端子は、同一の極性を持つ半導体装置。
（付記６）
付記１乃至５のいずれか１つに記載の半導体装置において、
前記第１配線または前記第２配線のうち、少なくともいずれか一方は複数設けられ、
前記第１配線と前記第２配線との各交差部に、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗スイッチが接続されている半導体装置。
（付記７）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
前記共通ノードに接続している電流制御用スイッチ素子と、
を有する半導体装置を準備し、
前記第１配線または前記第２配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
（付記８）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
第１電流制御用スイッチ素子を介して前記第１端子に接続している第１配線と、
第２電流制御用スイッチ素子を介して前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
前記共通ノードに接続している第３配線と、
を有する半導体装置を準備し、
前記第１配線または前記第２配線のいずれか一方の配線と、前記第３配線との間に前記基準値を超える電圧を印加し、前記第１電流制御用スイッチ素子と前記第２電流制御用スイッチ素子のうち、電圧を印加した配線に接続されている方の電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記第３配線との間に前記基準値を超える電圧を印加し、他方の電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
（付記９）
付記７に記載のプログラミング方法において、
前記電流制御用スイッチ素子は、
他端が前記第１端子または前記第４端子のうち、いずれか一方の端子に接続していて、
前記電流制御用スイッチ素子をＯＮ状態とすることにより、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチのいずれか一方をバイパスさせて、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチのプログラムを個別に行うプログラミング方法。
（付記１０）
付記７乃至９のいずれか１つに記載のプログラミング方法において、
前記第１抵抗変化スイッチおよび前記第２抵抗変化スイッチは、バイポーラ型であるプログラミング方法。
（付記１１）
付記１０に記載のプログラミング方法において、
前記第２端子と前記第３端子は、同一の極性を持つプログラミング方法。
（付記１２）
付記７乃至１１のいずれか１つに記載のプログラミング方法において、
前記第１配線または前記第２配線のうち、少なくともいずれか一方は複数設けられ、
前記第１配線と前記第２配線との各交差部に、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗スイッチが接続されていて、
前記第１配線からの信号と前記第２配線からの信号とに基づき、プログラム対象とする一意の前記３端子型抵抗変化スイッチを選択するプログラミング方法。
（付記１）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続している電流制御用スイッチ素子と、
を有する半導体装置。
（付記２）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
第１電流制御用スイッチ素子を介して前記第１端子に接続している第１配線と、
第２電流制御用スイッチ素子を介して前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
前記共通ノードに接続している第３配線と、
を有する半導体装置。
（付記３）
付記１に記載の半導体装置において、
前記電流制御用スイッチ素子は、
他端が前記第１端子または前記第４端子のうち、いずれか一方の端子に接続している半導体装置。
（付記４）
付記１乃至３のいずれか１つに記載の半導体装置において、
前記第１抵抗変化スイッチおよび前記第２抵抗変化スイッチは、バイポーラ型である半導体装置。
（付記５）
付記４に記載の半導体装置において、
前記第２端子と前記第３端子は、同一の極性を持つ半導体装置。
（付記６）
付記１乃至５のいずれか１つに記載の半導体装置において、
前記第１配線または前記第２配線のうち、少なくともいずれか一方は複数設けられ、
前記第１配線と前記第２配線との各交差部に、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗スイッチが接続されている半導体装置。
（付記７）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
前記共通ノードに接続している電流制御用スイッチ素子と、
を有する半導体装置を準備し、
前記第１配線または前記第２配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
（付記８）
第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
第１電流制御用スイッチ素子を介して前記第１端子に接続している第１配線と、
第２電流制御用スイッチ素子を介して前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
前記共通ノードに接続している第３配線と、
を有する半導体装置を準備し、
前記第１配線または前記第２配線のいずれか一方の配線と、前記第３配線との間に前記基準値を超える電圧を印加し、前記第１電流制御用スイッチ素子と前記第２電流制御用スイッチ素子のうち、電圧を印加した配線に接続されている方の電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記第３配線との間に前記基準値を超える電圧を印加し、他方の電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法。
（付記９）
付記７に記載のプログラミング方法において、
前記電流制御用スイッチ素子は、
他端が前記第１端子または前記第４端子のうち、いずれか一方の端子に接続していて、
前記電流制御用スイッチ素子をＯＮ状態とすることにより、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチのいずれか一方をバイパスさせて、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチのプログラムを個別に行うプログラミング方法。
（付記１０）
付記７乃至９のいずれか１つに記載のプログラミング方法において、
前記第１抵抗変化スイッチおよび前記第２抵抗変化スイッチは、バイポーラ型であるプログラミング方法。
（付記１１）
付記１０に記載のプログラミング方法において、
前記第２端子と前記第３端子は、同一の極性を持つプログラミング方法。
（付記１２）
付記７乃至１１のいずれか１つに記載のプログラミング方法において、
前記第１配線または前記第２配線のうち、少なくともいずれか一方は複数設けられ、
前記第１配線と前記第２配線との各交差部に、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗スイッチが接続されていて、
前記第１配線からの信号と前記第２配線からの信号とに基づき、プログラム対象とする一意の前記３端子型抵抗変化スイッチを選択するプログラミング方法。
この出願は、２０１２年６月２０日に出願された日本出願特願２０１２−１３９０５４号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (7)
- 第１端子と第２端子とを有しており、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第１抵抗変化スイッチと、
第３端子と第４端子とを有しており、前記第３端子が前記第２端子と接続して共通ノードを形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第２抵抗変化スイッチと、
前記第１端子に接続している第１配線と、
前記第４端子に接続しており、平面視で前記第１配線と交わる方向に延伸している第２配線と、
一端が前記共通ノードに接続され、他端が前記第１端子に接続している電流制御用スイッチ素子と、
を有し、
前記共通ノードと前記第４端子との間には、前記第２抵抗変化スイッチ以外の素子は接続されていない半導体装置。 - 請求項１に記載の半導体装置において、
前記第１抵抗変化スイッチおよび前記第２抵抗変化スイッチは、バイポーラ型である半導体装置。 - 請求項２に記載の半導体装置において、
前記第２端子と前記第３端子は、同一の極性を持つ半導体装置。 - 請求項１乃至３のいずれか１項に記載の半導体装置において、
前記第１配線または前記第２配線のうち、少なくともいずれか一方は複数設けられ、
前記第１配線と前記第２配線との各交差部に、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗スイッチが接続されている半導体装置。 - 請求項１乃至４のいずれか１項に記載の半導体装置において、
前記第１抵抗変化スイッチのオン抵抗値と前記第２抵抗変化スイッチのオン抵抗値が互いに異なる値である半導体装置。 - 請求項１乃至５のいずれか１項に記載の半導体装置を用いたプログラミング方法であって、
前記第１配線または前記第２配線のいずれか一方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、前記第１抵抗変化スイッチまたは前記第２抵抗変化スイッチのうち、いずれか一方の抵抗変化スイッチの抵抗状態を先に変化させ、
その後、他方の配線と、前記電流制御用スイッチ素子の前記共通ノードと接続していない方の端子との間に前記基準値を超える電圧を印加し、前記電流制御用スイッチ素子を導通状態とすることで、他方の抵抗変化スイッチの抵抗状態を変化させて、前記第１抵抗変化スイッチと前記第２抵抗変化スイッチとで構成される３端子型抵抗変化スイッチのプログラムを行うプログラミング方法。 - 請求項６に記載のプログラミング方法において、
前記第１抵抗変化スイッチと前記第２抵抗変化スイッチのうち先にオン状態にセットされる方のオン抵抗値が他方のオン抵抗値よりも小さいプログラミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014521209A JP6094582B2 (ja) | 2012-06-20 | 2013-02-28 | 半導体装置およびプログラミング方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012139054 | 2012-06-20 | ||
| JP2012139054 | 2012-06-20 | ||
| JP2014521209A JP6094582B2 (ja) | 2012-06-20 | 2013-02-28 | 半導体装置およびプログラミング方法 |
| PCT/JP2013/001210 WO2013190742A1 (ja) | 2012-06-20 | 2013-02-28 | 半導体装置およびプログラミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013190742A1 JPWO2013190742A1 (ja) | 2016-02-08 |
| JP6094582B2 true JP6094582B2 (ja) | 2017-03-15 |
Family
ID=49768357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014521209A Expired - Fee Related JP6094582B2 (ja) | 2012-06-20 | 2013-02-28 | 半導体装置およびプログラミング方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6094582B2 (ja) |
| WO (1) | WO2013190742A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10424617B2 (en) | 2014-09-18 | 2019-09-24 | Nec Corporation | Crossbar switch with an arrangement of wires, logic integrated circuit using the same, and semiconductor device |
| WO2017126544A1 (ja) * | 2016-01-20 | 2017-07-27 | 日本電気株式会社 | 再構成可能回路、再構成可能回路システム、および再構成可能回路の動作方法 |
| JP6753104B2 (ja) * | 2016-03-28 | 2020-09-09 | 日本電気株式会社 | 相補型スイッチユニットのプログラム方法、および半導体装置 |
| US20200295761A1 (en) * | 2016-05-13 | 2020-09-17 | Nec Corporation | Reconfigurable circuit and the method for using the same |
| JP6962327B2 (ja) * | 2016-09-13 | 2021-11-05 | 日本電気株式会社 | 半導体装置およびそのプログラミング方法 |
| US20200168275A1 (en) * | 2017-05-12 | 2020-05-28 | Nec Corporation | Writing apparatus and method for complementary resistive switch |
| US10269426B2 (en) * | 2017-06-15 | 2019-04-23 | Intel Corporation | Integrated circuits with complementary non-volatile resistive memory elements |
| US20200266822A1 (en) * | 2017-09-22 | 2020-08-20 | Nec Corporation | Logic integrated circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212022A1 (en) * | 2004-03-24 | 2005-09-29 | Greer Edward C | Memory cell having an electric field programmable storage element, and method of operating same |
| JP2006032867A (ja) * | 2004-07-21 | 2006-02-02 | Sony Corp | 記憶素子及びその駆動方法 |
| JP5242467B2 (ja) * | 2009-03-19 | 2013-07-24 | 株式会社東芝 | 不揮発性メモリおよび再構成可能な回路 |
| WO2012043502A1 (ja) * | 2010-09-28 | 2012-04-05 | 日本電気株式会社 | 半導体装置 |
-
2013
- 2013-02-28 JP JP2014521209A patent/JP6094582B2/ja not_active Expired - Fee Related
- 2013-02-28 WO PCT/JP2013/001210 patent/WO2013190742A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013190742A1 (ja) | 2013-12-27 |
| JPWO2013190742A1 (ja) | 2016-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6094582B2 (ja) | 半導体装置およびプログラミング方法 | |
| US8816719B2 (en) | Re-programmable antifuse FPGA utilizing resistive CeRAM elements | |
| JP5032611B2 (ja) | 半導体集積回路 | |
| JP5790660B2 (ja) | 半導体装置 | |
| CN102498521B (zh) | 读取及使用存储器单元的方法 | |
| JP2013165282A (ja) | メモリデバイスでの方法及びシステム | |
| US10832771B2 (en) | Semiconductor memory device | |
| JP6245171B2 (ja) | 半導体装置およびプログラミング方法 | |
| JP2015170700A (ja) | 不揮発性半導体記憶装置 | |
| JP5402630B2 (ja) | スイッチ回路および半導体集積回路 | |
| JP7563747B2 (ja) | 記憶装置およびプログラミング方法 | |
| US10396798B2 (en) | Reconfigurable circuit | |
| JP6962327B2 (ja) | 半導体装置およびそのプログラミング方法 | |
| JP2017037689A (ja) | 半導体装置およびスイッチセルの書き換え方法 | |
| JP6753104B2 (ja) | 相補型スイッチユニットのプログラム方法、および半導体装置 | |
| JPWO2018159653A1 (ja) | 半導体装置 | |
| JPWO2019159844A1 (ja) | 半導体装置 | |
| WO2018181921A1 (ja) | 抵抗変化素子アレイ及びその制御方法 | |
| JP5023615B2 (ja) | スイッチング素子の駆動方法 | |
| US9112492B2 (en) | Non-volatile electronic logic module | |
| JP2015173224A (ja) | プログラマブルロジックデバイス | |
| JP2008182094A (ja) | スイッチアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6094582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |