JP6133373B2 - 活性領域にセンサ電位が与えられた半導体デバイス - Google Patents
活性領域にセンサ電位が与えられた半導体デバイス Download PDFInfo
- Publication number
- JP6133373B2 JP6133373B2 JP2015195649A JP2015195649A JP6133373B2 JP 6133373 B2 JP6133373 B2 JP 6133373B2 JP 2015195649 A JP2015195649 A JP 2015195649A JP 2015195649 A JP2015195649 A JP 2015195649A JP 6133373 B2 JP6133373 B2 JP 6133373B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- semiconductor device
- contact structure
- sensor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
- H10P74/273—Interconnections for measuring or testing, e.g. probe pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
3 制御回路
4 並列回路
5 等価回路
6、6’ 半導体コンポーネント
7 半導体装置
11 表面領域
12 半導体ボディ領域
13 第1の負荷接点構造
14 第1のトレンチ
15 第1の半導体経路
16 導電経路
17 第2の負荷接点構造
18 第2の半導体経路
19 カプセル封止部
21 第2のトレンチ
22 第3のトレンチ
24 制御接点構造
26 センサ抵抗器
27 センサ接点構造
31 制御トランジスタ
32 制御ダイオード
33 制御ツェナーダイオード
35 グランド
121 第1の半導体領域
121−2 第1の半導体領域の第1のセクション
121−3 第1の半導体領域の第2のセクション
122 第2の半導体領域
123 第3の半導体領域
123−1 接触セクション
124 絶縁された半導体領域
125 フィールドストップ層
126 コレクタ層
131 第1の負荷接点
132 第1の負荷接点溝
133 第1の負荷接点金属
134 第1の負荷接点ランナー
136 第2の測定ポイント
137 フィールド電極接触手段
141 センサ電極
142 第1の誘電体
151 第1の半導体経路の第1の部分
152 第1の半導体経路の第2の部分
161 アイランド
162 ストライプ
163 絶縁構造
164 第1のプラグ
171 第2の負荷接点層
211 制御電極
212 第2の誘電体
221 フィールド電極
222 第3の誘電体
223 フィールド電極プラグ
241 制御電極接触手段
242 抵抗
243 制御信号
244 制御接点ランナー
245、245’ 制御接触パッド
251 第1のカプセル封止用手段
252 第2のカプセル封止用手段
271 センサ接点ランナー
272 センサ接触パッド
273 第1の測定ポイント
274 センサ電極接触手段
311 制御入力部
312 負荷入力部
313 負荷出力部
Claims (17)
- 半導体ボディ領域及び表面領域を含む半導体デバイスであって、前記半導体ボディ領域が、第1の導電型の電荷キャリアを含む第1の半導体領域を含み、且つ第2の導電型の電荷キャリアを含む第2の半導体領域を含み、前記半導体デバイスが、
前記表面領域に含まれ、負荷電流を前記半導体ボディ領域に供給するように配置されている第1の負荷接点構造と、
前記半導体ボディ領域の中に延び、センサ電極及び第1の誘電体を含む第1のトレンチであって、前記第1の誘電体が、前記センサ電極を前記第2の半導体領域から電気的に絶縁する第1のトレンチと、
前記センサ電極を前記第1の半導体領域に電気的に接続する導電経路と、
第1の半導体経路であって、前記第1の半導体領域が、少なくとも前記第1の半導体経路によって、前記第1の負荷接点構造に電気的に接続される第1の半導体経路と、
を更に含み、
前記半導体デバイスが、前記表面領域に含まれ、前記センサ電極の電位を受けるように配置されているセンサ接点構造を更に含み、
前記第1の半導体領域が、前記半導体ボディ領域の電気的なフローティング領域を含み、
前記第1の半導体経路が、前記半導体ボディ領域内に含まれ、第1の部分及び第2の部分を含み、
前記第1の半導体経路の前記第1の部分が、少なくとも前記負荷電流の一部を伝導するために配置され、
前記第1の半導体経路の前記第2の部分が、第1のpn接合を含み、前記第1のpn接合が、前記第1の半導体領域と前記第2の半導体領域との間のトランジションによって形成される、半導体デバイス。 - 前記第1の半導体経路の前記第1の部分が、前記負荷電流に依存する電圧降下を示す、請求項1に記載の半導体デバイス。
- 第2の負荷接点構造を更に含み、前記第2の負荷接点構造が、前記半導体ボディ領域から外に前記負荷電流を接続するために配置される、請求項1に記載の半導体デバイス。
- 第2の半導体経路を更に含み、前記第1の半導体領域が、少なくとも前記第2の半導体経路によって、前記第2の負荷接点構造に電気的に接続され、前記第2の半導体経路が、前記半導体ボディ領域内に含まれる、請求項3に記載の半導体デバイス。
- 前記センサ接点構造が、制御回路に電気的に接続されるために配置される、請求項1に記載の半導体デバイス。
- センサ抵抗器を更に含み、前記センサ抵抗器が、前記第1の負荷接点構造を前記センサ電極に電気的に接続する、請求項1に記載の半導体デバイス。
- 前記導電経路が、前記表面領域に含まれ、少なくとも1つのアイランドを含み、前記少なくとも1つのアイランドが、前記センサ電極を前記第1の半導体領域に電気的に接続し、前記第1の誘電体が、前記センサ電極を前記第1の半導体領域から電気的に絶縁する、請求項1に記載の半導体デバイス。
- 前記導電経路が、前記表面領域に含まれ、少なくとも1つのストライプを含み、前記少なくとも1つのストライプが、前記センサ電極を前記第1の半導体領域に電気的に接続し、前記第1の誘電体が、前記センサ電極を前記第1の半導体領域から電気的に絶縁する、請求項1に記載の半導体デバイス。
- 絶縁構造を更に含み、前記絶縁構造が、前記少なくとも1つのアイランドを前記第1の負荷接点構造から電気的に絶縁する、請求項7に記載の半導体デバイス。
- 半導体ボディ領域及び表面領域を含む半導体デバイスであって、前記半導体ボディ領域が、第1の導電型の電荷キャリアを含む第1の半導体領域を含み、且つ第2の導電型の電荷キャリアを含む第2の半導体領域を含み、前記半導体デバイスが、
前記表面領域に含まれ、負荷電流を前記半導体ボディ領域に供給するように配置されている第1の負荷接点構造と、
前記半導体ボディ領域の中に延び、センサ電極及び第1の誘電体を含む第1のトレンチであって、前記第1の誘電体が、前記センサ電極を前記第2の半導体領域から電気的に絶縁する第1のトレンチと、
前記センサ電極を前記第1の半導体領域に電気的に接続する導電経路と、
第1の半導体経路であって、前記センサ電極が、少なくとも前記第1の半導体経路によって、前記第1の負荷接点構造に電気的に接続されている第1の半導体経路と、
を更に含み、
前記半導体デバイスが、前記表面領域に含まれ、前記センサ電極の電位を受けるように配置されているセンサ接点構造を含み、
前記第1の半導体領域が、前記半導体ボディ領域の電気的なフローティング領域を含み、
前記第1の半導体領域が、第1のセクション及び第2のセクションを含み、前記第1のセクションが、前記第2の導電型の電荷キャリアを含み、前記第2のセクションが、前記第1の導電型の電荷キャリアを含み、前記第1の半導体経路が、前記第1のセクション及び前記第2のセクションの両方を横切り、
前記負荷電流がフィールド電極を介して前記センサ電極まで伝達される、半導体デバイス。 - 前記導電経路が、第1のプラグを含み、前記第1のプラグが、前記第1のトレンチの一部であり、前記センサ電極を前記第1の半導体領域に電気的に接続する、請求項10に記載の半導体デバイス。
- 前記第1の半導体領域が、前記第2の半導体領域から電気的に絶縁される、請求項10に記載の半導体デバイス。
- 半導体ボディ領域及び表面領域を含む半導体コンポーネントを有する半導体装置であって、前記半導体ボディ領域が、第1の導電型の電荷キャリアを含む第1の半導体領域を含み、且つ第2の導電型の電荷キャリアを含む第2の半導体領域を含み、前記半導体コンポーネントが、
前記表面領域に含まれ、負荷電流を前記半導体ボディ領域に供給するように配置されている第1の負荷接点構造と、
前記半導体ボディ領域の中に延び、センサ電極及び第1の誘電体を含む第1のトレンチであって、前記第1の誘電体が、前記センサ電極を前記第2の半導体領域から電気的に絶縁する第1のトレンチと、
前記センサ電極を前記第1の半導体領域に電気的に接続する導電経路と、
第1の半導体経路であって、前記第1の半導体領域が、少なくとも前記第1の半導体経路によって、前記第1の負荷接点構造に電気的に接続されている第1の半導体経路と、
前記半導体ボディ領域の中に延びる少なくとも1つの第2のトレンチであって、前記少なくとも1つの第2のトレンチが、制御電極及び第2の誘電体を含み、前記制御電極が、制御信号に依存して前記負荷電流を制御するために配置され、前記第2の誘電体が、前記制御電極を前記半導体ボディ領域から電気的に絶縁する少なくとも1つの第2のトレンチと、
を更に含み、
前記半導体コンポーネントが、前記表面領域に含まれ、前記センサ電極の電位を受けるように配置されているセンサ接点構造を更に含み、
前記第1の半導体領域が、前記半導体ボディ領域の電気的なフローティング領域を含み、
前記第1の半導体経路が、前記半導体ボディ領域内に含まれ、第1の部分及び第2の部分を含み、
前記第1の半導体経路の前記第1の部分が、少なくとも前記負荷電流の一部を伝導するために配置され、
前記第1の半導体経路の前記第2の部分が、第1のpn接合を含み、前記第1のpn接合が、前記第1の半導体領域と前記第2の半導体領域との間のトランジションによって形成される、半導体装置。 - 前記半導体ボディ領域の中に延びる少なくとも1つの第3のトレンチであって、前記少なくとも1つの第3のトレンチが、フィールド電極及び第3の誘電体を含み、前記フィールド電極が、前記第1の負荷接点構造に電気的に接続され、前記第3の誘電体が、前記フィールド電極を前記半導体ボディ領域から電気的に絶縁する少なくとも1つの第3のトレンチを更に含む、請求項13に記載の半導体装置。
- 前記第1のトレンチが、2つの第2のトレンチ又は2つの第3のトレンチによって隣接される、請求項13に記載の半導体装置。
- 第2の負荷接点構造及び第2の半導体経路を更に含み、前記第2の負荷接点構造が、前記半導体ボディ領域から外に前記負荷電流を接続するために配置され、前記第1の半導体領域が、少なくとも前記第2の半導体経路によって、前記第2の負荷接点構造に電気的に接続されている、請求項13に記載の半導体装置。
- 制御回路を更に含み、前記制御回路が、前記センサ電極の電位に依存して前記負荷電流を制御するために配置される、請求項13に記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014220056.3 | 2014-10-02 | ||
| DE102014220056.3A DE102014220056B4 (de) | 2014-10-02 | 2014-10-02 | Halbleiterbauelement mit Sensorpotential im aktiven Gebiet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016105460A JP2016105460A (ja) | 2016-06-09 |
| JP6133373B2 true JP6133373B2 (ja) | 2017-05-24 |
Family
ID=55531092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015195649A Active JP6133373B2 (ja) | 2014-10-02 | 2015-10-01 | 活性領域にセンサ電位が与えられた半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10096531B2 (ja) |
| JP (1) | JP6133373B2 (ja) |
| DE (1) | DE102014220056B4 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2549934A (en) * | 2016-04-28 | 2017-11-08 | Reinhausen Maschf Scheubeck | Junction temperature and current sensing |
| DE102016113183B4 (de) * | 2016-07-18 | 2021-02-11 | Infineon Technologies Austria Ag | Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung |
| DE102016117264B4 (de) | 2016-09-14 | 2020-10-08 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt |
| JP7703281B2 (ja) * | 2021-11-09 | 2025-07-07 | 三菱電機株式会社 | 半導体装置、電力変換装置、および、半導体装置の駆動方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4156717B2 (ja) | 1998-01-13 | 2008-09-24 | 三菱電機株式会社 | 半導体装置 |
| JPH11274477A (ja) | 1998-01-22 | 1999-10-08 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置 |
| DE10123818B4 (de) | 2001-03-02 | 2006-09-07 | Infineon Technologies Ag | Anordnung mit Schutzfunktion für ein Halbleiterbauelement |
| DE10361714B4 (de) | 2003-12-30 | 2009-06-10 | Infineon Technologies Ag | Halbleiterbauelement |
| JP2005277122A (ja) | 2004-03-25 | 2005-10-06 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| US7452777B2 (en) * | 2006-01-25 | 2008-11-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFET structure and method of manufacture |
| JP2009081168A (ja) | 2007-09-25 | 2009-04-16 | Toyota Motor Corp | 半導体装置とその内部における電界強度の計測方法 |
| JP5365019B2 (ja) | 2008-02-08 | 2013-12-11 | 富士電機株式会社 | 半導体装置 |
| JP5678418B2 (ja) | 2009-08-26 | 2015-03-04 | トヨタ自動車株式会社 | 半導体装置 |
| US8564053B2 (en) * | 2009-11-20 | 2013-10-22 | Force Mos Technology Co., Ltd. | Trench MOSFET with trenched floating gates in termination |
| US8854065B2 (en) | 2012-01-13 | 2014-10-07 | Infineon Technologies Austria Ag | Current measurement in a power transistor |
| JP5893471B2 (ja) | 2012-03-30 | 2016-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8928066B2 (en) | 2013-02-04 | 2015-01-06 | Infineon Technologies Austria Ag | Integrated circuit with power and sense transistors |
-
2014
- 2014-10-02 DE DE102014220056.3A patent/DE102014220056B4/de active Active
-
2015
- 2015-09-22 US US14/861,569 patent/US10096531B2/en active Active
- 2015-10-01 JP JP2015195649A patent/JP6133373B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20160099188A1 (en) | 2016-04-07 |
| US10096531B2 (en) | 2018-10-09 |
| DE102014220056A1 (de) | 2016-04-07 |
| JP2016105460A (ja) | 2016-06-09 |
| DE102014220056B4 (de) | 2019-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10930772B2 (en) | IGBT having a barrier region | |
| US11610986B2 (en) | Power semiconductor switch having a cross-trench structure | |
| CN103065968B (zh) | 具有穿孔接触的半导体器件及其制造方法 | |
| US12199146B2 (en) | Power semiconductor device with dV/dt controllability and low gate charge | |
| US9450019B2 (en) | Power semiconductor device, manufacturing method therefor, and method for operating the power semiconductor device | |
| CN103022028B (zh) | 具有集成霍尔传感器的半导体装置 | |
| US11848354B2 (en) | Diode structure of a power semiconductor device | |
| US10411126B2 (en) | Semiconductor device having a first through contact structure in ohmic contact with the gate electrode | |
| JP6133373B2 (ja) | 活性領域にセンサ電位が与えられた半導体デバイス | |
| CN107634091B (zh) | 具有场电极的功率半导体器件 | |
| US20240213343A1 (en) | Power Semiconductor Device and Method of Producing a Power Semiconductor Device | |
| CN109638075B (zh) | 功率半导体器件的高电压终止结构 | |
| US11011629B2 (en) | Power semiconductor switch with improved controllability | |
| US10199291B2 (en) | Sensor for a semiconductor device | |
| US20250107115A1 (en) | Power Semiconductor Device and Method of Producing a Power Semiconductor Device | |
| US20250318252A1 (en) | Power Semiconductor Device and Method of Producing a Power Semiconductor Device | |
| US20250015126A1 (en) | Power Semiconductor Device and Method of Producing a Power Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170321 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170419 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6133373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |