JP6133466B2

JP6133466B2 - ゲートドライバ

Info

Publication number: JP6133466B2
Application number: JP2016079452A
Authority: JP
Inventors: 敦司梅崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2009-06-25
Filing date: 2016-04-12
Publication date: 2017-05-24
Anticipated expiration: 2030-06-16
Also published as: TWI605434B; US9761190B2; KR20180012342A; JP2019091058A; KR101702635B1; US20220284869A1; JP5921635B2; JP2021043447A; JP2022161925A; TWI905761B; US20240282278A1; US20100327955A1; KR102428303B1; JP2024028740A; US20150269896A1; TW201643850A; JP2015062068A; KR20190015592A; KR102071057B1; US10593274B2

Description

本発明の一態様は、アクティブマトリクス方式で駆動される表示装置に関する。また、
当該表示装置を備えた電子機器に関する。

アクティブマトリクス方式で駆動される表示装置は、各画素にトランジスタ等のスイッ
チとして機能する素子と、該スイッチがオン時に画素に電気的に接続され、当該画素へ映
像信号を出力する駆動回路（ソースドライバ）と、当該スイッチのスイッチングを制御す
る駆動回路（ゲートドライバ）とを有する。

また、各画素のスイッチのみならずゲートドライバをトランジスタで構成することも可
能である。そのため、絶縁基板上に設けられた非単結晶半導体を用いて形成されたトラン
ジスタを用いて、各画素のスイッチ及びゲートドライバを構成した表示装置も開発されて
いる。

上述したゲートドライバは、表示装置の画素部に近接して設けられる。しかしながら、
画素部の一辺に近接してゲートドライバが設けられる場合、表示部が表示装置の片側に偏
ることになる。そのため、ゲートドライバを画素部の左右に分割した構成の表示装置が開
発されている（例えば、特許文献１参照）。

特許文献１で開示される表示装置の構成を図１０に示す。図１０に示した表示装置は、
画素部１００１を挟んで、第１のゲートドライバ１００２Ａと第２のゲートドライバ１０
０２Ｂが対向するように設けられている。第１のゲートドライバ１００２Ａは、奇数行目
のゲート線に出力端子が電気的に接続され、第２のゲートドライバ１００２Ｂは、偶数行
目のゲート線に出力端子が電気的に接続される。つまり、第１のゲートドライバ１００２
Ａによって、画素部１００１の奇数行に配列された画素とソースドライバの電気的な接続
が制御され、第２のゲートドライバ１００２Ｂによって、画素部の偶数行に配列された画
素とソースドライバの電気的な接続が制御される。

さらに、第１のゲートドライバ１００２Ａ及び第２のゲートドライバ１００２Ｂは、そ
れぞれ複数のシフトレジスタを有する。第１のシフトレジスタ（ＳＲＣ_１）の出力端子は
、第１のゲート線１００３_１を介して第２のシフトレジスタ（ＳＲＣ_２）の入力端子の一
つに電気的に接続され、第２のシフトレジスタ（ＳＲＣ_２）の出力端子は、第２のゲート
線１００３_２を介して第３のシフトレジスタ（ＳＲＣ_３）の入力端子の一つに電気的に接
続される。以下、同様に第ｋのシフトレジスタ（ＳＲＣ_ｋ）の出力端子は、第ｋのゲート
線１００３_ｋを介して第ｋ＋１のシフトレジスタ（ＳＲＣ_ｋ＋１）の入力端子の一つに電
気的に接続される。つまり、ある行に配置された画素のそれぞれとソースドライバとを電
気的に接続させる信号が、出力端子が次の行に配列された画素のそれぞれと電気的に接続
されたシフトレジスタのスタートパルス信号として用いられている。

特許第４１６３４１６号公報

画素部内に延在するゲート線には様々な寄生容量及び寄生抵抗が生じる。特に、画素部
の高精細化によって、ゲート線に生じる寄生容量及び寄生抵抗の影響が大きくなる。上述
したように、図１０に示した表示装置は、ゲート線を介してシフトレジスタのスタートパ
ルス信号が入力される。そのため、図１０に示した表示装置は、高精細化又は大型化によ
って、信号が遅延又は鈍ってしまう可能性が高い表示装置であると言える。

上述した問題に鑑み、本発明の一態様は、良好な映像表示が可能な表示装置を提供する
ことを課題の一とする。

また、本発明の一態様は、単極性のトランジスタを用いてゲートドライバが構成された
表示装置を提供することを課題の一とする。

また、本発明の一態様は、回路面積が低減されたゲートドライバを有する表示装置を提
供することを課題の一とする。

本発明の一態様は、各々が平行又は略平行に配列された複数のゲート線と、ゲート線の
奇数行目の各々に電気的に接続された第１のゲートドライバと、ゲート線の偶数行目の各
々に電気的に接続された第２のゲートドライバと、を有し、第１のゲートドライバは、出
力端子が第ｋ（ｋは３以上の奇数）のゲート線に電気的に接続され、第１の入力端子が第
ｋ―２の転送信号生成回路の出力端子に電気的に接続され、第２の入力端子がクロック信
号線に電気的に接続され、第３の入力端子が第ｋのフリップフロップ回路用ストップパル
ス信号線に電気的に接続された、第ｋのフリップフロップ回路と、出力端子が第ｋ＋２の
フリップフロップ回路の第１の入力端子に電気的に接続され、第１の入力端子が第ｋのフ
リップフロップ回路の出力端子に電気的に接続され、第２の入力端子が反転クロック信号
線に電気的に接続され、第３の入力端子が第ｋの転送信号生成回路用ストップパルス信号
線に電気的に接続された、第ｋの転送信号生成回路と、を有し、第２のゲートドライバは
、出力端子が第ｋ＋１のゲート線に電気的に接続され、第１の入力端子が第ｋ―１の転送
信号生成回路の出力端子に電気的に接続され、第２の入力端子が前記反転クロック信号線
に電気的に接続され、第３の入力端子が第ｋ＋１のフリップフロップ回路用ストップパル
ス信号線に電気的に接続された、第ｋ＋１のフリップフロップ回路と、出力端子が第ｋ＋
３のフリップフロップ回路の第１の入力端子に電気的に接続され、第１の入力端子が前記
第ｋ＋１のフリップフロップ回路の出力端子に電気的に接続され、第２の入力端子が前記
クロック信号線に電気的に接続され、第３の入力端子が第ｋの転送信号生成回路用ストッ
プパルス信号線に電気的に接続された、第ｋ＋１の転送信号生成回路と、を有する表示装
置である。

また、上記第ｋのフリップフロップ回路と上記第ｋの転送信号生成回路の回路構成が同
一である表示装置も本発明の一態様である。

なお、上述のストップパルス信号線とは、各回路にストップパルス信号を入力する配線
である。

具体的には、第ｋのフリップフロップ回路用ストップパルス信号として、第ｋの転送信
号生成回路の出力信号を適用することができる。

また、第ｋのフリップフロップ回路用ストップパルス信号として、第ｋ＋１のフリップ
フロップ回路の出力信号を適用することもできる。

同様に、第ｋの転送信号生成回路用ストップパルス信号として、第ｋ＋２のフリップフ
ロップ回路の出力信号を適用することができる。

また、第ｋの転送信号生成回路用ストップパルス信号として、第ｋ＋１の転送信号生成
回路の出力信号を適用することもできる。

さらに、上記構成を有する表示装置を備えた電子機器も本発明の一態様である。

本発明の一態様の表示装置が有する第１のゲートドライバ及び第２のゲートドライバは
、入力された信号を半クロック周期遅らせて出力する転送信号生成回路を有する。そのた
め、信号の遅延又は鈍りが生じることがなく、良好な表示を行うことが可能な表示装置を
提供することができる。

実施の形態１で説明する表示装置を示す図実施の形態１で説明するゲートドライバの構成を示す図実施の形態１で説明するゲートドライバのタイミングチャートを示す図実施の形態２で説明する回路構成の具体例を示す図。実施の形態２で説明する回路のタイミングチャートを示す図。実施の形態３で説明する回路構成の具体例を示す図。実施の形態３で説明するインバータ回路の具体例を示す図。実施の形態４で説明する回路構成の具体例を示す図。実施の形態４で説明する制御回路の具体例を示す図。特許文献１のゲートドライバの構成を説明する図。実施の形態６で説明する電子機器の具体例を示す図。実施の形態６で説明する電子機器の具体例を示す図。実施の形態６で説明する電子機器の具体例を示す図。実施例１で説明する（Ａ）従来の回路構成を示す図（Ｂ）本明細書の回路構成を示す図。実施例１で説明する従来のゲートドライバのフリップフロップ回路の出力信号と本明細書で開示されるゲートドライバのフリップフロップ回路の出力信号を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置の一例を示す。具体的には、第１及
び第２のゲートドライバを有するアクティブマトリクス型の表示装置について図１乃至図
３を用いて説明する。

＜表示装置の構成例＞
図１は、アクティブマトリクス型の表示装置１００を示す図である。表示装置１００は
、画素部１０１と、ソースドライバ１０２と、第１のゲートドライバ１０３Ａと、第２の
ゲートドライバ１０３Ｂと、各々が平行又は略平行に配列されたｍ（ｍは正の整数）本の
ソース線１０４_１〜１０４_ｍと、各々が平行又は略平行に配列されたｎ（ｎは正の整数）
本のゲート線１０５_１〜１０５_ｎとを有する。なお、画素部１０１は、表示装置１００の
中央部に設けられ、ソースドライバ１０２は、画素部１０１の一辺に近接して設けられ、
第１のゲートドライバ１０３Ａと第２のゲートドライバ１０３Ｂは、ソースドライバ１０
２が設けられた辺とは異なる辺に近接し、且つ画素部１０１を間に挟んで対向するように
設けられる。また、ソースドライバ１０２は、ｍ本のソース線１０４_１〜１０４_ｍを介し
て画素部１０１に電気的に接続され、第１のゲートドライバ１０３Ａは、ｎ本のゲート線
１０５_１〜１０５_ｎの奇数番目を介して、画素部１０１に電気的に接続され、第２のゲー
トドライバ１０３Ｂは、ｎ本のゲート線１０５_１〜１０５_ｎの偶数番目を介して、画素部
１０１に電気的に接続される。

また、ソースドライバ１０２、第１のゲートドライバ１０３Ａ、及び第２のゲートドラ
イバ１０３Ｂには、フレキシブルプリント基板１０６Ａ、１０６Ｂを介して外部から信号
（クロック信号、スタートパルス信号など）が入力される。

さらに、画素部１０１は、ｎ×ｍ個の画素１０７_１１〜１０７_ｎｍを有する。なお、画
素１０７_１１〜１０７_ｎｍは、ｎ行ｍ列に配列している。また、ｍ本のソース線１０４_１
〜１０４_ｍの各々は、各列に配列したｎ個の画素に電気的に接続され、ｎ本のゲート線１
０５_１〜１０５_ｎの各々は、各行に配列したｍ個の画素に電気的に接続される。別言する
と、ｉ行ｊ列（ｉ、ｊは正の整数、ただし１≦ｉ≦ｎ、１≦ｊ≦ｍ）に配置された画素１
０５_ｉｊは、ソース線１０４_ｊ及びゲート線１０５_ｉに電気的に接続される。

つまり、ソースドライバ１０２は、ｍ本のソース線１０４_１〜１０４_ｍを介して、画素
部１０１が有する各画素に電気的に接続され、第１のゲートドライバ１０３Ａは、ｎ本の
ゲート線１０５_１〜１０５_ｎの奇数番目を介して、画素部１０１が有する奇数行に配列さ
れた各画素に電気的に接続され、第２のゲートドライバ１０３Ｂは、ｎ本のゲート線１０
５_１〜１０５_ｎの偶数番目を介して、画素部１０１が有する偶数行に配列された各画素に
電気的に接続される。

＜表示装置の動作例＞
表示装置１００において、ソースドライバ１０２は、画素部１０１が有する各画素１０
７_１１〜１０７_ｎｍへ映像信号を出力する回路であり、第１のゲートドライバ１０３Ａ及
び第２のゲートドライバ１０３Ｂは、ソースドライバ１０２と画素１０７_１１〜１０７_ｎ
_ｍの電気的な接続を制御する回路である。

表示装置１００は、ｎ×ｍ個の画素１０７_１１〜１０７_ｎｍの各々に映像信号を入力す
ることで、画素部１０１に映像の表示をさせる。表示装置１００の具体的な動作について
以下に述べる。

まず、第１のゲートドライバ１０３Ａが１行目に配列したｍ個の画素を選択し（ソース
ドライバ１０２と１行目に配列されたｍ個の画素が電気的に接続され）、ソース線１０４
_１〜１０４_ｍを介して、１行目に配列されたｍ個の画素１０７_１１〜１０７_１ｍに映像信
号が入力される。次いで、第２のゲートドライバ１０３Ｂが２行目に配列されたｍ個の画
素を選択し、ソース線１０４_１〜１０４_ｍを介して、２行目に配列されたｍ個の画素１０
７_２１〜１０７_２ｍに映像信号が入力される。以下、同様にして第１のゲートドライバ１
０３Ａ及び第２のゲートドライバ１０３Ｂが交互に各行のｍ個の画素を選択し、各画素に
映像信号が入力される。表示装置１００は、以上の動作を連続的に行うことによって、映
像を表示している。

＜ゲートドライバの構成例＞
図２は、アクティブマトリクス型の表示装置１００が有する第１のゲートドライバ１０
３Ａ及び第２のゲートドライバ１０３Ｂの詳細な構成例を示すブロック図である。

第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂは、少なくとも３つ
の入力端子と１つの出力端子を有するフリップフロップ回路及び転送信号生成回路をそれ
ぞれ複数有する。

第１のゲートドライバ１０３Ａが有する第１のフリップフロップ回路（Ｆ_１）は、出力
端子が第１のゲート線１０５_１に電気的に接続され、第１の入力端子が第１のスタートパ
ルス信号（ＳＰ１）線に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に
電気的に接続され、第３の入力端子が第１のフリップフロップ回路用ストップパルス信号
（ＳＴＰ（Ｆ_１））線に電気的に接続される。

また、第１のゲートドライバ１０３Ａが有する第１の転送信号生成回路（Ｔ_１）は、出
力端子が第３のフリップフロップ回路（Ｆ_３）の第１の入力端子に電気的に接続され、第
１の入力端子が第１のフリップフロップ回路（Ｆ_１）の出力端子に電気的に接続され、第
２の入力端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第
１の転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ_１））線に電気的に接続される
。

第２のゲートドライバ１０３Ｂが有する第２のフリップフロップ回路（Ｆ_２）は、出力
端子が第２のゲート線１０５_２に電気的に接続され、第１の入力端子が第２のスタートパ
ルス信号（ＳＰ２）線に電気的に接続され、第２の入力端子が反転クロック信号（ＣＫＢ
）線に電気的に接続され、第３の入力端子が第２のフリップフロップ回路用ストップパル
ス信号（ＳＴＰ（Ｆ_２））線に電気的に接続される。

また、第２のゲートドライバ１０３Ｂが有する第２の転送信号生成回路（Ｔ_２）は、出
力端子が第４のフリップフロップ回路（図示しない）の第１の入力端子に電気的に接続さ
れ、第１の入力端子が第２のフリップフロップ回路（Ｆ_２）の出力端子に電気的に接続さ
れ、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続され、第３の入力端子が第
２の転送信号用ストップパルス信号（ＳＴＰ（Ｔ_２））線に電気的に接続される。

第１のゲートドライバ１０３Ａが有する第ｋ（ｋは３以上の奇数）のフリップフロップ
回路（Ｆ_ｋ）は、出力端子が第ｋのゲート線１０５_ｋに電気的に接続され、第１の入力端
子が第ｋ―２の転送信号生成回路（Ｔ_ｋ−２）の出力端子に電気的に接続され、第２の入
力端子がクロック信号（ＣＫ）線に電気的に接続され、第３の入力端子が第ｋのフリップ
フロップ回路用ストップパルス信号（ＳＴＰ（Ｆ_ｋ））線に電気的に接続される。

また、第１のゲートドライバ１０３Ａが有する第ｋの転送信号生成回路（Ｔ_ｋ）は、出
力端子が第ｋ＋２のフリップフロップ回路（Ｆ_ｋ＋２）に電気的に接続され、第１の入力
端子が第ｋのフリップフロップ回路（Ｆ_ｋ）の出力端子に電気的に接続され、第２の入力
端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第ｋの転送
信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ_ｋ））線に電気的に接続される。

第２のゲートドライバ１０３Ｂが有する第ｋ＋１のフリップフロップ回路（Ｆ_ｋ＋１）
は、出力端子が第ｋ＋１のゲート線１０５_ｋ＋１に電気的に接続され、第１の入力端子が
第ｋ―１の転送信号生成回路（Ｔ_ｋ−１）の出力端子に電気的に接続され、第２の入力端
子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第ｋ＋１のフ
リップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆ_ｋ＋１））線に電気的に接続され
る。

また、第２のゲートドライバ１０３Ｂが有する第ｋ＋１の転送信号生成回路（Ｔ_ｋ＋１
）は、出力端子が第ｋ＋３のフリップフロップ回路（Ｆ_ｋ＋３）の第１の入力端子に電気
的に接続され、第１の入力端子が第ｋ＋１のフリップフロップ回路（Ｆ_ｋ＋１）の出力端
子に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続され、
第３の入力端子が第ｋ＋１の転送信号用ストップパルス信号（ＳＴＰ（Ｔ_ｋ＋１））線に
電気的に接続される。

上述した第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂが有する複
数のフリップフロップ回路と複数の転送信号生成回路は、それぞれの電気的な接続関係が
共通する点と相違する点を有する。具体的な相違点について以下に列挙する。

まず、第１のゲートドライバが有するフリップフロップ回路及び転送信号生成回路と、
第２のゲートドライバが有するフリップフロップ回路及び転送信号生成回路とにおいて、
電気的な接続関係が相違する点について述べる。

第１のゲートドライバ１０３Ａが有するフリップフロップ回路の第２の入力端子はクロ
ック信号（ＣＫ）線に電気的に接続され、転送信号生成回路の第２の入力端子は反転クロ
ック信号（ＣＫＢ）線に電気的に接続されるのに対し、第２のゲートドライバ１０３Ｂが
有するフリップフロップ回路の第２の入力端子は反転クロック信号（ＣＫＢ）線に電気的
に接続され、転送信号生成回路の第２の入力端子はクロック信号（ＣＫ）線に電気的に接
続される。

次いで、全てのフリップフロップ回路と転送信号生成回路において、電気的な接続関係
が相違する点について述べる。

第１のフリップフロップ（Ｆ_１）回路の出力端子が第１のゲート線１０５_１に電気的に
接続されるのをはじめ、各フリップフロップ回路の出力端子は、同じ行に設けられたゲー
ト線に電気的に接続される。一方、第１の転送信号生成回路（Ｔ_１）の出力端子が第３の
フリップフロップ回路（Ｆ_３）の第１の入力端子に電気的に接続されるのをはじめ、各転
送信号生成回路の出力端子は、下段に設けられたフリップフロップ回路の第１の入力端子
に電気的に接続される。なお、上段に転送信号生成回路が設けられていない第１のフリッ
プフロップ回路（Ｆ_１）及び第２のフリップフロップ回路（Ｆ_２）の第１の入力端子は、
それぞれ第１のスタートパルス信号（ＳＰ１）線及び第２のスタートパルス信号（ＳＰ２
）線に電気的に接続される。

また、全てのフリップフロップ回路の第３の入力端子及び転送信号生成回路の第３の入
力端子は、それぞれ異なるストップパルス信号（ＳＴＰ）線に電気的に接続される。

＜ゲートドライバの動作例＞
図３は、タイミングチャートを示す図である。なお、図３には、クロック信号（ＣＫ）
、反転クロック信号（ＣＫＢ）、第１のスタートパルス信号（ＳＰ１）、第２のスタート
パルス信号（ＳＰ２）、第１のフリップフロップ回路の出力信号（Ｆ_１ＯＵＴ）乃至第４
のフリップフロップ回路の出力信号（Ｆ_４ＯＵＴ）、及び第１の転送信号生成回路の出力
信号（Ｔ_１ＯＵＴ）乃至第４の転送信号生成回路の出力信号（Ｔ_４ＯＵＴ）を示している
。なお、クロック信号（ＣＫ）は、一定周期でハイ（以下、Ｈと示す）レベルの信号とロ
ウ（以下、Ｌと示す）レベルの信号を繰り返す信号であり、反転クロック信号（ＣＫＢ）
は、クロック信号のＨレベルとＬレベルが反転した信号である。

期間Ｔ１において、第１のスタートパルス信号（ＳＰ１）がＨレベルに上昇し、Ｈレベ
ルの信号が第１のフリップフロップ回路（Ｆ_１）の第１の入力端子に入力される。

期間Ｔ２において、第２のスタートパルス信号（ＳＰ２）がＨレベルに上昇し、Ｈレベ
ルの信号が第２のフリップフロップ回路（Ｆ_２）の第１の入力端子に入力される。また、
第１のフリップフロップ回路（Ｆ_１）からＨレベルの信号が出力される。なお、第１のフ
リップフロップ回路（Ｆ_１）から出力されたＨレベルの信号は、第１のゲート線１０５_１
を介して、画素部１０１に配列された１行目の各画素１０７_１１〜１０７_１ｍに入力され
る。これにより、１行目の各画素１０７_１１〜１０７_１ｍとソースドライバ１０２が電気
的に接続し、ソースドライバ１０２から１行目に配列された各画素１０７_１１〜１０７_１
_ｍへ映像信号が入力される。また、第１の転送信号生成回路（Ｔ_１）の第１の入力端子に
も第１のフリップフロップ回路（Ｆ_１）から出力されたＨレベルの信号が入力される。

期間Ｔ３において、第２のフリップフロップ回路（Ｆ_２）からＨレベルの信号が出力さ
れる。前述の第１のフリップフロップ回路（Ｆ_１）の出力信号がＨレベルの時と同様に、
第２のフリップフロップ回路（Ｆ_２）から出力されたＨレベルの信号は、第２のゲート線
１０５_２を介して、画素部１０１に配列された２行目の各画素１０７_２１〜１０７_２ｍに
入力される。これにより、２行目の各画素１０７_２１〜１０７_２ｍとソースドライバ１０
２が電気的に接続し、ソースドライバ１０２から２行目に配列された各画素１０７_２１〜
１０７_２ｍへ映像信号が入力される。また、第１の転送信号生成回路（Ｔ_１）からＨレベ
ルの信号が出力され、第３のフリップフロップ回路（Ｆ_３）の第１の入力端子に入力され
る。

期間Ｔ４以降においては前述の説明の動作の繰り返しである。つまり、第３のフリップ
フロップ回路（Ｆ_３）以降のフリップフロップ回路から順次Ｈレベルの信号が出力され、
それに伴い、配列された複数の画素への映像信号の入力が行毎に行われる。

本実施の形態で述べた表示装置は、第１及び第２のゲートドライバを有するアクティブ
マトリクス型の表示装置である。また、第１及び第２のゲートドライバは、それぞれ複数
のフリップフロップ回路と、複数の転送信号生成回路とを有する。フリップフロップ回路
と転送信号生成回路は共に、第１の入力端子に入力された信号をクロック信号の１／２周
期遅らせて出力する回路である。また、転送信号生成回路の出力端子は、後段のフリップ
フロップ回路の第１の入力端子に直結される。そのため、転送信号生成回路からフリップ
フロップ回路へ入力される信号の遅延若しくは鈍りを低減することができる。

なお、本実施の形態では、１つのソースドライバと、２つのゲートドライバとを有する
表示装置の例について示したが、本発明の実施の形態はこの構成に限定されない。例えば
、表示装置が２つのゲートドライバのみを有し、外部から映像信号が入力される構成、２
つのソースドライバと２つのゲートドライバを有し、映像信号が２つのソースドライバか
ら入力される構成、又は各画素が２本のゲート線を介してゲートドライバと電気的に接続
された構成なども本発明の一態様である。

（実施の形態２）
本実施の形態では、実施の形態１に示したフリップフロップ回路及び転送信号生成回路
に適用可能な回路の具体例について図４及び図５を用いて説明する。具体的には、トラン
ジスタを用いてフリップフロップ回路及び転送信号生成回路を構成する例について示す。
なお、トランジスタのソース端子及びドレイン端子は、トランジスタの構造や動作条件等
によって替わるため、いずれがソース端子又はドレイン端子であるかを特定することが困
難である。そこで、以下においては、ソース端子及びドレイン端子の一方を第１端子、ソ
ース端子及びドレイン端子の他方を第２端子と表記し、区別することとする。

＜回路構成例＞
図４は、実施の形態１に示した第１のゲートドライバ１０３Ａが有する第ｋのフリップ
フロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）に適用可能な回路の一例を示
す図である。なお、本実施の形態で示す第ｋのフリップフロップ回路（Ｆ_ｋ）は、第１の
トランジスタ４０１乃至第４のトランジスタ４０４を有し、第ｋの転送信号生成回路（Ｔ
_ｋ）は、第５のトランジスタ４０５乃至第８のトランジスタ４０８を有する。また、本実
施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆ_ｋ））と
して第ｋの転送信号生成回路の出力信号（Ｔ_ｋＯＵＴ）を用い、第ｋの転送信号生成回路
用ストップパルス信号（ＳＴＰ（Ｔ_ｋ））として第ｋ＋２のフリップフロップ回路の出力
信号（Ｆ_ｋ＋２ＯＵＴ）を用いる。

第１のトランジスタ４０１は、ゲート端子及び第１端子が第ｋ−２の転送信号生成回路
（図示しない）の出力端子に電気的に接続される。

第２のトランジスタ４０２は、ゲート端子が第ｋの転送信号生成回路（Ｔ_ｋ）の出力端
子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子
が第１のトランジスタ４０１の第２端子に電気的に接続される。

第３のトランジスタ４０３は、ゲート端子が第１のトランジスタ４０１の第２端子及び
第２のトランジスタ４０２の第２端子に電気的に接続され、第１端子がクロック信号（Ｃ
Ｋ）線に電気的に接続され、第２端子が第ｋの転送信号生成回路（Ｔ_ｋ）の第１の入力端
子に電気的に接続される。

第４のトランジスタ４０４は、ゲート端子が第ｋの転送信号生成回路（Ｔ_ｋ）の出力端
子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子
が第ｋの転送信号生成回路（Ｔ_ｋ）の第１の入力端子及び第３のトランジスタ４０３の第
２端子に電気的に接続される。

第５のトランジスタ４０５は、ゲート端子及び第１端子が第ｋのフリップフロップ回路
（Ｆ_ｋ）の出力端子に電気的に接続される。

第６のトランジスタ４０６は、ゲート端子が第ｋ＋２のフリップフロップ回路（図示し
ない）の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続
され、第２端子が第５のトランジスタ４０５の第２端子に電気的に接続される。

第７のトランジスタ４０７は、ゲート端子が第５のトランジスタ４０５の第２端子及び
第６のトランジスタ４０６の第２端子に電気的に接続され、第１端子が反転クロック信号
（ＣＫＢ）線に電気的に接続され、第２端子が第ｋのフリップフロップ回路（Ｆ_ｋ）の第
３の入力端子及び第ｋ＋２のフリップフロップ回路（図示しない）の第１の入力端子に電
気的に接続される。

第８のトランジスタ４０８は、ゲート端子が第ｋ＋２のフリップフロップ回路（図示し
ない）の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続
され、第２端子が、第ｋのフリップフロップ回路（Ｆ_ｋ）の第３の入力端子、第ｋ＋２の
フリップフロップ回路（図示しない）の第１の入力端子、及び第７のトランジスタ４０７
の第２端子に電気的に接続される。

図４に示したように第ｋのフリップフロップ回路（Ｆ_ｋ）と第ｋの転送信号生成回路（
Ｔ_ｋ）は、同一構成の回路を適用する事ができる。ただし、回路を設計する際には以下の
点に留意することが好ましい。

第ｋのフリップフロップ回路（Ｆ_ｋ）は、第ｋのゲート線を駆動する回路であり、第ｋ
の転送信号生成回路（Ｔ_ｋ）は、第ｋ＋２のフリップフロップ回路を駆動する回路である
。第ｋのゲート線には、上述したように様々な寄生抵抗及び寄生容量が存在する。そのた
め、第ｋのフリップフロップ回路（Ｆ_ｋ）の負荷は、第ｋの転送信号生成回路（Ｔ_ｋ）の
負荷よりも大きくなる。つまり、上述の回路を設計する際には、第１のトランジスタ４０
１の電流駆動能力が、第５のトランジスタ４０５の電流駆動能力よりも高いことが好まし
い。例えば、第１のトランジスタ４０１のチャネル幅を第５のトランジスタ４０５のチャ
ネル幅よりも大きくすればよい。同じ理由により、第２のトランジスタ４０２の電流駆動
能力が第６のトランジスタ４０６の電流駆動能力よりも高いこと、第３のトランジスタ４
０３の電流駆動能力が第７のトランジスタ４０７の電流駆動能力よりも高いこと、第４の
トランジスタ４０４の電流駆動能力が第８のトランジスタ４０８の電流駆動能力よりも高
いことが好ましい。例えば、電流駆動能力は、チャネル長に対するチャネル幅の比（チャ
ネル幅／チャネル長（Ｗ／Ｌ））を大きくするなどによって、向上させることが可能であ
る。

また、第ｋのフリップフロップ回路（Ｆ_ｋ）が有する第１のトランジスタ４０１〜第４
のトランジスタ４０４の中でも、直接的に第ｋのゲート線の駆動に関与する第３のトラン
ジスタ４０３の電流駆動能力が最も高いことが好ましい。同様に、第ｋの転送信号生成回
路（Ｔ_ｋ）が有する第５のトランジスタ４０５〜第８のトランジスタ４０８の中でも、直
接的に第ｋ＋２のフリップフロップ回路の駆動に関与する第７のトランジスタ４０７の電
流駆動能力が最も高いことが好ましい。

また、第１のゲートドライバ１０３Ａが有する第１のフリップフロップ回路（Ｆ_１）及
び第１の転送信号生成回路（Ｔ_１）として図４に示した回路構成を適用することができる
。ただし、第１のフリップフロップ回路（Ｆ_１）においては、第１のトランジスタ４０１
のゲート端子及び第１端子が第１のスタートパルス信号（ＳＰ１）線に電気的に接続され
る点が図４の構成とは異なる。

また、第２のゲートドライバ１０３Ｂが有する第ｋ＋１のフリップフロップ回路（Ｆ_ｋ
_＋１）及び第ｋ＋１の転送信号生成回路（Ｔ_ｋ＋１）も、図４に示した回路構成を適用す
ることができる。ただし、第ｋ＋１のフリップフロップ回路（Ｆ_ｋ＋１）及び第ｋ＋１の
転送信号生成回路（Ｔ_ｋ＋１）においては、第３のトランジスタ４０３の第１端子が反転
クロック信号（ＣＫＢ）線に電気的に接続され、第７のトランジスタ４０７の第１端子が
クロック信号（ＣＫ）線に電気的に接続される点が図４の構成とは異なる。

また、第２のゲートドライバ１０３Ｂが有する第２のフリップフロップ回路（Ｆ_２）及
び第２の転送信号生成回路（Ｔ_２）も、図４に示した回路構成を適用することができる。
ただし、第２のフリップフロップ回路（Ｆ_２）及び第２の転送信号生成回路（Ｔ_２）にお
いては、第１のトランジスタ４０１のゲート端子及び第１端子が第２のスタートパルス信
号（ＳＰ２）線に電気的に接続される点、並びに第３のトランジスタ４０３の第１端子が
反転クロック信号（ＣＫＢ）線に電気的に接続され、第７のトランジスタ４０７の第１端
子がクロック信号（ＣＫ）線に電気的に接続される点が図４の構成とは異なる。

なお、本実施の形態では、第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ
_ｋ））として第ｋ＋２のフリップフロップ回路の出力信号（Ｆ_ｋ＋２ＯＵＴ）を用いてい
る。そのため、ｎ行に配列された複数の画素に対し、第１のゲートドライバ１０３Ａには
、第ｎ＋１のフリップフロップ回路がダミー回路として設けられ、第２のゲートドライバ
１０３Ｂには、第ｎ＋２のフリップフロップ回路がダミー回路として設けられる必要があ
る。なお、当該ダミー回路として、転送信号生成回路用ストップパルス信号の供給のみを
担い且つゲート線の駆動を担わないフリップフロップ回路を適用することができる。また
、当該ダミー回路と供に表示に関与しない配線（ダミーのゲート線）を設けることで、当
該ダミー回路として、転送信号生成回路用ストップパルス信号の供給及び当該配線の駆動
を担うフリップフロップ回路を適用することもできる。

＜回路動作例＞
図５は、図４に示した第ｋのフリップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回
路（Ｔ_ｋ）の入力信号及び出力信号のタイミングチャートを示す図である。以下に、第ｋ
のフリップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）の動作について説
明する。

期間ｔ１において、第ｋ―２の転送信号生成回路の出力信号（Ｔ_ｋ−２ＯＵＴ）がＨレ
ベルに上昇する。これにより、ダイオード接続された第１のトランジスタ４０１がオンし
、第３のトランジスタ４０３のゲート端子の電位がＨレベルまで上昇する。そのため、期
間ｔ１におけるクロック信号（ＣＫ）であるＬレベルの信号が第ｋのフリップフロップ回
路の出力信号（Ｆ_ｋＯＵＴ）として出力される。

期間ｔ２において、第ｋ―２の転送信号生成回路の出力信号（Ｔ_ｋ−２ＯＵＴ）がＬレ
ベルに低下すると共にクロック信号（ＣＫ）がＨレベルに上昇する。これにより、ダイオ
ード接続された第１のトランジスタ４０１がオフし、浮遊状態となった第３のトランジス
タ４０３のゲート端子の電位が、第３のトランジスタ４０３の第１端子に入力されたＨレ
ベルの信号によって持ち上げられ（ブートストラップ動作）、さらに上昇する。また、第
３のトランジスタ４０３はオン状態を維持し、Ｈレベルの信号が第ｋのフリップフロップ
回路（Ｆ_ｋ）の出力信号（Ｆ_ｋＯＵＴ）として出力される。このＨレベルの信号は、第５
のトランジスタ４０５のゲート端子及び第１端子へ入力される。これにより、ダイオード
接続された第５のトランジスタ４０５がオンし、第７のトランジスタ４０７のゲート端子
の電位がＨレベルまで上昇する。そのため、期間ｔ２における反転クロック信号（ＣＫＢ
）であるＬレベルの信号が第ｋの転送信号生成回路の出力信号（Ｔ_ｋＯＵＴ）として出力
される。

期間ｔ３において、クロック信号（ＣＫ）がＬレベルに低下すると共に反転クロック信
号（ＣＫＢ）がＨレベルに上昇する。これにより、ダイオード接続された第５のトランジ
スタ４０５がオフし、浮遊状態となった第７のトランジスタ４０７のゲート端子の電位が
、第７のトランジスタ４０７の第１端子に入力されたＨレベルの信号によって持ち上げら
れ（ブートストラップ動作）、さらに上昇する。また、第７のトランジスタ４０７はオン
状態を維持し、Ｈレベルの信号が第ｋの転送信号生成回路（Ｔ_ｋ）の出力信号（Ｔ_ｋＯＵ
Ｔ）として出力される。このＨレベルの信号は、第２のトランジスタ４０２及び第４のト
ランジスタ４０４のゲート端子へ入力される。これにより、第２のトランジスタ４０２が
オンし、第３のトランジスタ４０３のゲート端子の電位がＬレベルに低下する。そのため
、第３のトランジスタ４０３がオフする。また、第４のトランジスタ４０４もオンするた
め、Ｌレベルの信号が第ｋのフリップフロップ回路（Ｆ_ｋ）の出力信号（Ｆ_ｋＯＵＴ）と
して出力される。

期間ｔ４において、第ｋ＋２のフリップフロップ回路の出力信号（Ｆ_ｋ＋２ＯＵＴ）が
Ｈレベルに上昇する。これにより、第６のトランジスタ４０６がオンし、第７のトランジ
スタ４０７のゲート端子の電位がＬレベルに低下する。そのため、第７のトランジスタ４
０７がオフする。また、第８のトランジスタ４０８もオンするため、Ｌレベルの信号が第
ｋの転送信号生成回路（Ｔ_ｋ）の出力信号（Ｔ_ｋＯＵＴ）として出力される。

なお、第１のフリップフロップ回路及び第１の転送信号生成回路、第ｋ＋１のフリップ
フロップ回路及び第ｋ＋１の転送信号生成回路、並びに第２のフリップフロップ回路及び
第２の転送信号生成回路の回路動作は、上述した第ｋのフリップフロップ回路（Ｆ_ｋ）及
び第ｋの転送信号生成回路（Ｔ_ｋ）と同じである。

＜変形例＞
本実施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆ_ｋ
））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ_ｋ））として、それ
ぞれ第ｋの転送信号生成回路（Ｔ_ｋ）の出力信号及び第ｋ＋２のフリップフロップ回路（
Ｆ_ｋ＋２）の出力信号を適用したが、本実施の形態の構成は、当該構成に限定されない。

例えば、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆ_ｋ））及び第
ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ_ｋ））として、それぞれ第ｋ＋
１のフリップフロップ回路（Ｆ_ｋ＋１）の出力信号及び第ｋ＋１の転送信号生成回路（Ｔ
_ｋ＋１）の出力信号を適用することが可能である。この場合、第ｋのフリップフロップ回
路用ストップパルス信号（ＳＴＰ（Ｆ_ｋ））及び第ｋの転送信号生成回路用ストップパル
ス信号（ＳＴＰ（Ｔ_ｋ））が上述した構成と比較して遅延又は鈍った信号となるが、当該
期間における第ｋのフリップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）
の出力信号はＬレベルとなるため、ストップパルス信号（ＳＴＰ）の遅延及び鈍りが問題
になることはない。

（実施の形態３）
本実施の形態では、実施の形態１に示したフリップフロップ回路及び転送信号生成回路
に適用可能な回路の実施の形態２とは異なる具体例について図６及び図７を用いて説明す
る。

＜回路構成例＞
図６は、実施の形態１に示した第１のゲートドライバ１０３Ａが有する第ｋのフリップ
フロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）に適用可能な回路の一例を示
す図である。本実施の形態で示す第ｋのフリップフロップ回路（Ｆ_ｋ）は、第１のトラン
ジスタ６０１乃至第５のトランジスタ６０５と、インバータ回路６００とを有し、第ｋの
転送信号生成回路（Ｔ_ｋ）は、第６のトランジスタ６０６乃至第８のトランジスタ６０８
を有する。なお、図６に示す回路は、図４に示した第ｋのフリップフロップ回路（Ｆ_ｋ）
にインバータ回路６００と、第５のトランジスタ６０５とを付与し、且つ第ｋの転送信号
生成回路（Ｔ_ｋ）における第８のトランジスタ４０８を削除した回路であると言い換える
ことができる。

第１のトランジスタ６０１、第２のトランジスタ６０２、及び第３のトランジスタ６０
３の電気的な接続関係は、図４に示した回路と同一であるため、実施の形態２の説明を援
用することとする。

インバータ回路６００は、入力端子が第１のトランジスタ６０１の第２端子、第２のト
ランジスタ６０２の第２端子、及び第３のトランジスタ６０３のゲート端子に電気的に接
続される。

第４のトランジスタ６０４は、ゲート端子がインバータ回路６００の出力端子に電気的
に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第３のト
ランジスタ６０３の第２端子及び第ｋの転送信号生成回路（Ｔ_ｋ）の第１の入力端子に電
気的に接続される。

第５のトランジスタ６０５は、ゲート端子がインバータ回路６００の出力端子に電気的
に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第１のト
ランジスタ６０１の第２端子、第２のトランジスタ６０２の第２端子、第３のトランジス
タ６０３のゲート端子、及びインバータ回路６００の入力端子に電気的に接続される。

図６に示した第ｋの転送信号生成回路（Ｔ_ｋ）は、図４に示した第ｋの転送信号生成回
路（Ｔ_ｋ）から第８のトランジスタ４０８を削除した回路であり、その他のトランジスタ
の電気的な接続関係は、図４に示した回路と同一であるため、実施の形態２の説明を援用
することとする。

ただし、図６に示した回路を設計する際には以下のように設計する必要がある。

第ｋのフリップフロップ回路（Ｆ_ｋ）内（ダイオード接続された第１のトランジスタ６
０１）にＨレベルの信号が入力された際に、インバータ回路６００の入力端子にＨレベル
の信号が確実に入力されるよう設計される必要がある。より具体的には、第５のトランジ
スタ６０５の電流駆動能力よりも第１のトランジスタ６０１の電流駆動能力を高くする必
要がある。例えば、第１のトランジスタ６０１のチャネル幅を第５のトランジスタ６０５
のチャネル幅よりも大きくする必要がある。

また、図５に示した期間ｔ４において、第ｋの転送信号生成回路の出力信号（Ｔ_ｋＯＵ
Ｔ）がＬレベルとなるように設計する必要がある。より具体的には、第７のトランジスタ
６０７の電流駆動能力よりも第８のトランジスタ６０８の電流駆動能力を高くする必要が
ある。これにより、第７のトランジスタ６０７のゲート端子にＨレベルの信号が入力され
ることにより、第７のトランジスタ６０７がオンし、接地電位（ＶＳＳ）が第８のトラン
ジスタ６０８のゲート端子に入力され、第８のトランジスタ６０８がオフするという動作
が行われる前に、期間ｔ４における反転クロック信号（ＣＫＢ）であるＬレベルにまで第
ｋの転送信号生成回路の出力信号（Ｔ_ｋＯＵＴ）を低下させることができる。

また、図６に示した回路を設計する際にも実施の形態２で述べた点について留意するこ
とが好ましい。

すなわち、第１のトランジスタ６０１の電流駆動能力が、第６のトランジスタ６０６の
電流駆動能力よりも高いこと、第２のトランジスタ６０２の電流駆動能力が第７のトラン
ジスタ６０７の電流駆動能力よりも高いこと、第３のトランジスタ６０３の電流駆動能力
が第８のトランジスタ６０８の電流駆動能力よりも高いことが好ましい。

また、第ｋのフリップフロップ回路（Ｆ_ｋ）が有する第１のトランジスタ６０１〜第５
のトランジスタ６０５の中でも第３のトランジスタ６０３の電流駆動能力が最も高いこと
、第ｋの転送信号生成回路（Ｔ_ｋ）が有する第６のトランジスタ６０６〜第８のトランジ
スタ６０８の中でも、第８のトランジスタ６０８の電流駆動能力が最も高いことが好まし
い。

なお、図６には第ｋのフリップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ
_ｋ）についてのみ示すが、第ｋ＋１のフリップフロップ回路及び第ｋ＋１の転送信号生成
回路などにも図６の回路は適用可能である。ただし、実施の形態２で述べたように一部の
端子の電気的な接続関係は異なる。具体的な接続関係の相違は、実施の形態２の説明を援
用することとする。

図７（Ａ）、（Ｂ）は、図６に示したインバータ回路６００に適用可能な回路の具体例
を示す図である。なお、図７（Ａ）、（Ｂ）において、「ＩＮ」と付記された配線が入力
配線であり、「ＯＵＴ」と付記された配線が出力配線である。

図７（Ａ）に示したインバータ回路６００Ａは、ダイオード接続されたトランジスタ７
０１Ａと、トランジスタ７０２Ａとによって構成される。

トランジスタ７０１Ａのゲート端子及び第１端子は電源電位（ＶＤＤ）線に電気的に接
続され、第２端子はインバータ回路６００Ａの出力端子に電気的に接続される。

トランジスタ７０２Ａのゲート端子はインバータ回路６００Ａの入力端子に電気的に接
続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はインバータ回
路６００Ａの出力端子及びトランジスタ７０１Ａの第２端子に電気的に接続される。

図７（Ａ）に示したインバータ回路６００Ａは、２つのトランジスタ７０１Ａ、７０２
Ａによって構成されるため、回路面積の増大を最小限に留めることができる。

ただし、図６におけるインバータ回路６００として図７（Ａ）に示したインバータ回路
６００Ａを適用する場合、トランジスタ７０２Ａがオン時において、出力信号がＬレベル
となるよう設計する必要がある。より具体的には、トランジスタ７０２Ａの電流駆動能力
をトランジスタ７０１Ａの電流駆動能力よりも高くすることが必要である。例えば、トラ
ンジスタ７０２Ａのチャネル長をトランジスタ７０１Ａのチャネル長よりも小さくする、
又はトランジスタ７０２Ａのチャネル幅をトランジスタ７０１Ａのチャネル幅よりも大き
くする必要がある。

図７（Ｂ）に示したインバータ回路６００Ｂは、ダイオード接続されたトランジスタ７
０１Ｂと、トランジスタ７０２Ｂ、７０３Ｂ、７０４Ｂとによって構成される。

トランジスタ７０１Ｂのゲート端子及び第１端子は電源電位（ＶＤＤ）線に電気的に接
続される。

トランジスタ７０２Ｂのゲート端子はインバータ回路６００Ｂの入力端子に電気的に接
続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はトランジスタ
７０１Ｂの第２端子に電気的に接続される。

トランジスタ７０３Ｂのゲート端子はトランジスタ７０１Ｂの第２端子及びトランジス
タ７０２Ｂの第２端子に電気的に接続され、第１端子は電源電位（ＶＤＤ）線に電気的に
接続され、第２端子はインバータ回路６００Ｂの出力端子に電気的に接続される。

トランジスタ７０４Ｂのゲート端子はインバータ回路６００Ｂの入力端子に電気的に接
続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はインバータ回
路６００Ｂの出力端子及びトランジスタ７０３Ｂの第２端子に電気的に接続される。

図７（Ｂ）に示したインバータ回路６００Ｂは、ダイオード接続されたトランジスタ７
０１Ｂがインバータ回路６００Ｂの出力端子と直結しない。そのため、出力信号が、電源
電位（ＶＤＤ）から低下、又は接地電位（ＶＳＳ）から増加することを抑制することがで
きる。

ただし、図６におけるインバータ回路６００として図７（Ｂ）に示したインバータ回路
６００Ｂを適用する場合、トランジスタ７０２Ｂがオン時において、トランジスタ７０３
Ｂがオフするよう設計する必要がある。より具体的には、トランジスタ７０２Ｂの電流駆
動能力をトランジスタ７０１Ｂの電流駆動能力よりも高くすることが必要である。例えば
、トランジスタ７０２Ｂのチャネル長をトランジスタ７０１Ｂのチャネル長よりも小さく
する、又はトランジスタ７０２Ｂのチャネル幅をトランジスタ７０１Ｂのチャネル幅より
も大きくする必要がある。

＜実施の形態２に示した回路との相違＞
図６に示した第ｋのフリップフロップ回路（Ｆ_ｋ）は、インバータ回路６００と、ゲー
ト端子がインバータ回路６００の出力端子に電気的に接続され、第１端子が接地電位（Ｖ
ＳＳ）線に電気的に接続され、第２端子がインバータ回路６００の入力端子に電気的に接
続された第５のトランジスタ６０５とを有する。このように、インバータ回路６００と電
気的に接続された第５のトランジスタ６０５は、一度オンすると常にオンし続けることに
なる。第５のトランジスタ６０５がオン状態にあると、第３のトランジスタ６０３のゲー
ト端子の電位が接地電位（ＶＳＳ）に保たれることになる。そのため、第３のトランジス
タ６０３のゲート端子にノイズが侵入した場合であっても、第３のトランジスタ６０３が
オンすることがない。つまり、表示装置の画像若しくは映像に不良をきたすことがなく、
表示装置の性能を向上させることができる。

図６に示した第ｋの転送信号生成回路（Ｔ_ｋ）は、３つのトランジスタ６０６〜６０８
によって構成されるため、回路面積を低減させることが可能である。

＜変形例＞
本実施の形態では、フリップフロップ回路が５つのトランジスタ６０１〜６０５及びイ
ンバータ回路６００で構成され、転送信号生成回路が３つのトランジスタ６０６〜６０８
で構成される例について示したが、実施の形態は、当該構成に限定されない。例えば、第
ｋのフリップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）が共に、図６に
示した第ｋのフリップフロップ回路（Ｆ_ｋ）又は第ｋの転送信号生成回路（Ｔ_ｋ）と同一
の構成であってもよい。また、実施の形態２（図４）に示した回路と、本実施の形態（図
６）に示した回路とを組み合わせてフリップフロップ回路及び転送信号生成回路を構成し
てもよい。

また、本実施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ
（Ｆ_ｋ））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ_ｋ））として
、それぞれ第ｋの転送信号生成回路（Ｔ_ｋ）の出力信号及び第ｋ＋２のフリップフロップ
回路（Ｆ_ｋ＋２）の出力信号を適用したが本実施の形態の構成は、当該構成に限定されな
い。

（実施の形態４）
本実施の形態では、実施の形態１に示したフリップフロップ回路及び転送信号生成回路
に適用可能な回路の実施の形態２及び３とは異なる具体例について図８及び図９を用いて
説明する。

＜回路構成例＞
図８は、実施の形態１に示した第１のゲートドライバ１０３Ａが有する第ｋのフリップ
フロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）に適用可能な回路の一例を示
す図である。本実施の形態で示す第ｋのフリップフロップ回路（Ｆ_ｋ）は、第１のトラン
ジスタ８０１乃至第５のトランジスタ８０５と、制御回路８００とを有し、第ｋの転送信
号生成回路（Ｔ_ｋ）は、第６のトランジスタ８０６乃至第９のトランジスタ８０９を有す
る。なお、図８に示す回路は、図４に示した回路に制御回路８００及び第５のトランジス
タ８０５を付与し、且つ第６のトランジスタ８０６（図４における第５のトランジスタ４
０５に相当）の第１端子がゲート端子ではなく、電源電位（ＶＤＤ）線に電気的に接続さ
れた回路であると言い換えることができる。

第１のトランジスタ８０１、第２のトランジスタ８０２、及び第３のトランジスタ８０
３の電気的な接続関係は、図４及び図６に示した回路と同一であるため、実施の形態２の
説明を援用することとする。

制御回路８００は、第１の入力端子が第１のトランジスタ８０１の第２端子、第２のト
ランジスタ８０２の第２端子、及び第３のトランジスタ８０３のゲート端子に電気的に接
続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続される。

第４のトランジスタ８０４は、ゲート端子が制御回路８００の出力端子に電気的に接続
され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第３のトランジ
スタ８０３の第２端子及び第ｋの転送信号生成回路（Ｔ_ｋ）の第１の入力端子に電気的に
接続される。

第５のトランジスタ８０５は、ゲート端子が制御回路８００の出力端子に電気的に接続
され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第１のトランジ
スタ８０１の第２端子、第２のトランジスタ８０２の第２端子、第３のトランジスタ８０
３のゲート端子、及び制御回路８００の第１の入力端子に電気的に接続される。

第６のトランジスタ８０６は、ゲート端子が第ｋのフリップフロップ回路（Ｆ_ｋ）の出
力端子に電気的に接続され、第１端子が電源電位（ＶＤＤ）線に電気的に接続される。

第７のトランジスタ８０７、第８のトランジスタ８０８、及び第９のトランジスタ８０
９の電気的な接続関係は、図６に示した第６のトランジスタ６０６、第７のトランジスタ
６０７、及び第８のトランジスタ６０８と同一であるため、実施の形態２の説明を援用す
ることとする。

ただし、図８に示した回路を設計する際には以下のように設計する必要がある。

第ｋのフリップフロップ回路（Ｆ_ｋ）内（ダイオード接続された第１のトランジスタ８
０１）にＨレベルの信号が入力された際に、制御回路８００の入力端子にＨレベルの信号
が確実に入力されるよう設計される必要がある。より具体的には、第５のトランジスタ８
０５の電流駆動能力よりも第１のトランジスタ８０１の電流駆動能力を高くする必要があ
る。例えば、第１のトランジスタ８０１のチャネル幅を第５のトランジスタ８０５のチャ
ネル幅よりも大きくする必要がある。

また、図８に示した回路を設計する際にも実施の形態２で述べた点について留意するこ
とが好ましい。

すなわち、第１のトランジスタ８０１の電流駆動能力が、第６のトランジスタ８０６の
電流駆動能力よりも高いこと、第２のトランジスタ８０２の電流駆動能力が第７のトラン
ジスタ８０７の電流駆動能力よりも高いこと、第３のトランジスタ８０３の電流駆動能力
が第８のトランジスタ８０８の電流駆動能力よりも高いこと、第４のトランジスタ８０４
の電流駆動能力が第９のトランジスタ８０９の電流駆動能力よりも高いことが好ましい。

また、第ｋのフリップフロップ回路（Ｆ_ｋ）が有する第１のトランジスタ８０１〜第５
のトランジスタ８０５の中でも第３のトランジスタ８０３の電流駆動能力が最も高いこと
、第ｋの転送信号生成回路（Ｔ_ｋ）が有する第６のトランジスタ８０６〜第９のトランジ
スタ８０９の中でも、第８のトランジスタ８０８の電流駆動能力が最も高いことが好まし
い。

なお、図８には第ｋのフリップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ
_ｋ）についてのみ示すが、第ｋ＋１のフリップフロップ回路（Ｆ_ｋ＋１）及び第ｋ＋１の
転送信号生成回路（Ｔ_ｋ＋１）などにも図８の回路は適用可能である。ただし、実施の形
態２で述べたように一部の端子の電気的な接続関係は異なる。具体的な接続関係の相違は
、実施の形態２の説明を援用することとする。

図９（Ａ）、（Ｂ）は、図８に示した制御回路８００に適用可能な回路の具体例を示す
図である。図９（Ａ）、（Ｂ）において、「ＩＮ」と付記された配線が第１の入力配線で
あり、「ＣＫ」と付記された配線がクロック信号（ＣＫ）線に電気的に接続された第２の
入力配線であり、「ＯＵＴ」と付記された配線が出力配線である。

図９（Ａ）に示した制御回路８００Ａは、容量素子９０１Ａと、トランジスタ９０２Ａ
とによって構成される。

容量素子９０１Ａの一方の端子はクロック信号（ＣＫ）線に電気的に接続され、他方の
端子は制御回路８００Ａの出力端子に電気的に接続される。

トランジスタ９０２Ａのゲート端子は制御回路８００Ａの第１の入力端子に電気的に接
続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子は制御回路８０
０Ａの出力端子及び容量素子９０１Ａの他方の端子に電気的に接続される。

図５に示した期間ｔ３以降において、制御回路８００Ａの第１の入力端子には、Ｌレベ
ルの信号が入力され、トランジスタ９０２Ａがオフする。これにより、制御回路８００Ａ
の出力信号が浮遊状態になる。そのため、制御回路８００Ａの出力信号として、クロック
信号（ＣＫ）と同調した信号が出力される。

ただし、図８における制御回路８００として図９（Ａ）に示した制御回路８００Ａを適
用する場合、期間ｔ２から期間ｔ３へ変化する際に、容量素子９０１Ａの一方の端子の電
位がＬレベルに低下した後に制御回路８００Ａの出力端子が浮遊状態になるように設計す
る必要がある。

図９（Ｂ）に示した制御回路８００Ｂは、ダイオード接続されたトランジスタ９０１Ｂ
と、トランジスタ９０２Ｂと、トランジスタ９０３Ｂと、トランジスタ９０４Ｂとによっ
て構成される。

トランジスタ９０１Ｂのゲート端子及び第１端子はクロック信号（ＣＫ）線に電気的に
接続される。

トランジスタ９０２Ｂのゲート端子は制御回路８００Ｂの第１の入力端子に電気的に接
続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はトランジスタ
９０１Ｂの第２端子に電気的に接続される。

トランジスタ９０３Ｂのゲート端子はトランジスタ９０１Ｂの第２端子及びトランジス
タ９０２Ｂの第２端子に電気的に接続され、第１端子はクロック信号（ＣＫ）線に電気的
に接続され、第２端子は制御回路８００Ｂの出力端子に電気的に接続される。

トランジスタ９０４Ｂのゲート端子は制御回路８００Ｂの入力端子に電気的に接続され
、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子は制御回路８００Ｂの
出力端子及びトランジスタ９０３Ｂの第２端子に電気的に接続される。

ただし、図８における制御回路８００として図９（Ｂ）に示した制御回路８００Ｂを適
用する場合、トランジスタ９０２Ｂがオン時において、トランジスタ９０３Ｂがオフする
よう設計する必要がある。より具体的には、トランジスタ９０２Ｂの電流駆動能力をトラ
ンジスタ９０１Ｂの電流駆動能力よりも高くすることが必要である。例えば、トランジス
タ９０２Ｂのチャネル長をトランジスタ９０１Ｂのチャネル長よりも小さくする、又はト
ランジスタ９０２Ｂのチャネル幅をトランジスタ９０１Ｂのチャネル幅よりも大きくする
必要がある。

＜実施の形態２及び３に示した回路との相違＞
図９（Ａ）、（Ｂ）に示した制御回路８００Ａ、８００Ｂは、クロック信号（ＣＫ）又
はクロック信号（ＣＫ）に同調した信号を出力する。そのため、第３のトランジスタ８０
３のゲート端子にノイズが侵入した場合であっても、第４のトランジスタ８０４及び第５
のトランジスタ８０５がオンすることによって、ノイズを除去することができる。また、
第４のトランジスタ８０４及び第５のトランジスタ８０５が常にオンすることがなく、第
４のトランジスタ８０４及び第５のトランジスタ８０５の劣化を抑制することができる。
つまり、表示装置の映像に不良をきたすことがなく、表示装置の性能及び信頼性を向上さ
せることができる。

＜変形例＞
本実施の形態では、フリップフロップ回路が５つのトランジスタ８０１〜８０５及び制
御回路８００で構成され、転送信号生成回路が４つのトランジスタ８０６〜８０９で構成
される例について示したが、実施の形態は、当該構成に限定されない。例えば、第ｋのフ
リップフロップ回路（Ｆ_ｋ）及び第ｋの転送信号生成回路（Ｔ_ｋ）が共に、図８に示した
第ｋのフリップフロップ回路（Ｆ_ｋ）又は第ｋの転送信号生成回路（Ｔ_ｋ）と同一の構成
であってもよい。また、実施の形態２（図４）又は実施の形態３（図６）に示した回路と
、本実施の形態（図８）に示した回路とを組み合わせて、フリップフロップ回路及び転送
信号生成回路を構成してもよい。

（実施の形態５）
本実施の形態では、実施の形態２乃至４に示したフリップフロップ回路及び転送信号生
成回路が有するトランジスタの具体例について説明する。

当該トランジスタとして、様々な材料、構造のトランジスタを適用することができる。
つまり、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリ
コン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリ
コンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用い
ることができる。

薄膜トランジスタを用いて表示装置を製造する場合、様々なメリットがある。まず、薄
膜トランジスタは、単結晶シリコンを利用したトランジスタよりも低温で製造できるため
、表示装置の製造コストの削減、又は製造装置の大型化を図ることができる。また、薄膜
トランジスタは、製造温度が低いため、耐熱性の低い基板上に製造することができる。そ
のため、耐熱性の低い透光性を有する基板上にトランジスタを製造できる。また、薄膜ト
ランジスタは、膜厚が薄いため、トランジスタを形成する膜の一部に光を透過させること
ができる。そのため、開口率を向上させることができる。

また、当該トランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポ
ーラトランジスタなどを用いることも出来る。なお、当該トランジスタとしてＭＯＳ型ト
ランジスタを用いることにより、トランジスタのサイズを小さくすることができる。また
、当該トランジスタとしてバイポーラトランジスタを用いることにより、大きな電流を流
すことが出来る。そのため、回路を高速動作させることができる。なお、ＭＯＳ型トラン
ジスタとバイポーラトランジスタとを１つの基板に混在させて形成してもよい。これによ
り、低消費電力、小型化、高速動作などが実現できる。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよい薄膜トランジスタを製造することができる。そ
の結果、ゲートドライバ、ソースドライバ、及び信号処理回路（信号生成回路、ガンマ補
正回路、ＤＡ変換回路など）を基板上に一体形成することができる。

また、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。こ
のとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させること
も可能である。その結果、ソースドライバの一部（アナログスイッチなど）及びゲートド
ライバを基板上に一体形成することができる。なお、レーザー照射を行わない場合は、シ
リコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示する
ことができる。

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコン又は微結晶シリコンを製造
することもできる。

また、シリコンの結晶性の向上は、シリコン全体に対して行うことが望ましいが、それ
に限定されない。一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択
的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能であ
る。例えば、ゲートドライバ及びソースドライバなどの領域にのみレーザー光を照射して
もよい。その結果、回路の高速動作が必要である領域のみのシリコンの結晶性を向上させ
ることができる。画素部は、高速に動作させる必要性が低いため、結晶性が向上されなく
ても、問題なく画素回路を動作させることができる。これにより、結晶性を向上させる領
域が少なくて済むため、製造工程も短くすることができる。そのため、スループットが向
上し、表示装置の製造コストを低減できる。

また、当該トランジスタは、シリコンを用いたトランジスタに限定されない。当該トラ
ンジスタとして、シリコンゲルマニウム、ガリウムヒ素などの化合物半導体、又は酸化亜
鉛、インジウム及びガリウムを含む酸化亜鉛などの酸化物半導体を用いたトランジスタを
適用することもできる。また、これらの化合物半導体又は酸化物半導体の薄膜を有する薄
膜トランジスタを適用することもできる。これらは、低温において製造可能であるので、
例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板
、例えば、プラスチック基板又はフィルム基板などに直接トランジスタを形成することが
できる。なお、これらの化合物半導体又は酸化物半導体を、トランジスタのチャネル部分
に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半
導体又は酸化物半導体を配線、抵抗素子、画素電極、又は透光性を有する電極などとして
用いることもできる。それらは、トランジスタと同時に成膜又は形成することが可能なた
め、表示装置の製造コストが低減できる。

また、当該トランジスタとして、有機半導体やカーボンナノチューブを有するトランジ
スタを用いることもできる。これらにより、曲げることが可能な基板上にトランジスタを
形成することができる。このような基板を用いた表示装置は、衝撃耐性が高い。

また、当該トランジスタの製造方法は限定されない。当該製造方法として、フォトリソ
グラフィ法、インクジェット法、又は印刷法等を適用することができる。なお、インクジ
ェット法及び印刷法では、製造時にマスク（レチクル）を用いないため、トランジスタの
レイアウトを容易に変更することができる。さらに、レジストを用いずに製造することが
可能なため、材料費が安くなり、工程数を削減できる。また、必要な部分にのみ膜を付け
ることが可能であるため、材料が無駄にならず、表示装置の製造コストを低減できる。

また、当該トランジスタとして、ゲート端子が２個以上のマルチゲート構造のトランジ
スタを用いることもできる。マルチゲート構造にすると、チャネル領域が直列に接続され
るため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造
により、トランジスタのオフ電流の低減及び耐圧向上（信頼性の向上）を図ることができ
る。

また、当該トランジスタとして、チャネル領域の上下にゲート端子が配置されている構
造のトランジスタを適用することもできる。チャネル領域の上下にゲート端子が配置され
る構造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる
。つまり、チャネル領域が増えることになる。そのため、電流値の増加を図ることができ
る。さらに、チャネル領域の上下にゲート端子を配置することにより、空乏層ができやす
くなるため、Ｓ値の改善を図ることができる。

また、当該トランジスタとして、チャネル領域の上にゲート端子が配置されている構造
、チャネル領域の下にゲート端子が配置されている構造、順スタガ構造、逆スタガ構造、
チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチャ
ネル領域が直列に接続する構造などのトランジスタを適用することもできる。

また、当該トランジスタとして、チャネル領域（もしくはその一部）にソース端子やド
レイン端子が重なっている構造のトランジスタを用いることもできる。チャネル領域（も
しくはその一部）にソース端子やドレイン端子が重なる構造にすることによって、チャネ
ル領域の一部に電荷が溜まることにより、動作が不安定化することを防ぐことができる。

また、当該トランジスタとして、ＬＤＤ領域を設けた構造を適用することもできる。Ｌ
ＤＤ領域を設けることにより、オフ電流の低減又はトランジスタの耐圧向上（信頼性の向
上）を図ることができる。また、ＬＤＤ領域を設けることにより、飽和領域で動作する時
に、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化せず、電圧
・電流特性の傾きがフラットな特性にすることができる。

なお、当該トランジスタは、様々な基板を用いて形成することができる。つまり、基板
の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（
例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチッ
ク基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板
、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィ
ルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては
、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなど
がある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチ
レンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチ
ック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例
としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニル
などがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無
機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板
などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばら
つきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。
このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高
集積化を図ることができる。

また、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

（実施の形態６）
本実施の形態では、実施の形態１に示した表示装置を備えた電子機器の一例について、
図１１乃至図１３を用いて説明する。

図１１（Ａ）〜（Ｆ）、図１２（Ａ）〜（Ｄ）は、実施の形態１に示した表示装置を有
する電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、ス
ピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作ス
イッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、
角速度、回転数、距離、可視光、液、磁気、温度、化学物質、音声、時間、硬度、電場、
電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能
を含むもの）、マイクロフォン５００８、等を有することができる。これらの電子機器は
、表示部５００１に実施の形態１に示した表示装置が組み込まれている。

図１１（Ａ）はモバイルコンピュータを示した図であり、上述したものの他に、スイッ
チ５００９、赤外線ポート５０１０、等を有することができる。図１１（Ｂ）は記録媒体
を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）を示した図であり、上述し
たものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる
。図１１（Ｃ）はプロジェクタを示した図であり、上述したものの他に、光源５０３３、
投射レンズ５０３４、等を有することができる。図１１（Ｄ）は携帯型遊技機を示した図
であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１
１（Ｅ）はテレビ受像器を示した図であり、上述したものの他に、チューナ、画像処理部
、等を有することができる。図１１（Ｆ）は持ち運び型テレビ受像器を示した図であり、
上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図１２（Ａ）はディスプレイを示した図であり、上述したものの他に、支持台５０１８、
等を有することができる。図１２（Ｂ）はカメラを示した図であり、上述したものの他に
、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有するこ
とができる。図１２（Ｃ）はコンピュータを示した図であり、上述したものの他に、ポイ
ンティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を
有することができる。図１２（Ｄ）は携帯電話機を示した図であり、上述したものの他に
、アンテナ、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を
有することができる。

図１１（Ａ）〜（Ｆ）、図１２（Ａ）〜（Ｄ）に示した電子機器は、様々な機能を有す
ることができる。例えば、様々な情報（静止画、動画、テキスト、画像など）を表示部に
表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々
なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機
能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々
なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを
読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有
する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部
を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示
することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有
する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を
自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保
存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図
１１（Ａ）〜（Ｆ）、図１２（Ａ）〜（Ｄ）に示した電子機器が有することのできる機能
はこれらに限定されず、様々な機能を有することができる。

次に、建造物と一体にして設けられた電子機器の一例を、図１３（Ａ）、（Ｂ）を用い
て説明する。

図１３（Ａ）は、建造物と一体にして設けられた電子機器の一例を示した図である。当
該電子機器は、筐体５０２２、表示部５０２３、スピーカ５０２５等を備える。また、当
該電子機器は、リモコン装置５０２４によって操作することができる。当該電子機器は、
壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設
置可能である。

図１３（Ｂ）は、建造物と一体にして設けられた電子機器の一例を示した図である。当
該電子機器は、表示部５０２６を備え、浴槽５０２７の近傍に取り付けられている。入浴
者は、表示部５０２６の視聴が可能になる。

なお、本実施の形態において、建造物として壁、浴室を例としたが、本実施の形態はこ
れに限定されず、様々な建造物に表示パネルを設置することができる。

次に、移動体と一体として電子機器が設けられた例を、図１３（Ｃ）、（Ｄ）を用いて
説明する。

図１３（Ｃ）は、自動車に設けられた電子機器の一例を示した図である。当該電子機器
は、表示部５０２８を備え、自動車の車体５０２９に取り付けられている。当該電子機器
は、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる
。なお、当該電子機器は、ナビゲーション機能を有していてもよい。

図１３（Ｄ）は、旅客用飛行機に設けられた電子機器の一例を示した図である。より具
体的には、図１３（Ｄ）は、旅客用飛行機の座席上部の天井５０３０に設けられた当該電
子機器の使用時の形状について示した図である。当該電子機器は、天井５０３０とヒンジ
部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表
示部５０３１の視聴が可能になる。当該電子機器は乗客が操作することで情報を表示する
機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示し
たがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノ
レール、鉄道等を含む）、船舶等、様々なものに設置することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有し
、当該表示部に実施の形態１に示した表示装置が組み込まれていることを特徴とする。

本実施例では、転送信号生成回路を備えたゲートドライバにおける信号の鈍り及び遅延
の抑制効果を回路シミュレーションにより従来例と比較することで検証する。

図１４に従来のゲートドライバと本明細書のゲートドライバの回路シミュレーション用
のモデルを示す。図１４（Ａ）は従来のゲートドライバの構成を表す図であり、各フリッ
プフロップ回路の出力信号を次段のフリップフロップ回路のスタートパルス信号として用
いている。図１４（Ｂ）は本明細書のゲートドライバの構成を表す図であり、フリップフ
ロップ回路の間に転送信号生成回路が設けられている。

本実施例では、フリップフロップ回路及び転送信号生成回路が図４に示した回路によっ
て構成される場合のフリップフロップ回路の出力信号を回路シミュレーションによって計
算した。なお、計算ソフトには、ＰＳｐｉｃｅを用いた。また、フリップフロップ回路及
び転送信号生成回路を構成するトランジスタのしきい値電圧を８（Ｖ）、電界効果移動度
を０．５（ｃｍ^２／Ｖｓ）と仮定した。また、各ゲート線には、それぞれ１００（ｐＦ）
の寄生容量が形成されていると仮定した。さらに、クロック信号の電圧振幅を３０（Ｖ）
（Ｈレベルの電位を３０Ｖ、Ｌレベルの電位を０Ｖ）、接地電位を０（Ｖ）、クロック周
波数を４１．７（ｋＨｚ）（周期：２４（μｓ））と仮定した。

図１５に回路シミュレーションによって求めたフリップフロップ回路の出力信号を示す
。図１５に示すように本明細書のゲートドライバは信号の遅延及び鈍りが低減されている
ことが確認できた。

１００表示装置
１０１画素部
１０２ソースドライバ
１０３Ａ第１のゲートドライバ
１０３Ｂ第２のゲートドライバ
１０４_１ソース線
１０４_ｎソース線
１０５_１ゲート線
１０５_２ゲート線
１０５_３ゲート線
１０５_ｍゲート線
１０６Ａフレキシブルプリント基板
１０６Ｂフレキシブルプリント基板
１０７_１１画素
１０７_ｎｍ画素
４０１トランジスタ
４０２トランジスタ
４０３トランジスタ
４０４トランジスタ
４０５トランジスタ
４０６トランジスタ
４０７トランジスタ
４０８トランジスタ
６００インバータ回路
６００Ａインバータ回路
６００Ｂインバータ回路
６０１トランジスタ
６０２トランジスタ
６０３トランジスタ
６０４トランジスタ
６０５トランジスタ
６０６トランジスタ
６０７トランジスタ
６０８トランジスタ
７０１Ａトランジスタ
７０１Ｂトランジスタ
７０２Ａトランジスタ
７０２Ｂトランジスタ
７０３Ｂトランジスタ
７０４Ｂトランジスタ
８００制御回路
８００Ａ制御回路
８００Ｂ制御回路
８０１トランジスタ
８０２トランジスタ
８０３トランジスタ
８０４トランジスタ
８０５トランジスタ
８０６トランジスタ
８０７トランジスタ
８０８トランジスタ
８０９トランジスタ
９０１Ａ容量素子
９０１Ｂトランジスタ
９０２Ａトランジスタ
９０２Ｂトランジスタ
９０３Ｂトランジスタ
９０４Ｂトランジスタ
１００１画素部
１００２Ａ第１のゲートドライバ
１００２Ｂ第２のゲートドライバ
１００３_１ゲート線
１００３_２ゲート線
１００３_ｋゲート線
５０００筐体
５００１表示部
５００２第２表示部
５００３スピーカ
５００４ＬＥＤランプ
５００５操作キー
５００６接続端子
５００７センサ
５００８マイクロフォン
５００９スイッチ
５０１０赤外線ポート
５０１１記録媒体読込部
５０１５シャッターボタン
５０１６受像部
５０１８支持台
５０１９外部接続ポート
５０２０ポインティングデバイス
５０２１リーダ／ライタ
５０２２筐体
５０２３表示部
５０２４リモコン装置
５０２５スピーカ
５０２６表示部
５０２７浴槽
５０２８表示部
５０２９車体
５０３０天井
５０３１表示部
５０３２ヒンジ部
５０３３光源
５０３４投射レンズ

Claims

第１乃至第８のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタの電流供給能力は、前記第７のトランジスタの電流供給能力よりも大きく、
前記第４のトランジスタの電流供給能力は、前記第８のトランジスタの電流供給能力よりも大きいことを特徴とするゲートドライバ。
第１乃至第８のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのチャネル幅は、前記第７のトランジスタのチャネル幅よりも大きく、
前記第４のトランジスタのチャネル幅は、前記第８のトランジスタのチャネル幅よりも大きいことを特徴とするゲートドライバ。
第１乃至第８のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第７のトランジスタのＷ／Ｌよりも大きく、
前記第４のトランジスタのＷ／Ｌは、前記第８のトランジスタのＷ／Ｌよりも大きいことを特徴とするゲートドライバ。