Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6137468B2 - Semiconductor light emitting device - Google Patents
[go: Go Back, main page]

JP6137468B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP6137468B2
JP6137468B2 JP2013100910A JP2013100910A JP6137468B2 JP 6137468 B2 JP6137468 B2 JP 6137468B2 JP 2013100910 A JP2013100910 A JP 2013100910A JP 2013100910 A JP2013100910 A JP 2013100910A JP 6137468 B2 JP6137468 B2 JP 6137468B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor region
buffer layer
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013100910A
Other languages
Japanese (ja)
Other versions
JP2014222684A (en
Inventor
哲二 松尾
哲二 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013100910A priority Critical patent/JP6137468B2/en
Publication of JP2014222684A publication Critical patent/JP2014222684A/en
Application granted granted Critical
Publication of JP6137468B2 publication Critical patent/JP6137468B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は窒化ガリウム系化合物半導体を用いた半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device using a gallium nitride compound semiconductor.

GaN(窒化ガリウム)、GaAlN(窒化ガリウム アルミニウム)、InGaN(窒化インジウム ガリウム)、InGaAlN(窒化インジウム ガリウム アルミニウム)等の窒化ガリウム系化合物半導体を用いた例えば青色発光ダイオード等の半導体発光素子は公知である。
従来の典型的な発光素子は、サファイアから成る絶縁性基板、この絶縁性基板の一方の主面(上面)に形成された例えば日本の特開平4‐297023号公報に開示されてGaxAl1-xN(但し、xは0<x≦1の範囲の数値である。)から成るバッファ層、このバッファ層の上にエピタキシャル成長によって形成された窒化ガリウム系化合物半導体(例えばGaN)から成るn形半導体領域、このn形半導体領域の上にエピタキシャル成長法によって形成された窒化ガリウム系化合物半導体(例えばInGaN)から成る活性層、及びこの活性層の上にエピタキシャル成長法によって形成されたp形半導体領域を備えている。カソ−ド電極はn形半導体領域に接続され、アノ−ド電極はp形半導体領域に接続されている。
Semiconductor light-emitting elements such as blue light-emitting diodes using gallium nitride-based compound semiconductors such as GaN (gallium nitride), GaAlN (gallium aluminum nitride), InGaN (indium gallium nitride), InGaAlN (indium gallium nitride aluminum) are known. .
A conventional typical light emitting device is an insulating substrate made of sapphire, and is disclosed in, for example, Japanese Laid-Open Patent Publication No. 4-297003 formed on one main surface (upper surface) of this insulating substrate. Where x is a numerical value in the range of 0 <x ≦ 1), an n-type semiconductor region made of a gallium nitride compound semiconductor (for example, GaN) formed by epitaxial growth on the buffer layer, An active layer made of a gallium nitride-based compound semiconductor (for example, InGaN) is formed on the n-type semiconductor region by the epitaxial growth method, and a p-type semiconductor region is formed on the active layer by the epitaxial growth method. The cathode electrode is connected to the n-type semiconductor region, and the anode electrode is connected to the p-type semiconductor region.

ところで、絶縁性基板としてサファイアを用いた場合、サファイアは高価であるため、発光素子のコストが高くなった。このような問題を解決するため、窒化物半導体層を安価なシリコン基板上に形成することによって低コスト化が図られている。
しかし、シリコン基板の格子定数と窒化物半導体層の格子定数は大きく異なり、更に、熱膨張係数も異なる。このため、エピタキシャル成長によってシリコン基板上に形成された窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、窒化物半導体層にクラックが発生したり、結晶品質が低下したりしやすい。
この問題を回避するために、例えば日本の特開2003‐115606号公報には、シリコン基板と窒化物半導体からなる機能層との間に、窒化物半導体のバッファ層を配置した半導体発光素子が提案されている。
By the way, when sapphire is used as an insulating substrate, since sapphire is expensive, the cost of the light emitting element is increased. In order to solve such a problem, the cost is reduced by forming a nitride semiconductor layer on an inexpensive silicon substrate.
However, the lattice constant of the silicon substrate and the lattice constant of the nitride semiconductor layer are greatly different, and the thermal expansion coefficient is also different. For this reason, large strain energy is generated in the nitride semiconductor layer formed on the silicon substrate by epitaxial growth. As a result, the nitride semiconductor layer is likely to crack, and the crystal quality is likely to deteriorate.
In order to avoid this problem, for example, Japanese Unexamined Patent Application Publication No. 2003-115606 proposes a semiconductor light emitting device in which a nitride semiconductor buffer layer is disposed between a silicon substrate and a functional layer made of a nitride semiconductor. Has been.

特開平4‐297023号公報Japanese Patent Laid-Open No. 4-297023 特開2003‐115606号公報Japanese Patent Laid-Open No. 2003-115606

近年、このような半導体発光素子の照明用途への普及により、半導体発光素子の更なる結晶品質の向上による素子特性、信頼性の改善や、電気伝導性の向上が求められている。このような課題に鑑み、本発明は、従来よりもエピタキシャル成長膜の結晶品質を向上させることができ、電気伝導性の向上を図ることが可能な半導体発光素子を提供することにある。   In recent years, with the widespread use of such semiconductor light-emitting elements for lighting applications, improvement of element characteristics and reliability by further improvement of crystal quality of the semiconductor light-emitting elements and improvement of electrical conductivity have been demanded. In view of such problems, it is an object of the present invention to provide a semiconductor light emitting device capable of improving the crystal quality of an epitaxially grown film as compared with the prior art and capable of improving electrical conductivity.

本発明の一態様によれば、窒化ガリウム系化合物半導体を有する半導体発光素子であって、シリコン又はシリコン化合物から成る基板と、前記基板の一方の主面上に配置されるバッファ層と、発光機能を得るために前記バッファ層の上に配置された窒化ガリウム系化合物層を含んでいる半導体領域とを備え、前記バッファ層は、AlxGa1-xN(但し、xは0<x≦1を満足する数値である。)から成る第1の層と、GaN又はAlyGa1-yN(但し、yはy<x及び0<y<1を満足する数値である。)から成る第2の層と、AlzGa1-zN(但し、zはy<z≦xを満足する数値である。)から成る第3の層とを有し、前記第2の層と前記第3の層とが交互に積層されて複合層を形成し、前記第1の層と前記複合層が交互に積層され、前記バッファ層全体の平均Al組成が14〜30%の範囲であり、且つ前記半導体領域全体の平均Al組成が3%以下であることを特徴とする。


According to one aspect of the present invention, a semiconductor light emitting device having a gallium nitride-based compound semiconductor, a substrate made of silicon or a silicon compound, a buffer layer disposed on one main surface of the substrate, and a light emitting function And a semiconductor region including a gallium nitride-based compound layer disposed on the buffer layer, wherein the buffer layer is AlxGa1-xN (where x is a numerical value satisfying 0 <x ≦ 1). A second layer consisting of GaN or AlyGa1-yN (where y is a numerical value satisfying y <x and 0 <y <1), and AlzGa1-zN. (Where z is a numerical value satisfying y <z ≦ x), and the second layer and the third layer are alternately laminated to form a composite layer. The buffer layer is formed by alternately stacking the first layer and the composite layer. The average Al composition of the entire layer is in the range of 14 to 30%, and the average Al composition of the entire semiconductor region is 3% or less .


本発明によれば、従来よりもエピタキシャル成長膜の結晶品質を向上させることができ、電気伝導性の向上を図ることが可能な半導体発光素子を提供することができる。   According to the present invention, it is possible to provide a semiconductor light-emitting element capable of improving the crystal quality of an epitaxially grown film as compared with the prior art and capable of improving electrical conductivity.

本発明の実施形態に係る半導体発光素子の構成を示す模式図である。It is a schematic diagram which shows the structure of the semiconductor light-emitting device concerning embodiment of this invention. 従来例と本発明の実施形態に係る半導体発光素子の特性を比較した表である。It is the table | surface which compared the characteristic of the conventional example and the semiconductor light-emitting device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体発光素子のバッファ層全体の平均Al組成の変化に対する半導体領域のエピタキシャル膜に生じたクラック長を示した図である。It is the figure which showed the crack length which arose in the epitaxial film of the semiconductor region with respect to the change of the average Al composition of the whole buffer layer of the semiconductor light-emitting device concerning embodiment of this invention. 本発明の実施形態に係る半導体発光素子の変形例の構成を示す模式図である。It is a schematic diagram which shows the structure of the modification of the semiconductor light-emitting device which concerns on embodiment of this invention.

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各領域の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and ratios of thicknesses of the respective regions are different from actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

図1に示す本発明の実施形態に従う青色発光ダイオード1は、発光機能を得るための複数の窒化ガリウム系化合物層から成る半導体領域10と、主面の結晶面方位が(111)のシリコン半導体から成るサブストレート即ち基板11と、バッファ層12とを有している。 A blue light emitting diode 1 according to the embodiment of the present invention shown in FIG. 1 includes a semiconductor region 10 composed of a plurality of gallium nitride compound layers for obtaining a light emitting function, and a silicon semiconductor whose principal plane crystal plane orientation is (111). And a substrate 11 and a buffer layer 12.

発光機能を有する半導体領域10は、GaN(窒化ガリウム)から成る第1の半導体領域としてのn形半導体領域13、p形のInGaN(窒化インジウムガリウム)から成る発光層即ち活性層14、及び第2の半導体領域としてのGaN(窒化ガリウム)から成るp形半導体領域15とから成る。基板11とバッファ層12と発光機能を有する半導体領域10との積層体から成る基体16の一方の主面(上面)即ちp形半導体領域15の表面上に第1の電極としてのアノード電極17が配置され、この基体16の他方の主面(下面)即ち基板11の他方の主面に第2の電極としてのカソード電極18が配置されている。バッファ層12、n形半導体領域13、活性層14、及びp形半導体領域15は、基板11の上に順次にそれぞれの結晶方位を揃えてエピタキシャル成長させたものである。 The semiconductor region 10 having a light emitting function includes an n-type semiconductor region 13 as a first semiconductor region made of GaN (gallium nitride), a light-emitting layer or active layer 14 made of p-type InGaN (indium gallium nitride), and a second layer. And a p-type semiconductor region 15 made of GaN (gallium nitride) as the semiconductor region. An anode electrode 17 as a first electrode is formed on one main surface (upper surface) of the base 16 formed of a laminate of the substrate 11, the buffer layer 12, and the semiconductor region 10 having a light emitting function, that is, on the surface of the p-type semiconductor region 15. A cathode electrode 18 as a second electrode is disposed on the other main surface (lower surface) of the base 16, that is, the other main surface of the substrate 11. The buffer layer 12, the n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15 are epitaxially grown on the substrate 11 with the respective crystal orientations sequentially aligned.

基板11は、導電形決定不純物を含むシリコン単結晶から成る。この基板11の不純物濃度は、5×1018 cm-3 〜5×1019 cm-3 程度であり、この基板11の抵抗率は0.0001Ω・cm〜0.01Ω・cm程度である。この実施形態の基板11はAs(砒素)が導入されたn形シリコンから成る。抵抗率が比較的低い基板11はアノ−ド電極17とカソード電極18との間の電流通路として機能する。また、基板11は、比較的厚い約350μmの厚みを有し、p形半導体領域15、活性層14及びn形半導体領域13から成る発光機能を有する半導体領域10及びバッファ層12の支持体として機能する。 The substrate 11 is made of a silicon single crystal containing a conductivity determining impurity. The impurity concentration of the substrate 11 is about 5 × 10 18 cm −3 to 5 × 10 19 cm −3, and the resistivity of the substrate 11 is about 0.0001 Ω · cm to 0.01 Ω · cm. The substrate 11 of this embodiment is made of n-type silicon into which As (arsenic) is introduced. The substrate 11 having a relatively low resistivity functions as a current path between the anode electrode 17 and the cathode electrode 18. The substrate 11 has a relatively thick thickness of about 350 μm, and functions as a support for the semiconductor region 10 having the light emitting function and the buffer layer 12 including the p-type semiconductor region 15, the active layer 14, and the n-type semiconductor region 13. To do.

基板11上に配置されたバッファ層12は、複数の第1の層12aと複数の第2の層12bと複数の第3の層12cが一定の順序で積層された多層構造となっている。図1では、基板11上に第1の層12a、第2の層12b、第3の層12c、第2の層12b、第3の層12c、第2の層12b、第1の層12aの順序で積層を繰り返して形成されている。言い換えると、第2の層12bと第3の層12cを繰り返して積層することで形成される複合層20と第1の層12aを交互に積層することで、多層構造のバッファ層12が形成される。
図1では、図示の都合上、バッファ層12が複合層20と第1の層12aを2回繰り返して形成されているが、実際には、バッファ層12は、複合層20と第1の層12aを60回繰り返して形成している。
The buffer layer 12 disposed on the substrate 11 has a multilayer structure in which a plurality of first layers 12a, a plurality of second layers 12b, and a plurality of third layers 12c are stacked in a certain order. In FIG. 1, the first layer 12a, the second layer 12b, the third layer 12c, the second layer 12b, the third layer 12c, the second layer 12b, and the first layer 12a are formed on the substrate 11. The layers are repeatedly formed in order. In other words, the composite layer 20 formed by repeatedly laminating the second layer 12b and the third layer 12c and the first layer 12a are alternately laminated to form the buffer layer 12 having a multilayer structure. The
In FIG. 1, for convenience of illustration, the buffer layer 12 is formed by repeating the composite layer 20 and the first layer 12 a twice. Actually, however, the buffer layer 12 is composed of the composite layer 20 and the first layer. 12a is repeated 60 times.

第1の層12aは、n形導電形決定不純物としてのSi(シリコン)を含み且つ化学式Alx Ga1-x Nここで、xは0<x≦1を満足する任意の数値、で示すことができる材料で形成される。即ち、第1の層12aは、AlN(窒化アルミニウム)又はAlGaN(窒化アルミニウム ガリウム)で形成される。図1の実施形態では、前記式のxが1とされた材料に相当するAlN(窒化アルミニウム)が第1の層12aに使用されている。第1の層12aのAlNは絶縁性を有するが、実施形態ではn形導電形決定不純物としてのSi(シリコン)が含まれているので、電気抵抗が比較的小さい。 The first layer 12a includes Si (silicon) as an n-type conductivity determining impurity and has a chemical formula of Al x Ga 1-x N, where x is an arbitrary value satisfying 0 <x ≦ 1 It is made of a material that can That is, the first layer 12a is made of AlN (aluminum nitride) or AlGaN (aluminum gallium nitride). In the embodiment of FIG. 1, AlN (aluminum nitride) corresponding to a material in which x in the above formula is 1 is used for the first layer 12a. Although AlN of the first layer 12a has an insulating property, in the embodiment, Si (silicon) as an n-type conductivity determining impurity is included, so that the electric resistance is relatively small.

第2の層12bは、GaN(窒化ガリウム)、又は化学式AlyGa1-yNここで、yは、y<x及び0<y<1を満足する任意の数値、で示すことができる材料から成るn形半導体の極く薄い膜である。第2の層12bとしてAlyGa1-yNから成るn形半導体を使用する場合には、第2の層12bの電気抵抗の増大を抑えるために、yを0<y<0.3を満足する値即ち0より大きく且つ0.3よりも小さくすることが望ましい。yが0.3以上となると不純物ドーピングの効率が減少してキャリア密度が低下し、電気抵抗が増大してしまうからである。なお、この実施形態では電気抵抗が小さくなるように第2の層12bがGaNからなる。また、第2の層12bは、n形不純物としてシリコンを含むことが望ましい。 The second layer 12b is made of GaN (gallium nitride) or a chemical formula Al y Ga 1-y N, where y is a material that can be expressed by any numerical value satisfying y <x and 0 <y <1. It is a very thin film of n-type semiconductor. When an n-type semiconductor composed of Al y Ga 1-y N is used as the second layer 12b, y is set to 0 <y <0.3 in order to suppress an increase in the electric resistance of the second layer 12b. It is desirable to satisfy a satisfactory value, that is, greater than 0 and less than 0.3. This is because when y is 0.3 or more, the efficiency of impurity doping decreases, the carrier density decreases, and the electrical resistance increases. In this embodiment, the second layer 12b is made of GaN so as to reduce the electric resistance. The second layer 12b desirably includes silicon as an n-type impurity.

第3の層12cは、化学式AlzGa1-zNここで、zは、y<z≦xを満足する任意の数値、で示すことができる材料から成るn形半導体の極く薄い膜である。第3の層12cとしてAlz Ga1-zNから成るn形半導体を使用する場合には、第2の層と第3の層とが交互に積層されている複合層20の電気伝導性を向上させるために、zをy<z且つ0<z<0.5を満足する値即ちyよりも大きく且つ0.5よりも小さくすることが望ましい。第3の層12cと第2の層12bの間に形成されるヘテロ界面では、バンド不連続により形成されるキャリア溜まりが発生する。zをy<z且つ0<z<0.5とすることにより、界面に沿った方向すなわち、青色発光ダイオード1の面内方向の電気伝導が飛躍的に向上する。
また、好ましくはz−y>0.1さらに好ましくはz−y>0.2とする。これにより青色発光ダイオード1の面内方向の発光均一性が飛躍的に向上する。
一方、zが0.5以上の場合は、不純物ドーピングの効率が減少してキャリア密度が低下してしまい、第3の層12cの縦方向の電気抵抗、すなわち基板11から半導体領域10に向かう電気抵抗が増大してしまう。
なお、この実施形態では面内方向の電気伝導を大きくするとともに、縦方向の電気抵抗が最も小さくなるように、第2の層13bがAl0.2Ga0.8Nからなる。また、第3の層12cは、n形不純物としてシリコンを含むことが望ましい。
The third layer 12c has the formula Al z Ga 1-z N, where, z is an arbitrary numerical value, n-type semiconductor of very thin film made of a material which can be shown by satisfying the y <z ≦ x is there. When an n-type semiconductor composed of Al z Ga 1-z N is used as the third layer 12c, the electrical conductivity of the composite layer 20 in which the second layer and the third layer are alternately stacked is set. In order to improve, it is desirable that z is a value satisfying y <z and 0 <z <0.5, that is, larger than y and smaller than 0.5. At the heterointerface formed between the third layer 12c and the second layer 12b, a carrier pool formed by band discontinuity occurs. By setting z to y <z and 0 <z <0.5, the electric conduction in the direction along the interface, that is, the in-plane direction of the blue light emitting diode 1 is dramatically improved.
Preferably, zy> 0.1, more preferably zy> 0.2. Thereby, the light emission uniformity in the in-plane direction of the blue light emitting diode 1 is dramatically improved.
On the other hand, when z is 0.5 or more, the impurity doping efficiency is reduced and the carrier density is lowered, and the vertical electric resistance of the third layer 12c, that is, the electric current from the substrate 11 toward the semiconductor region 10 is obtained. Resistance will increase.
In this embodiment, the second layer 13b is made of Al 0.2 Ga 0.8 N so as to increase the electric conduction in the in-plane direction and minimize the electric resistance in the vertical direction. The third layer 12c desirably includes silicon as an n-type impurity.

バッファ層12の第1の層12aの厚みは、好ましくは0.5nm〜10nm、より好ましくは1nm〜8nmである。第1の層12aの厚みが0.5nm未満の場合には、バッファ層12の上面に形成される半導体領域10の平坦性が良好に保てなくなる。第1の層12aの厚みが10nmを超えると、量子力学的トンネル効果を良好に得ることができなくなり、バッファ層12の電気的抵抗が増大する。 The thickness of the first layer 12a of the buffer layer 12 is preferably 0.5 nm to 10 nm, more preferably 1 nm to 8 nm. When the thickness of the first layer 12a is less than 0.5 nm, the flatness of the semiconductor region 10 formed on the upper surface of the buffer layer 12 cannot be kept good. When the thickness of the first layer 12a exceeds 10 nm, the quantum mechanical tunnel effect cannot be obtained satisfactorily, and the electrical resistance of the buffer layer 12 increases.

第2の層12bの厚みは、好ましくは2nm以上10nm未満であり、より好ましくは6nm以上10nm未満である。第2の層12bの厚みが2nm未満の場合には、バッファ層12の平坦性さらにはその上に形成される半導体領域10の平坦性が良好に保てなくなる。厚みが10nm以上となると、エピタキシャル膜にクラックが発生してしまう。 The thickness of the second layer 12b is preferably 2 nm or more and less than 10 nm, and more preferably 6 nm or more and less than 10 nm. When the thickness of the second layer 12b is less than 2 nm, the flatness of the buffer layer 12 and further the flatness of the semiconductor region 10 formed thereon cannot be maintained well. If the thickness is 10 nm or more, cracks occur in the epitaxial film.

第3の層12cの厚みは、好ましくは0.5nm〜2nm、より好ましくは0.75nm〜1.5nmである。厚みが0.5nm未満の場合には、界面に沿った方向、すなわち青色発光ダイオード1の面内方向の電気伝導の向上効果が得られない。一方で厚みが2nm以上の場合には、縦方向の電気抵抗、すなわち基板11から半導体領域10に向かう電気抵抗が増大してしまう。 The thickness of the third layer 12c is preferably 0.5 nm to 2 nm, more preferably 0.75 nm to 1.5 nm. When the thickness is less than 0.5 nm, the effect of improving electrical conduction in the direction along the interface, that is, the in-plane direction of the blue light emitting diode 1 cannot be obtained. On the other hand, when the thickness is 2 nm or more, the electrical resistance in the vertical direction, that is, the electrical resistance from the substrate 11 toward the semiconductor region 10 increases.

第2の層12bと第3の層12cとが交互に積層されている複合層20があり、第1の層12aと前記複合層20が少なくとも交互に積層されて成るバッファ層12全体の平均Al組成は14〜30%であり、且つ前記バッファ層12の上に配置された複数の窒化ガリウム系化合物層を含んでいる半導体領域10全体の平均Al組成を3%以下とする。これにより、バッファ層12と半導体領域10の内部歪みのバランスが適正になり、エピタキシャル膜に生じるクラックを抑制して、半導体領域10の結晶品質を向上させることができる。
半導体領域10を発光ダイオードやトランジスタ、受光素子、発電素子とする場合、半導体領域10全体の平均Al組成を3%以下にすることで、クラックを抑制し、結晶欠陥が少ない半導体素子を得ることができる。
There is a composite layer 20 in which the second layer 12b and the third layer 12c are alternately stacked, and the average Al of the entire buffer layer 12 in which the first layer 12a and the composite layer 20 are at least alternately stacked. The composition is 14 to 30%, and the average Al composition of the entire semiconductor region 10 including a plurality of gallium nitride compound layers disposed on the buffer layer 12 is set to 3% or less. As a result, the internal strain balance between the buffer layer 12 and the semiconductor region 10 becomes appropriate, cracks generated in the epitaxial film can be suppressed, and the crystal quality of the semiconductor region 10 can be improved.
When the semiconductor region 10 is a light emitting diode, a transistor, a light receiving element, or a power generating element, by making the average Al composition of the entire semiconductor region 10 3% or less, cracks can be suppressed and a semiconductor element with few crystal defects can be obtained. it can.

更に半導体領域10の結晶品質を向上させるためには、半導体領域10のエピタキシャル膜厚を厚く形成する必要がある。しかし、例えば特許文献2に示される従来例のように、第1の層12a(AlN)を0.5〜10nmの厚さとし、第2の層12b(GaN)を10〜300nmの厚さで繰り返し形成したバッファ層では、半導体領域10の膜厚を厚くするとエピタキシャル膜にクラックが発生するという問題が生じる。これは、第2の層12bが10〜300nmと厚いため、バッファ層内での応力緩和が十分に行われないためである。 Further, in order to improve the crystal quality of the semiconductor region 10, it is necessary to increase the epitaxial film thickness of the semiconductor region 10. However, for example, as in the conventional example shown in Patent Document 2, the first layer 12a (AlN) is 0.5 to 10 nm thick, and the second layer 12b (GaN) is repeatedly 10 to 300 nm thick. In the formed buffer layer, there is a problem that cracks occur in the epitaxial film when the thickness of the semiconductor region 10 is increased. This is because the second layer 12b is as thick as 10 to 300 nm, so that stress relaxation is not sufficiently performed in the buffer layer.

図2は、本発明に係るバッファ層12と、従来例に係る第1の層12aと第2の層12bの繰り返しによるバッファ層(第3の層12cを有さない)における、半導体領域10のエピタキシャル膜に生じたクラック長(mm)を比較した図である。具体的には、本発明に係るバッファ層12は、第1の層12aをAlNで5nm形成し、第2の層12bをGaNで8nm形成し、第3の層12cをAl0.2Ga0.8Nで形成した。なお、第3の層12cの厚さを変化(比較例1:0.75nm、比較例2:1nm、比較例3:1.25nm)させた構造で比較を実施した。
また、従来例に係るバッファ層としては、第1の層12aをAlNで5nm形成し、第3の層12cは含めずに、第2の層12bをGaNで24nm形成した。
FIG. 2 shows the semiconductor region 10 in the buffer layer 12 according to the present invention and the buffer layer (without the third layer 12c) by repeating the first layer 12a and the second layer 12b according to the conventional example. It is the figure which compared the crack length (mm) which arose in the epitaxial film. Specifically, in the buffer layer 12 according to the present invention, the first layer 12a is made of AlN with a thickness of 5 nm, the second layer 12b is made of GaN with a thickness of 8 nm, and the third layer 12c is made of Al 0.2 Ga 0.8 N. Formed. The comparison was performed with a structure in which the thickness of the third layer 12c was changed (Comparative Example 1: 0.75 nm, Comparative Example 2: 1 nm, Comparative Example 3: 1.25 nm).
Further, as the buffer layer according to the conventional example, the first layer 12a was formed with AlN at 5 nm, and the second layer 12b was formed with GaN at 24 nm without including the third layer 12c.

図2に示す通り、従来例の構造におけるエピタキシャル膜に生じたクラック長は10mmであるのに対し、本発明に係るバッファ層12の構造では、比較例1及び3では3mm、比較例2では2mmである。このことから、本発明に係るバッファ層12の構造においては、従来例と比較して、半導体領域10のエピタキシャル膜に生じたクラック長は短く、第3の層12cを配置した効果が顕著に表れていることが分かる。すなわち、従来例のように第2の層12bを24nmで形成するより、本発明に係るバッファ層のように、第2の層12bを8nmの3層とし、各第2の層12bの間に第3の層12cを配置した構造とすることで、バッファ層12内の応力緩和が十分に行われ、半導体領域10のエピタキシャル膜のクラックの発生を抑制することができる。このとき、最もクラックが抑制できた条件は、複合層20全体の平均Al組成が10%以下であり、且つ第3の層12cをAlzGa1-zN(z<0.5)とした場合である。 As shown in FIG. 2, the crack length generated in the epitaxial film in the structure of the conventional example is 10 mm, whereas in the structure of the buffer layer 12 according to the present invention, 3 mm in Comparative Examples 1 and 3 and 2 mm in Comparative Example 2 It is. Therefore, in the structure of the buffer layer 12 according to the present invention, the crack length generated in the epitaxial film of the semiconductor region 10 is shorter than in the conventional example, and the effect of disposing the third layer 12c is noticeable. I understand that That is, rather than forming the second layer 12b with a thickness of 24 nm as in the conventional example, the second layer 12b has three layers with a thickness of 8 nm as in the buffer layer according to the present invention, and between the second layers 12b. By adopting a structure in which the third layer 12c is arranged, the stress in the buffer layer 12 is sufficiently relaxed, and the occurrence of cracks in the epitaxial film in the semiconductor region 10 can be suppressed. At this time, the conditions under which the crack was most suppressed were that the average Al composition of the entire composite layer 20 was 10% or less, and the third layer 12c was Al z Ga 1-z N (z <0.5). Is the case.

さらにバッファ層12全体の平均Al組成を調整することもクラックを抑制するために重要である。図3は、バッファ層12全体の平均Al組成の変化に対する半導体領域10のエピタキシャル膜に生じたクラック長を示したものである。図3に示す通り、バッファ層12全体の平均Al組成を14〜30%とすることで、半導体領域10のエピタキシャル膜のクラック長を5mm未満に抑えられている。これは、バッファ層12全体の平均Al組成を14〜30%未満の場合に、半導体領域10とバッファ層12の平均的な格子定数差に起因した圧縮応力を半導体領域10に加えることが出来るからである。これにより、半導体領域10と基板11との熱膨張係数差に起因する引張応力が緩和され、半導体領域10の総合的な内部応力を減少させることが出来る。
しかし、バッファ層12全体の平均Al組成が14%未満の場合、半導体領域10に有効な圧縮応力を加えることが出来なくなるため、クラックや結晶欠陥が発生してしまう。また、バッファ層12全体の平均Al組成が30%を超えると、バッファ層12に発生する引張応力が増加して、バッファ層12自体がクラック発生原因になってしまう。
そのため、バッファ層12全体の平均Al組成を14〜30%とすることで、半導体領域10のエピタキシャル膜に生じるクラックを抑制することが可能となる。
Furthermore, adjusting the average Al composition of the entire buffer layer 12 is also important for suppressing cracks. FIG. 3 shows the crack length generated in the epitaxial film of the semiconductor region 10 with respect to the change in the average Al composition of the entire buffer layer 12. As shown in FIG. 3, the crack length of the epitaxial film in the semiconductor region 10 is suppressed to less than 5 mm by setting the average Al composition of the entire buffer layer 12 to 14 to 30%. This is because when the average Al composition of the entire buffer layer 12 is less than 14 to 30%, compressive stress due to an average lattice constant difference between the semiconductor region 10 and the buffer layer 12 can be applied to the semiconductor region 10. It is. Thereby, the tensile stress resulting from the difference in thermal expansion coefficient between the semiconductor region 10 and the substrate 11 is relaxed, and the total internal stress of the semiconductor region 10 can be reduced.
However, when the average Al composition of the entire buffer layer 12 is less than 14%, effective compressive stress cannot be applied to the semiconductor region 10, and cracks and crystal defects are generated. In addition, if the average Al composition of the entire buffer layer 12 exceeds 30%, the tensile stress generated in the buffer layer 12 increases, and the buffer layer 12 itself causes cracks.
Therefore, the crack which arises in the epitaxial film of the semiconductor region 10 can be suppressed by setting the average Al composition of the entire buffer layer 12 to 14 to 30%.

また、半導体領域10に有効な圧縮応力を加えるためには、第1の層12aと複合層20の交互に積層される繰り返し数が20回以上になる条件が好ましい。これはバッファ層12全体の膜厚を厚くすることで半導体領域10に、より圧縮応力が加わるからである。更に好ましくは、繰り返し数は50回以上とするとよい。 Further, in order to apply an effective compressive stress to the semiconductor region 10, it is preferable that the first layer 12 a and the composite layer 20 be alternately stacked repeatedly 20 times or more. This is because compressive stress is applied to the semiconductor region 10 by increasing the film thickness of the entire buffer layer 12. More preferably, the number of repetitions is 50 times or more.

なお、図1の実施形態では、第1の層12aの厚みが5nmであり、第2の層12bの厚みが8nmであり、第3の層12cの厚みが1nmであり、バッファ層12の全体の厚みが1865nmとなるよう形成した。 In the embodiment of FIG. 1, the thickness of the first layer 12a is 5 nm, the thickness of the second layer 12b is 8 nm, the thickness of the third layer 12c is 1 nm, and the entire buffer layer 12 is formed. Was formed to have a thickness of 1865 nm.

図4は、本発明の実施形態に係る半導体発光素子の変形例を示す。第1の層12aと前記複合層20が交互に積層されているバッファ層12の基板11に近い側のみ、すなわち、バッファ層12と基板11の一方の主面の間に、Inを含む窒化物半導体層19を挿入することで、基板11とバッファ層12の間の接触抵抗を低減することが出来る。例えば基板11上にIn0.05Ga0.95Nの層を10〜50nm形成し、その上に第1の層12aを形成したバッファ層12とすることで、基板11とバッファ層12の間の接触抵抗を低減することができる。
また、例えば基板11上に第1の層12aを形成した後に、In0.05Ga0.95Nの層を10〜50nm挿入し、その上に第1の層12aを形成したバッファ層12とすることでも、基板11とバッファ層12の間の接触抵抗を低減することができる。
これはInを添加することで、第1の層12aとの界面での格子定数、バンドギャップの差が大きくなり、ヘテロ界面に局所的に発生するキャリア密度が上昇して接触抵抗が減少するからである。
FIG. 4 shows a modification of the semiconductor light emitting device according to the embodiment of the present invention. Nitride containing In only on the side close to the substrate 11 of the buffer layer 12 in which the first layers 12a and the composite layer 20 are alternately stacked, that is, between the buffer layer 12 and one main surface of the substrate 11 By inserting the semiconductor layer 19, the contact resistance between the substrate 11 and the buffer layer 12 can be reduced. For example, by forming a layer of In 0.05 Ga 0.95 N on the substrate 11 with a thickness of 10 to 50 nm and forming the buffer layer 12 with the first layer 12a formed thereon, the contact resistance between the substrate 11 and the buffer layer 12 is reduced. Can be reduced.
Further, for example, after the first layer 12a is formed on the substrate 11, a layer of In 0.05 Ga 0.95 N is inserted by 10 to 50 nm, and the buffer layer 12 having the first layer 12a formed thereon is formed. The contact resistance between the substrate 11 and the buffer layer 12 can be reduced.
This is because the addition of In increases the difference in lattice constant and band gap at the interface with the first layer 12a, increasing the density of carriers generated locally at the heterointerface and reducing the contact resistance. It is.

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

1・・・青色発光ダイオード
10・・・半導体領域
11・・・基板
12・・・バッファ層
12a・・・第1の層
12b・・・第2の層
12c・・・第3の層
13・・・n型半導体領域
14・・・活性層
15・・・p型半導体領域
16・・・基体
17・・・アノード電極
18・・・カソード電極
19・・・Inを含む窒化物半導体層
20・・・複合層

DESCRIPTION OF SYMBOLS 1 ... Blue light emitting diode 10 ... Semiconductor region 11 ... Substrate 12 ... Buffer layer 12a ... 1st layer 12b ... 2nd layer 12c ... 3rd layer 13 .. n-type semiconductor region 14... Active layer 15... P-type semiconductor region 16 .. base 17... Anode electrode 18. ..Composite layer

Claims (2)

窒化ガリウム系化合物半導体を有する半導体発光素子であって、
シリコン又はシリコン化合物から成る基板と、
前記基板の一方の主面上に配置されるバッファ層と、
発光機能を得るために前記バッファ層の上に配置された窒化ガリウム系化合物層を含んでいる半導体領域と、
を備え、前記バッファ層は、
AlxGa1-xN(但し、xは0<x≦1を満足する数値である。)から成る第1の層と、
GaN又はAlyGa1-yN(但し、yはy<x及び0<y<1を満足する数値である。)から成る第2の層と、
AlzGa1-zN(但し、zはy<z≦xを満足する数値である。)から成る第3の層と、
を有し、
前記第2の層と前記第3の層とが交互に積層されて複合層を形成し、
前記第1の層と前記複合層が交互に積層され、
前記バッファ層全体の平均Al組成が14〜30%の範囲であり、且つ前記半導体領域全体の平均Al組成が3%以下であることを特徴とする半導体発光素子。
A semiconductor light emitting device having a gallium nitride compound semiconductor,
A substrate made of silicon or a silicon compound;
A buffer layer disposed on one main surface of the substrate;
A semiconductor region including a gallium nitride-based compound layer disposed on the buffer layer to obtain a light emitting function;
The buffer layer comprises:
A first layer made of Al x Ga 1-x N (where x is a numerical value satisfying 0 <x ≦ 1);
A second layer made of GaN or AlyGa1-yN (where y is a numerical value satisfying y <x and 0 <y <1);
A third layer made of AlzGa1-zN (where z is a numerical value satisfying y <z ≦ x);
Have
The second layer and the third layer are alternately stacked to form a composite layer,
The first layer and the composite layer are alternately stacked ,
An average Al composition of the entire buffer layer is in a range of 14 to 30%, and an average Al composition of the entire semiconductor region is 3% or less .
前記複合層全体の平均Al組成が10%以下であり、且つ前記第3の層がAlzGa1-zN(z<0.5)であることを特徴とする請求項に記載の半導体発光素子。
2. The semiconductor light emitting element according to claim 1 , wherein an average Al composition of the entire composite layer is 10% or less, and the third layer is AlzGa1-zN (z <0.5).
JP2013100910A 2013-05-13 2013-05-13 Semiconductor light emitting device Active JP6137468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013100910A JP6137468B2 (en) 2013-05-13 2013-05-13 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013100910A JP6137468B2 (en) 2013-05-13 2013-05-13 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2014222684A JP2014222684A (en) 2014-11-27
JP6137468B2 true JP6137468B2 (en) 2017-05-31

Family

ID=52122086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013100910A Active JP6137468B2 (en) 2013-05-13 2013-05-13 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP6137468B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041906B2 (en) * 2001-10-05 2008-02-06 サンケン電気株式会社 Semiconductor light emitting device
JP4725763B2 (en) * 2003-11-21 2011-07-13 サンケン電気株式会社 Method for manufacturing plate-like substrate for forming semiconductor element
JPWO2011122322A1 (en) * 2010-03-31 2013-07-08 日本碍子株式会社 Epitaxial substrate and epitaxial substrate manufacturing method

Also Published As

Publication number Publication date
JP2014222684A (en) 2014-11-27

Similar Documents

Publication Publication Date Title
KR100835116B1 (en) Nitride semiconductor light emitting device
CN103236480B (en) A kind of epitaxial wafer of light-emitting diode and manufacture method thereof
JP2015002324A (en) Nitride semiconductor light-emitting element
KR20080010136A (en) Nitride-based light emitting device
WO2013125185A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US11817528B2 (en) Nitride-based light-emitting diode device
WO2007091651A1 (en) Nitride semiconductor element
JP2010171032A (en) Substrate for forming nitride semiconductor device and nitride semiconductor device
JP4908886B2 (en) Semiconductor device
KR100604406B1 (en) Nitride semiconductor devices
US7479661B2 (en) Nitride semiconductor light emitting device
CN103165787A (en) Semiconductor light-emitting device
KR20140102422A (en) Nitride-based semiconductor light emitting device
CN220121867U (en) LED epitaxial structure
JP6137468B2 (en) Semiconductor light emitting device
KR20100027407A (en) Nitride semiconductor light emitting device
JP2014003121A (en) Nitride semiconductor light-emitting element
KR20110081033A (en) Light Emitting Diodes with Spacer Layer
CN100468766C (en) Nitride semiconductor device
TWI471909B (en) Semiconductor wafers and semiconductor devices
JP5800252B2 (en) LED element
CN103985802B (en) Light-emitting diode and method of making the same
TWI610460B (en) Nitride semiconductor structure
WO2014136250A1 (en) Nitride semiconductor diode
JP6115092B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170418

R150 Certificate of patent or registration of utility model

Ref document number: 6137468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250