JP6137922B2 - Ｌ負荷 - Google Patents

Description

本発明は、パワーデバイス（スイッチング素子）の動特性を評価する際に用いるＬ負荷に関する。

パワーデバイスの動特性であるスイッチング特性を測定する際には、Ｌ負荷を備えたハーフブリッジ回路を用いる。

パワーデバイスは、定格電流の特性のみに限らず、小さい電流から大きい電流までの広範囲に渡って特性を確認する必要がある。このとき、ハーフブリッジ回路に備えられたバンクコンデンサ回路からパワーデバイスに印加された電圧Ｖｃｃは固定され変更することができない。また、測定時の作業効率の観点から、同一のパワーデバイスの測定においてＬ負荷を交換することは通常行わない。従って、所望の電流を得るためには、パワーデバイスのＯＮ時間Ｔの長さを調整する必要がある。

従来、Ｌ負荷にも利用可能な磁気コアについて、種々の技術が開示されている（例えば、特許文献１参照）。

特開平７−２２６３２０号公報

Ｌ負荷を用いて小さい電流を測定する場合は、大きいインダクタンスＬを用いるのが好ましく、時間Ｔの変動に対する電流Ｉの変動が少ないため、精度良く測定することができる。一方、インダクタンスＬが大きい場合は、大きい電流を測定することができない。

また、Ｌ負荷を用いて大きい電流を測定する場合は、小さいインダクタンスＬを用いるのが好ましく、時間Ｔの変動に対する電流Ｉの変動が大きいため、短いパルスで設定電流を印加することができ、ハーフブリッジ回路に備えられるバンクコンデンサの電荷の消費を抑えることができる。一方、インダクタンスＬが小さい場合は、小さい電流を精度良く測定することができない。

上記より、Ｌ負荷のインダクタンスＬが固定の場合において、測定対象となる電流の範囲を広げると、大きい電流の測定あるいは小さい電流の測定の精度が悪くなり、測定精度を向上させようとすると、測定対象となる電流の範囲を狭くする必要がある。すなわち、Ｌ負荷のインダクタンスＬが固定の場合には、精度良く測定することができる電流の範囲が制限されてしまう。

特許文献１では、インダクタンスＬを変更することが可能な磁気コアが開示されている。しかしながら、当該磁気コアの取り付け性（取り付けの容易さ等）、強度、外部への磁束の漏れを考慮していない。

本発明は、これらの問題を解決するためになされたものであり、広範囲の電流を精度良く測定し、かつ、従来と取り付け性や強度が変わることなく、外部への磁束の漏れ防止が可能なＬ負荷を提供することを目的とする。

上記の課題を解決するために、本発明によるＬ負荷は、複数の板状のコアを積層して形成された積層コアと、積層コアの予め定められた部分に巻き付けられ、電流を流すことが可能な配線とを備え、積層コアは、配線が巻き付けられた部分とは異なる予め定められた部分において、積層コアの断面積が変わるように切り欠いて形成された切り欠き部を少なくとも１つ以上有し、切り欠き部は、各コアのそれぞれに形成されたザグリ部であることを特徴とする。

本発明によると、複数の板状のコアを積層して形成された積層コアと、積層コアの予め定められた部分に巻き付けられ、電流を流すことが可能な配線とを備え、積層コアは、配線が巻き付けられた部分とは異なる予め定められた部分において、積層コアの断面積が変わるように切り欠いて形成された切り欠き部を少なくとも１つ以上有し、切り欠き部は、各コアのそれぞれに形成されたザグリ部であるため、広範囲の電流を精度良く測定し、かつ、従来と取り付け性や強度が変わらず、外部への磁束の漏れ防止が可能となる。

本発明の実施の形態１によるＬ負荷の構成の一例を示す平面図である。 本発明の実施の形態２によるＬ負荷の構成の一例を示す平面図である。 本発明の実施の形態２による時間と電流との相関の一例を示すグラフである。 本発明の実施の形態３によるＬ負荷の構成の一例を示す平面図である。 本発明の実施の形態３による時間と電流との相関の一例を示すグラフである。 本発明の実施の形態４によるＬ負荷の構成の一例を示す平面図である。 図６の断面の一例を示す図である。 本発明の変形例１によるコアの構成の一例を示す平面図である。 図８の断面の一例を示す図である。 本発明の変形例２によるコアの構成の一例を示す平面図である。 図１０の断面の一例を示す図である。 本発明の変形例２によるコアの構成の他の一例を示す平面図である。 本発明の変形例２によるコアの構成の一例を示す平面図である。 図１３の断面の一例を示す図である。 前提技術によるパワーデバイスの電気的特性測定回路の一例を示す図である。 時間と電流との相関の一例を示すグラフである。 磁気回路を説明するための図である。 Ｂ−Ｈ曲線の一例を示す図である。 従来のＬ負荷の構成の一例を示す平面図である。 従来のＬ負荷の構成の他の一例を示す平面図である。

本発明の実施の形態について、図面に基づいて以下に説明する。

＜前提技術＞
まず、本発明の前提技術について説明する。

図１５は、前提技術によるパワーデバイスの電気的特性測定回路（ハーフブリッジ回路）の一例を示す図である。以下、スイッチング素子５はパワーデバイスであるものとして説明する。

図１５に示すように、電気的特性測定回路は、バンクコンデンサ回路部１と、スナバ回路２と、Ｌ負荷３と、フライホイールダイオード４と、スイッチング素子５と、ゲートドライバ６と、ゲート抵抗７と、ゲートドライバ制御用パルスジェネレータ８とを備えている。また、バンクコンデンサ回路部１は、バンクコンデンサ１ａと電源１ｂとを備えている。

次に、電気的特性測定回路の動作について説明する。

バンクコンデンサ回路部１の電源１ｂを予め定められた電圧になるまで昇圧していくと、当該昇圧に応じてバンクコンデンサ回路部１のバンクコンデンサ１ａに電荷が溜まる。

バンクコンデンサ１ａに電荷が溜まった状態で、ゲートドライバ制御用パルスジェネレータ８からゲートドライバ駆動信号が出力されると、ゲートドライバ６からスイッチング素子駆動電圧が出力される。

ゲートドライバ６からスイッチング素子駆動電圧が出力されると、スイッチング素子５がＯＮ状態となり、バンクコンデンサ１ａからＬ負荷３を介してスイッチング素子５に電流が印加される。このときスイッチング素子５に流れる電流は、次式（１）で近似される。

Ｉ＝１／Ｌ×Ｖｃｃ×Ｔ ・・・（１）
ここで、ＩはＬ負荷３を介してスイッチング素子５に流れる電流、Ｌはインダクタンス、Ｖｃｃはバンクコンデンサ回路部１の電圧、Ｔはスイッチング素子がＯＮ状態となる時間（ＯＮ時間）を示している。

上記の式（１）より、電流Ｉは、インダクタンスＬに反比例し、スイッチング素子５のＯＮ時間Ｔとバンクコンデンサ回路部１のＶｃｃに比例する。

上述の通り、スイッチング素子５は、定格電流の特性のみに限らず、小さい電流から大きい電流までの広範囲に渡って特性を確認する必要がある。このとき、バンクコンデンサ回路部１の電圧Ｖｃｃは固定されており変更することができない。また、測定時の作業効率の観点から、同一のスイッチング素子５の測定においてＬ負荷を交換することは通常行わない。従って、所望の電流を得るためには、スイッチング素子５のＯＮ時間Ｔの長さを調整する必要がある。

図１６は、バンクコンデンサ回路部１の電圧Ｖｃｃが固定されている場合における、スイッチング素子５のＯＮ時間Ｔと電流Ｉとの相関関係を示すグラフである。横軸はスイッチング素子５のＯＮ時間、縦軸はＬ負荷３を介してスイッチング素子５に流れる電流を示している。

図１６において、グラフ９は、インダクタンスＬが大きいＬ負荷を用いた場合について示している。また、グラフ１０は、インダクタンスＬが小さいＬ負荷を用いた場合について示している。また、グラフ１１は、後述の本発明によるＬ負荷を用いた場合について示している。

図１６に示すように、小さい電流を測定する場合は、大きいインダクタンスＬを用いるのが好ましく、時間Ｔの変動に対する電流Ｉの変動が少ないため、精度良く測定することができる（図１６のグラフ９）。

このとき、大きいインダクタンスＬを用いて大きい電流を測定することには不向きである。すなわち、バンクコンデンサ１ａから流れ出る電荷量は、スイッチング素子５のＯＮ時間と印加電流（スイッチング素子５に流れる電流）とからなる面積（印加電流の時間積分）となる。インダクタンスＬが大きいとそれだけ時間Ｔを長くする必要があるため、バンクコンデンサ１ａ内の電荷をそれだけ多く消費する。しかし、電気的特性測定回路を備える測定システムの設置スペースの関係上、バンクコンデンサ１ａの大きさには制限があり、容量にも制限が生じる。従って、インダクタンスＬが大きい場合は、大きい電流を測定することができない。

Ｌ負荷を用いて大きい電流を測定する場合は、小さいインダクタンスＬを用いるのが好ましく、時間Ｔの変動に対する電流Ｉの変動が大きいため、短いパルスで設定電流をスイッチング素子５に印加することができ、バンクコンデンサ１ａの電荷の消費を抑えることができる（図１６のグラフ１０）。

このとき、小さいインダクタンスＬを用いて小さい電流を測定する場合は、時間Ｔを短くする必要があるが、時間Ｔの変動に対する電流Ｉの変動が大きく、時間Ｔが少しバラツクと、電流Ｉのバラツキが大きくなる。また、測定に用いるゲートドライバ６を制御するゲートドライバ制御用パルスジェネレータ８のパルス幅の繰り返しバラツキや、ゲートドライバ６自身の繰り返しバラツキがある。このように、時間Ｔのバラツキがあるため、電流Ｉもばらついてしまう。

また、電流Ｉがかなり小さい場合は時間Ｔもそれに応じて短くする必要がある。スイッチング素子５のゲート端子には寄生容量があり、また、ゲートドライバ６とゲート端子との間にはゲート抵抗があるため、パルスを印加し始めてからゲート電圧が設定電圧まで到達するまでにある程度の時間が必要となる。しかし、電流Ｉに対するインダクタンスＬが小さい場合は、ゲート電圧が設定電圧に到達する前に電流Ｉが設定電流に到達してしまうため、電流を精度良く印加することができない。

上記より、Ｌ負荷のインダクタンスＬが固定である場合において、測定対象となる電流の範囲を広げると、大きい電流の測定または小さい電流の測定の精度が悪くなり、測定精度を向上させようとすると、測定対象となる電流の範囲を狭くする必要がある。すなわち、Ｌ負荷のインダクタンスＬが固定の場合には、精度良く測定することができる電流の範囲が制限されてしまう。

上述の通り、インダクタンスＬを変更することが可能な磁気コアが特許文献１に開示されているが、特許文献１では、磁気コアの取り付け性（取り付けの容易さ等）、強度、外部への磁束の漏れを考慮していない。

本発明は、このような問題を解決するためになされたものである。具体的に、本発明によるＬ負荷は、図１６のグラフ１１に示すように、小さい電流の領域ではインダクタンスＬを大きくし、所定の電流値を超えるとインダクタンスＬが小さくなるような特性を有している。本発明によるＬ負荷を用いれば、小さい電流の領域ではインダクタンスＬが大きいためパルス幅を長くすることができ、大きい電流の領域ではインダクタンスＬが小さくなるためバンクコンデンサ１ａの電荷の消費を抑えることができる。以下、本発明によるＬ負荷について詳細に説明する。

＜実施の形態１＞
本発明の実施の形態によるＬ負荷をどのように実現するのかについて説明する。

まず、Ｌ負荷のインダクタンスＬが決まる仕組みについて説明する。

インダクタンスＬ、電流Ｉ、および磁束φには、次式（２）の関係がある。

Ｌ＝φ／Ｉ ・・・（２）
ここで、Ｌはインダクタンス、Ｉはコイルを流れる電流、φはコイルに電流を流したときにコイル内を通る磁束を示している。

上記の式（２）より、コイルに流れる電流Ｉと、そのときコイル内を通る磁束φとの比がインダクタンスＬとなる。例えば、電流Ｉの値が一定であれば、コイル内を通る磁束φを大きくするとインダクタンスＬは大きくなり、コイル内を通る磁束φを小さくするとインダクタンスＬは小さくなる。このように、電流Ｉあたりの磁束φを制御することによって、インダクタンスＬを制御することができる。

次に、磁気回路について説明する。磁束φの大きさは、磁気回路の原理を用いると制御することができる。

図１７（ａ）は電気回路（直流回路）を示し、図１７（ｂ）は磁気回路を示している。

磁気回路（図１７（ｂ））は、電気回路（図１７（ａ））に例えると分かり易い。磁気回路における磁束φは、電気回路における電流Ｉに相当する。また、磁気回路における磁位差ｎＩは、電気回路における電位差Ｖに相当する。ここで、ｎはコイルの巻き数、Ｉはコイルに流れる電流を示している。すなわち、磁位差ｎＩは、コイルの巻き数ｎと印加電流Ｉとに比例する。また、磁気回路における磁気抵抗Ｒｍは、電気回路における電気抵抗Ｒに相当する。

電気回路においてＩ＝Ｖ／Ｒの関係があるように、磁気回路においてφ＝ｎＩ／Ｒｍの関係がある。すなわち、磁気抵抗Ｒｍが大きいほどコイルを流れる磁束φは小さくなり、磁気抵抗Ｒｍが小さいほどコイルを流れる磁束φは大きくなる。

上記より、磁気抵抗Ｒｍを制御することによって磁束φを制御することができる。また、上述の通り、磁束φを制御することによってコイルのインダクタンスＬを制御することができる。すなわち、磁気抵抗Ｒｍを制御することによってコイルのインダクタンスＬを制御することができる。

次に、磁気抵抗Ｒｍについて説明する。

磁気抵抗Ｒｍ、Ｌ負荷のコアの断面積ｓ、Ｌ負荷のコアの長さｌには、次式（３）の関係がある。

Ｒｍ＝１／μ×１／ｓ×ｌ ・・・（３）
ここで、μはＬ負荷のコアに用いられている材質の透磁率を示している。

上記の式（３）より、磁気抵抗Ｒｍは、Ｌ負荷のコアの断面積ｓと透磁率μとに反比例し、Ｌ負荷のコアの長さｌに比例する。

また、Ｌ負荷のコアには、軟磁性体が用いられる。軟磁性体のＢ−Ｈ曲線を図１８に示す。なお、図１８の縦軸Ｂは単位面積当たりの磁束、すなわち磁束密度を示している。また、横軸Ｈは磁界を示している。

図１８に示すように、軟磁性体は、磁界Ｈに比例して磁束密度Ｂが大きくなる。しかし、所定の磁界Ｈを超えると磁束密度Ｂが飽和し、磁束密度Ｂと磁界Ｈとの傾きΔＢ／ΔＨ（微分透磁率）は、真空と同程度まで下がる。

本発明の実施の形態によるＬ負荷は、上記の原理を利用して実現している。

次に、本発明の実施の形態１によるＬ負荷について説明する。

図１は、本発明の実施の形態１によるＬ負荷の構成の一例を示す平面図である。なお、本実施の形態１によるＬ負荷は、図１５のＬ負荷３に対応するものとして説明する。

図１に示すように、本実施の形態１によるＬ負荷は、複数の板状のコアを積層して形成された積層コア１５と、積層コア１５の予め定められた部分に巻き付けられ、電流を流すことが可能な配線１４とを備えている。

また、積層コア１５は、配線１４が巻き付けられた部分とは異なる予め定められた部分において、積層コア１５の断面積が変わるように切り欠いて形成された切り欠き部１６を、一部にのみ形成している。

このように、本実施の形態１では、積層コア１５の一部にのみ、コアの断面積を減じた箇所である切り欠き部１６を設け、また、積層コア１５が複数の板状のコアを積層して形成されていることを特徴としている。

Ｌ負荷を積層コア１５で構成することによって、Ｌ負荷をバルク体のコアで構成する場合と比較して、切り欠き部１６の作製が容易になる。

また、切り欠き部１６の形状の変更は、積層コア１５を構成する各板状のコアの形状を変更することによって可能となり、作製が容易になる。

積層コア１５を構成する各板状のコアは、所望の磁気特性を有する材料（例えば、電磁鋼板）を、例えばプレス加工することによって作製する。図１９，２０は、従来のＬ負荷の構成の一例を示しているが、いずれのＬ負荷もコアはバルク体であり、例えば、磁性材料の焼結体である。また、図２０に示すコアには間隙部２７が設けられているため、磁気抵抗が大きくなる代わりに磁気飽和を抑制している。

図１に示すように、磁気抵抗は積層コア１５の断面積に反比例するため、切り欠き部１６が形成される部分のみ他の部分よりも磁気抵抗が大きくなる。

電気回路では、抵抗が小さい部分も大きい部分も流れる電流は同じであるが、磁気回路でも同様に、流れる磁束φは切り欠き部１６の部分も他の部分も同じである。切り欠き部１６の部分は細い（積層コア１５の断面積が他の部分よりも小さい）ため、磁束密度（磁界）は他の部分よりも大きくなる。従って、配線１４に流れる電流を増やしていくと、先に切り欠き部１６の部分のみが磁気飽和を起こす。切り欠き部１６の部分が磁気飽和を起こすと、微分透磁率（ΔＢ／ΔＨ）は真空と同じになり、図２０に示すコアの形状と等価となる。すなわち、小さい電流の領域ではインダクタンスＬが大きくなり、大きい電流の領域ではインダクタンスＬが小さくなり、図１６のグラフ１１で示すような特性を示す。従って、小さい電流の領域でもパルス幅を十分とることができる。また、大きい電流領域でもバンクコンデンサ１ａの電荷の消費を抑えることができる。

以上のことから、本実施の形態１によれば、広範囲の電流を精度良く測定することができる。また、積層コア１５の外形は従来のコア（図１９，２０参照）と変わらないため、取り付けの変更が不要であり、強度も従来と変わらない。また、取り付け時に取り付け方向を気にする必要がなく（従来と取り付け性が変わらない）、従来と同様の扱いが可能である。また、積層コア１５の内部に切り欠き部１６を形成しているため、外部への磁束の漏れを防止することができ、外部の電子部品等に対する磁界の影響を抑制することができる。

＜実施の形態２＞
図２は、本発明の実施の形態２によるＬ負荷の構成の一例を示す平面図である。なお、本実施の形態２によるＬ負荷は、図１５のＬ負荷３に対応するものとして説明する。

図２に示すように、本実施の形態２による積層コア１５は、切り欠き部１７，１８を形成している。また、切り欠き部１８の部分における積層コア１５の断面積は、切り欠き部１７の部分における積層コア１５の断面積よりも小さい。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。

配線１４に流れる電流を増やしていくと、先に切り欠き部１８の部分が磁気飽和を起こし、さらに電流を増やすと、次に切り欠き部１７の部分が磁気飽和を起こす。このとき、図３に示すような特性を示す。

以上のことから、本実施の形態２によれば、実施の形態１と比較して、中程度の電流の領域においてさらに精度良く測定することができる。また、その他の効果は、実施の形態１と同様である。

＜実施の形態３＞
図４は、本発明の実施の形態３によるＬ負荷の構成の一例を示す平面図である。

実施の形態１，２によるＬ負荷において、インダクタンスＬの変局点の前後では、電流の傾きが急激に変化するため、電流の調整が難しいことが考えられる。

これに対して本実施の形態３では、図４に示すように、積層コア１５の断面積が徐々に（連続的に）変化するような切り欠き部１９を形成している。なお、切り欠き部１９の形状は、積層コア１５の断面積が徐々に変化する形状であれば、いかなる形状であってもよい。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。

また、図４に示すＬ負荷は、図５に示すような特性を有する。

以上のことから、本実施の形態３によれば、インダクタンスＬの変局点の前後が緩やかになるため、変局点付近でも精度良く電流を測定することができる。また、その他の効果は、実施の形態１と同様である。

ここで、本実施の形態１〜３における切り欠き部１６〜１９の構成について、変形例１，２で説明する。

＜変形例１＞
図８は、本発明の変形例１による積層コア１５を構成する板状のコアの構成の一例を示す平面図である。また、図９は、図８のＡ−Ａ断面図である。

図８，９に示すように、積層コア１５を構成する板状のコアは、その一部にザグリ部２３を形成している。

積層コア１５は、当該積層コア１５を構成するコアに形成されたザグリ部２３を切り欠き部として利用することによって、磁気飽和の程度を段階的に変化させることが可能となる。また、その他の効果は、実施の形態１〜３と同様である。

なお、ザグリ部２３は、１つに限るものではなく、１つのコアに複数形成してもよく、また、複数のコアのそれぞれにザグリ部２３を形成するようにしてもよい。

＜変形例２＞
図１０は、本発明の変形例２による積層コア１５を構成する板状のコアの構成の一例を示す平面図である。また、図１１は、図１０のＡ−Ａ断面図である。

図１０，１１に示すように、積層コア１５を構成する板状のコアは、その一部に貫通部２４を形成している。

積層コア１５は、当該積層コア１５を構成するコアに形成された貫通部２４を切り欠き部として利用することによって、磁気飽和の程度を段階的に変化させることが可能となる。また、その他の効果は、実施の形態１〜３と同様である。

なお、貫通部２４は、１つに限るものではなく、１つのコアに複数形成してもよく、また、複数のコアのそれぞれに貫通部２４を形成するようにしてもよい。

また、貫通部２４と変形例１のザグリ部２３とを組み合わせて切り欠き部を形成してもよい。

図１２は、本発明の変形例２による積層コア１５を構成する板状のコアの構成の他の一例を示す図である。

図１２に示すように、積層コア１５を構成する板状のコアは、その一部に貫通部２５を形成している。なお、貫通部２５は、貫通部２４よりも長手方向の長さが短い。

積層コア１５は、当該積層コア１５を構成するコアに形成された貫通部２４，２５を組み合わせて切り欠き部として利用することによって、磁気飽和の程度を段階的に変化させることが可能となる。図１３，１４では、寸法が異なる貫通部２６を組み合わせて切り欠き部を形成した積層コア１５の構成の一例を示している。

また、貫通部２４，２５といった寸法が異なるコアを積層することによって、切り欠き部の厚さ方向（Ｚ方向）の寸法を容易に変更することができる。

なお、貫通部２５は、１つに限るものではなく、１つのコアに複数形成してもよく、また、複数のコアのそれぞれに貫通部２５を形成するようにしてもよい。

また、貫通部２５と変形例１のザグリ部２３とを組み合わせて切り欠き部を形成してもよい。

＜実施の形態４＞
図６は、本発明の実施の形態４によるＬ負荷の構成の一例を示す図である。また、図７は、図６のＡ−Ａ断面図である。なお、本実施の形態４によるＬ負荷は、図１５のＬ負荷３に対応するものとして説明する。

図６，７に示すように、本実施の形態４による積層コア１５は、配線１４が巻き付けられた部分とは異なる予め定められた部分において、飽和磁束密度が異なる（すなわち、透磁率が異なる）２種類のコアを積層して形成された異種コア積層部２０を有している。なお、本実施の形態５では、異種コア積層部２０を２種類のコアで形成しているが、２種類以上であればよい。また、その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。

異種コア積層部２０は、低透磁率コア２１（低透磁率のコア）を高透磁率コア２２（高透磁率のコア）で挟んで形成されている。すなわち、積層する各板状のコアの材料特性が異なるようにしている。本実施の形態４では、一例として、積層コア１５を構成する外側のコアは高透磁率の材料を用いて形成されている。

以上のことから、本実施の形態４によれば、積層コア１５の各コアを形成する材料の特性、厚さ、コアの積層数等を変えることによって、積層コア１５の特性を容易に変更することが可能となる。また、積層コア１５を構成する外側のコアに高透磁率の材料を用いることによって、外部への磁束の漏れをより効果的に抑制することが可能となる。また、その他の効果は、実施の形態１と同様である。

上述の積層コア１５は、実施の形態１〜４で説明した構成に限るものではなく、各実施の形態で説明した構成をさらに組み合わせて、所望の特性を有するＬ負荷を構成してもよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ バンクコンデンサ回路部、２ スナバ回路、３ Ｌ負荷、４ フライホイールダイオード、５ スイッチング素子、６ ゲートドライバ、７ ゲート抵抗、８ ゲートドライバ制御用パルスジェネレータ、９〜１１ グラフ、１２ 電気回路、１３ 磁気回路、１４ 配線、１５ 積層コア、１６〜１９ 切り欠き部、２０ 異種コア積層部、２１ 低透磁率コア、２２ 高透磁率コア、２３ ザグリ部、２４〜２６ 貫通部、２７ 間隙部。

Claims (7)

1. 複数の板状のコアを積層して形成された積層コアと、
   前記積層コアの予め定められた部分に巻き付けられ、電流を流すことが可能な配線と、
   を備え、
   前記積層コアは、前記配線が巻き付けられた部分とは異なる予め定められた部分において、前記積層コアの断面積が変わるように切り欠いて形成された切り欠き部を少なくとも１つ以上有し、
   前記切り欠き部は、各前記コアのそれぞれに形成されたザグリ部であることを特徴とする、Ｌ負荷。
2. 前記積層コアは、２つの前記切り欠き部を有し、
   一方の前記切り欠き部は前記ザグリ部であり、他方の前記切り欠き部は少なくとも１つ以上の前記コアに形成された貫通部であることを特徴とする、請求項１に記載のＬ負荷。
   
3. 前記切り欠き部は、ザグリ部を有する少なくとも１つ以上の前記コアと、貫通部を有する少なくとも１つ以上の前記コアとを積層して形成されることを特徴とする、請求項１に記載のＬ負荷。
4. 前記積層コアは、当該積層コアの断面積が異なる２つの前記切り欠き部を有することを特徴とする、請求項１に記載のＬ負荷。
5. 前記切り欠き部は、前記積層コアの断面積が連続的に変化するように形成されることを特徴とする、請求項１に記載のＬ負荷。
6. 前記積層コアは、前記切り欠き部に代えて、前記配線が巻き付けられた部分とは異なる予め定められた部分において、飽和磁束密度が異なる少なくとも２種類以上の前記コアを積層して形成された異種コア積層部を有することを特徴とする、請求項１ないし３のいずれかに記載のＬ負荷。
7. 前記異種コア積層部は、低透磁率の前記コアを高透磁率の前記コアで挟んで形成されることを特徴とする、請求項６に記載のＬ負荷。

Images