JP6141332B2 - スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 - Google Patents
スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 Download PDFInfo
- Publication number
- JP6141332B2 JP6141332B2 JP2014557400A JP2014557400A JP6141332B2 JP 6141332 B2 JP6141332 B2 JP 6141332B2 JP 2014557400 A JP2014557400 A JP 2014557400A JP 2014557400 A JP2014557400 A JP 2014557400A JP 6141332 B2 JP6141332 B2 JP 6141332B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- oxide semiconductor
- sputtering
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
- H10P14/3426—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
しかしながら、このターゲットでは焼結密度(相対密度)を上げるために、酸化性雰囲気で焼結する必要があるが、その場合、ターゲットの抵抗を下げるため、焼結後に高温での還元処理をする必要があった。また、ターゲットを長期間使用していると、得られた膜の特性や成膜速度が大きく変化する、焼結時に異常成長したInGaZnO4やIn2Ga2ZnO7による異常放電が起きる、成膜時にパーティクルの発生が多い等の問題があった。異常放電が頻繁に起きると、プラズマ放電状態が不安定となり、安定した成膜が行われず、膜特性に悪影響を及ぼす。
しかしながら、成膜時の酸素分圧を高くしないとTFTのノーマリーオフ動作を実現できないといった問題があった。
しかしながら、これらターゲットは酸化物半導体用ではなく、また、絶縁性物質の凝集体が形成され易く、抵抗値が高くなってしまうことや異常放電が起こり易いという問題があった。
さらに、本発明は、高い移動度と高い信頼性を有するTFTをバックチャネルエッチング法によって高い生産性で製造することが可能なスパッタリングターゲットを提供することを目的とする。
1.インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びマグネシウム元素(Mg)を含有する酸化物からなり、In2O3(ZnO)m(mは0.1〜20)で表されるホモロガス構造化合物、及びZn2SnO4で表されるスピネル構造化合物を含むスパッタリングターゲット。
2.前記インジウム元素、スズ元素、亜鉛元素及びマグネシウム元素の原子比が、下記式(1)〜(4)を満たす1に記載のスパッタリングターゲット。
0.05≦In/(In+Sn+Zn+Mg)≦0.70 (1)
0.01≦Sn/(In+Sn+Zn+Mg)≦0.35 (2)
0.01≦Zn/(In+Sn+Zn+Mg)≦0.90 (3)
0.01≦Mg/(In+Sn+Zn+Mg)≦0.30 (4)
(式中、In、Sn、Zn及びMgは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。)
3.相対密度が97%以上であり、バルク比抵抗が10mΩcm以下である1又は2に記載のスパッタリングターゲット。
4.成形体を300℃〜500℃の温度範囲において昇温速度2℃/分以下で昇温し、1200℃〜1650℃で前記成形体を10〜50時間保持して焼結することを含む1〜3のいずれかに記載のスパッタリングターゲットの製造方法。
5.1〜3のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
6.リン酸系エッチング液に対して不溶であり、かつシュウ酸系エッチング液に対して可溶である5に記載の酸化物半導体薄膜。
7.前記リン酸系エッチング液による35℃でのエッチング速度が10nm/分以下であり、かつ前記シュウ酸エッチング液による35℃でのエッチング速度が20nm/分以上である6に記載の酸化物半導体薄膜。
8.水蒸気、酸素ガス及び亜酸化窒素ガスから選択される1以上と希ガスとを含有する混合気体の雰囲気下において、1〜3のいずれかに記載のスパッタリングターゲットを用いてスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
9.前記酸化物半導体薄膜の成膜を、少なくとも水蒸気と希ガスとを含有する混合気体の雰囲気下において行う8に記載の酸化物半導体薄膜の製造方法。
10.前記混合気体中に含まれる水蒸気の割合が分圧比で0.1%〜25%である8又は9に記載の酸化物半導体薄膜の製造方法。
11.前記混合気体中に含まれる酸素ガスの割合が分圧比で0.1%〜30%である8〜10のいずれかに記載の酸化物半導体薄膜の製造方法。
12.前記酸化物半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行う8〜11のいずれかに記載の酸化物半導体薄膜の製造方法。
13.前記交流電源の交流パワー密度が3W/cm2以上、20W/cm2以下である12に記載の酸化物半導体薄膜の製造方法。
14.前記交流電源の周波数が10kHz〜1MHzである12又は13に記載の酸化物半導体薄膜の製造方法。
15.5〜7のいずれかに記載の酸化物半導体薄膜をチャネル層として有する薄膜トランジスタ。
16.電界効果移動度が10cm2/Vs以上である15に記載の薄膜トランジスタ。
17.5〜7のいずれかに記載の酸化物半導体薄膜の上に、少なくともSiNx(xは任意の数である)を含有する保護膜を有する薄膜トランジスタ。
18.半導体活性層として、5〜7のいずれかに記載された酸化物半導体薄膜を用いた薄膜トランジスタの製造方法であって、前記半導体薄膜上にエッチングストッパーを積層させずに、前記半導体薄膜と電極を異なるエッチング液を用いてパターニングし、電極をパターニングする際に直接エッチング液が前記半導体薄膜に接する工程を含む薄膜トランジスタを製造する方法。
19.15〜17のいずれかに記載の薄膜トランジスタを備える表示装置。
また、高い移動度と高い信頼性を有するTFTをバックチャネルエッチング法によって高い生産性で製造することが可能なスパッタリングターゲットを提供できる。
ホモロガス構造化合物及びスピネル構造化合物は、X線回折によりその存在の有無を確認することができる。
スピネル構造については、「ウエスト固体化学入門」(講談社サイエンティフィク)に詳細に記されており、それによればスピネル構造は以下のような構造である。
また、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もスピネル構造化合物に含まれる。
mは、例えば、整数であり、好ましくは、0.1〜10、より好ましくは、0.5〜7、さらに好ましくは、2〜5である。
0.05≦In/(In+Sn+Zn+Mg)≦0.70 (1)
0.01≦Sn/(In+Sn+Zn+Mg)≦0.35 (2)
0.01≦Zn/(In+Sn+Zn+Mg)≦0.90 (3)
0.01≦Mg/(In+Sn+Zn+Mg)≦0.30 (4)
(式中、In、Sn、Zn及びMgは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。)
一方、In元素の量が0.70以下だと、そのターゲットを用いて作製した薄膜のキャリア濃度が高くなりすぎずに、半導体用薄膜として利用することができる。
一方、Sn元素の量が0.35以下だと、ターゲット中に異常放電の原因となるSnO2が析出しにくくなる。
以上からSnの濃度は、0.01≦Sn/(In+Sn+Zn+Mg)≦0.35であることが好ましい。
上記式(3)において、Zn元素の量が0.01以上だと、ターゲット密度が向上しやすくなり、またターゲット抵抗も低くしやすくなる。一方、Zn元素の量が0.90以下だと、ターゲット中に異常放電の原因となるZnOが析出しにくくなる。
Zn元素の量[Zn/(In+Sn+Zn+Mg)]は、より好ましくは0.03〜0.85であり、さらに好ましくは、0.05〜0.80である。
上記式(4)において、Mg元素の量が0.01以上だと、そのターゲットを用いて作製した薄膜のキャリア濃度が高くなりにくく、良好な半導体特性を示しやすくなる。
以上からMgの濃度は、0.01≦Mg/(In+Sn+Zn+Mg)≦0.30であることが好ましい。
Mg元素の量[Mg/(In+Sn+Zn+Mg)]は、より好ましくは0.02〜0.27であり、さらに好ましくは、0.02〜0.25である。
具体的には、溶液試料をネブライザーで霧状にして、アルゴンプラズマ(約6000〜8000℃)に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は10−7〜10−8秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長(スペクトル線)を示すため、スペクトル線の有無により元素の存在を確認できる(定性分析)。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求めることができる。
本発明において「実質的」とは、スパッタリングターゲットとしての効果が上記In、Sn、Zn及びMgに起因すること、又はスパッタリングターゲットの金属元素の95重量%以上100重量%以下(好ましくは98重量%以上100重量%以下)がIn、Sn、Zn及びMgであることを意味する。
バルク比抵抗は、例えば、実施例に記載の方法により測定することができる。
スパッタによってターゲット表面が削られる場合、その削られる速度が結晶面の方向によって異なり、ターゲット表面に凹凸が発生する。この凹凸の大きさはスパッタリングターゲット中に存在する結晶粒径に依存している。大きい結晶粒径を有するターゲットでは、その凹凸が大きくなり、その凸部分よりノジュールが発生すると考えられる。
(1)原料化合物を混合し、成形して成形体とする工程
(2)上記成形体を焼結する工程
(1)原料化合物を混合し、成形して成形体とする工程
原料化合物は特に制限されず、In、Sn、Zn及びMgを含む化合物であり、焼結体が以下の原子比を有することができる化合物を用いればよい。
0.05≦In/(In+Sn+Zn+Mg)≦0.70 (1)
0.01≦Sn/(In+Sn+Zn+Mg)≦0.35 (2)
0.01≦Zn/(In+Sn+Zn+Mg)≦0.90 (3)
0.01≦Mg/(In+Sn+Zn+Mg)≦0.30 (4)
(式中、In、Sn、Zn及びMgは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。)
原料は、酸化インジウム、酸化スズ、酸化亜鉛及び酸化マグネシウムの混合粉末であることが好ましい。
また、混合する際にはバインダーを任意量だけ添加し、同時に混合を行うと好ましい。バインダーには、ポリビニルアルコール、酢酸ビニル等を用いることができる。
造粒粉に対して、通常、金型プレス又は冷間静水圧プレス(CIP)により、例えば1.2ton/cm2以上の圧力で成形を施して成形体を得る。
得られた成形物を1200〜1650℃の焼結温度で10〜50時間焼結して焼結体を得ることができる。
焼結温度は好ましくは1300〜1600℃、より好ましくは1350〜1550℃、さらに好ましくは1400〜1500℃である。焼結時間は好ましくは12〜40時間、より好ましくは13〜30時間である。
酸化マグネシウムは吸湿性があり300℃以上で脱水反応が起こる。300〜500℃の温度範囲における平均昇温速度を2℃/分以下にすることで、急激な脱水反応が起こるのを防ぐことができ、ポアができにくいターゲットとすることができる。
還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素、又はこれらのガスと酸素との混合ガス等を用いることができる。不活性ガス中での焼成による還元処理の場合、窒素、アルゴン、又はこれらのガスと酸素との混合ガス等を用いることができる。
上記のようにして得られたターゲット素材をバッキングプレートへボンディングすることによって、スパッタリングターゲットを得ることができる。また、複数のターゲット素材を1つのバッキングプレートに取り付け、実質1つのターゲットとしてもよい。
本発明の酸化物半導体薄膜は、インジウム、スズ、亜鉛、マグネシウム、酸素からなり、通常、原子比は(1)〜(4)のとおりである
0.01≦Sn/(In+Sn+Zn+Mg)≦0.35 (2)
0.01≦Zn/(In+Sn+Zn+Mg)≦0.90 (3)
0.01≦Mg/(In+Sn+Zn+Mg)≦0.30 (4)
(式中、In、Sn、Zn及びMgは、それぞれ、酸化物半導体薄膜における各元素の原子比を示す。)
本発明のスパッタリングターゲットは、上記DCスパッタリング法に加えて、RFスパッタリング法、ACスパッタリング法、パルスDCスパッタリング法にも適用することができ、異常放電のないスパッタリングが可能である。
スパッタリングガス(雰囲気)としては、アルゴン等の希ガスと酸化性ガスとの混合ガスを用いることができる。酸化性ガスとはO2、CO2、O3、水蒸気(H2O)、N2O等が挙げられる。スパッタリングガスは、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一種以上を含有する混合気体が好ましく、少なくとも希ガスと水蒸気を含有する混合気体であることがより好ましい。
酸化物層のキャリア濃度が1019cm−3以下であると、薄膜トランジスタ等の素子を構成した際に、漏れ電流の発生や、TFT特性がノーマリーオンになってしまうことを防ぐことができる。さらに、キャリア濃度が1013cm−3以上であると、TFTとして良好な特性を示しやすくなる。
スパッタリング成膜時の酸素分圧比は0.1%〜30%とすることが好ましい。酸素分圧比が30%以上の条件で作製した薄膜は、大幅にキャリア濃度が低減し、キャリア濃度が1013cm−3未満となるおそれがある。
本発明における酸化物薄膜堆積時のスパッタガス(雰囲気)に含まれる水蒸気(水分子)の分圧比、即ち、[水蒸気(H2O)]/([水蒸気(H2O)]+[希ガス]+[その他のガス分子])は、0.1〜25%であることが好ましい。
酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
また、1辺が1mを超える大面積基板にスパッタ成膜する場合には、たとえば特開2005−290550号公報記載のような大面積生産用のACスパッタ装置を使用することが好ましい。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
本発明の薄膜トランジスタは、上記説明した本発明の酸化半導体物薄膜をチャネル層として有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
尚、xは任意の数であり、SiNxは化学量論比が一定でなくともよい。
プラズマCVD法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やTFTの信頼性低下を招くおそれがある。チャネル層の膜質低下やTFTの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やTFTの信頼性低下を防ぐことができる。
ゲート絶縁膜は、異なる材料からなる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。
即ち、半導体活性層として、本発明の酸化物半導体薄膜を用いた薄膜トランジスタは、半導体薄膜上にエッチングストッパーを積層させずに、半導体薄膜と電極を異なるエッチング液を用いてパターニングし、電極をパターニングする際に直接エッチング液が半導体薄膜に接する工程を含む製造方法により製造できる。
本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
本発明の薄膜トランジスタは、表示装置に好適に用いることができる。
[焼結体の製造]
原料粉体として下記の酸化物粉末を使用した。尚、酸化物粉末の平均粒径はレーザー回折式粒度分布測定装置SALD−300V(島津製作所製)で測定し、平均粒径はメジアン径D50を採用した。
酸化インジウム粉:平均粒径0.98μm
酸化スズ粉:平均粒径0.96μm
酸化亜鉛粉:平均粒径0.98μm
酸化マグネシウム粉:平均粒径0.98μm
また、得られた焼結体のバルク比抵抗(導電性)を抵抗率計(三菱化学(株)製、ロレスタ)を使用して四探針法(JIS R 1637)に基づき測定した。結果を表1に示す。表1に示すように実施例1〜3の焼結体のバルク比抵抗は、10mΩcm以下であった。
得られた焼結体についてICP−AES分析を行い、表1に示す原子比であることを確認した。
また、得られた焼結体についてX線回折測定装置(XRD)により結晶構造を調べた。XRDの測定条件は以下のとおりである。
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
結晶構造はJCPDSカード又はICSDで確認することができる。
In2Zn4O7のホモロガス構造はICSD#162451であり、Zn2SnO4のスピネル構造はJCPDSカードNo.24−1470である。
実施例2〜3において、In2Zn7O10のホモロガス構造はICSD#162453であり、In2Zn3O6のホモロガス構造はICSD#162450であり、Zn2SnO4のスピネル構造はJCPDSカードNo.24−1470である。
実施例1〜3で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径4インチのスパッタリングターゲットを作製した。
また、それぞれ幅200mm、長さ1700mm、厚さ10mmの6枚のターゲットをACスパッタリング成膜用に作製した。
得られた直径4インチのスパッタリングターゲットをDCスパッタリング装置に装着し、雰囲気としてアルゴンガスに水蒸気を分圧比で2%添加した混合ガスを使用し、スパッタ圧0.4Pa、基板温度を室温とし、DC出力400Wにて、10kWh連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表1に示す。
また、得られた直径4インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で3%添加した混合ガスを使用し、40時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。
尚、スパッタ条件は、スパッタ圧0.4Pa、DC出力100W、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
表1に示す原子比(百分率)で原料粉末を混合し、実施例1と同様に焼結体及びスパッタリングターゲットを製造し、評価した。結果を表1に示す。
MgIn2O4のスピネル構造はICSD#24992、MgOの岩塩型構造はJCPDSカードNo.45−0946であり、SnO2のルチル型構造はJCPDSカードNo.00−1024にそれぞれ対応していた。
比較例1のスパッタリングターゲットにおいて、スパッタ時に異常放電が発生し、ターゲット表面にはノジュールが観測された。比較例2は抵抗が高く、放電ができなかった。
[酸化物半導体薄膜の製造]
マグネトロンスパッタリング装置に、実施例1〜3で作製した表2に示す組成の4インチターゲットを装着し、基板としてスライドガラス(コーニング社製♯1737)をそれぞれ装着した。DCマグネトロンスパッタリング法により、スライドガラス上に膜厚50nmの非晶質膜を成膜した。成膜時には、表2に示す分圧比(%)でArガス、O2ガス、及び水蒸気を導入した。
・基板温度:25℃(但し、実施例6は100℃)
・到達圧力:8.5×10−5Pa
・雰囲気ガス:Arガス、O2ガス、水蒸気(分圧比は表2を参照)
・スパッタ圧力(全圧):0.4Pa
・投入電力:DC100W
・S(基板)−T(ターゲット)距離:70mm
実施例4〜6では、薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。
XRDの測定条件は以下のとおりである。
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
また、ICP−AES分析により、酸化物半導体薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
基板として、膜厚100nmの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
非晶質膜の膜厚を100nmとした以外は同様の条件で成膜した実施例4〜6の酸化物半導体薄膜を用いて、エッチング速度を評価した。
実施例4〜6で作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。これらの特性値は、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。Vthはドレイン電流(Id)が1nAの時のゲート電圧(Vg)とする。
比較例1で作製した4インチターゲットを用いた他は実施例4と同様にして酸化物半導体薄膜及び薄膜トランジスタを作製し、評価した。成膜条件、アニール条件、及び結果を表2に示す。
また、比較例3のTFTに対し、DCバイアスストレス試験を行った。表2に、Vg=15V、Vd=15VのDCストレス(ストレス温度80℃下)を10000秒印加した前後における、Vthの変化量ΔVthを示す。
特開2005−290550号公報に開示された成膜装置を用い、実施例1〜3で作製した表3に示す組成の4インチターゲットについてACスパッタリングを行い、薄膜トランジスタを作製した。成膜条件、非晶質膜の加熱(アニール)条件は表3に示すとおりである。ソース・ドレインパターニングをドライエッチングで行った他は実施例4と同様にして薄膜トランジスタを作製し、評価した。結果を表3に示す。
また、ICP−AES分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
実施例1〜3で作製した幅200mm、長さ1700mm、厚さ10mmの6枚のターゲット31a〜31fを、図4に示すようにそれぞれの長さ方向が平行となるよう2mmの間隔で配置した。磁界形成手段40a〜40fの幅はターゲット31a〜31fと同じ200mmであった。ガス供給系からスパッタガスであるAr並びに、水蒸気及び/又はO2をそれぞれ系内に導入した。
以上の条件で成膜速度は54nm/分と高速であり、量産に適するものであった。
比較例1で作製した幅200mm、長さ1700mm、厚さ10mmの6枚のターゲットを用いてスパッタ条件を、表3に記載のものに変更した他は実施例7と同様にして酸化物半導体薄膜及び薄膜トランジスタを作製し、評価した。結果を表3に示す。
表3に示すように、比較例4の素子は電界効果移動度が10cm2/Vs未満であり、実施例7〜9と比べて大幅に電界効果移動度が低いことが分かる。
MoのパターニングをPAN(リン酸91.4wt%、硝酸3.3wt%、酢酸5.3wt%)エッチング液によるバックチャネルエッチングを用いた以外は、実施例4〜6と同様の条件で作製したTFT特性の結果を表4に示す。
バックチャネルエッチングによっても、良好なTFT特性が得られることがわかる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。
Claims (18)
- インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びマグネシウム元素(Mg)を含有する酸化物からなり、In2O3(ZnO)m(mは0.1〜20)で表されるホモロガス構造化合物、及びZn2SnO4で表されるスピネル構造化合物を含むスパッタリングターゲット。
- 前記インジウム元素、スズ元素、亜鉛元素及びマグネシウム元素の原子比が、下記式(1)〜(4)を満たす請求項1に記載のスパッタリングターゲット。
0.05≦In/(In+Sn+Zn+Mg)≦0.70 (1)
0.01≦Sn/(In+Sn+Zn+Mg)≦0.35 (2)
0.01≦Zn/(In+Sn+Zn+Mg)≦0.90 (3)
0.01≦Mg/(In+Sn+Zn+Mg)≦0.30 (4)
(式中、In、Sn、Zn及びMgは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。) - 相対密度が97%以上であり、バルク比抵抗が10mΩcm以下である請求項1又は2に記載のスパッタリングターゲット。
- 成形体を300℃〜500℃の温度範囲において昇温速度2℃/分以下で昇温し、1200℃〜1650℃で前記成形体を10〜50時間保持して焼結することを含む請求項1〜3のいずれかに記載のスパッタリングターゲットの製造方法。
- 請求項1〜3のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜する酸化物半導体薄膜の製造方法。
- 前記スパッタリング法により成膜した酸化物薄膜がリン酸系エッチング液に対して不溶であり、かつシュウ酸系エッチング液に対して可溶であることを用いてエッチングする請求項5に記載の酸化物半導体薄膜の製造方法。
- 水蒸気、酸素ガス及び亜酸化窒素ガスから選択される1以上と希ガスとを含有する混合気体の雰囲気下において、請求項1〜3のいずれかに記載のスパッタリングターゲットを用いてスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
- 前記酸化物半導体薄膜の成膜を、少なくとも水蒸気と希ガスとを含有する混合気体の雰囲気下において行う請求項7に記載の酸化物半導体薄膜の製造方法。
- 前記混合気体中に含まれる水蒸気の割合が分圧比で0.1%〜25%である請求項7又は8に記載の酸化物半導体薄膜の製造方法。
- 前記混合気体中に含まれる酸素ガスの割合が分圧比で0.1%〜30%である請求項7〜9のいずれかに記載の酸化物半導体薄膜の製造方法。
- 前記酸化物半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行う請求項7〜10のいずれかに記載の酸化物半導体薄膜の製造方法。
- 前記交流電源の交流パワー密度が3W/cm2以上、20W/cm2以下である請求項11に記載の酸化物半導体薄膜の製造方法。
- 前記交流電源の周波数が10kHz〜1MHzである請求項11又は12に記載の酸化物半導体薄膜の製造方法。
- 請求項5〜13のいずれかに記載の酸化物半導体薄膜の製造方法により酸化物半導体薄膜を成膜し、前記酸化物半導体薄膜をチャネル層とする薄膜トランジスタの製造方法。
- 電界効果移動度が10cm2/Vs以上である請求項14に記載の薄膜トランジスタの製造方法。
- 請求項5〜13のいずれかに記載の酸化物半導体薄膜の製造方法により酸化物半導体薄膜を成膜し、前記酸化物半導体薄膜の上に少なくともSiNx(xは任意の数である)を含有する保護膜を形成する薄膜トランジスタの製造方法。
- 半導体活性層として、請求項5〜13のいずれかに記載の酸化物半導体薄膜の製造方法により製造した酸化物半導体薄膜を用いる薄膜トランジスタの製造方法であって、前記半導体薄膜上にエッチングストッパーを積層させずに、前記半導体薄膜と電極を異なるエッチング液を用いてパターニングし、電極をパターニングする際に直接エッチング液が前記半導体薄膜に接する工程を含む薄膜トランジスタの製造方法。
- 請求項14〜17のいずれかに記載の薄膜トランジスタの製造方法により薄膜トランジスタを製造し、前記薄膜トランジスタを用いる表示装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013004272 | 2013-01-15 | ||
| JP2013004272 | 2013-01-15 | ||
| PCT/JP2014/000136 WO2014112363A1 (ja) | 2013-01-15 | 2014-01-15 | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014112363A1 JPWO2014112363A1 (ja) | 2017-01-19 |
| JP6141332B2 true JP6141332B2 (ja) | 2017-06-07 |
Family
ID=51209459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014557400A Expired - Fee Related JP6141332B2 (ja) | 2013-01-15 | 2014-01-15 | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6141332B2 (ja) |
| TW (1) | TWI607104B (ja) |
| WO (1) | WO2014112363A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017212363A1 (en) * | 2016-06-06 | 2017-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus |
| JP7075934B2 (ja) * | 2017-08-01 | 2022-05-26 | 出光興産株式会社 | スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4994068B2 (ja) * | 2006-08-09 | 2012-08-08 | 出光興産株式会社 | 酸化物導電性材料及びその製造方法 |
| JP4835542B2 (ja) * | 2007-08-23 | 2011-12-14 | 東ソー株式会社 | 導電性セラミックス焼結体の製造方法 |
| US10644163B2 (en) * | 2008-08-27 | 2020-05-05 | Idemitsu Kosan Co., Ltd. | Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms |
| KR101671543B1 (ko) * | 2008-11-20 | 2016-11-01 | 이데미쓰 고산 가부시키가이샤 | ZnO-SnO₂-In₂O₃계 산화물 소결체 및 비정질 투명 도전막 |
| WO2011132418A1 (ja) * | 2010-04-22 | 2011-10-27 | 出光興産株式会社 | 成膜方法 |
| KR102003077B1 (ko) * | 2011-06-15 | 2019-07-23 | 스미토모덴키고교가부시키가이샤 | 도전성 산화물 및 그 제조 방법과 산화물 반도체막 |
-
2014
- 2014-01-15 WO PCT/JP2014/000136 patent/WO2014112363A1/ja not_active Ceased
- 2014-01-15 JP JP2014557400A patent/JP6141332B2/ja not_active Expired - Fee Related
- 2014-01-15 TW TW103101536A patent/TWI607104B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI607104B (zh) | 2017-12-01 |
| JPWO2014112363A1 (ja) | 2017-01-19 |
| TW201435118A (zh) | 2014-09-16 |
| WO2014112363A1 (ja) | 2014-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5965338B2 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP5301021B2 (ja) | スパッタリングターゲット | |
| JP6284710B2 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP2014111818A (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP6622855B2 (ja) | スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ | |
| JP2014218706A (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP2014214359A (ja) | スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ | |
| JP6059513B2 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP6353369B2 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP6470352B2 (ja) | 酸化物半導体薄膜 | |
| JPWO2014112369A1 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法 | |
| JP2013127118A (ja) | スパッタリングターゲット | |
| JP6141332B2 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
| JP6006055B2 (ja) | スパッタリングターゲット | |
| JP6052967B2 (ja) | スパッタリングターゲット | |
| JP6188712B2 (ja) | スパッタリングターゲット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6141332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |